MICROCHIP LAN8814 Hardware Design Checklist

PASIUNA

Naghatag kini nga dokumento og checklist sa disenyo sa hardware para sa pamilya sa produkto nga Microchip LAN8814. Kini gituyo aron sa pagtabang sa mga kostumer nga makab-ot ang first-pass nga kalampusan sa disenyo. Kini nga mga butang sa checklist kinahanglan nga sundon kung gamiton ang LAN8814 sa usa ka bag-ong disenyo. Usa ka summary niini nga mga butang gihatag sa Seksyon 11.0, "Hardware Checklist Summary". Ang detalyado nga kasayuran bahin niini nga mga hilisgutan makita sa katugbang nga mga seksyon:

• Seksyon 2.0, “Mga Kinatibuk-ang Konsiderasyon”
• Seksyon 3.0, “Gahum”
• Seksyon 4.0, “Twisted Pair Media Interface”
• Seksyon 5.0, “QSGMII/Q-USGMII MAC Interface”
• Seksyon 6.0, “Mga Orasan sa Device”
• Seksyon 7.0, “Media Recovered Clock Output”
• Seksyon 8.0, “1588 Suporta”
• Seksyon 9.0, “Digital Interface ug I/O”
• Seksyon 10.0, “Miscellaneous”

KINATIBUK-ANG KONSIDERASYON

Gikinahanglan nga mga Reperensya
Ang tigpatuman sa LAN8814 kinahanglan adunay mga mosunod nga mga dokumento sa kamot:

• LAN8814 4-Port Gigabit Ethernet Transceiver nga adunay QSGMII/Q-USGMII, IEEE 1588, SyncE ug TSN Support Data Sheet
• LAN8814 EVB nga mga dokumento, lakip ang schematics, PCB file, BOM, ug uban pa sa www.microcip.com.

Pagsusi sa Pin
Susiha ang pinout sa bahin batok sa data sheet. Siguruha nga ang tanan nga mga pin motugma sa data sheet ug gi-configure ingon mga input, output, o bidirectional alang sa pagsusi sa sayup.

Yuta

• Usa ka reperensiya sa yuta isip usa ka sistema sa yuta ang gigamit alang sa tanang mga pin sa yuta. Paggamit og usa ka padayon nga eroplano sa yuta aron masiguro ang usa ka ubos nga impedance nga agianan sa yuta ug usa ka padayon nga reference sa yuta alang sa tanan nga mga signal.
• Ang usa ka chassis ground gikinahanglan tali sa mga magnetics ug sa RJ45 connector sa linya nga kilid alang sa mas maayo nga EMI ug ESD.

GAHUM

Ang talaan 3-1 nagpakita sa power supply pins para sa LAN8814.

Ngalan	Pin	Deskripsyon	Mga komento
+ 2.5/3.3V Analog I/O Power Supply	VDDAH 4 VDDAH_P[3:0] 113, 100, 24, 11 VDDAH_SERDES 49, 51 VDDAH_PLL_PTP 65 VDDAH_ABPVT 66	+ 2.5/3.3V analog nga I/O nga suplay sa kuryente	Gahum
+ 2.5/3.3V Analog Power Supply	VDD33REF 3	+ 2.5/3.3V analog nga suplay sa kuryente	Gahum
+1.1V Analog Power Supply	VDDAL_ADC_A_P[3:0] 109, 96, 20, 7 VDDAL_ADC_B_P[3:0] 110, 97, 21, 8 VDDAL_ADC_C_P[3:0] 116, 103, 27, 14 VDDAL_3, 0 VDDAL_117 , 104 VDDAL_PLL 1 VDDAL_SERDES 43 VDDTXL_SERDES 46 VDDAL_CK125 41, 121	+ 1.1V analog nga suplay sa kuryente	Gahum
+ 3.3/2.5/1.8V Variable I/O Power Supply Input	VDDIO 53, 59, 64, 71, 76, 87, 93 VDDIO_1 34	+ 3.3/2.5/1.8V variable I/O digital power supply input	Gahum
+ 1.1V Digital Kinauyokan nga Power Supply Input	VDDCORE 39, 54, 63, 81, 124	+ 1.1V digital core power supply input	Gahum
Paddle Ground	P_VSS	Komon nga yuta. Kining gibutyag nga paddle kinahanglang konektado sa ground plane nga adunay via array.	GND
Yuta	VSS_CK125 40, 120	Yuta	GND

Kasamtangang mga Kinahanglanon

• Siguroha nga ang voltagAng mga regulator ug pag-apod-apod sa kuryente gidisenyo aron igong suportahan ang kasamtangang mga kinahanglanon nga gipiho alang sa matag riles sa kuryente sa seksyon sa konsumo sa kuryente sa data sheet sa aparato. (Tan-awa ang LAN8814 Data Sheet para sa lain-laing mga configuration sa sistema.)
• Ang seksyon sa Operational Characteristics sa LAN8814 Data Sheet naglangkob sa mga detalye sa pagkonsumo sa kuryente sa aparato nga gisukod sa lainlaing mga mode sa operasyon sa lainlaing mga volume sa operasyon.tages. Ang pagkawala sa kuryente naapektuhan sa temperatura, suplay voltage, ug mga kinahanglanon sa gawas nga tinubdan/sink.
• Ang tanan nga pinakagrabe nga kaso nga pagsukod gikuha sa +6% nga suplay sa kuryente ug +125°C nga temperatura sa kaso. Tan-awa ang Table 6-4, Table 6-5, ug Table 6-6 sa LAN8814 Data Sheet.
• Ang datos sa konsumo sa kuryente gibahin ngadto sa Table 6-1, Table 6-2, ug Table 6-3 sa LAN8814 Data Sheet para sa tipikal nga operasyon ug Table 6-4, Table 6-5, ug Table 6-6 sa LAN8814 Data Sheet para sa pinakagrabe nga kaso nga operasyon (nalista isip VDDCore, VDDAL_x, ug VDDIO_x).
• Upat ka-port nga operasyon:
  • Upat ka Port (1.17V, 3.5V, ug 3.5V) Power Consumption
  • Upat ka Port (1.17V, 2.65V, ug 2.65V) Power Consumption
  • Upat ka Port (1.17V, 2.65V, ug 1.91V) Power Consumption

Mga Eroplano sa Pag-supply sa Koryente
Ang LAN8814 nag-apil sa usa ka opsyonal nga LDO controller nga gamiton sa usa ka eksternal nga P-channel MOSFET sa dihang mag-generate sa 1.1V nga suplay gikan sa kasamtangan nga 2.5V o 3.3V nga tinubdan. Ang paggamit sa LDO controller ug MOSFET wala gikinahanglan. Ang usa ka eksternal nga 1.1V nga suplay mahimong alternatibong gamiton.

PAGPILI SA MOSFET

• Ang labing hinungdanon nga minimum nga disenyo sa PCB ug mga kinahanglanon sa layout o mga konsiderasyon alang sa pagpili sa MOSFET mao ang:
  • P-channel
  • 500 mA padayon nga kasamtangan
  • 3.3V o 2.5V tinubdan - input voltage
  • 1.1V drain – output voltage
• Ang VGS para sa MOSFET kinahanglan nga naglihok sa kanunay nga kasamtangan nga saturated nga rehiyon ug dili paingon sa thresh-old vol.tage para sa cut-off nga rehiyon sa MOSFET, VGS(th).
• Ang usa ka 220 µF electrolytic capacitor tali sa 1.1V ug ground gikinahanglan alang sa husto nga operasyon sa LDO.

LDO DISABLE
Ang LDO controller gipalihok pinaagi sa default. Mahimo kini nga alternatibo nga ma-disable pinaagi sa internal nga mga setting sa rehistro. Ang usa ka eksternal nga tinubdan sa 1.1V gikinahanglan kung ang LDO gibabagan.

Koneksyon sa Power Circuit ug Analog Power Plane Filtering

• Tan-awa ang Figure 3-1, nga nagpakita sa power ug ground connections para sa LAN8814.
• Ang 1.1 V power rail dili opsyonal. Bisan pa, ang tiggamit adunay kapilian sa pagpili sa 2.5V o 3.3V nga power rail. Ang sinala nga analog nga 1.1V ug 2.5V o 3.3V nga mga suplay kinahanglan dili i-short sa bisan unsang ubang digital nga suplay sa lebel sa pakete o PCB.
• Ang labing importante nga disenyo sa PCB ug mga konsiderasyon sa layout mao ang mosunod:
  • Siguroa nga ang pabalik nga eroplano kasikbit sa power plane (walay signal layer sa tunga).
  • Siguroha nga ang usa ka eroplano gigamit alang sa voltage reference nga adunay mga split para sa indibidwal nga voltage riles sulod niana nga ayroplano. Sulayi nga i-maximize ang lugar sa matag power split sa power plane base sa katugbang pinaagi sa mga coordinate alang sa matag riles aron mapadako ang pagdugtong tali sa matag vol.tage rail ug ang pabalik nga eroplano.
  • Pagmenos sa resistive drop samtang episyente nga nagpalayo sa kainit gikan sa aparato gamit ang 1 oz nga copper cladding.
• Ang upat-ka-layer nga mga PCB nga adunay usa ra nga gitudlo nga eroplano sa kuryente kinahanglan nga magsunod sa husto nga mga teknik sa pagdesinyo aron malikayan ang mga panghitabo sa ran-dom system, sama sa mga sayup sa CRC. Ang matag suplay sa kuryente nanginahanglan sa labing ubos nga resistive drop nga posible aron ma-power ang mga pin sa aparato nga adunay husto nga posisyon sa lokal nga decoupling.
• Ang mga ferrite beads kinahanglan gamiton sa usa ka serye nga inductor filter kung mahimo, ilabi na sa mga high-density o high-power nga mga himan.
  • Ang usa ka ferrite bead kinahanglan gamiton aron ihimulag ang matag analog nga suplay gikan sa nahabilin nga board. Ang bead kinahanglan nga ibutang sa sunod-sunod nga taliwala sa kadaghanan nga mga decoupling capacitor ug lokal nga decoupling capacitor.
  • Tungod kay ang tanan nga mga disenyo sa PCB naghatag ug talagsaon nga kasaba sa pagdugtong nga kinaiya, dili tanan nga ferrite beads o decoupling capacitors mahimong gikinahanglan alang sa matag disenyo. Girekomenda nga ang mga tigdesinyo sa sistema maghatag usa ka kapilian nga ilisan ang mga ferrite beads nga adunay 0Ω resistors sa higayon nga makompleto ang usa ka hingpit nga pagtimbangtimbang sa pasundayag sa sistema.

MGA KONEKSIYON SA POWER SUPPLY UG LOCAL FILTERING

Bulk Decoupling Capacitors

• Ang mga bulk decoupling capacitor mahimong ibutang sa bisan unsang kombenyente nga posisyon sa pisara. Ang mga lokal nga decoupling capacitor kinahanglan nga X5R o X7R ceramic ug ibutang nga mas duol kutob sa mahimo sa matag LAN8814 power pin.
• Siguruha nga ang daghang mga kapasitor (4.7 µF hangtod 22 µF) gilakip sa matag riles sa kuryente sa suplay sa kuryente.

TWISTED PAIR MEDIA INTERFACE

10/100/1000 Mbps Interface Koneksyon
Ang LAN8814 adunay upat ka GPHY port gikan sa PHY 0 hangtod sa PHY 3 para sa Port 1, Port 2, Port 3, ug Port 4. Detalyadong mga numero sa pin gikan sa PHY 0 hangtod sa PHY 3 nga han-ay ug mga paghulagway sama sa mosunod:

• TX_RXP_A_[0:3] (pin 5, 18, 94, 107): Kini nga mga pin mao ang pagpadala / pagdawat positibo (+) nga koneksyon gikan sa Pair A sa internal nga PHY 0 hangtod sa PHY 3. Kini nga mga pin nagkonektar sa 10/100/1000 magnetics. Walay external terminator ug bias ang gikinahanglan.
• TX_RXN_A_[0:3] (pin 6, 19, 95, 108): Kini nga mga pin mao ang pagpadala / pagdawat negatibo (-) nga koneksyon gikan sa Pair A sa internal nga PHY 0 hangtod sa PHY 3. Kini nga mga pin nagkonektar sa 10/100/1000 magnetics. Walay external terminator ug bias ang gikinahanglan.
• TX_RXP_B_[0:3] (pin 9, 22, 98, 111): Kini nga mga pin mao ang pagpadala/pagdawat ug positibong (+) nga koneksyon gikan sa Pair B sa internal nga PHY 0 ngadto sa PHY 3. Kini nga mga pin nagkonektar sa 10/100/1000 magnetics. Walay external terminator ug bias ang gikinahanglan.
• TX_RXN_B_[0:3] (pin 10, 23, 99, 112): Kini nga mga pin mao ang pagpadala/pagdawat negatibo (-) nga koneksyon gikan sa Pair B sa internal nga PHY 0 ngadto sa PHY 3. Kini nga mga pin nagkonektar sa 10/100/1000 magnetics. Walay external terminator ug bias ang gikinahanglan.
• TX_RXP_C_[0:3] (pin 12, 25, 101, 114): Kini nga mga pin mao ang pagpadala / pagdawat positibo (+) nga koneksyon gikan sa Pair C sa internal nga PHY 0 hangtod sa PHY 3. Kini nga mga pin nagkonektar sa 10/100/1000 magnetics. Walay external terminator ug bias ang gikinahanglan.
• TX_RXN_C_[0:3] (pin 13, 26, 102, 115): Kini nga mga pin mao ang pagpadala / pagdawat negatibo (-) nga koneksyon gikan sa Pair C sa internal nga PHY 0 hangtod sa PHY 3. Kini nga mga pin nagkonektar sa 10/100/1000 magnetics. Walay external terminator ug bias ang gikinahanglan.
• TX_RXP_D_[0:3] (pin 16, 29, 105, 118): Kini nga mga pin mao ang pagpadala / pagdawat positibo (+) nga koneksyon gikan sa Pair D sa internal nga PHY 0 hangtod sa PHY 3. Kini nga mga pin nagkonektar sa 10/100/1000 magnetics. Walay external terminator ug bias ang gikinahanglan.
• TX_RXN_D_[0:3] (pin 17, 30, 106, 119): Kini nga mga pin mao ang pagpadala / pagdawat positibo (+) nga koneksyon gikan sa pares D sa internal nga PHY 0 hangtod sa PHY 3. Kini nga mga pin nagkonektar sa 10/100/1000 magnetics. Walay external terminator ug bias ang gikinahanglan.

Koneksyon sa Magnetics ug Koneksyon sa RJ45

• Ang center tap connection sa LAN8814 side para sa Pair A channel nagkonektar lang ug 0.1 µF capacitor sa GND. Walay bias ang gikinahanglan.
• Ang center tap connection sa LAN8814 side para sa Pair B channel nagkonektar lang ug 0.1 µF capacitor sa GND. Walay bias ang gikinahanglan.
• Ang center tap connection sa LAN8814 side para sa Pair C channel nagkonektar lang ug 0.1 µF capacitor sa GND. Walay bias ang gikinahanglan.
• Ang center tap connection sa LAN8814 side para sa Pair D channel nagkonektar lang ug 0.1 µF capacitor sa GND. Walay bias ang gikinahanglan.
• Ang mga sentro nga gripo sa mga magnetic sa tanan nga upat ka mga parisan girekomenda nga ihimulag nga adunay bulag nga 0.1 µF nga mga kapasitor sa yuta. Ang rason mao ang common-mode voltage mahimong lahi sa taliwala sa mga parisan, ilabi na alang sa 10/100 opera-tion. (Ang mga Pares A ug B aktibo, samtang ang mga Pares C ug D dili aktibo.) Apan, alang sa integrated connector magnetics nga adunay ganged center taps, usa ka workaround script aron matubag kining analog front-end nga limitasyon anaa sa soft-ware. Tan-awa ang LAN8814 Errata.
• Ang koneksyon sa center tap alang sa matag pares (A, B, C, ug D) sa cable side (RJ45 side) kinahanglang tapuson gamit ang 75Ω resistor pinaagi sa komon nga 1000 pF, 2 kV capacitor ngadto sa chassis ground.
• Usa lamang ka 1000 pF, 2 kV capacitor sa chassis ground ang gikinahanglan para sa matag PHY. Gipaambit kini sa Pair A, Pair B, Pair C, ug Pair D center taps.
• Usa lamang ka 1000 pF, 2 kV capacitor o usa ka ferrite bead nga konektado tali sa chassis ground ug sa system ground ang gikinahanglan. Gipaambit kini sa PHY 0, PHY 1, PHY 2, ug PHY 3 para sa Port 1, Port 2, Port 3, ug Port 4.
• Ang taming sa RJ45 kinahanglan nga magkonektar sa yuta sa chassis. Kini naglakip sa RJ45 connectors nga adunay o walay integrated magnetics. Tan-awa ang Seksyon 4.3, “Mga Konsiderasyon sa Layout sa PCB” alang sa giya kon sa unsang paagi ang chassis ground kinahanglang mugnaon gikan sa system ground.

Mga Konsiderasyon sa Layout sa PCB

• Ang tanan nga mga pares nga magkalainlain sa mga pagsubay sa interface sa MDI kinahanglan adunay usa ka kinaiya nga impedance nga 100Ω sa eroplano sa GND. Kini usa ka higpit nga kinahanglanon aron maminusan ang pagkawala sa pagbalik. Kini nga kinahanglanon gibutang sa PCB Designer ug sa FAB house.
• Ang matag pares sa MDI kinahanglan ibutang nga duol kutob sa mahimo nga managsama aron maminusan ang EMI ug crosstalk. Ang matag pantalan sa mga pares nga A, B, C, ug D kinahanglan nga motakdo sa gitas-on aron malikayan ang pagkalangan sa dili pagtugma nga makapahinabog kasaba sa komon nga mode.
• Sa tinuud, kinahanglan nga wala’y crossover o pinaagi sa mga agianan sa signal.
• Ilakip ang usa ka 1000 pF, 2 kV capacitor o usa ka ferrite bead aron makonektar tali sa chassis ground ug sa system ground. Gitugotan niini ang pipila nga pagka-flexible sa pagsulay sa EMI alang sa lainlaing mga kapilian sa grounding kung gibiyaan nga bukas ang tunob nga magbulag sa duha nga nataran. Alang sa labing maayo nga pasundayag, mubo ang mga nataran kauban ang usa ka ferrite bead o usa ka kapasitor. Ang mga tiggamit gikinahanglan nga ibutang ang capacitor o ferrite bead nga layo sa LAN8814 device o uban pang sensitibong device sa PCB layout placement para sa mas maayong ESD.

Interface sa Ethernet Media
Ang Figure 4-1 naghulagway sa device Ethernet media interface koneksyon. Timan-i nga ang aparato nagsuporta sa integrated connector magnetics nga adunay ganged center taps.

ETHERNET MEDIA INTERFACE CONNECTIONS

QSGMII/Q-USGMII MAC INTERFACE

• Ang LAN8814 device nagsuporta sa QSGMII/Q-USGMII MAC interface para ipaabot ang upat ka port sa network data ug port speed nga 10/100/1000 Mbps.
• Ang detalyadong mga numero sa pin ug mga deskripsyon sa pin sa QSGMII MAC interface gihulagway sa mosunod nga mga subsection. Ang Figure 5-1 nagpakita sa device nga QSGMII/Q-USGMII MAC interface connections.

QSGMII/Q-USGMII Pins ug Koneksyon
Ang LAN8814 nagsuporta sa QSGMII/Q-USGMII MAC interface para ipaabot ang upat ka GPHY port gikan sa PHY 0 ngadto sa PHY 3. Ang mga detalyadong numero sa pin ug mga deskripsyon sa QSGMII MAC Interface mao ang mosunod:

• QSGMII_TXP (pin 47): Kini nga pin mao ang nagpadala nga positibo (+) nga koneksyon sa signal alang sa usa ka magkalainlain nga pares alang sa QSGMII/Q-USGMII Transmitter Output Positive.
• QSGMII_TXN (pin 45): Kini nga pin mao ang nagpadala nga negatibo (-) nga koneksyon sa signal alang sa usa ka magkalainlain nga pares alang sa QSGMII/Q-USGMII Transmitter Output Negative.
• QSGMII_RXP (pin 42): Kini nga pin mao ang makadawat positibo (+) signal nga koneksyon alang sa usa ka differential nga pares para sa QSGMII/Q-USGMII Transmitter Input Positive.
• QSGMII_RXN (pin 44): Kini nga pin mao ang makadawat negatibo (-) signal koneksyon alang sa usa ka differential pares alang sa QSGMII/Q-USGMII Transmitter Input Negatibo.
• REF_PAD_CLK_P (pin 50): Kini ang positibo (+) nga koneksyon sa signal sa differential pares para sa QSGMII/Q-USGMII External Reference Clock Input Positive.
• REF_PAD_CLK_M (pin 48): Kini ang negatibo (-) signal nga koneksyon sa differential pair para sa QSGMII/Q-USGMII External Reference Clock Input Negative.

QSGMII MAC
Gisuportahan sa LAN8814 nga aparato ang usa ka QSGMII MAC aron ihatud ang upat ka pantalan sa data sa network ug katulin sa pantalan gikan sa 10/100/1000 Mbps. Kung ang QSGMII MAC nga gikonektar sa LAN8814 aron suportahan kini nga function nag-configure sa aparato alang sa QSGMII MAC mode, itakda ang rehistro nga 19G, mga bit 15:14 = 01. Dugang pa, itakda ang rehistro nga 18G kung gusto.

QSGMII MAC INTERFACE CONNECTIONS

Mga Lagda sa Disenyo sa QSGMII MAC

• Gamita ang AC coupling nga adunay 0.1 µF capacitors para sa chip-to-chip nga mga aplikasyon. Ibutang ang mga capacitor sa pagdawat nga tumoy sa mga signal.
• Ang mga pagsubay kinahanglang i-ruta isip 50Ω (100Ω differential) nga kontrolado nga mga linya sa transmission sa impedance (microstrip o strip-line).
• Ang mga bakas kinahanglan nga managsama ang gitas-on (sulod sa 10 mil) sa matag pares nga magkalainlain aron maminusan ang skew.
• Ang mga pagsubay kinahanglan nga ipadagan tapad sa usa ka eroplano sa yuta aron ipares ang impedance ug maminusan ang kasaba.
• Ang gilay-on nga katumbas sa lima ka pilo sa gintang sa yuta sa eroplano girekomendar tali sa kasikbit nga mga track aron makunhuran ang crosstalk tali sa mga pares nga magkalahi. Gikinahanglan ang minimum nga gilay-on nga tulo ka beses ang gintang sa eroplano sa yuta.
• Ang mga pagsubay kinahanglan nga maglikay sa mga pagbag-o sa vias ug layer. Kung ang mga pagbag-o sa layer dili malikayan, ang mode-suppression vias kinahanglan nga ilakip sa tupad sa signal vias aron makunhuran ang kusog sa bisan unsang nagdan-ag nga dili tinuod nga mga natad.
• Ang mga guard vias kinahanglang ibutang nga dili molapas sa usa ka quarter nga wavelength ang gilay-on sa palibot sa differential pair tracks.

MGA Orasan sa DEVICE

Reperensya nga Orasan
Gisuportahan sa reference clock sa device ang 25 MHz ug 125 MHz nga signal sa orasan. Ang 1588 differential input clock nagsuporta sa mga frequency nga 10 MHz, 25 MHz, ug 125 MHz. Ang duha ka reperensiya nga mga orasan mahimong differential o single-ended. Kung magkalainlain, sila kinahanglan nga capacitively kauban ug LVDS compatible.

System Clock ug Synchronous Ethernet Connections
Ang LAN8814 system reference clock nagsuporta sa usa ka crystal input/system reference clock input interface uban sa mosunod nga mga detalye sa pin:

• XI (pin 128): Crystal Input/System Reference Clock Input. Kung naggamit ug 25 MHz nga kristal, kini nga input konektado sa usa ka lead sa kristal. Tan-awa ang REF_CLK_SEL[1:0] para sa dugang nga impormasyon. Kung naggamit ug 25 MHz system ref-erence clock, kini ang input gikan sa external 25 MHz oscillator.
• XO (pin 127): Kristal nga Output. Kung naggamit ug 25 MHz nga kristal, kini nga output konektado sa usa ka lead sa kristal. Tan-awa ang REF_CLK_SEL[1:0] para sa dugang nga impormasyon. Kung naggamit ug 25 MHz system reference clock source, kini nga pin dili konektado.
• CK125_REF_INP (pin 123): Ang System Reference Clock Input Positive. Kini nga pin mao ang positibo nga (+) signal nga koneksyon sa usa ka differential nga pares. Kung naggamit ug 125 MHz system reference clock source, kini konektado sa 125 MHz external oscillator. Tan-awa ang REF_CLK_SEL[1:0] para sa dugang nga impormasyon.
• CK125_REF_INM (pin 122): Ang System Reference Clock Input Negatibo. Kini nga pin mao ang negatibo (-) signal koneksyon sa usa ka differential pares. Kung naggamit ug 125 MHz system reference clock source, kini konektado sa 125 MHz external oscillator. Tan-awa ang REF_CLK_SEL[1:0] para sa dugang nga impormasyon.
• CK25OUT (pin 126): Output sa Orasan sa Sistema. Buffered nga kopya sa internal nga 25 MHz reference clock. Kini nga output nga orasan gipadagan sa VDDAH.

Kung gigamit ang mga reperensya nga orasan, siguroha nga:

• Ang mga kinahanglanon sa jitter sa LAN8814 Data Sheet natuman.
• Ang mga pagsubay gi-ruta isip 50Ω (100Ω differential) nga kontrolado nga impedance transmission lines (microstrip o stripline).
• Ang AC coupling nga adunay 0.1 µF capacitors gigamit. Ang mga kapasitor labing maayo nga ibutang duol sa reference clock input pins.
• Alang sa pipila nga mga drayber sa orasan, ang mga resistor sa pagtapos gibutang sa kilid sa drayber sa orasan. Ang mga resistor sa pagtapos sa kasagaran dili kinahanglan sa LAN8814 nga bahin sa mga kapasitor.
• Ang tanan nga mga reperensya nga orasan kinahanglan nga walay mga glitches o kinahanglan nga walay hit.
• Ang wala magamit nga reperensya nga mga orasan mahimong pasagdan nga naglutaw (Wala’y Pagdugtong).

Single-Ended nga REFCLK Input
Sa paggamit sa usa ka single-ended reference clock, ang usa ka eksternal nga resistor (Rs) gikinahanglan. Ang katuyoan sa Rs mao ang paglimite sa pag-agas sa output sa oscillator. Ang mga configuration alang sa usa ka single-ended REFCLK gi-refer sa VDDAH subay sa diagram sa power connections sa Figure 3-1. Ang ICLK Type Input Buffer's non-variable I/O DC electrical nga mga kinaiya gitakda sa Table 6-1 ug ang Single-Ended REFCLK Input diagram gipakita sa Figure 6-1.

TABLE 6-1: ICLK TYPE INPUT BUFFER NON-VARIABLE I/O DC ELECTRICAL CHARACTERISTICS

ICLK Type Input Buffer	Simbolo	Minimum	Maximum	Unit	Nota
Ubos nga lebel sa Input	VIL	—	0.5	V	Nota 1
Taas nga lebel sa Input	VIH	2.0	—	V
Pag-leakage sa Input	IIH	–10	10	µA

Nota 1: Ang XI mahimo nga opsyonal nga madala gikan sa usa ka 25 MHz single-ended clock oscillator diin kini nga mga detalye magamit.

SINGLE-ENDED REFCLK INPUT

Nagkalainlain nga REFCLK Input
Gikinahanglan ang AC coupling kung mogamit ug differential REFCLK. Ang differential nga mga orasan kinahanglan nga capacitively combat ug LVDS compatible. Ang Figure 6-2 nagpakita sa configuration.

AC COUPLING PARA SA REFCLK DIFFERENTIAL INPUT

MEDIA NARECOVER NGA CLOCK OUTPUT

Para sa Synchronous Ethernet nga mga aplikasyon, ang LAN8814 naglakip sa duha ka na-recover nga clock output pins ug duha ka recovered clock input pins.

• RCVRD_CLK_OUT1 (pin 79): Na-recover nga Clock Output 1 (GPIO_9/TCK). Nabawi nga Clock Output 2.5 MHz, 25 MHz, o 125 MHz. Kini nga pin mahimong ma-configure aron kanunay nga mag-output sa 2.5 MHz bisan unsa pa ang katulin sa PHY.
• RCVRD_CLK_OUT2 (pin 80): Na-recover nga Clock Output 2 (GPIO_10/TMS). Nabawi nga Clock Output 2.5 MHz, 25 MHz, o 125 MHz. Kini nga pin mahimong ma-configure aron kanunay nga mag-output sa 2.5 MHz bisan unsa pa ang katulin sa PHY.
• RCVRD_CLK_IN1 (pin 77): Na-recover nga Clock Input 1 (GPIO_7/TDI). Nabawi nga Clock Input 2.5 MHz, 25 MHz, o 125 MHz.
• RCVRD_CLK_IN2 (pin 78): Nabawi nga Clock Input 2(GPIO_8/TDO). Nabawi nga Clock Input 2.5 MHz, 25 MHz, o 125 MHz.

Tan-awa ang Figure 7-1 para sa functional diagram sa RCVRD_CLK_OUT output operation nga nagpakita sa nabawi nga mga opsyon sa orasan nga anaa.

SYNCE-RECOVERED CLOCK OUTPUT

Tan-awa ang Figure 7-2 ug Figure 7-3 kung mogamit mga Synchronous Ethernet nga aplikasyon.

TYPICAL SYNCHRONOUS ETHERNET CLOCK CONFIGURATION

SYNCHRONOUS ETHERNET NARECOVER CLOCK DAISY-CHAINING

1588 SUPORTA

IEEE 1588 Pin Connections
Ang LAN8814 nagsuporta sa IEEE-1588 Timestamppag-andar. Anaa kini nga pagpaandar ug magamit ra sa aparato. Ang IEEE-1588 Timestampdili magamit o magamit sa LAN8804. Ang interface sa hardware sa IEEE-1588 TimestampAng block gipakita sa Table 8-1.

IEEE-1588 PANAHONAMP HARDWARE INTERFACE

GPIO	Pin #	Alternate Function	Deskripsyon
GPIO0	68	1588_HITABO_A	1588 LTC nga Hitabo A
GPIO1	69	1588_HITABO_B	1588 LTC nga Hitabo B
GPIO2	70	1588_REF_CLK	1588 Reference Clock Input
GPIO3	72	1588_LD_ADJ	1588 Pag-load/Pag-adjust sa Input
GPIO4	73	1588_STI_CS_N	1588 Serial nga Panahonamp Pagpili sa Interface Chip
GPIO5	74	1588_STI_CLK	1588 Serial nga Panahonamp Interface Clock Output
GPIO6	75	1588_STI_DO	1588 Serial nga Panahonamp Interface Data Output

• 1588_LD_ADJ (pin 72): 1588 I-load/Ipahiangay ang Input pin. Kini nga input nagkontrol sa pagkarga ug pag-adjust sa 1588 LTC. Kini nga pin gipaambit sa ubang mga gimbuhaton.
• 1588_REF_CLK (pin 70): 1588 Reference Clock Input. Freq: 10, 25, o 125 MHz. Kini nga input opsyonal nga nagsuporta sa ePPS format, diin ang PPS gihiusa sa orasan. Kini nga pin gipaambit sa ubang mga gimbuhaton.
• 1588_STI_CLK (pin 74): 1588 Serial nga Panahonamp Interface Clock Output. Kini nga pin gipaambit sa ubang mga gimbuhaton.
• 1588_STI_CS_N (pin 73): 1588 Serial nga Panahonamp Pagpili sa Interface Chip. Kini nga pin gipaambit sa ubang mga gimbuhaton.
• 1588_STI_DO (pin 75): 1588 Serial nga Panahonamp Interface Data Output. Kini nga pin gipaambit sa ubang mga gimbuhaton.
• 1588_EVENT_A (pin 68): 1588 LTC nga Hitabo A. Kung gipahayag, kini nga pin nagsinyas nga ang 1588 LTC nga Panghitabo A nahitabo. Kini nga pin mahimo usab nga ma-configure aron maghatag usa ka signal sa PPS Output. Kini nga pin gipaambit sa ubang mga gimbuhaton.
• 1588_EVENT_B (pin 69): 1588 LTC Event B. Sa dihang gipahayag, kini nga pin nagsenyas nga 1588 LTC Event B ang nahitabo. Kini nga pin mahimo usab nga ma-configure aron makahatag usa ka signal sa PPS Output. Kini nga pin gipaambit sa ubang mga gimbuhaton.
• Ang default configuration sa 1588_REF_CLK pin nagtakda sa device nga mogamit og internal nga orasan para sa Local Time Counter (LTC). Tan-awa ang EP4, Reg 514, bits 12:10 nga nagkontrol sa tinubdan sa reperensya sa orasan. Ang default nga bili sa EP4.514 bits 12:10 mao ang 000 (125 MHz nga orasan gikan sa internal nga System PLL). Aron makahimo sa usa ka eksternal nga tinubdan sa orasan, Reg EP4.514, bits 12:10 kinahanglan nga usbon ug ibutang sa 010 = External 1588_REF_CLK (mahimong 10 MHz, 25 MHz, o 125 MHz).
• Ang lokal nga oras nga counter nagtipig sa lokal nga oras alang sa aparato ug ang oras gibantayan ug gi-synchronize sa usa ka eksternal nga reperensiya sa CPU. Ang tinubdan nga orasan alang sa counter gipili sa gawas aron mahimong 10 MHz, 25 MHz, ug 125 MHz. Ang orasan mahimo usab nga usa ka linya nga orasan o ang gipahinungod nga 1588_REF_CLK pin. Kini nga tinubdan sa orasan gipili sa rehistro. Ang EP4.514, bits 12:10 adunay mosunod nga mga opsyon alang sa Reference Clock Source [12:10]:
  • 000 = 125 MHz nga orasan gikan sa internal nga System PLL
  • 001 = 125 MHz QSGMII nabawi nga orasan
  • 010 = External 1588_REF_CLK (mahimong 10 MHz, 25 MHz, o 125 MHz)
  • 011 = GIRESERBA
  • 100 = Nabawi nga orasan gikan sa Port 0 Rx (mahimong 25 MHz o 125 MHz)
  • 101 = Nabawi nga orasan gikan sa Port 1 Rx (mahimong 25 MHz o 125 MHz)
  • 110 = Nabawi nga orasan gikan sa Port 2 Rx (mahimong 25 MHz o 125 MHz)
  • 111 = Nabawi nga orasan gikan sa Port 3 Rx (mahimong 25 MHz o 125 MHz)
• Palihug hibaloi nga kung ang link nahulog samtang gigamit ang Nabawi nga Mga Opsyon sa Orasan, moresulta kini sa NO 1588 Ref Clock nga hinungdan sa dili gusto nga pamatasan.

1588 Serial nga Panahonamp Interface

• Ang pormat sa 1588 Serial Timetamp Ang interface detalyado sa Seksyon 6.6.13, “1588 Serial Timetamp Interface (STI) Format ug Timing” sa LAN8814 Data Sheet.
• Ang 1588 Serial Timetamp Ang interface ma-configure sama sa mosunod:
  • Ang 1588_STI_CLK pin frequency ma-configurable tali sa 13.89 MHz ug 62.5 MHz, base sa pagbahin sa sys-tem 125 MHz nga orasan pinaagi sa integer values ​​tali sa [2, 8]. Gi-configure kini sa Register EP4.768. Mahimo usab kini nga config-urable sa 1588_STI_DO nga output sa orasan base sa pagtaas o pagkahulog.
  • Gidaghanon sa 1588_STI_CLK nga mga yugto (1588_STI_CS_N wala mahatag) tali sa sunud-sunod nga orasamp mga output.
  • Gidaghanon sa 1588_STI_CLKs tali sa 1588_STI_CS_N assertion ug unang balido nga bit sa 1588_STI_DO.
• Kung gi-set ang Enable/Disable sa 1588 STI, ang egress timesamps ug mga pirma mahimong mabasa pinaagi sa soft-ware gikan sa internal nga mga rehistro (1588 STI Disabled), o iduso off-chip pinaagi sa 1588 STI (1588 STI Enabled).
• Ang format sa ePPS detalyado sa Seksyon 6.6.10, "1588_REF_CLK Reference Clock Timing" sa LAN8814 Data Sheet.
• Aron magamit ang gawas nga 1588 Interface nga mga pin, kini kinahanglan nga magamit isip GPIOs ug GPIO Alternate Functions. Ang GPIO Buffer Type ug GPIO Direction kinahanglan usab nga itakda sa tukma.
• Tan-awa ang Table 8-2 ug Figure 8-1 para sa dugang nga mga pin ug gamit ang 1588 serial timesamp interface.

SERIAL TIMESTAMP INTERFACE PIN

Ngalan sa Pin	Pin Numero	Type	Deskripsyon
GPIO5/1588_STI_CLK	74	I/O, PU	1588 SPI nga orasan
GPIO4/1588_STI_CS	73	I/O, PU	Pagpili sa 1588 SPI chip
GPIO6/1588_STI_DO	75	I/O, PU	1588 SPI data output

1588 DIFFERENTIAL CLOCK UG 1588 SPI CONFIGURATION

DIGITAL INTERFACE UG I/O

Interface sa MIIM (MDIO).

• Ang LAN8814 device nagsuporta sa IEEE 802.3 MII management interface, nailhan usab nga Management Data Input/Output (MDIO) interface. Kini nga interface nagtugot sa upper-layer nga mga device sa pagmonitor ug pagkontrol sa kahimtang sa device. Usa ka eksternal nga aparato nga adunay katakus sa MIIM gigamit sa pagbasa sa kahimtang sa PHY ug/o pag-configure sa mga setting sa PHY. Ang dugang nga mga detalye bahin sa MIIM interface makita sa Clause 22.2.4 sa IEEE 802.3 Specification[1].
• Ang MIIM interface naglangkob sa mosunod:
  • Usa ka pisikal nga koneksyon nga naglakip sa linya sa orasan (MDC) ug sa linya sa datos (MDIO).
  • Usa ka piho nga protocol nga naglihok sa tibuuk nga pisikal nga koneksyon nga nagtugot sa usa ka eksternal nga tigkontrol nga makigkomunikar sa usa o daghang mga aparato. Ang matag aparato gihatagan usa ka talagsaon nga adres sa PHY taliwala sa 0h ug 1Fh pinaagi sa mga strapping pin sa PHYAD [4:0].
  • ALLPHYAD: (pin 68): GPIO0/1588_EVENT_A/ALLPHYAD – Ang ALLPHYAD configuration strap nagtakda sa default sa All-PHYAD Enable bit sa Common Control register nga makapahimo (gibira-down) o maka-disable (gibira) ang abilidad sa PHY sa pagtubag sa PHY Address 0 usab ingon nga gi-assign niini nga adres sa PHY.
  • PHYAD0: (pin 84): GPIO12/PORT0LED2/PHYAD0/PORT0_LED2_POL
  • PHYAD1: (pin 85): GPIO13/PORT3LED1/PHYAD1/PORT3_LED1_POL
  • PHYAD2: (pin 86): GPIO14/PORT3LED2/PHYAD2/PORT3_LED2_POL
  • PHYAD3: (pin 88): GPIO15/SOF0/PHYAD3
  • PHYAD4: (pin 89): GPIO16/SOF2/PHYAD4
• Ang ALLPHYAD strap input gibalit-ad kumpara sa Register bit value.
• Usa ka 32-register nga address space para sa direktang pag-access sa IEEE-defined registers ug vendor-specific registers, ug alang sa dili direkta nga access sa MMD addresses ug registers.
• TANANG PHYS ADDRESS. Kasagaran, ang Ethernet PHYs ma-access sa PHY adres nga gitakda sa PHYAD[4:0] strapping pins. Ang PHY Address 0h kay opsyonal nga gisuportahan isip broadcast PHY address, nga nagtugot sa usa ka write command nga dungan nga magprograma og parehas nga PHY register para sa duha o daghan pa nga PHY device (alang sa example, gamit ang PHY Address 0h aron itakda ang Basic Control nga rehistro sa usa ka kantidad nga 0x1940 aron itakda ang bit[11] sa usa ka bili sa usa aron mahimo ang software power-down).
• Ang PHY Address 0 gi-enable (dugang sa PHY address nga gitakda sa PHYAD[4:0] strapping pins) kung ang All-PHYAD Enable bit sa Common Control nga rehistro gitakda sa '1'. Ang ALLPHYAD configuration strap mahimo usab nga gamiton aron itakda ang default sa All-PHYAD Enable bit.
• Ang MDIO Output Pin Drive mode kontrolado sa duha ka bits nga gihubit sa EP4.5 ug Reg17:
  • ang MDIO Buffer Type bit sa Output Control register (EP4.5 – bit 15 para sa port 0)
  • ang test_a1_a2_en_bit (Reg17 – bit 9 para sa matag pantalan sa PHY)
• Kung ibutang sa '0', ang output sa MDIO kay open-drain. Kung gibutang sa '1', ang output sa MDIO kay push-pull. Aron ma-configure ang output sa MDIO alang sa push-pull, isulat ang kantidad nga 0x8000 sa Port 0 aron Irehistro ang EP4.5 (set bit 15). Alang sa matag pantalan, isulat ang kantidad nga 0x02f4 sa Register 17 nga nagtakda sa bit 9 sa tanan nga mga pantalan.

Mubo nga sulat: Ang MDIO pin mahimo ra nga konektado sa ubang Clause 22 MIIM Target. Ang pagkonektar sa bisan unsang Clause 45 Target, sama sa 10G PHY, magpahinabog dili maayong pamatasan.

GPIO Pins

• Ang General Purpose I/Os (GPIOs) naglangkob sa 24 ka programmable input/output pins nga gipaambit sa ubang mga pin.
• Kini nga mga pin tagsa-tagsa nga ma-configure pinaagi sa mga rehistro sa GPIO.
• Kinahanglang mag-amping pag-ayo sa mga strap input pin nga mahimong gamiton alang sa General Purpose Inputs. Ang Kinatibuk-ang Katuyoan nga mga Input kinahanglan nga makondisyon o kung dili ma-disable aron dili sila magmaneho sa dili husto nga mga kantidad sa input sa strap sa panahon sa pagkarga sa strap.
• Daghang mga GPIO ang adunay katakus nga magamit ingon usa ka kapuli nga gimbuhaton. Kung ma-enable na isip GPIO, ang alternate function gipili sa mga bits sa GPIO Alternate Function Select Registers. Ang alternate function buffer type gipili gihapon pinaagi sa GPIO Buffer Type registers. Kung ang alternate function mao ang Port LED ug ang GPIO Buffer Type kay open-drain, ang output buffer awtomatikong mopili tali sa open-source ug open-drain base sa applica-ble LED polarity. Ang alternate function input pins mahimong basahon sa software pinaagi sa GPIO Data register ug mahimong makamugna og GPIO Interrupts. Ang talaan 9-1 nagpakita sa alternate function mapping.

GPIO ALTERNATE FUNCTIONALITY

GPIO	Pin #	Alternate Function	Strap sa Configuration	kahimtang
GPIO0	68	1588_HITABO_A	ALLPHYAD	Tan-awa Nota 2.
GPIO1	69	1588_HITABO_B	MODE_SEL0	—
GPIO2	70	1588_REF_CLK	—	—
GPIO3	72	1588_LD_ADJ	MODE_SEL1	—
GPIO4	73	1588_STI_CS_N	MODE_SEL2	—
GPIO5	74	1588_STI_CLK	MODE_SEL3	—
GPIO6	75	1588_STI_DO	MODE_SEL4	—
GPIO7	77	RCVRD_CLK_IN1	(TDI)	—
GPIO8	78	RCVRD_CLK_IN2	(TDO)	—
GPIO9	79	RCVRD_CLK_OUT1	(TMS)	—
GPIO10	80	RCVRD_CLK_OUT2	(TCK)	—
GPIO11	83	PORT0LED1	LED_MODE/PORT0_LED1_POL	Tan-awa Nota 1.
GPIO12	84	PORT0LED2	PHYAD0/PORT0_LED2_POL	Tan-awa Nota 1.
GPIO13	85	PORT3LED1	PHYAD1/PORT3_LED1_POL	Tan-awa Nota 1.
GPIO14	86	PORT3LED2	PHYAD2/PORT3_LED2_POL	Tan-awa Nota 1.
GPIO15	88	SOF0	PHYAD3	—
GPIO16	89	SOF2	PHYAD4	—
GPIO17	57	PORT1LED1	PORT1_LED1_POL	Tan-awa Nota 1.
GPIO18	58	PORT1LED2	PORT1_LED2_POL	Tan-awa Nota 1.
GPIO19	60	PORT2LED1	PORT2_LED1_POL	Tan-awa Nota 1.
GPIO20	61	PORT2LED2	PORT2_LED2_POL	Tan-awa Nota 1.
GPIO21	62	SOF1	—	—
GPIO22	67	—	—	—
GPIO23	90	SOF3	—	—

Nota

1. Aron mahimo ang operasyon sa LED nga adunay bisan usa ka pull-up o pull-down, ang LED Polarity nagkuha sa balit-ad nga kantidad sa strap sa pagsasaayos. Kinahanglang tagdon ang mga mosunod kung gamiton ang mga GPIO:
   1. Ang pag-configure sa usa ka pin isip usa ka GPIO input awtomatik nga makahimo sa usa ka internal nga pull-up.
   2. Ang mga internal nga pull-up resistors nagpugong sa dili konektado nga mga input gikan sa paglutaw. Ayaw pagsalig sa mga internal nga resistor aron magdala mga signal sa gawas sa aparato. Kung konektado sa usa ka load nga kinahanglan ibira nga taas, kinahanglan nga idugang ang usa ka eksternal nga resistor.
   3. Ang pag-configure sa usa ka pin ingon usa ka output sa GPIO awtomatik nga nagpugong sa internal nga pull-up. Ang mga open-drain nga output mahimong magkinahanglan og external pull-up depende sa aplikasyon.
2. Ang ALLPHYAD nag-configure sa default nga suporta alang sa PHY Broadcast access gamit ang PHY Address 0. Ang ALLPHYAD configuration strap kay sampgipangulohan ug gitaod sa power-up/Reset ug gihubit nga 0: I-enable ang PHY Broadcast nga gi-access pinaagi sa default ug 1: I-disable ang PHY Broadcast nga gi-access pinaagi sa default.

JTAG Mga pin

• Ang IEEE 1149.1-compliant nga TAP controller nagsuporta sa boundary scan ug lain-laing mga test mode. Ang aparato naglakip sa usa ka integrated JTAG boundary-scan test port para sa board-level testing. Ang interface naglangkob sa upat ka mga pin (TDO, TDI, TCK, ug TMS) ug naglakip sa state machine, data register array, ug instruction register. Ang JTAG Ang mga pin gihulagway sa Table 9-2. Ang JTAG ang interface nahiuyon sa IEEE Standard 1149.1 – 2001 Standard Test Access Port (TAP) ug Boundary-Scan Architecture.
• Ang tanan nga input ug output data kay synchronous sa TCK test clock input. Ang TAP input signal TMS ug TDI gi-clock sa test logic sa nagtaas nga ngilit sa TCK, samtang ang output signal TDO gi-orasan sa nahulog nga ngilit.
• JTAG Ang mga pin gi-multiplex sa mga GPIO pin.
• Ang JTAG ang pagpaandar gipili kung ang TESTMODE (pin 38) gipahayag.
• Ang TESTMODE (pin 38) kinahanglang ihigot sa GND kon JTAG wala gigamit.

JTAG PAGHULAGWAY SA PIN

Simbolo nga Pin	Numero sa Pin	Ngalan sa Pin
TCK	80	JTAG Pagsulay nga Orasan
TDI	77	JTAG Data Input
TDO	78	JTAG Data Output
TMS	79	JTAG Pagpili sa Mode sa Pagsulay

LAIN-LAIN

I-reset
Ang LAN8814 naghatag ug RESET_N input pin 37. (Tan-awa ang Table 10-1.) Kini nga pin gigamit isip hardware Reset sa device ug kinahanglang mosunod sa timing requirements nga detalyado sa Section 6.6.2, “Power Sequence Timing” ug Section 6.6.3. 8814, "I-reset ang Pin Configuration Strap Timing" sa LANXNUMX Data Sheet. Ang pagpagawas gikan sa Reset gibase sa RESET_N input pin nga nagbalhin gikan sa ubos ngadto sa taas.

RESET PIN DESCRIPTION

Ngalan sa Pin	Numero sa Pin	Deskripsyon
NRESET	37	Pag-reset sa Device. Kini usa ka aktibo-ubos nga input nga nagpahinay sa aparato ug nagtakda sa tanan nga mga rehistro nga bit sa ilang default nga kahimtang.

PLL/Mga Orasan

• Ang aparato naghatag sa mosunod nga mga PLL:
  • Sistema PLL: Naghimo sa internal nga sistema nga mga orasan ug mga orasan nga gikinahanglan alang sa internal nga mga PHY. Tan-awa ang Seksyon 5.22.1, “System Clock” sa LAN8814 Data Sheet para sa dugang nga impormasyon.
  • 1588 PLL: Naghimo sa internal nga 1588 nga orasan. Tan-awa ang Seksyon 5.22.2, “1588 Clock” sa LAN8814 Data Sheet para sa dugang nga impormasyon.
  • QSGMII SerDes MPLL: Naghimo sa mga orasan nga gikinahanglan sa mga SerDe. Tan-awa ang Seksyon 5.22.3, “QSGMII SerDes Clock” sa LAN8814 Data Sheet para sa dugang nga impormasyon.
    Ang reference clock nga pagpili sa System PLL ug QSGMII SerDes MPLL kontrolado pinaagi sa REF_CLK_- SEL[1:0] pins. Tan-awa ang Talaan 3-6 sa data sheet para sa detalyadong REF_CLK_SEL[1:0] nga impormasyon sa setting.
• Mahimong gamiton sa System PLL ang bisan unsa sa mosunod isip input reference clock niini:
  • 25 MHz nga Kristal
  • 25 MHz nga sistema nga single-ended reference clock input
  • 125 MHz system differential clock inputs
• Ang System PLL nagmugna sa mosunod nga mga orasan:
  • 250 MHz nga sistema nga orasan
  • 25 MHz nga sistema nga orasan
• Ang pagpili sa reperensiya sa orasan gikontrolar sa mga configuration sa pin nga gipakita sa Table 10-2.

REFERENCE CLOCK CONTROL

Deskripsyon	Pin	Pagkontrol sa Pagpili
Pagpili sa Reference Clock	REF_CLK_SEL_0 pin 33 REF_CLK_SEL_1 pin 35	Kini nga mga pin nagkontrolar sa reference clock nga pagpili sa System PLL ug QSGMII SerDes.
		MPLL. REF_CLK_SEL[1:0]
		00 = SYSPLL Reference 25 MHz gikan sa XI/XO QSGMII Reference 25 MHz gikan sa XI/XO 01 = GIRESERBA 10 = SYSPLL Reference 25 MHz gikan sa CK125_REF_INP/M QSGMII Reference 125 MHz gikan sa CK125_REF_INP/M 11 = GIRESERBA

Nota

1. Kini mga buhi nga pin ug dili mga strap sa pag-configure. Sila kinahanglan nga permanente nga gihigot sa taas o ubos.
2. Ang XI/XO mahimong usa ka 25 MHz nga kristal o usa ka 25 MHz nga eksternal nga orasan.
3. Ang CK125_REF_INP/M kay 125 MHz external clock.

Ang 1588 reference clock input nga mga opsyon mao ang 10 MHz, 25 MHz, ug 125 MHz.

Reference Resistor
Tan-awa ang Talaan 10-3 para sa mga detalye sa reference sa resistor pin.

REFERENCE RESISTOR PIN DESCRIPTION

Ngalan sa Pin	Numero sa Pin	Deskripsyon
ISET	2	Kini nga pin kinahanglan nga konektado sa yuta pinaagi sa usa ka 6.04 kΩ, 1% nga resistor.
RES_REF	52	Kini nga pin kinahanglan nga konektado sa yuta pinaagi sa 200Ω, 1% 100ppm/°C resistor.

Test Mode
Tan-awa ang Talaan 10-4 para sa mga detalye sa test mode pin.

TEST MODE PIN DESCRIPTION

Ngalan sa Pin	Numero sa Pin	Deskripsyon
TESTMODE	38	Alang sa normal nga operasyon, kini nga pin kinahanglan nga ibira sa yuta. Ang JTAG ang pagpaandar gipili kung ang TESTMODE (pin 38) gipahayag.

LED Pins

• Ang himan naghatag og walo ka programmable LEDs, duha kada port (PORT[0:3]LED[1:2]), nga ma-configure aron suportahan ang daghang LED mode. Ang LED mode gi-configure sa LED_MODE configuration strap ingon man port-specific nga mga higayon sa LED Control Register 1 ug 2. Ang tanang walo ka LEDs gi-configure nga adunay parehas nga kinaiya pinaagi sa LED_MODE configuration strap. Ang port-specific LED configuration mahimong matuman pinaagi sa LED Control Register 1 ug 2. Ang gisuportahan nga LED mode mao ang:
  • Indibidwal nga LED Mode (LED Control Register 1, bit[6] = '1', LED_MODE gibira)
  • Tri-color-LED Mode (LED Control Register 1, bit[6] = '1', LED_MODE gibira)
  • Gipalambo nga LED Mode (LED Control Register 1, bit[6] = '0', LED_MODE wala gigamit)
• Aron magamit ang mga LED, kini kinahanglan nga ma-enable isip GPIOs ug GPIO alternate functions. Ang mga GPIO kinahanglan nga ma-configure ingon mga output, ug ang husto nga tipo sa drayber sa output kinahanglan pilion (open-drain o push-pull). Kung gipili ang open-drain type, ang output driver awtomatik nga mopili tali sa open-source ug open-drain base sa LED polarity. Ang PORT[3:0]_LED[2:1]_POL configuration strap nagtakda sa default polarity sa LED pins. Tan-awa ang LAN8814 Data Sheet Seksyon 3.3.5, “LED Polarity (PORT[3:0]_LED[2:1]_POL)” para sa dugang nga impormasyon sa LED polarity. Tan-awa ang Seksyon 3.3.4, “LED Mode Select (LED_MODE)” sa LAN8814 Data Sheet para sa dugang nga impormasyon sa LED_MODE.

LED MODE SELECT (LED_MODE)

• Ang LED_MODE configuration strap nagpili tali sa Indibidwal-LED (gibira-pataas) o Tri-color-LED (gibira-paubos) nga mga mode. Ang tanan nga walo ka mga LED gi-configure nga adunay parehas nga pamatasan. (Tan-awa ang Talaan 10-5.) Ang LED_MODE configuration strap kay sampgipangulohan ug gitaod sa power-up/Reset ug gihubit ingon sa mosunod:
  • 0: Tri-color-LED mode
  • 1: Indibidwal nga LED mode
• Ang operasyon sa LED gihulagway sa Seksyon 5.19, "Mga LED" sa LAN8814 Data Sheet.

GPIO LED FUNCTIONALITY

GPIO	Pin #	Alternate Function	Strap sa Configuration
GPIO11	83	PORT0LED1	LED_MODE/PORT0_LED1_POL
GPIO12	84	PORT0LED2	PHYAD0/PORT0_LED2_POL
GPIO17	57	PORT1LED1	PORT1_LED1_POL

Nota

1. Aron mahimo ang operasyon sa LED nga adunay usa ka pull-up o pull-down, ang LED Polarity nagkuha sa balit-ad nga bili sa rehistro nga bit.
2. Ang paggamit sa 330Ω ngadto sa 510Ω kasamtangan nga limitasyon resistor ug VDD25 alang sa LED nga gahum girekomendar.

GPIO	Pin #	Alternate Function	Strap sa Configuration
GPIO18	58	PORT1LED2	PORT1_LED2_POL
GPIO19	60	PORT2LED1	PORT2_LED1_POL
GPIO20	61	PORT2LED2	PORT2_LED2_POL
GPIO13	85	PORT3LED1	PHYAD1 / PORT3_LED1_POL
GPIO14	86	PORT3LED2	PHYAD2 / PORT3_LED2_POL

Nota

1. Aron mahimo ang operasyon sa LED nga adunay usa ka pull-up o pull-down, ang LED Polarity nagkuha sa balit-ad nga bili sa rehistro nga bit.
2. Ang paggamit sa 330Ω ngadto sa 510Ω kasamtangan nga limitasyon resistor ug VDD25 alang sa LED nga gahum girekomendar.

PIN LED STRAPPING

Uban pang mga Pin

• Ang COMA_MODE (pin 36) kay gidesinyo sa paghawid sa PHY sa usa ka gisuspinde nga kahimtang hangtod makompleto ang pagsugod sa sistema. Kung gipagana pinaagi sa pagmaneho sa COMA_MODE pin nga taas, ang tanan nga mga sayup, mga alarma, mga link pataas / ubos nga mga abiso, ug uban pa gipugngan hangtod nga ang COMA_MODE maminusan. Mapuslanon kini sa mga disenyo nga adunay daghang PHY tungod kay gitugotan niini ang tanan nga mga sayup nga mapugngan hangtod ma-configure ang tibuuk nga board. Ang coma mode naglihok sama sa gipakita sa Table 10-6. Walay Register Control sa COMA mode pin niini nga device.
• Ang Auto MDI/MDIX (Pair-Swap). Ang Awtomatikong MDI/MDI-X nga bahin nagwagtang sa panginahanglan sa pagtino kon mogamit ba og tul-id nga cable o crossover cable tali sa device ug sa link partner niini. Kining auto-sense function nakamatikod sa MDI/MDI-X pair mapping gikan sa link partner ug nag-assign sa MDI/MDI-X pair mapping sa device sumala niana. Ang talaan 10-6 nagpakita sa device 10/100/1000 pin configuration assignments para sa MDI/MDI-X pin mapping.

MDI/MDI-X PIN MAPPING

Pin (RJ-45 Pares)	MDI			MDI-X
	1000BASE-T	100BASE-T	10BASE-T	1000BASE-T	100BASE-T	10BASE-T
TXRXP/M_A (1,2)	A+/–	TX+/–	TX+/–	A+/–	RX+/–	RX+/–
TXRXP/M_B (3,6)	B+/–	RX+/–	RX+/–	B+/–	TX+/–	TX+/–
TXRXP/M_C (4,5)	C+/–	Wala Gigamit	Wala Gigamit	C+/–	Wala Gigamit	Wala Gigamit

Pin (RJ-45 Pares)	MDI			MDI-X
	1000BASE-T	100BASE-T	10BASE-T	1000BASE-T	100BASE-T	10BASE-T
TXRXP/M_D (7,8)	D+/–	Wala Gigamit	Wala Gigamit	D+/–	Wala Gigamit	Wala Gigamit

Wala Gigamit ug Walay Koneksyon nga mga Pin
Ang NC pins (pins 91 ug 92) mga unconnected pins. Kinahanglang pasagdan sila nga naglutaw.

Kinatibuk-ang External Pull-Up ug Pull-Down Resistors

• Kung walay gipiho nga bili sa pull-up resistor, girekomendar ang 4.7 kΩ resistor.
• Kung walay gipiho nga bili sa pull-down resistor, girekomendar ang 1 kΩ o 4.7 kΩ resistor.

HARDWARE CHECKLIST SUMMARY

HARDWARE DESIGN CHECKLIST

Seksyon	Susiha	Katin-awan	√	Mga nota
Seksyon 2.0, “General Con- mga sideration”	Seksyon 2.1, “Kinahanglan nga mga Reperensya”	Ang tanan nga gikinahanglan nga mga dokumento anaa sa kamot.
	Seksyon 2.2, “Pin Check”	Ang mga pin motakdo sa data sheet.
	Seksyon 2.3, “Ground”	Tinoa kung ang usa ka reference sa yuta ingon usa ka sistema sa yuta gigamit alang sa tanan nga mga pin sa yuta. Susiha kon adunay chassis ground alang sa line-side ground.
Seksyon 3.0, “Gahum”	Seksyon 3.1, “Karon nga mga Kinahanglanon”	Refer sa Talaan 3-1 aron masiguro nga husto ang mga power pin. Pilia ang husto nga mga sangkap sa suplay sa kuryente nga adunay labing menos mga 25% hangtod 30% nga margin base sa labing grabe nga kaso alang sa disenyo sa gahum sa sistema.
	Seksyon 3.2, "Mga Eroplano sa Pag-supply sa Gahum"	Sa paghimo og layout sa PCB, tan-awa kini nga seksyon alang sa disenyo sa eroplano nga suplay sa kuryente.
	Seksyon 3.3, “Koneksyon sa Power Circuit ug Analog Power Plane Filtering”	Refer sa Hulagway 3-1 aron masusi ang koneksyon sa power circuit, decoupling capacitors, ug pagsala.
	Seksyon 3.4, “Bulk Decoupling Capaci- mga tors”	Kung maghimo ug layout sa PCB, tan-awa kini nga seksyon alang sa gikinahanglan nga bulk decoupling capacitor.
Seksyon 4.0, “Twisted Pair Interface sa Media”	Seksyon 4.1, “10/100/1000 Mbps Inter- Koneksyon sa nawong"	I-verify ang tanang analog I/O pin connections para sa quad-port circuit design base sa mga kinahanglanon sa disenyo sa produkto aron mapili ang disenyo sa Hulagway 4-1.
	Seksyon 4.2, “Koneksyon sa Magnetika ug RJ45 Connection”	I-verify ang magnetics ug ang common-mode capacitors connection base sa Hulagway 4-1.
	Seksyon 4.3, "Paghunahuna sa PCB Layout- mga kalihokan”	Tan-awa kini nga seksyon alang sa reperensiya sa disenyo sa layout sa PCB aron masusi kung ang Gigabit copper port nga hangyo sa layout sa PCB nahimamat.
Seksyon 5.0, “QSGMII/Q- USGMII MAC Interface”	Seksyon 5.1, “QSGMII/Q-USGMII Pins ug Koneksyon”	Tan-awa kini nga seksyon alang sa mga panudlo aron masiguro nga ang husto nga mga pin para sa interface sa QSGMII MAC gigamit sa disenyo.
	Seksyon 5.2, “QSGMII MAC”	Refer sa Hulagway 5-1 alang sa QSGMII MAC interface aron makonektar sa upat ka eksternal nga QSGMII MAC sa disenyo.
	Seksyon 5.3, “QSGMII MAC Design Mga lagda”	Tan-awa kini nga seksyon alang sa QSGMII MAC interface nga mga panudlo sa disenyo sa PCB.

Seksyon	Susiha	Katin-awan	√	Mga nota
Seksyon 6.0, “Mga Orasan sa Device”	Seksyon 6.1, “Reference Clock”	Tan-awa kini nga seksyon kung magpili sa reference nga frequency sa orasan ug ang husto nga reference nga mga pin sa orasan sa disenyo. Sunda ang layout nga gikinahanglan sa disenyo sa PCB.
	Seksyon 6.2, “System Clock ug Syn- sunodsunod nga Ethernet Connections"	Tan-awa kini nga seksyon alang sa System Clock ug Synchronous Ethernet nga mga koneksyon. Tinoa ang husto nga koneksyon sa pin ug sunda ang mga rekomendasyon sa layout sa PCB Board.
	Seksyon 6.3, “Single-Ended REFCLK Input"	Refer sa Hulagway 6-1 para sa single-ended reference input clock circuit design ug gamita ang saktong resistor divider sa circuit base sa Talaan 6-1 alang sa husto nga mga kantidad sa resistors.
	Seksyon 6.4, “Differential REFCLK Input"	Refer sa Hulagway 6-1 para sa differential reference input clock circuit design ug gamita ang saktong capacitor AC coupling sa design.
Seksyon 7.0, “Media Recovered Clock Output”		Tan-awa kini nga seksyon ug Hulagway 7-1 para sa kasagarang nabawi nga disenyo sa sirkito sa orasan ug gamita ang hustong nabawi nga mga pin sa orasan ug hustong configuration.
		Refer sa Hulagway 7-2 para sa tipikal nga Synchronous Ethernet clock circuit design, ug gamita ang saktong nabawi nga clock pin ug saktong configuration.
		Refer sa Hulagway 7-3 para sa tipikal nga Synchronous Ethernet clock circuit design nga Daisy Chain configuration, ug gamita ang saktong nabawi nga clock pin ug saktong configuration.
Seksyon 8.0, “1588 Suporta”	Seksyon 8.1, “IEEE 1588 Pin Connect- mga tion”	Refer sa Talaan 8-1 sa pagpili sa husto nga 1588 differential clock pin pares sa disenyo.
	Seksyon 8.2, “1588 Serial Timetamp Interface”	Refer sa Talaan 8-2 sa paggamit sa husto nga 1588 serial timesamp interface pin sa disenyo. Tan-awa kini nga seksyon alang sa 1588 nga serial timesamp koneksyon sa disenyo sa pakisayran sa interface.
Seksyon 9.0, “Digital nga Inter- nawong ug I/O”	Seksyon 9.1, “MIIM (MDIO) Interface”	Tan-awa kini nga seksyon alang sa MIIM interface circuit design.
	Seksyon 9.2, “GPIO Pins”	Susiha kon ang husto nga PHY address pin gigamit ba base sa Talaan 9-1 aron ma-configure ang husto nga adres sa PHY nga gikinahanglan sa disenyo.
	Seksyon 9.3, “JTAG Mga Pin”	Refer sa Talaan 9-2 ug ang mga deskripsyon niini nga seksyon para sa tanang JTAG mga pin sa disenyo sa sirkito.

Seksyon	Susiha	Katin-awan	√	Mga nota
Seksyon 10.0, “Miscella- neous”	Seksyon 10.1, “I-reset”	Refer sa Talaan 10-1 sa paggamit sa husto nga Reset pin ug susiha kon ang gidesinyo nga Reset circuit nakatuman sa Reset time requirement.
	Seksyon 10.2, “PLL/Mga Orasan”	Refer sa Talaan 10-2 sa pagpili sa husto nga Reference Clock config- ration ug pagsiguro nga ang husto nga mga pin konektado.
	Seksyon 10.3, “Reference Resistor”	Refer sa Talaan 10-3 aron mapili ang husto nga Reference Resistor biasing pin sa disenyo. Siguroha ang pagkonektar sa usa ka 6.04 kΩ 1% nga resistor tali sa ISET ug GND. Dugang pa, siguruha nga magkonektar sa usa ka 200 kΩ 1% nga resistor sa taliwala RES_REF pin ug GND.
	Seksyon 10.4, “Mode sa Pagsulay”	Susiha kon husto ba TESTMODE pin setup gigamit base sa Talaan 10-4.
	Seksyon 10.5, “LED Pins”	Susiha kon ang husto nga LED pin gigamit base sa Talaan 10-5, kasamtangan nga limit resistors, ug LED power.
	Seksyon 10.7, “Ubang mga Pin”	Alang sa COMA_MODE, susiha kini nga seksyon alang sa husto nga disenyo.
	Seksyon 10.8, “Wala Gigamit ug Wala-Kon- Mga Pin sa Nection”	Tinoa kung ang tanan nga gireserba nga mga lagdok ug NC nga mga pin dili konektado.
	Seksyon 10.9, “Kinatibuk-ang Panggawas nga Pagbira- Up ug Pull-Down Resistors”	Kasagaran, girekomenda nga gamiton ang 4.7 kΩ pull-up resistor ug 1 kΩ pull-down resistor.

KASAYSAYAN SA REBISYON

Rebisyon Level & Petsa	Seksyon / Hulagway / Entry	Pagtul-id
DS00004514A (04-11-22)	Inisyal nga pagpagawas

ANG MICROCHIP WEB SITE
Ang Microchip naghatag online nga suporta pinaagi sa among WWW site sa www.microchip.com. Kini web site gigamit ingon nga usa ka paagi sa paghimo files ug impormasyon nga dali makuha sa mga kustomer. Ma-access pinaagi sa paggamit sa imong paborito nga Internet browser, ang web site naglangkob sa mosunod nga impormasyon:

• Suporta sa Produkto - Mga sheet sa datos ug sayup, mga nota sa aplikasyon ug sampmga programa, mga kapanguhaan sa disenyo, mga giya sa tiggamit ug mga dokumento sa suporta sa hardware, pinakabag-o nga pagpagawas sa software ug gi-archive nga software
• Kinatibuk-ang Suporta sa Teknikal - Kanunay nga Gipangutana nga mga Pangutana (FAQ), mga hangyo sa teknikal nga suporta, mga grupo sa diskusyon sa online, listahan sa miyembro sa programa sa consultant sa Microchip
• Negosyo sa Microchip - Pagpili sa produkto ug mga giya sa pag-order, pinakabag-o nga press release sa Microchip, listahan sa mga seminar ug mga panghitabo, listahan sa mga opisina sa pagbaligya sa Microchip, mga distributor ug mga representante sa pabrika

SERBISYO SA PAGBAG-O SA KUSTOMER
Ang serbisyo sa pagpahibalo sa kustomer sa Microchip makatabang sa pagpadayon sa mga kostumer sa mga produkto sa Microchip. Ang mga subscriber makadawat og abiso sa e-mail sa matag higayon nga adunay mga pagbag-o, mga update, mga pagbag-o o mga sayup nga may kalabutan sa usa ka piho nga pamilya sa produkto o himan sa pagpalambo sa interes. Aron magparehistro, pag-access sa Microchip web site sa www.microchip.com. Ubos sa "Suporta", i-klik ang "Abiso sa Pagbag-o sa Kustomer" ug sunda ang mga panudlo sa pagrehistro.

SUPORTA SA KUSTOMER

Ang mga tiggamit sa mga produkto sa Microchip makadawat og tabang pinaagi sa daghang mga channel:

• Distributor o Representante
• Lokal nga Opisina sa Pagbaligya
• Field Application Engineer (FAE)
• Teknikal nga Suporta

Kinahanglang kontakon sa mga kustomer ang ilang distributor, representante o Field Application Engineer (FAE) alang sa suporta. Anaa usab ang mga lokal nga opisina sa pagpamaligya aron matabangan ang mga kustomer. Ang usa ka lista sa mga opisina sa pagpamaligya ug mga lokasyon gilakip sa luyo niini nga dokumento. Ang teknikal nga suporta anaa pinaagi sa web site sa: http://microchip.com/support

Matikdi ang mosunod nga mga detalye sa feature sa pagpanalipod sa code sa mga produkto sa Microchip:

• Ang mga produkto sa Microchip nakab-ot ang mga detalye nga anaa sa ilang partikular nga Microchip Data Sheet.
• Nagtuo ang Microchip nga ang pamilya sa mga produkto niini luwas kung gigamit sa gituyo nga paagi, sulod sa mga detalye sa pag-operate, ug sa ilawom sa normal nga mga kondisyon.
• Ang mga mithi sa Microchip ug agresibo nga nanalipod sa mga katungod sa intelektwal nga kabtangan niini. Ang mga pagsulay sa paglapas sa mga bahin sa pagpanalipod sa code sa produkto sa Microchip hugot nga gidili ug mahimong makalapas sa Digital Millennium Copyright Act.
• Bisan ang Microchip o bisan unsang ubang tiggama sa semiconductor dili makagarantiya sa seguridad sa code niini. Ang proteksyon sa code wala magpasabut nga gigarantiyahan namon nga ang produkto "dili mabuak". Ang pagpanalipod sa code kanunay nga nag-uswag. Gipasalig sa Microchip ang padayon nga pagpaayo sa mga bahin sa pagpanalipod sa code sa among mga produkto.

Kini nga publikasyon ug ang impormasyon dinhi mahimong gamiton lamang sa mga produkto sa Microchip, lakip ang pagdesinyo, pagsulay, ug paghiusa sa mga produkto sa Microchip sa imong aplikasyon. Ang paggamit niini nga impormasyon sa bisan unsang laing paagi naglapas niini nga mga termino. Ang impormasyon bahin sa mga aplikasyon sa device gihatag lamang para sa imong kasayon ​​ug mahimong mapulihan sa mga update. Imong responsibilidad ang pagsiguro nga ang imong aplikasyon nagtagbo sa imong mga detalye. Kontaka ang imong lokal nga opisina sa pagbaligya sa Microchip alang sa dugang nga suporta o, pagkuha og dugang nga suporta sa https://www.microchip.com/en-us/support/designhelp/client-support-services.

KINI NGA IMPORMASYON GIHATAG SA MICROCHIP "AS IS". ANG MICROCHIP WALAY MGA REPRESENTASYON O WARRANTY SA BISAN UNSANG KLASE MAPASABOT O GIPASULOD, GISULAT O BINULTI, STATUTORY O UBAN PA, MAY KALAMBOAN SA IMPORMASYON LAKIP APAN DILI LIMITADO SA BISAN UNSANG GIPAHIBALO NGA WARRANTY SA NON-PARTIDENTE, UG INFURHANTYS. E, O MGA WARRANTY NGA MAY KALAMBOAN SA IYANG KONDISYON, KALIDAD, O PERFORMANCE. BISAN WALA MAN ANG MICROCHIP MAHIMONG TUBAG ALANG SA BISAN UNSANG INDI-REKTO, ESPESYAL, PUNITIVE, INSIDENTAL, O HINUNGDANONG PAGKAWAL, KADOT, GASTO, O GASTO SA BISAN UNSANG KLASE NGA MAY MALAIT SA IMPORMASYON O PAGGAMIT NIINI, BISAN NGANONG HINUNGDAN, BISAN MASAYOS. SA POSIBILIDAD O ANG MGA KADOT MAHITABO.

HANGTOD SA KASABUTAN NGA GITUGOT SA BALAOD, ANG TOTAL LIABILIDAD SA MICROCHIP SA TANANG MGA PANGANGINLAN SA BISAN UNSANG PAAGI NGA MAY KALAMBOAN SA IMPORMASYON O ANG PAGGAMIT NIINI DILI MOLABAW SA KANTIDAD SA BAYARAN, KUNG NAA MAN, NGA IMONG GIBAYAD DIREKTA SA MICROCHIP ALANG SA IMPORMASYON. Ang paggamit sa mga gamit sa Microchip sa suporta sa kinabuhi ug/o mga aplikasyon sa kaluwasan hingpit nga naa sa peligro sa pumapalit, ug ang pumapalit miuyon nga depensahan, bayran ug huptan nga dili makadaot ang Microchip gikan sa bisan unsa ug tanan nga mga kadaot, pag-angkon, mga demanda, o mga gasto nga resulta sa ingon nga paggamit. Wala’y mga lisensya nga gihatag, sa tinuud o kung dili, sa ilawom sa bisan unsang mga katungod sa intelektwal nga kabtangan sa Microchip gawas kung gipahayag.

Mga marka sa pamatigayon

Ang Microchip nga ngalan ug logo, ang Microchip logo, Adaptec, AnyRate, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, ug XMEGA kay mga rehistradong trademark sa Microchip Technology Incorporated sa USA ug ubang mga nasud. AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch

Flashtec, Hyper Speed ​​Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, Ang TrueTime, WinPath, ug ZL mga rehistradong marka sa Microchip Technology Incorporated sa USA Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive , CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, Inter-Chip Connectivity, Knob-Chip Connectivity, JitterBlock -Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express

NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewAng Span, WiperLock, XpressConnect, ug ZENA mga marka sa Microchip Technology Incorporated sa USA ug uban pang mga nasud. Ang SQTP usa ka marka sa serbisyo sa Microchip Technology Incorporated sa USA Ang logo sa Adaptec, Frequency on Demand, Silicon Storage Technology, Symmcom, ug Trusted Time kay mga rehistradong tatak sa Microchip Technology Inc. sa ubang mga nasud. Ang GestIC usa ka rehistradong marka sa Microchip Technology Germany II GmbH & Co. KG, usa ka subsidiary sa Microchip Technology Inc., sa ubang mga nasud. Ang tanan nga uban pang mga marka sa pamatigayon nga gihisgutan dinhi mga kabtangan sa ilang mga kompanya. © 2022, Microchip Technology Incorporated ug mga subsidiary niini. Tanang Katungod Gigahin. ISBN: 978-1-6683-0216-3

Alang sa kasayuran bahin sa Mga Sistema sa Pagdumala sa Kalidad sa Microchip, palihug bisitaha www.microchip.com/quality.

Tibuok Kalibutan nga Pagbaligya ug Serbisyo

AMERIKA
Corporate Office 2355 West Chandler Blvd. Chandler, AZ 85224-6199

• Ang Tel: 480-792-7200
• Fax: 480-792-7277

Teknikal nga Suporta:

• http://www.microchip.com/support
• Web Address: www.microchip.com

DS00004514A-panid 30 2022 Microchip Technology Inc. ug mga subsidiary niini

Mga Dokumento / Mga Kapanguhaan

MICROCHIP LAN8814 Hardware Design Checklist [pdf] Giya sa Gumagamit LAN8814 Hardware Design Checklist, LAN8814, Hardware Design Checklist, Design Checklist

Mga pakisayran

• Manwal sa Gumagamit