Intel Interlaken 2nd Gen FPGA IP Release Notes
Interlaken (2nd Generation) Intel® FPGA IP napomene o izdanju
Ako napomena o izdanju nije dostupna za određenu verziju IP jezgre, IP jezgro nema promjena u toj verziji. Za informacije o izdanjima IP ažuriranja do v18.1, pogledajte napomene o ažuriranju Intel Quartus Prime Design Suite. Intel® FPGA IP verzije odgovaraju verzijama softvera Intel Quartus® Prime Design Suite do v19.1. Počevši od verzije softvera Intel Quartus Prime Design Suite 19.2, Intel FPGA IP ima novu šemu verzioniranja. Broj Intel FPGA IP verzije (XYZ) može se promijeniti sa svakom verzijom softvera Intel Quartus Prime. Promjena u:
- X označava veliku reviziju IP-a. Ako ažurirate softver Intel Quartus Prime, morate regenerisati IP.
- Y označava da IP uključuje nove funkcije. Regenerirajte svoj IP da biste uključili ove nove funkcije.
- Z označava da IP uključuje manje promjene. Ponovo generirajte svoj IP kako biste uključili ove promjene.
- Napomene o izdanju ažuriranja Intel Quartus Prime Design Suite
- Interlaken (2nd Generation) Intel FPGA IP korisnički priručnik
- Greške za Interlaken (2nd Generation) Intel FPGA IP u bazi znanja
- Interlaken (2. generacija) Intel Stratix 10 FPGA IP dizajn Example Korisničko uputstvo
- Interlaken (2. generacija) Intel Agilex FPGA IP dizajn Example Korisničko uputstvo
- Uvod u Intel FPGA IP jezgra
Interlaken (2nd Generation) Intel FPGA IP v20.0.0
Tabela 1. v20.0.0 2020.10.05
| Intel Quartus Prime verzija | Opis | Uticaj |
|
20.3 |
Dodata podrška za brzinu prenosa podataka od 25.78125 Gbps. | — |
| Izmijenjena podrška za brzinu prijenosa podataka sa 25.3 Gbps na 25.28 Gbps i 25.8 Gbps na 25.78125 Gbps. |
— |
Intel Corporation. Sva prava zadržana. Intel, Intel logo i druge Intel oznake su zaštitni znaci Intel Corporation ili njenih podružnica. Intel garantuje performanse svojih FPGA i poluprovodničkih proizvoda u skladu sa trenutnim specifikacijama u skladu sa Intelovom standardnom garancijom, ali zadržava pravo da izvrši izmene bilo kojeg proizvoda i usluge u bilo koje vreme bez prethodne najave. Intel ne preuzima nikakvu odgovornost ili odgovornost koja proizilazi iz primene ili korišćenja bilo koje informacije, proizvoda ili usluge opisane ovde, osim ako je Intel izričito pristao u pisanoj formi. Intelovim kupcima se savjetuje da nabave najnoviju verziju specifikacija uređaja prije nego što se oslone na bilo koju objavljenu informaciju i prije naručivanja proizvoda ili usluga.
Druga imena i robne marke mogu se smatrati vlasništvom drugih.
Interlaken (2nd Generation) Intel FPGA IP v19.3.0
Tabela 2. v19.3.0 2020.06.22
| Intel Quartus Prime verzija | Opis | Uticaj |
|
19.3.0 |
IP sada podržava funkciju Interlaken Look-aside. | — |
| Dodato novo Omogućite način rada Interlaken Look-aside parametar u uređivaču IP parametara. | Možete konfigurirati IP u Interlaken Look-aside modu. | |
| Odabir načina prijenosa parametar je uklonjen iz trenutne verzije softvera Intel Quartus Prime. |
— |
|
| Dodata podrška za brzinu prenosa podataka od 12.5 Gbps za broj traka 10 u varijantama IP jezgra H-tile i E-tile (NRZ mod). |
— |
|
| Uklonjeni su sljedeći signali sa IP-a:
• rx_pma_data • tx_pma_data • itx_hungry • itx_hungry |
— |
|
| Dodani su sljedeći novi signali:
• sop_cntr_inc1 • eop_cntr_inc1 • rx_xcoder_uncor_feccw • itx_ch0_xon • irx_ch0_xon • itx_ch1_xon • irx_ch1_xon • itx_valid • irx_valid • itx_idle • irx_idle • itx_ctrl • itx_credit • irx_credit |
— |
|
| Uklonjena su sljedeća dva pomaka sa karte registra:
• 16'h40- TX_READY_XCVR • 16'h41- RX_READY_XCVR |
— |
|
| Hardversko testiranje dizajna nprample je sada dostupno za Intel Agilex™ uređaje. | Dizajn možete testirati nprample na Intel Agilex F-serija Transceiver-SoC razvojni komplet. | |
| Možete promijeniti brzinu prijenosa podataka i referentnu frekvenciju takta primopredajnika na nešto drugačije vrijednosti za vašu IP instancu Interlaken (2. generacije) koja cilja Intel Stratix® 10 H-tile ili E-tile uređaj. Pogledajte ovaj KDB za informacije o tome kako promijeniti brzinu prijenosa podataka. |
Brzine podataka možete prilagoditi ovisno o pločicama. |
Interlaken (2nd Generation) Intel FPGA IP v19.2.1
Tabela 3. v19.2.1 2019.09.27
| Intel Quartus Prime verzija | Opis | Uticaj |
|
19.3 |
Javno izdanje za Intel Agilex uređaje sa E-tile primopredajnicima. | — |
| Interlaken (druga generacija) Intel Stratix 2 FPGA IP preimenovan u Interlaken (10. generacija) Intel FPGA IP |
— |
Interlaken (2. generacija) Intel Stratix 10 FPGA IP v18.1 ažuriranje 1
Tabela 4. Verzija 18.1 ažuriranje 1 2019.03.15
| Opis | Uticaj |
| Dodata podrška za višesegmentni način rada. | — |
| Dodano Broj segmenata parametar. | — |
| • Dodata podrška za kombinacije traka i brzine prenosa podataka kako slijedi:
— Za Intel Stratix 10 L-tile uređaje: • 4 trake sa brzinama trake 12.5/25.3/25.8 Gbps • 8 traka sa brzinom trake od 12.5 Gbps — Za Intel Stratix 10 H-tile uređaje: • 4 trake sa brzinama trake 12.5/25.3/25.8 Gbps • 8 trake sa brzinama trake 12.5/25.3/25.8 Gbps • 10 traka sa brzinama trake 25.3/25.8 Gbps — Za Intel Stratix 10 E-tile (NRZ) uređaje: • 4 trake sa brzinama trake 6.25/12.5/25.3/25.8 Gbps • 8 trake sa brzinama trake 12.5/25.3/25.8 Gbps • 10 traka sa brzinama trake 25.3/25.8 Gbps • 12 traka sa brzinom trake od 10.3125 Gbps |
— |
| • Dodani su sljedeći novi signali korisničkog interfejsa za prijenos:
— itx_eob1 — itx_eopbits1 — itx_chan1 |
— |
| • Dodani su sljedeći novi signali korisničkog interfejsa prijemnika:
— irx_eob1 — irx_eopbits1 — irx_chan1 — irx_err1 — irx_err |
— |
Interlaken (2. generacija) Intel Stratix 10 FPGA IP v18.1
Tabela 5. Verzija 18.1 2018.09.10
| Opis | Uticaj | Bilješke |
| Preimenovana pločica dokumenta u Interlaken (2nd Generation) Intel Stratix 10 FPGA IP korisnički priručnik |
— |
— |
| Dodan VHDL simulacijski model i podrška testbench za Interlaken (2nd Generation) IP jezgro. |
— |
— |
| Dodali su sljedeće nove registre u IP jezgro: | ||
| • TX_READY_XCVR | ||
| • RX_READY_XCVR
• ILKN_FEC_XCODER_TX_ILLEGAL_ STATE |
— | Ovi registri su dostupni samo u varijacijama uređaja Intel Stratix 10 E-Tile. |
| • ILKN_FEC_XCODER_RX_ILLEGAL_ STATE |
Interlaken (2nd Generation) Intel FPGA IP v18.0.1
Tabela 6. Verzija 18.0.1 jul 2018
| Opis | Uticaj | Bilješke |
| Dodata podrška za Intel Stratix 10 uređaje sa E-Tile primopredajnicima. |
— |
— |
| Dodata podrška za brzinu prenosa podataka od 53.125 Gbps za Intel Stratix 10 E-Tile uređaje u PAM4 modu. |
— |
— |
| Dodan signal sata mac_clkin za Intel Stratix 10 E-Tile uređaje u PAM4 modu |
— |
— |
Interlaken (2nd Generation) Intel FPGA IP v18.0
Tabela 7. Verzija 18.0, maj 2018
| Opis | Uticaj | Bilješke |
| Preimenovano je Interlaken IP jezgro (2. Generacija) u Interlaken (2. Generacija) Intel FPGA IP prema Intelovom rebrandingu. |
— |
— |
| Dodata podrška za brzinu prenosa podataka od 25.8 Gbps za broj traka 6 i 12. |
— |
— |
| Dodata podrška za Cadence Xcelium* paralelni simulator. |
— |
— |
Interlaken IP Core (2nd Generation) v17.1
Tabela 8. Verzija 17.1 novembar 2017
| Opis | Uticaj | Bilješke |
| Prvo izdanje u Intel FPGA IP biblioteci. | — | — |
Povezane informacije
Interlaken IP Core (2nd Generation) Korisničko uputstvo
Interlaken (2nd Generation) Intel FPGA IP korisnički vodič Arhiva
| Quartus verzija | IP Core verzija | Uputstvo za upotrebu |
| 20.2 | 19.3.0 | Interlaken (2nd Generation) FPGA IP korisnički priručnik |
| 19.3 | 19.2.1 | Interlaken (2nd Generation) FPGA IP korisnički priručnik |
| 19.2 | 19.2 | Interlaken (2nd Generation) FPGA IP korisnički priručnik |
| 18.1.1 | 18.1.1 | Interlaken (2nd Generation) Intel Stratix 10 FPGA IP korisnički priručnik |
| 18.1 | 18.1 | Interlaken (2nd Generation) Intel Stratix 10 FPGA IP korisnički priručnik |
| 18.0.1 | 18.0.1 | Interlaken (2nd Generation) FPGA IP korisnički priručnik |
| 18.0 | 18.0 | Interlaken (2nd Generation) Intel FPGA IP korisnički priručnik |
| 17.1 | 17.1 | Interlaken IP Core (2nd Generation) Korisničko uputstvo |
IP verzije su iste kao verzije softvera Intel Quartus Prime Design Suite do v19.1. Od verzije softvera Intel Quartus Prime Design Suite 19.2 ili novije, IP jezgre imaju novu šemu IP verzija. Ako verzija IP jezgra nije navedena, primjenjuje se korisnički vodič za prethodnu verziju IP jezgre.
Dokumenti / Resursi
 |
Intel Interlaken 2nd Gen FPGA IP Release Notes [pdfUpute Interlaken 2nd Gen FPGA IP Release Notes, Interlaken 2nd Gen, FPGA IP Release Notes |
