Raspberry Pi SC1631 Raspberry 微控制器

产品规格

• 型号：RP2350
• 封装：QFN-60
• 内部闪存：无
• 卷tage 调节器：片上开关调节器
• 稳压器引脚：5 个（3.3V 输入、1.1V 输出、VREG_AVDD、VREG_LX、VREG_PGND）

产品使用说明

• 第 1 章：简介
• RP2350 系列与 RP2040 系列相比提供不同的封装选项。RP2350A 和 RP2354A 分别采用 QFN-60 封装（不带和带内置闪存），而 RP2354B 和 RP2350B 则采用 QFN-80 封装（带和不带闪存）。
• 第二章：权力
  RP2350系列采用全新的片上开关电压tag具有五个引脚的稳压器。该稳压器需要外部组件才能运行，但与 RP2040 系列中的线性稳压器相比，它在更高负载电流下提供更高的功率效率。请注意为模拟电路供电的 VREG_AVDD 引脚的噪声灵敏度。

常见问题 (FAQ)

• 问：RP2350A 和 RP2350B 的主要区别是什么？
  答：主要区别在于是否有内置闪存。RP2350A 没有内置闪存，而 RP2350B 有。
• 问：音量键有多少个引脚？tagRP2350系列中的调节器有哪些？
  - 答：卷tagRP2350系列中的调节器有五个引脚。

使用 RP2350 进行硬件设计 使用 RP2350 微控制器构建电路板和产品

版权页

• © 2023-2024 Raspberry Pi 有限公司
• 本文档根据 Creative Commons Attribution-NoDerivatives 4.0 International (CC BY-ND) 许可。构建日期：2024-08-08 构建版本：c0acc5b-clean
• 法律免责声明
• RASPBERRY PI 产品（包括数据表）的技术和可靠性数据（包括不时修改的数据）（“资源”）由 RASPBERRY PI LTD（“RPL”）“按原样”提供，并且不作任何明示或暗示的保证，包括但不限于适销性和针对特定用途的适用性的暗示保证。在适用法律允许的最大范围内，在任何情况下，RPL 均不对任何直接、间接、偶然、特殊、惩戒性或结果性损害（包括但不限于采购替代货物或服务；使用损失、数据损失、利润损失；或业务中断）承担责任，无论该损害是如何造成的，也不论是基于何种责任理论，无论是合同、严格责任还是侵权行为（包括疏忽或其他方式）导致的，即使 RPL 已被告知有此类损害发生的可能。
• RPL 保留随时对资源或其中描述的任何产品进行任何增强、改进、更正或任何其他修改的权利，无需另行通知。
  本资源适用于具有适当设计知识水平的熟练用户。用户对本资源的选择和使用以及其中描述的任何产品的应用负全部责任。用户同意赔偿 RPL 并使其免受因使用本资源而产生的所有责任、费用、损害或其他损失。
• RPL 仅允许用户将资源与 Raspberry Pi 产品结合使用。禁止将资源用于其他任何用途。不授予任何其他 RPL 或其他第三方知识产权许可。
• 高风险活动。Raspberry Pi 产品并非设计、制造或用于需要故障安全性能的危险环境，例如核设施、飞机导航或通信系统、空中交通管制、武器系统或安全关键应用（包括生命支持系统和其他医疗设备）的运行，在这些环境中，产品故障可能直接导致死亡、人身伤害或严重的物理或环境损害（“高风险活动”）。RPL 明确否认对高风险活动适用性的任何明示或暗示担保，并且对在高风险活动中使用或包含 Raspberry Pi 产品不承担任何责任。
• Raspberry Pi 产品受 RPL 标准条款约束。RPL 提供的资源不会扩大或以其他方式修改 RPL 标准条款，包括但不限于其中表达的免责声明和保证。

第 1 章 简介

图 1. RP3A 最小设计示例的 KiCad 2350D 渲染ample

当我们首次推出 Raspberry Pi RP2040 时，我们还发布了一款“极简”设计版本ample 和随附指南《使用 RP2040 进行硬件设计》，希望能够解释如何在简单的电路板中使用 RP2040，以及选择各种组件的原因。随着 RP235x 系列的问世，是时候重新审视原始的 RP2040 最小设计，并对其进行更新以考虑新功能，以及每种封装变体；RP2350A 采用 QFN-60 封装，RP2350B 采用 QFN-80 封装。同样，这些设计采用 Kicad (7.0) 格式，可供下载（https://datasheets.raspberrypi.com/rp2350/Minimal-KiCAD.zip).

 最小棋盘
最初的 Minimal 开发板试图提供一个简单的参考设计，使用运行 RP2040 所需的最少外部组件，同时仍使所有 IO 暴露并可访问。它主要由电源（5V 至 3.3V 线性稳压器）、晶体振荡器、闪存和 IO 连接（微型 USB 插座和 GPIO 接头）组成。新的 RP235x 系列 Minimal 开发板基本相同，但由于新硬件，需要进行一些更改。除此之外，尽管与设计的极简性质有些背道而驰，我还添加了几个用于启动和运行的按钮，以及一个单独的 SWD 接头，这意味着这次的调试体验将彻底不那么令人沮丧。严格来说，设计不需要这些按钮，信号仍然在接头上可用，如果您特别注重成本或空间，或者有受虐倾向，可以省略它们。

 RP2040 与 RP235x 系列
最明显的变化是封装。RP2040 是 7x7mm QFN-56，而 RP235x 系列目前有四种不同的成员。有两种设备共享相同的 QFN-60 封装；RP2350A 不包含内部闪存，而 RP2354A 则包含内部闪存。同样，QFN-80 也有两种类型；带闪存的 RP2354B 和不带闪存的 RP2350B。QFN-60 设备和原始 RP2040 共享一个共同的继承tage.

它们每个都有 30 个 GPIO，其中四个也连接到 ADC，尺寸为 7x7mm。尽管如此，RP2350A 并不是 RP2040 的直接替代品，因为每个芯片上的引脚数量不同。相比之下，QFN-80 芯片现在有 48 个 GPIO，其中八个现在具有 ADC 功能。因此，我们现在有两个 Minimal 电路板；一个用于 60 针设备，一个用于 80 针设备。这些 Minimal 电路板主要设计用于没有内部闪存的部件（RP2350），但是只需省略板载闪存，甚至将其用作辅助闪存设备（稍后会详细介绍），这些设计就可以轻松地与内部闪存设备（RP2354）一起使用。这两块电路板之间几乎没有区别，除了 QFN-80 版本的接头行更长以容纳额外的 GPIO，因此电路板更大。

除了封装之外，RP235x 系列和 RP2040 之间最大的电路板级差异是电源。RP235x 系列有一些新的电源引脚和不同的内部稳压器。RP100 的 2040mA 线性稳压器已被 200mA 开关稳压器取代，因此，它需要一些非常特殊的电路，并且布局时需要格外小心。强烈建议您密切关注我们的布局和组件选择；我们已经经历了必须对设计进行多次迭代的痛苦，所以希望您不必这样做。

图 2. RP3B 最小设计示例的 KiCad 2350D 渲染ample

 设计
极简设计的目的amp目标是使用 RP235x 系列创建一对简单的电路板，这些电路板应该便宜且易于制造，而无需使用不必要的奇特 PCB 技术。因此，最小电路板采用 2 层设计，使用应该常见的组件，并且全部安装在电路板的顶部。虽然使用大型、易于手工焊接的组件会很好，但 QFN 芯片的间距较小（0.4 毫米），这意味着如果要使用所有 GPIO，则不可避免地使用一些 0402（1005 公制）无源组件。虽然使用合适的烙铁手工焊接 0402 组件并不太困难，但如果没有专业设备，几乎不可能焊接 QFN。

在接下来的几节中，我将尝试解释附加电路的用途，并希望解释我们是如何做出这些选择的。由于我实际上要讨论两种不同的设计，每种设计针对不同的封装尺寸，因此我尽量使事情变得简单。尽可能地，两个电路板的所有组件参考都是相同的，因此如果我提到 U1、R1 等，那么它与两个电路板同样相关。明显的例外是，当组件仅在其中一个电路板上时（在所有情况下，这将在较大的 80 针变体上），那么所讨论的组件将仅位于 QFN-80 设计上；例如amp是的，R13只出现在这个板上。

第 2 章 权力

RP235x 系列和 RP2040 的电源这次略有不同，但在最简单的配置中，它仍然需要两个电源，3.3V 和 1.1V。RP235x 系列同时耗电量更大，因为它的性能更高，而且比其前代产品更省电（在低功率状态下），因此 RP2040 上的线性稳压器已升级为开关稳压器。这使我们能够在更高的电流下获得更高的功率效率（高达 200mA，而之前为 100mA）。

 新的片上卷tag调节器

图 3. 内部稳压器电路原理图

RP2040 的线性稳压器有两个引脚，一个 3.3V 输入和一个 1.1V 输出，用于为芯片上的 DVDD 供电。这次，RP235x 系列的稳压器有五个引脚，需要一些外部元件才能工作。虽然这在可用性方面似乎有点倒退，但开关稳压器具有优势tag在更高负载电流下具有更高的功率效率。

顾名思义，调节器快速打开和关闭连接 3.3V 输入电压的内部晶体管tage（VREG_VIN）连接到VREG_LX引脚，借助电感器（L1）和输出电容器（C7），它可以产生直流输出电压tage 是从输入降压而来的。VREG_FB 引脚监控输出电压tage，并调整开关周期的开/关比，以确保所需的voltage 保持不变。由于大电流从 VREG_VIN 切换到 VREG_LX，因此需要在输入端附近放置一个大电容 (C6)，这样我们就不会过多地干扰 3.3V 电源。说到这些大开关电流，稳压器还带有自己的接地回路连接 VREG_PGND。与 VREG_VIN 和 VREG_LX 类似，此连接的布局至关重要，虽然 VREG_PGND 必须连接到主 GND，但必须以这样的方式完成，即所有大开关电流都直接返回 PGND 引脚，而不会过多地干扰 GND 的其余部分。

最后一个引脚是VREG_AVDD，它为调节器内的模拟电路供电，该电路对噪声非常敏感。

图 4. 示意图部分显示了调节器的 PCB 布局

• 最小电路板上的调节器布局与 Raspberry Pi Pico 2 的布局非常相似。我们投入了大量精力来设计这个电路，需要对 PCB 进行多次迭代，才能使其尽可能好。虽然您可以以各种不同的方式放置这些组件，但仍然可以让调节器“工作”（即产生输出电压tage 大致处于正确的水平，足以让它运行代码），我们发现我们的调节器需要以完全正确的方式处理才能保持其正常运行，而正常运行的意思是产生正确的输出电压tage 在一系列负载电流条件下。
• 在进行这方面的实验时，我们有些失望，因为我们意识到物理世界的麻烦总是无法忽略。作为工程师，我们在很大程度上试图做到这一点；简化组件，忽略（通常）不重要的物理属性，转而关注我们感兴趣的属性。例如amp例如，一个简单的电阻不仅有电阻，还有电感等。在我们的案例中，我们（重新）发现电感器具有与之相关的磁场，并且重要的是，磁场辐射的方向取决于线圈的缠绕方式和电流的流动方向。我们还被提醒，“完全”屏蔽的电感器并不意味着您想象的那样。磁场在很大程度上被衰减，但仍有一些磁场会逸出。我们发现，如果电感器“正确绕制”，稳压器性能可以得到极大改善。
• 事实证明，从“错误方向”电感器发射的磁场会干扰调节器输出电容器 (C7)，进而扰乱 RP2350 内的控制电路。如果电感器处于正确的方向，并且此处使用了精确的布局和组件选择，则此问题会消失。毫无疑问，还会有其他布局、组件等可以与任何方向的电感器配合使用，但它们很可能会占用更多的 PCB 空间。我们提供了此推荐布局，以节省人们花费的大量工程时间，这些工程时间用于开发和改进此紧凑且性能良好的解决方案。
• 更重要的是，我们甚至可以说，如果你选择不使用我们的前ample，那么你这样做的风险由你自己承担。就像我们已经对 RP2040 和晶体电路所做的那样，我们坚持（当然，强烈建议）你使用特定部件（我们将在本文档的晶体部分再次这样做）。
• 这些小型电感器的方向性几乎被普遍忽略，无法推断线圈绕组的方向，并且它们也随机分布在一卷元件上。较大的电感器外壳尺寸通常带有极性标记，但是我们在选择的 0806（2016 公制）外壳尺寸中找不到合适的标记。为此，我们与 Abracon 合作生产了一个 3.3μH 部件，用一个点来表示极性，重要的是，将它们全部放在卷轴上，以相同的方式对齐。TBD 已（或将很快）从分销商那里向公众提供。如前所述，VREG_AVDD 电源对噪声非常敏感，因此需要进行滤波。我们发现，由于 VREG_AVDD 仅消耗约 200μA，因此 33Ω 和 4.7μF 的 RC 滤波器就足够了。
• 因此，总结一下，使用的组件将是......
  • C6、C7 和 C9 – 4.7μF（0402、1005 公制）
  • L1 – Abracon TBD（0806，2016 公制）
  •  R3——33Ω（0402、1005公制）
• RP2350 数据表对调节器布局建议有更详细的讨论，请参阅外部组件和 PCB 布局要求。

输入电源

本设计的输入电源连接是通过 Micro-USB 连接器（图 5 中标记为 J1）的 5V VBUS 引脚进行的。这是为电子设备供电的常用方法，在这里很有意义，因为 RP2350 具有 USB 功能，我们将把它连接到此连接器的数据引脚。由于本设计只需要 3.3V（1.1V 电源来自内部），我们需要降低输入的 5V USB 电源，在本例中，使用另一个外部 voltag稳压器，在本例中是线性稳压器（又称低压差稳压器，或 LDO）。之前我曾大力推崇使用高效开关稳压器的优点，在这里使用开关稳压器也可能是一个明智的选择，但我选择了简单。首先，使用 LDO 几乎总是更容易。无需计算即可确定应使用多大尺寸的电感器，或输出电容器有多大，而且布局通常也更简单。其次，节省每一滴电量并不是这里的目标；如果是的话，我会认真考虑使用开关稳压器，你可以找到一个前amp在 Raspberry Pi Pico 2 上这样做是行不通的。第三，我可以简单地“借用”我之前在 RP2040 版 Minimal 板上使用的电路。这里选择的 NCP1117 (U2) 具有 3.3V 的固定输出，广泛可用，并且可以提供高达 1A 的电流，这对于大多数设计来说已经足够了。查看 NCP1117 的数据表可以发现，该设备在输入端需要一个 10μF 电容，在输出端需要一个 1μF 电容（C5 和 CXNUMX）。

去耦电容

图 6. 示意图部分显示 RP2350 电源输入、音量tag稳压器和去耦电容器

电源设计的另一个方面是 RP2350 所需的去耦电容器。它们提供两个基本功能。首先，它们滤除电源噪声，其次，提供 RP2350 内部电路可在短时间内使用的本地充电电源。这可以防止电压tag当电流需求突然增加时，附近的电平不会下降太多。因此，将去耦放置在靠近电源引脚的位置非常重要。通常，我们建议每个电源引脚使用 100nF 电容，但是，在某些情况下，我们会偏离此规则。

图 7. 布局部分显示 RP2350 布线和去耦

• 首先，为了能够有足够的空间将所有芯片引脚引出，远离设备，我们必须在可以使用的去耦电容器数量上做出妥协。在此设计中，RP53A 的引脚 54 和 2350（RP68B 的引脚 69 和 2350）共用一个电容器（图 12 和图 7 中的 C6），因为设备那一侧没有太多空间，并且稳压器的组件和布局优先。
• 如果我们使用更复杂/更昂贵的技术，例如更小的元件，或者在顶部和底部都有元件的四层 PCB，那么这种空间不足的情况可以得到一定程度的克服。这是一种设计权衡；我们降低了复杂性和成本，但代价是去耦电容更少，而且电容离芯片的距离比最佳距离稍远（这会增加电感）。这可能会限制设计可以运行的最大速度，因为 voltag供应可能会变得太吵，并低于允许的最低音量tage；但对于大多数应用来说，这种权衡应该是可以接受的。
• 与 100nF 规则的另一个偏差是，我们可以进一步改善音量tage 调节器性能；我们建议对 C4.7 使用 10μF，它放置在芯片上与调节器相对的另一侧。

第 3 章 闪存

 一次闪光

图 8. 显示主闪存和 USB_BOOT 电路的原理图部分

• 为了能够存储 RP2350 可以启动和运行的程序代码，我们需要使用闪存，具体来说，是四通道 SPI 闪存。这里选择的设备是 W25Q128JVS 设备（图 3 中的 U8），它是 128Mbit 芯片（16MB）。这是 RP2350 可以支持的最大内存大小。如果您的特定应用程序不需要那么多存储空间，那么可以使用更小、更便宜的内存。
• 由于此数据总线的频率可能非常高并且经常使用，因此应将 RP2350 的 QSPI 引脚直接连接到闪存，使用短连接来保持信号完整性，并减少周围电路的串扰。串扰是指一个电路网络上的信号可能引起不必要的电压tages 在相邻的电路上，可能会导致发生错误。
• QSPI_SS 信号是一种特殊情况。它直接连接到闪存，但也有两个电阻（好吧，四个，但我稍后会讲到）。第一个（R1）是 3.3V 电源的上拉电阻。闪存要求片选输入与 XNUMXV 电源的电压相同。tage 在设备通电时用作其自己的 3.3V 电源引脚，否则无法正常工作。当 RP2350 通电时，其 QSPI_SS 引脚将自动默认为上拉，但在开启期间有一小段时间无法保证 QSPI_SS 引脚的状态。添加上拉电阻可确保始终满足此要求。R1 在原理图上标记为 DNF（不适合），因为我们发现对于此特定闪存设备，外部上拉是不必要的。但是，如果使用不同的闪存，在这里插入 10kΩ 电阻可能很重要，因此为了以防万一，它已被包括在内。
• 第二个电阻 (R6) 是 1kΩ 电阻，连接到标有“USB_BOOT”的按钮 (SW1)。这是因为 QSPI_SS 引脚用作“引导带”；RP2350 在引导序列期间检查此 I/O 的值，如果发现它是逻辑 0，则 RP2350 恢复到 BOOTSEL 模式，其中 RP2350 将自身显示为 USB 大容量存储设备，并且可以直接将代码复制到其中。如果我们只需按下按钮，我们将 QSPI_SS 引脚拉至地面，如果设备随后重置（例如通过切换 RUN 引脚），RP2350 将以 BOOTSEL 模式重新启动，而不是尝试运行闪存的内容。这些电阻器 R2 和 R6（还有 R9 和 R10）应放置在靠近闪存芯片的位置，这样我们就可以避免额外的铜轨长度，因为这可能会影响信号。
• 以上所有内容都特别适用于没有内部闪存的 RP2350。当然，RP2354 设备具有内部 2MB 闪存，因此不需要外部 U3 存储器，因此可以安全地从原理图中移除 U3，或者干脆不安装。在这两种情况下，我们仍然希望将 USB_BOOT 开关连接到 QSPI_SS，以便我们仍然可以进入 USB 启动模式。

 辅助闪存或 PSRAM

• RP235x 系列现在支持使用相同 QSPI 引脚的第二个存储设备，GPIO 提供额外的芯片选择。因此，如果我们使用的是 RP2354（具有内部闪存），那么我们可以使用 U3 作为辅助闪存，甚至可以用 PSRAM 设备替换它。为了做到这一点，我们需要断开 QSPI_SS 与 U3 的连接，而是将其连接到合适的 GPIO。最近的能够作为芯片选择的 GPIO（XIP_CS1n）是 GPIO0，因此通过从 R0 中移除 10Ω 并将其安装到 R9，我们现在可以访问 U3 以及片上闪存。为了充分利用tag利用这个功能，我们有两个外部存储设备，以便无闪存的 RP2350 部件可以从中受益，两个最小板中较大的一个（用于 RP2350B）包含一个可选占用空间（U4），用于放置额外的存储芯片。

图 9. 可选辅助存储设备的示意图

为了能够使用该设备，显然必须填充它，以及 R11 (0Ω) 和 R13 (10KΩ)。添加 R11 将 GPIO0 (XIP_CS1n 信号) 连接到第二个内存的芯片选择。这次肯定需要芯片选择引脚上的上拉，因为 GPIO0 的默认状态是在通电时拉低，这会导致我们的闪存设备发生故障。还需要 C22 为 U4 提供本地电源去耦。

支持的闪存芯片
初始闪光探针序列，由底部用于提取第二个tage 从闪存读取，使用 03h 串行读取命令，具有 24 位寻址和大约 1MHz 的串行时钟。它反复循环时钟极性和时钟相位的四种组合，寻找有效的秒tage CRC32 校验和。
作为第二个tag然后可以使用相同的 03h 串行读取命令自由配置就地执行，RP2350 可以使用任何支持 03 位寻址的 24h 串行读取的芯片执行缓存闪存就地执行，其中包括大多数 25 系列闪存设备。SDK 提供了一个 examp第二次tage 表示 CPOL=0 CPHA=0， https://github.com/raspberrypi/pico-sdk/blob/master/src/rp2350/boot_stage2/boot2_generic_03h.S为了支持使用底部例程进行闪存编程，设备还必须响应以下命令：

• 02h 256字节页面编程
• 05h 状态寄存器读取
• 06h 设置写使能锁存器
• 20h 4kB 扇区擦除

RP2350 还支持多种双 SPI 和 QSPI 访问模式。例如amp乐， https://github.com/raspberrypi/pico-sdk/blob/master/src/rp2350/boot_stage2/boot2_w25q080.S 将 Winbond W25Q 系列设备配置为四 IO 连续读取模式，其中 RP2350 发送四 IO 地址（没有命令前缀）并且闪存以四 IO 数据进行响应。

对于闪存 XIP 模式，需要特别注意，因为闪存设备会停止响应标准串行命令，例如上面提到的 Winbond 连续读取模式。当 RP2350 重置但闪存设备未通电时，这可能会导致问题，因为闪存将不会响应 bootrom 的闪存探测序列。在发出 03h 串行读取之前，bootrom 始终会发出以下固定序列，这是在一系列闪存设备上停止 XIP 的最佳序列：

• CSn=1，IO[3:0]=4'b0000（通过下拉以避免争用），发出 ×32 时钟
• CSn=0，IO[3:0]=4'b1111（通过上拉以避免争用），发出 ×32 时钟
• CSn=1
• CSn=0，MOSI=1'b1（驱动为低阻态，所有其他 I/O 为高阻态），发出 ×16 个时钟

如果您选择的设备在连续读取模式下没有响应此序列，则必须将其保持在每次传输都以串行命令为前缀的状态，否则 RP2350 将无法在内部复位后恢复。
有关 QSPI 的更多详细信息，请参阅 RP2350 数据表中的 QSPI 内存接口 (QMI)。

第 4 章 晶体振荡器

图 10. 晶体振荡器和负载电容器的原理图部分

• 严格来说，RP2350 实际上不需要外部时钟源，因为它有自己的内部振荡器。但是，由于这个内部振荡器的频率没有明确定义或控制，不同芯片之间以及电源电压不同，因此tages 和温度，建议使用稳定的外部频率源。如果没有外部频率源，依赖精确频率的应用是不可能的，USB 是主要amp勒。
• 提供外部频率源有两种方式：一种是提供具有 CMOS 输出的时钟源（IOVDD 电压的方波）。tage）进入XIN引脚，或使用连接在
• XIN 和 XOUT。使用晶体是这里的首选，因为它们都相对便宜且非常准确。
• 本设计所选用的晶体是 ABM8-272-T3（图 1 中的 Y10）。这与 Raspberry Pi Pico 和 Raspberry Pi Pico 12 上使用的 2MHz 晶体相同。我们强烈建议将此晶体与配套电路一起使用，以确保时钟在任何条件下都能快速启动，而不会损坏晶体本身。该晶体的频率公差为 30ppm，对于大多数应用来说应该足够好了。除了频率公差为 +/-30ppm 之外，它的最大 ESR 为 50Ω，负载电容为 10pF，这两者都对配套元件的选择有影响。
• 为了使晶体以所需的频率振荡，制造商指定了它所需的负载电容，在本例中为 10pF。该负载电容是通过在晶体接地的两侧放置两个等值电容器（C3 和 C4）来实现的。从晶体的角度 view，这些电容器串联在其两个端子之间。基本电路理论告诉我们，它们结合起来产生的电容为 (C3*C4)/(C3+C4)，而由于 C3=C4，所以它就是 C3/2。在这个例子中amp例如，我们使用了 15pF 电容，因此串联组合为 7.5pF。除了这个有意的负载电容之外，我们还必须添加一个值，用于表示从 PCB 走线和 RP2350 的 XIN 和 XOUT 引脚获得的无意的额外电容或寄生电容。我们假设它的值为 3pF，并且由于该电容与 C3 和 C4 并联，我们只需将其相加即可得到 10.5pF 的总负载电容，这足够接近 10pF 的目标。如您所见，PCB 走线的寄生电容是一个因素，因此我们需要将它们保持在较小水平，这样我们就不会扰乱晶体并阻止其按预期振荡。尽量保持布局尽可能短。
• 第二个考虑因素是晶体的最大 ESR（等效串联电阻）。我们选择了最大电阻为 50Ω 的器件，因为我们发现，当使用 1V 的 IOVDD 电平时，该器件与 2kΩ 串联电阻 (R3.3) 一起，可以防止晶体过度驱动并损坏。但是，如果 IOVDD 低于 3.3V，则 XIN/XOUT 引脚的驱动电流会降低，您会发现 amp晶体的电压较低，甚至可能根本不振荡。在这种情况下，需要使用较小的串联电阻值。任何偏离此处所示的晶体电路或 IOVDD 电平不是 3.3V 的情况都需要进行大量测试，以确保晶体在所有条件下振荡，并且启动速度足够快，以免给您的应用程序带来问题。

 推荐水晶

• 对于使用 RP2350 的原始设计，我们建议使用 Abracon ABM8-272-T3。例如ample，除了极简设计 examp请参阅 Raspberry Pi Pico 2 数据表附录 B 中的 Pico 2 板原理图和 Pico 2 设计 files.
• 为了在典型工作温度范围内获得最佳性能和稳定性，请使用 Abracon ABM8-272-T3。您可以直接从 Abracon 或授权经销商处购买 ABM8-272-T3。Pico 2 已针对 ABM8-272-T3 进行了专门调整，其规格如下：
• 即使您使用具有类似规格的晶体，也需要在一定温度范围内测试电路以确保稳定性。
• 晶体振荡器由 IOVDD 电压供电tage. 因此，Abracon 水晶和那个特定的 damp电阻器针对 3.3V 操作进行了调整。如果您使用不同的 IO 电压tage，您将需要重新调整。
• 晶体参数的任何变化都会导致连接到晶体电路的任何组件不稳定。
• 如果您无法直接从 Abracon 或经销商处获取推荐的水晶，请联系 应用程序@raspberrypi.com.

第 5 章 IO

 USB
图 11. RP2350 的 USB 引脚和串联终端的示意图

• RP2350 提供两个引脚，用于全速 (FS) 或低速 (LS) USB，可用作主机或设备，具体取决于所使用的软件。正如我们已经讨论过的，RP2350 也可以作为 USB 大容量存储设备启动，因此将这些引脚连接到 USB 连接器（图 1 中的 J5）是有意义的。RP2350 上的 USB_DP 和 USB_DM 引脚不需要任何额外的上拉或下拉（需要指示速度、FS 或 LS，或者它是主机还是设备），因为这些引脚内置在 I/O 中。但是，这些 I/O 确实需要 27Ω 串联终端电阻（图 7 中的 R8 和 R11），放置在靠近芯片的位置，以满足 USB 阻抗规范。
• 尽管RP2350的数据速率被限制在全速（12Mbps），我们还是应该尽量确保传输线（连接芯片和连接器的铜线）的特性阻抗接近
• USB 规格为 90Ω（差分测量）。在这种厚度为 1mm 的电路板上，如果我们在 USB_DP 和 USB_DM 上使用 0.8mm 宽的轨道，它们之间的间隙为 0.15mm，我们应该得到大约 90Ω 的差分特性阻抗。这是为了确保信号能够尽可能干净地沿着这些传输线传输，最大限度地减少音量tag反射会降低信号的完整性。为了使这些传输线正常工作，我们需要确保这些线的正下方是接地线。接地铜是一块坚实、不间断的区域，延伸到轨道的整个长度。在这个设计中，几乎整个底部铜层都用于接地，并且特别注意确保 USB 轨道只经过地面。如果为您的构建选择了厚度超过 1 毫米的 PCB，那么我们有两个选择。我们可以重新设计 USB 传输线以补偿轨道和下方地面之间的较大距离（这可能是物理上的不可能），或者我们可以忽略它，并希望获得最好的结果。USB FS 可以相当宽容，但您的里程可能会有所不同。它可能适用于许多应用程序，但它可能不符合 USB 标准。

 I/O 标头

图 12. 示意图部分显示了 QFN2.54 版本的 60mm I/O 接头

• 除了前面提到的 USB 连接器外，还有一对双排 2.54 毫米接头（图 2 中的 J3 和 J12），分别位于电路板的两侧，其余 I/O 都已连接到这些接头。RP30A 上有 2350 个 GPIO，而 RP48B 上有 2350 个 GPIO，因此此版本的 Minimal 电路板上的接头更大，以容纳额外的引脚（参见图 13）。
• 由于这是一个通用设计，没有考虑任何特定应用，因此 I/O 可以根据用户的意愿进行连接。每个接头上的内排引脚是 I/O，外排引脚全部接地。在 I/O 连接器上包含许多接地是一种很好的做法。这有助于保持低阻抗接地，并为往返于
• I/O 连接。这对于最大程度地减少电磁干扰非常重要，因为快速切换信号的返回电流需要经过较长的循环路径才能完成电路，从而可能造成电磁干扰。
• 两个接头都位于相同的 2.54 毫米网格上，这使得将该板连接到其他东西（例如面包板）更加容易。您可能要考虑只安装单排接头而不是双排接头，省去外排接地连接，以便更方便地安装到面包板上。

图 13. 示意图部分显示了 QFN2.54 版本的 80mm I/O 接头

调试连接器

图 14. 示意图部分显示了用于 SWD 调试的可选 JST 连接器

对于片上调试，您可能希望连接到 RP2350 的 SWD 接口。2.54mm 接头 J3 上有两个引脚 SWD 和 SWCLK，以便轻松连接您选择的调试探针。除此之外，我还提供了一个可选的 JST 接头，可以轻松连接到 Raspberry Pi 调试探针。您不需要使用它，如果您确实打算调试软件，2.54mm 接头就足够了，但我发现这样做更方便。我选择了水平连接器，主要是因为我喜欢它的外观，即使它不在电路板的边缘，但垂直连接器也可用，尽管占用空间略有不同。

按钮
Minimal 设计现在包含不止一个按钮，而是两个按钮，而 RP240 版本则没有。一个按钮用于选择 USB 启动，正如我们之前讨论过的，但第二个按钮是“重置”按钮，连接到 RUN 引脚。这两个按钮都不是必需的（但如果需要 USB 启动模式，则必须用接头或类似物替换 BOOTSEL 按钮），如果担心空间或成本，可以将其移除，但它们无疑使使用 RP2350 的体验更加愉快。

附录 A：完整原理图 -RP2350A 版本

图 15. RP2350A 最小设计的完整示意图

附录 B：完整原理图 -RP2350B 版本

图 16. RP2350B 最小设计的完整示意图

附录 H：文档发布历史

8 年 2024 月 XNUMX 日
初始版本。

树莓派
Raspberry Pi 是 Raspberry Pi Ltd 的商标
树莓派有限公司

文件/资源

Raspberry Pi SC1631 Raspberry 微控制器 [pdf] 使用说明书 SC1631 树莓派微控制器，SC1631，树莓派微控制器，微控制器

参考

• 用户手册