UG0644 DDR AXI Arbiter
ọja Alaye
DDR AXI Arbiter ni a hardware paati ti o pese a
64-bit AXI titunto si ni wiwo si awọn DDR-SDRAM on-chip olutona.
O ti wa ni commonly lo ninu awọn ohun elo fidio fun buffering ati
processing ti fidio pixel data. Ọja olumulo Afowoyi pese
alaye alaye ati awọn itọnisọna lori imuse ohun elo,
kikopa, ati awọn oluşewadi iṣamulo.
Hardware imuse
DDR AXI Arbiter jẹ apẹrẹ lati ni wiwo pẹlu DDR-SDRAM
on-eerun olutona. O pese wiwo titunto si 64-bit AXI
eyi ti o ranwa awọn sare processing ti fidio ẹbun data. Olumulo ọja
Afowoyi pese alaye apẹrẹ apejuwe ti DDR AXI
Arbiter ati imuse hardware rẹ.
Afọwọṣe
Ọja olumulo Afowoyi pese awọn ilana lori kikopa awọn
DDR AXI Arbiter lilo MSS SmartDesign ati Testbench irinṣẹ. Awọn wọnyi
irinṣẹ jeki olumulo lati sooto awọn titunse ti awọn oniru ati
rii daju iṣẹ ṣiṣe to dara ti paati hardware.
Lilo awọn orisun
DDR AXI Arbiter nlo awọn orisun eto gẹgẹbi ọgbọn
awọn sẹẹli, awọn bulọọki iranti, ati awọn orisun ipa-ọna. Olumulo ọja
Afowoyi pese a alaye awọn oluşewadi iroyin Iroyin eyi ti
atoka awọn oluşewadi ibeere ti DDR AXI Arbiter. Eyi
alaye le ṣee lo lati rii daju wipe awọn hardware paati le
ṣe imuse laarin awọn orisun eto ti o wa.
Awọn ilana Lilo ọja
Awọn ilana atẹle pese itọnisọna lori bi o ṣe le lo
DDR AXI Arbiter:
Igbesẹ 1: Imuse Hardware
Ṣe ohun elo paati ohun elo DDR AXI Arbiter si wiwo
pẹlu DDR-SDRAM on-chip olutona. Tẹle apẹrẹ
apejuwe ti a pese ni itọnisọna olumulo ọja lati rii daju pe o yẹ
imuse ti hardware paati.
Igbesẹ 2: Simulation
Ṣe afarawe DDR AXI Arbiter oniru lilo MSS SmartDesign ati
Testbench irinṣẹ. Tẹle awọn ilana ti a pese ninu ọja naa
olumulo Afowoyi lati sooto awọn titunse ti awọn oniru ati rii daju
to dara functioning ti hardware paati.
Igbesẹ 3: Lilo Awọn orisun
Review Iroyin iṣamulo awọn oluşewadi ti a pese ni ọja naa
olumulo Afowoyi lati mọ awọn oluşewadi ibeere ti DDR AXI
Arbiter. Rii daju pe paati hardware le ṣe imuse
laarin awọn orisun eto ti o wa.
Nipa titẹle awọn ilana wọnyi, o le lo DDR daradara
AXI Arbiter hardware paati fun fidio piksẹli data buffering ati
processing ni awọn ohun elo fidio.
UG0644 Itọsọna olumulo
DDR AXI Arbiter
Oṣu Kẹta ọdun 2018
DDR AXI Arbiter
Awọn akoonu
1 Itan Atunyẹwo ………………………………………………………………………………………………………………………………………….. 1
1.1 Àtúnyẹ̀wò 5.0 ………………………………………………………………………………………………………………………………………………………………………………. 1 1.2 Àtúnyẹ̀wò 4.0 …………………………………………………………………………………………………………………………………………………………………. 1 1.3 Àtúnyẹ̀wò 3.0 …………………………………………………………………………………………………………………………………………………………………. 1 1.4 Àtúnyẹ̀wò 2.0 …………………………………………………………………………………………………………………………………………………………………………. 1 1.5 Àtúnyẹ̀wò 1.0 …………………………………………………………………………………………………………………………………………………………………………. 1
2 Iṣaaju ………………………………………………………………………………………………………………….. 2 3 Hardware Imuse …………………………………………………………………………………………………………………………………………………………………
3.1 Apejuwe Oniru ………………………………………………………………………………………………………………………………………………………………………………… ………………………………………………………………………………………………………………………………………….. 3 3.2 Awọn paramita Iṣeto… …………………………………………………………………………………………………………………………. 5 3.3 Awọn aworan atọka akoko ………………………………………………………………………………………………………………………………………………………………… 13 3.4 Idanwo ………………………………………………………………………………………………………………………………………………………………… 14
3.5.1 Simulating MSS SmartDesign …………………………………………………………………………………………………………………………………………………………. 25 3.5.2 Ṣiṣakoṣo Ibugbe Idanwo …………………………………………………………………………………………………………………………………………………………. 30 3.6 Lilo orisun ………………………………………………………………………………………………………………………………………………………….. 31
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
DDR AXI Arbiter
1
Àtúnyẹwò History
Itan atunyẹwo ṣe apejuwe awọn iyipada ti a ṣe imuse ninu iwe-ipamọ naa. Awọn iyipada ti wa ni atokọ nipasẹ atunyẹwo, bẹrẹ pẹlu atẹjade lọwọlọwọ julọ.
1.1
Atunyẹwo 5.0
Ni atunyẹwo 5.0 ti iwe-ipamọ yii, apakan Lilo Awọn orisun ati Ijabọ Iṣamulo Awọn orisun
won imudojuiwọn. Fun alaye diẹ ẹ sii, wo Lilo Awọn orisun (wo oju-iwe 31).
1.2
Atunyẹwo 4.0
Awọn atẹle jẹ akopọ ti awọn ayipada ninu atunyẹwo 4.0 ti iwe yii.
Fi kun testbench iṣeto ni sile ninu tabili. Fun alaye diẹ ẹ sii, wo Awọn paramita iṣeto ni (wo oju-iwe 16) . Fun alaye diẹ sii, wo Testbench (wo oju-iwe 16). Ṣe imudojuiwọn Iṣamulo Awọn orisun fun awọn iye DDR AXI Arbiter ninu tabili. Fun alaye diẹ ẹ sii, wo Lilo Awọn orisun (wo oju-iwe 31).
1.3
Atunyẹwo 3.0
Awọn atẹle jẹ akopọ ti awọn ayipada ninu atunyẹwo 3.0 ti iwe yii.
Alaye 8-bit ti a ṣafikun fun kikọ ikanni 1 ati 2. Fun alaye diẹ sii, wo Apejuwe Oniru (wo oju-iwe 3). Imudojuiwọn apakan Testbench. Fun alaye diẹ sii, wo Testbench (wo oju-iwe 16).
1.4
Atunyẹwo 2.0
Ni atunyẹwo 2.0 ti iwe yii, awọn isiro ati awọn tabili ti o wa ninu ti ni imudojuiwọn ni apakan Testbench.
Fun alaye diẹ sii, wo Testbench (wo oju-iwe 16).
1.5
Atunyẹwo 1.0
Àtúnyẹ̀wò 1.0 jẹ́ àtẹ̀jáde àkọ́kọ́ ti ìwé yìí
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
1
DDR AXI Arbiter
2
Ọrọ Iṣaaju
Awọn iranti jẹ apakan pataki ti eyikeyi fidio aṣoju ati awọn ohun elo eya aworan. Wọn ti wa ni lilo fun ifipamọ data piksẹli fidio. Ọkan wọpọ buffering example jẹ ifihan fireemu buffers ninu eyi ti awọn pipe fidio ẹbun data fun a fireemu ti wa ni buffered ni iranti.
Oṣuwọn data meji (DDR) -DRAM amuṣiṣẹpọ (SDRAM) jẹ ọkan ninu awọn iranti ti o wọpọ ni awọn ohun elo fidio fun ifipamọ. SDRAM ti wa ni lilo nitori ti awọn oniwe iyara eyi ti o ti beere fun sare processing ni fidio awọn ọna šiše.
Nọmba atẹle naa fihan iṣaajuample ti a eto-ipele aworan atọka ti DDR-SDRAM iranti interfacing pẹlu fidio ohun elo.
olusin 1 · DDR-SDRAM Memory Interfacing
Ni Microsemi SmartFusion®2 System-on-Chip (SoC), awọn olutona DDR meji lori-chip ni o wa pẹlu 64-bit to ti ni ilọsiwaju extensible ni wiwo (AXI) ati 32-bit to ti ni ilọsiwaju akero iṣẹ-giga (AHB) awọn atọkun ẹrú si ọna siseto aaye. ibode orun (FPGA) fabric. Ni wiwo titunto si AXI tabi AHB ni a nilo lati ka ati kọ iranti DDR-SDRAM ti o ni wiwo si awọn olutona DDR ori-chip.
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
2
DDR AXI Arbiter
3
Hardware imuse
3.1
Apejuwe Apẹrẹ
DDR AXI Arbiter n pese wiwo titunto si 64-bit AXI kan si awọn oludari DDR-SDRAM lori-chip ti
SmartFusion2 awọn ẹrọ. DDR AXI Arbiter ni awọn ikanni kika mẹrin ati awọn ikanni kikọ meji si ọna
olumulo kannaa. Àkọsílẹ ṣe idajọ laarin awọn ikanni kika mẹrin lati pese iraye si kika AXI
ikanni ni a yika-robin ona. Niwọn igba ti ikanni kika 1 ibeere kika oluwa jẹ giga, AXI naa
ka ikanni ti wa ni soto si o. Ka ikanni 1 ti o wa titi o wu data iwọn ti 24-bit. Ka awọn ikanni 2, 3,
ati 4 le wa ni tunto bi 8-bit, 24-bit, tabi 32-bit data o wu iwọn. Eyi ni a yan nipasẹ agbaye
paramita iṣeto ni.
Àkọsílẹ naa tun ṣe idajọ laarin awọn ikanni kikọ meji lati pese iraye si ikanni kikọ AXI ni ọna iyipo-robin. Mejeji awọn ikanni kikọ ni dogba ni ayo. Kọ ikanni 1 ati 2 le jẹ tunto bi 8-bit, 24-bit, tabi 32-bit data igbewọle iwọn.
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
3
DDR AXI Arbiter
Nọmba ti o tẹle n ṣe afihan aworan-pin-jade ti oke-ipele ti DDR AXI Arbiter. olusin 2 · Top-Level Block aworan atọka ti DDR AXI Arbiter Block
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
4
DDR AXI Arbiter
Nọmba ti o tẹle n ṣe afihan aworan bulọọki oke-ipele ti eto pẹlu DDR AXI Arbiter Àkọsílẹ ti a gbe sinu ẹrọ SmartFusion2. olusin 3 · System-Level Block aworan atọka ti DDR AXI Arbiter lori SmartFusion2 Device
3.2
Awọn igbewọle ati awọn igbejade
Awọn wọnyi tabili awọn akojọ ti awọn input ki o si wu ebute oko ti DDR AXI Arbiter.
Table 1 · Input ati wu Ports of DDR AXI Arbiter
Orukọ ifihan agbara RESET_N_I
Input itọnisọna
Ìbú
SYS_CLOCK_I BUFF_READ_CLOCK_I
Iṣagbewọle igbewọle
rd_req_1_i rd_ack_o
Iwọle Input
rd_done_1_o bẹrẹ_read_addr_1_i
Iwọle Input
awọn baiti_lati_ka_1_i
Iṣawọle
fidio_rdata_1_o
Abajade
[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL1_AXI_BUFF_ AWIDTH + 3) – 1: 0] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH1):0]Apejuwe
Ifihan agbara atunto asynchronous kekere ti nṣiṣe lọwọ lati ṣe apẹrẹ
Eto aago
Kọ aago kika ifipamọ inu ikanni, gbọdọ jẹ ilọpo meji igbohunsafẹfẹ SYS_CLOCK_I
Ka ibeere lati ọdọ Titunto 1
Ijẹwọgba Arbiter lati ka ibeere lati ọdọ Titunto si 1
Ka ipari si Titunto si 1
Adirẹsi DDR lati ibiti o yẹ ki o bẹrẹ kika fun ikanni kika 1
Awọn baiti lati ka jade lati ikanni kika 1
Ijade data fidio lati ikanni kika 1
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
5
DDR AXI Arbiter
Orukọ ifihan agbara rdata_valid_1_o rd_req_2_i rd_ack_2_o
rd_done_2_o bẹrẹ_read_addr_2_i
awọn baiti_lati_ka_2_i
fidio_rdata_2_o
rdata_valid_2_o rd_req_3_i rd_ack_3_o
rd_done_3_o bẹrẹ_read_addr_3_i
awọn baiti_lati_ka_3_i
fidio_rdata_3_o
rdata_valid_3_o rd_req_4_i rd_ack_4_o
rd_done_4_o bẹrẹ_read_addr_4_i
awọn baiti_lati_ka_4_i
fidio_rdata_4_o
rdata_valid_4_o wr_req_1_i wr_ack_1_o
wr_done_1_o bere_write_addr_1_i
awọn baiti_lati_kọ_1_i
fidio_wdata_1_i
wdata_valid_1_i wr_req_2_i
Iṣagbejade Iṣafihan Itọnisọna
Iwọle Input
Iṣawọle
Abajade
Iwajade Iṣagbejade
Iwọle Input
Iṣawọle
Abajade
Iwajade Iṣagbejade
Iwọle Input
Iṣawọle
Abajade
Iwajade Iṣagbejade
Iwọle Input
Iṣawọle
Iṣawọle
Iṣagbewọle igbewọle
Ìbú
[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL2_AXI_BUFF_AWIDTH + 3) – 1: 0] [(g_RD_CHANNEL2_VIDEO_DATA_WIDTH1):0] [(g_AXI_AWIDTH-1):0] : 3] [(g_RD_CHANNEL3_VIDEO_DATA_WIDTH1 ):0] [(g_AXI_AWIDTH-3):1] [(g_RD_CHANNEL0_AXI_BUFF_AWIDTH + 1) – 0: 4] [(g_RD_CHANNEL3_VIDEO_DATA_WIDTH1):0] [(g_WA_AWIDTH-4):1] - 0: 1 ] [(g_WR_CHANNEL0_VIDEO_DATA_WIDTH1):3]
Apejuwe Ka data wulo lati ikanni kika 1 Ka ibeere lati ọdọ Titunto si 2 Arbiter acknowledgment to read ìbéèrè lati Titunto 2 Ka ipari si Titunto 2 DDR adirẹsi lati ibi ti kika ni lati bẹrẹ kika fun ikanni kika 2 Awọn baiti lati ka jade lati ikanni kika 2 Data fidio o wu lati ikanni kika 2 Ka data wulo lati ikanni kika 2 Ka ibeere lati ọdọ Titunto si 3 Arbiter acknowledgment to read ìbéèrè lati Titunto 3 Ka ipari si Titunto 3 DDR adirẹsi lati ibi ti kika ni o ni lati wa ni bere fun kika ikanni 3 Bytes lati wa ni ka jade lati kika. ikanni 3 Video data o wu lati ka ikanni 3 Ka data wulo lati kika ikanni 3 Ka ìbéèrè lati Titunto si 4 Arbiter acknowledgment lati ka ìbéèrè lati Titunto 4 Ka ipari to Titunto 4 DDR adirẹsi lati ibi ti kika ni o ni lati wa ni bere fun kika ikanni 4 Bytes lati wa ni Ka jade lati ikanni kika 4 Ijade data fidio lati ikanni kika 4 Ka data wulo lati ikanni kika 4 Kọ ibeere lati ọdọ Titunto si 1 Arbiter acknowledgment lati kọ ibeere lati Titunto si 1 Kọ ipari si Titunto si 1 DDR adirẹsi eyiti kikọ ni lati ṣẹlẹ lati kikọ ikanni 1 Awọn baiti lati kọ lati ikanni kikọ 1 Data fidio Ti nwọle lati kọ ikanni 1
Kọ data wulo lati kọ ikanni 1 Kọ ibeere lati ọdọ Titunto si 1
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
6
DDR AXI Arbiter
Orukọ ifihan agbara wr_ack_2_o
Ijade itọnisọna
wr_done_2_o bere_write_addr_2_i
Iwọle Input
awọn baiti_lati_kọ_2_i
Iṣawọle
fidio_wdata_2_i
Iṣawọle
wdata_valid_2_i AXI I/F awọn ifihan agbara Ka adirẹsi ikanni m_arid_o
Iwọle Input
m_araddr_o
Abajade
m_arlen_o
Abajade
m_arsize_o m_arburst_o
Ijade Ijade
m_arlock_o
Abajade
m_arcache_o
Abajade
m_arprot_o
Abajade
Ìbú
[(g_AXI_AWIDTH-1):0] [(g_WR_CHANNEL2_AXI_BUFF_AWIDTH + 3) – 1: 0] [(g_WR_CHANNEL2_VIDEO_DATA_WIDTH1):0]
Apejuwe Arbiter acknowledgment lati kọ ibeere lati Titunto 2 Kọ Ipari si Titunto 2 DDR adirẹsi si eyi ti kikọ ni o ni lati ṣẹlẹ lati kikọ ikanni 2 Bytes lati wa ni kọ lati kikọ ikanni 2 Fidio data Input lati kọ ikanni 2
Kọ data wulo lati kọ ikanni 2
Ka ID adirẹsi. Idanimọ tag fun ẹgbẹ adirẹsi kika ti awọn ifihan agbara.
Ka adirẹsi. Pese ni ibẹrẹ adirẹsi ti a kika ti nwaye idunadura. Adirẹsi ibẹrẹ ti nwaye nikan ni a pese.
Fonkaakiri ipari. Pese awọn gangan nọmba ti awọn gbigbe ni a ti nwaye. Alaye yii pinnu nọmba awọn gbigbe data ti o ni nkan ṣe pẹlu adirẹsi naa
Ti nwaye iwọn. Iwọn gbigbe kọọkan ni ti nwaye
Burst iru. Paapọ pẹlu alaye iwọn, awọn alaye bi adirẹsi fun gbigbe kọọkan laarin ti nwaye ti ṣe iṣiro.
Ti o wa titi si 2'b01 à Adirẹsi Imudara ti nwaye
Titiipa iru. Pese afikun alaye nipa awọn abuda atomiki ti gbigbe.
Ti o wa titi si 2'b00 à Wiwọle deede
Iru kaṣe. Pese alaye ni afikun nipa awọn abuda cacheable ti gbigbe.
Ti o wa titi si 4'b0000 à Kii-cacheable ati ti kii ṣe bufferable
Iru Idaabobo. Pese alaye ẹyọkan aabo fun idunadura naa.
Ti o wa titi si 3'b000 à Deede, wiwọle data to ni aabo
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
7
DDR AXI Arbiter
Orukọ ifihan agbara m_arvalid_o
Ijade itọnisọna
Ìbú
m_setan_i
Iṣawọle
Ka Data ikanni
m_rid_i
Iṣawọle
[3:0]m_rdata_i m_rresp_i
m_rlast_i m_rvalid_i
Iṣagbewọle igbewọle
[(g_AXI_DWIDTH-1): 0] [1:0]Iṣagbewọle igbewọle
m_tẹlẹ_o
Abajade
Kọ adirẹsi ikanni
m_awid_o
Abajade
m_awaddr_o
Abajade
[3:0] [(g_AXI_AWIDTH-1):0]UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
Apejuwe Ka adirẹsi wulo.
Nigbati HIGH, adirẹsi kika ati alaye iṣakoso jẹ wulo ati pe o wa ni giga titi ti ami ami adirẹsi, m_arready, ga.
`1' = Adirẹsi ati alaye iṣakoso wulo
`0′ = Adirẹsi ati alaye iṣakoso ko wulo. Ka adirẹsi setan. Ẹrú naa ti ṣetan lati gba adirẹsi ati awọn ami iṣakoso ti o somọ:
1 = eru setan
0 = eru ko setan.
Ka ID tag. ID tag ti ẹgbẹ data kika ti awọn ifihan agbara. Iye m_rid jẹ ipilẹṣẹ nipasẹ Ẹrú ati pe o gbọdọ baramu iye m_arid ti idunadura kika si eyiti o n dahun. Ka data. Ka esi.
Ipo gbigbe kika. Awọn idahun ti o gba laaye jẹ OKAY, EXOKAY, SLVERR, ati DECERR. Ka kẹhin.
Gbigbe to kẹhin ni ti nwaye kika. Ka wulo. Data kika ti o beere wa ati gbigbe kika le pari:
1 = kika data ti o wa
0 = data kika ko si. Ka setan. Titunto si le gba data kika ati alaye esi:
1= oluwa setan
0 = oluwa ko setan.
Kọ ID adirẹsi. Idanimọ tag fun awọn kikọ adirẹsi ẹgbẹ ti awọn ifihan agbara. Kọ adirẹsi. Pese adirẹsi ti akọkọ gbigbe ni a Kọ ti nwaye idunadura. Awọn ifihan agbara iṣakoso ti o somọ ni a lo lati pinnu awọn adirẹsi ti awọn gbigbe ti o ku ninu ti nwaye.
8
DDR AXI Arbiter
Orukọ ifihan agbara m_awlen_o
Ijade itọnisọna
Ìbú [3:0]
m_awsize_o
Abajade
[2:0]m_awburst_o
Abajade
[1:0]m_awlock_o
Abajade
[1:0]m_awcache_o
Abajade
[3:0]m_awprot_o
Abajade
[2:0]m_awvalid_o
Abajade
Apejuwe
Fonkaakiri ipari. Pese awọn gangan nọmba ti awọn gbigbe ni a ti nwaye. Alaye yii pinnu nọmba awọn gbigbe data ti o ni nkan ṣe pẹlu adirẹsi naa.
Ti nwaye iwọn. Iwọn gbigbe kọọkan ni ti nwaye. Awọn ọna baiti strobes tọkasi gangan iru awọn ọna baiti lati ṣe imudojuiwọn.
Ti o wa titi si 3'b011 si 8 baiti fun gbigbe data tabi gbigbe 64-bit
Burst iru. Paapọ pẹlu alaye iwọn, awọn alaye bi adirẹsi fun gbigbe kọọkan laarin ti nwaye ti ṣe iṣiro.
Ti o wa titi si 2'b01 à Adirẹsi Imudara ti nwaye
Titiipa iru. Pese afikun alaye nipa awọn abuda atomiki ti gbigbe.
Ti o wa titi si 2'b00 à Wiwọle deede
Iru kaṣe. Tọkasi bufferable, cacheable, kikọ-nipasẹ, kọ-pada, ati pin awọn abuda ti idunadura naa.
Ti o wa titi si 4'b0000 à Kii-cacheable ati ti kii ṣe bufferable
Iru Idaabobo. Tọkasi deede, anfani tabi ipele aabo aabo ti iṣowo naa ati boya idunadura naa jẹ iraye si data tabi iraye si itọnisọna.
Ti o wa titi si 3'b000 à Deede, wiwọle data to ni aabo
Kọ adirẹsi wulo. Tọkasi wipe wulo kikọ adirẹsi ati iṣakoso
alaye wa:
1 = adirẹsi ati alaye iṣakoso ti o wa
0 = adirẹsi ati alaye iṣakoso ko si. Adirẹsi ati alaye iṣakoso wa ni iduroṣinṣin titi ami ami adirẹsi adirẹsi, m_awready, lọ HIGH.
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
9
DDR AXI Arbiter
Orukọ ifihan agbara m_awready_i
Input itọnisọna
Ìbú
Kọ Data ikanni
m_wid_o
Abajade
[3:0]m_wdata_o m_wstrb_o
Ijade Ijade
[(g_AXI_DWIDTH-1): 0] AXI_DWDITH paramita[7:0]
m_wlast_o m_wvalid_o
Ijade Ijade
m_wready_i
Iṣawọle
Kọ Awọn ifihan agbara ikanni Idahun
m_bid_i
Iṣawọle
[3:0]m_bresp_i m_bvalid_i
Iṣawọle
[1:0]Iṣawọle
m_bready_o
Abajade
Apejuwe Kọ adirẹsi setan. Tọkasi pe ẹrú naa ti ṣetan lati gba adirẹsi ati awọn ami iṣakoso ti o somọ:
1 = eru setan
0 = eru ko setan.
Kọ ID tag. ID tag ti gbigbe data kikọ. Iye m_wid gbọdọ baramu iye m_awid ti idunadura kikọ. Kọ data
Kọ strobes. Ifihan agbara yi tọkasi iru awọn ọna baiti lati ṣe imudojuiwọn ni iranti. Strobe kikọ kan wa fun awọn iwọn mẹjọ kọọkan ti ọkọ data kikọ Kọ kẹhin. Gbigbe to kẹhin ninu ikọsilẹ kikọ. Kọ wulo. Data kikọ to wulo ati awọn strobes wa:
1 = kọ data ati strobes wa
0 = kọ data ati strobes ko si. Kọ setan. Ẹrú le gba awọn Kọ data: 1 = ẹrú setan
0 = eru ko setan.
Idahun ID. Idanimọ tag ti idahun kikọ. Iye m_bid gbọdọ baramu iye m_awid ti idunadura kikọ ti ẹrú naa n dahun. Kọ esi. Ipo ti idunadura kikọ. Awọn idahun ti o gba laaye jẹ OKAY, EXOKAY, SLVERR, ati DECERR. Kọ esi wulo. Idahun kikọ to wulo wa:
1 = kọ esi wa
0 = kọ esi ko si. Idahun setan. Titunto si le gba alaye esi.
1 = titunto si setan
0 = oluwa ko setan.
Awọn wọnyi nọmba rẹ fihan awọn ti abẹnu Àkọsílẹ aworan atọka ti DDR AXI arbiter.
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
10
DDR AXI Arbiter
Awọn wọnyi nọmba rẹ fihan awọn ti abẹnu Àkọsílẹ aworan atọka ti DDR AXI arbiter. olusin 4 · Ti abẹnu Block aworan atọka ti DDR AXI Arbiter
Ikanni kika kọọkan nfa nigba ti o gba ifihan agbara titẹ sii lori titẹ sii read_req_(x) _i. Lẹhinna o
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
11
DDR AXI Arbiter
Ikanni kika kọọkan nfa nigba ti o gba ifihan agbara titẹ sii lori titẹ sii read_req_(x) _i. Lẹhinna o samples adirẹsi AXI ti o bẹrẹ ati awọn baiti lati ka awọn igbewọle eyiti o jẹ titẹ sii lati oluwa ita. Ikanni naa jẹwọ oluwa ita nipasẹ yiyi read_ack_(x)_o. Ikanni naa ṣe ilana awọn igbewọle ati ṣe ipilẹṣẹ awọn iṣowo AXI ti o nilo lati ka data lati DDR-SDRAM. Awọn data ti a ka ni ọna kika 64-bit AXI ti wa ni ipamọ sinu ifipamọ inu. Lẹhin ti a ti ka data ti o nilo ati ti o fipamọ sinu ifipamọ inu, module un-packer ti ṣiṣẹ. Module un-packer ṣii ọrọ 64-bit kọọkan sinu gigun iwọn data ti o wu jade ti o nilo fun ikanni yẹn pato fun ex.ample ti o ba ti ikanni ti wa ni tunto bi 32-bit o wu data iwọn, kọọkan 64-bit ọrọ ti wa ni rán jade bi meji 32-bit o wu data ọrọ. Fun ikanni 1 eyiti o jẹ ikanni 24-bit, un-packer n ṣii ọrọ 64-bit kọọkan sinu data abajade 24-bit. Bi 64 kii ṣe ọpọ ti 24, un-packer fun ikanni kika 1 daapọ ẹgbẹ kan ti awọn ọrọ 64-bit mẹta lati ṣe agbekalẹ awọn ọrọ data 24-bit mẹjọ. Eyi fi idinamọ lori ikanni kika 1 pe awọn baiti data ti o beere nipasẹ oluwa ita yẹ ki o pin nipasẹ 8. Ka awọn ikanni 2, 3, ati 4 le tunto bi 8-bit, 24bit, ati iwọn data 32-bit, eyiti o jẹ ṣiṣe nipasẹ g_RD_CHANNEL (X) _VIDEO_DATA_WIDTH paramita iṣeto ni agbaye. Ti wọn ba tunto bi 24-bit, idiwọ ti a mẹnuba loke yoo wulo fun ọkọọkan wọn paapaa. Ṣugbọn ti wọn ba tunto bi 8-bit tabi 32-bit, ko si iru ihamọ bi 64 jẹ ọpọ ti 32 ati 8. Ni awọn iṣẹlẹ wọnyi, ọrọ 64-bit kọọkan ko ni ṣiṣi sinu boya awọn ọrọ data 32-bit meji tabi mẹjọ 8. -bit data ọrọ.
Ka ikanni 1 unpacks awọn ọrọ data 64-bit ti a ka jade lati DDR-SDRAM si awọn ọrọ data igbejade 24-bit ni awọn ipele ti awọn ọrọ 48 64-bit, iyẹn ni nigbakugba ti awọn ọrọ 48 64-bit wa ninu ifipamọ inu ti ikanni kika 1, awọn un-packer bẹrẹ unpacking wọn lati fun 24-bit o wu data. Ti awọn baiti data ti a beere lati ka jẹ kere ju awọn ọrọ 48 64-bit, un-packer ṣiṣẹ nikan lẹhin data pipe ti ka jade kuro ninu DDR-SDRAM. Ni awọn ikanni kika mẹta ti o ku, un-packer bẹrẹ fifiranṣẹ data kika nikan lẹhin nọmba pipe ti awọn baiti ti ka jade lati DDR-SDRAM.
Nigbati ikanni kika kan ba tunto fun iwọn iṣelọpọ 24-bit, adirẹsi kika ibẹrẹ gbọdọ wa ni ibamu si ala 24-baiti. Eyi nilo lati ni itẹlọrun idiwọ ti un-packer tu ẹgbẹ kan ti awọn ọrọ 64-bit mẹta jade lati ṣe agbejade awọn ọrọ igbejade 24-bit mẹjọ.
Gbogbo awọn ikanni kika ṣe agbejade iṣelọpọ kika ti a ṣe si oluwa ita lẹhin ti awọn baiti ti o beere ti firanṣẹ si oluwa ita.
Ni ọran ti awọn ikanni kikọ, oluwa ita ni lati tẹ data ti o nilo si ikanni pato. Ikanni kikọ gba data titẹ sii ati ṣajọ wọn sinu awọn ọrọ 64-bit ati tọju wọn sinu ibi ipamọ inu. Lẹhin ti o ti fipamọ data ti o nilo, oluwa ita ni lati pese ibeere kikọ pẹlu adirẹsi ibẹrẹ ati awọn baiti lati kọ. Lori sampNi awọn igbewọle wọnyi, ikanni kikọ jẹwọ oluwa ita. Lẹhin eyi, ikanni naa ṣe agbekalẹ awọn iṣowo kikọ AXI lati kọ data ti o fipamọ sinu DDR-SDRAM. Gbogbo awọn ikanni kikọ ṣe agbejade iṣelọpọ kikọ si oluwa ita ni kete ti awọn baiti ti o beere ti kọ sinu DDR-SDRAM. Lẹhin ti a ti fi ibeere kikọ silẹ si eyikeyi ikanni kikọ, data tuntun ko gbọdọ kọ sinu ikanni kikọ, titi ti ipari idunadura lọwọlọwọ yoo jẹ itọkasi nipasẹ itẹnumọ ti wr_done_(x)_o
Awọn ikanni kikọ 1 ati 2 le tunto bi 8-bit, 24-bit, ati iwọn data 32-bit, eyiti o jẹ ipinnu nipasẹ g_WR_CHANNEL (X)_VIDEO_DATA_WIDTH paramita iṣeto agbaye. Ti wọn ba tunto bi 24bit, lẹhinna awọn baiti lati kọ gbọdọ jẹ pupọ ti mẹjọ bi apopa inu inu ṣe akopọ awọn ọrọ data 24-bit mẹjọ lati ṣe agbekalẹ awọn ọrọ data 64-bit mẹta. Ṣugbọn ti wọn ba tunto bi 8-bit tabi 32-bit, ko si iru ihamọ bẹẹ.
Fun ikanni 32-bit, o kere ju awọn ọrọ 32-bit meji ni lati ka. Fun ikanni 8-bit, awọn ọrọ 8-bit ti o kere ju nilo lati ka, nitori ko si padding ti a pese nipasẹ module arbiter. Ninu gbogbo awọn ikanni kika ati kikọ, ijinle ti awọn buffers inu jẹ ọpọ ti iwọn petele ifihan. Ijinle ifipamọ inu jẹ iṣiro bi atẹle:
g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION* g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH * g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
Nibo, X = Nọmba ikanni
Iwọn ifipamọ inu jẹ ipinnu nipasẹ iwọn AXI data akero ti o jẹ, paramita iṣeto ni
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
12
DDR AXI Arbiter
Awọn ti abẹnu saarin iwọn ti wa ni ṣiṣe nipasẹ AXI data akero iwọn ti o jẹ, iṣeto ni paramita g_AXI_DWIDTH.
Awọn iṣowo kika ati kikọ AXI ni a ṣe ni ibamu si awọn alaye ARM AMBA AXI. Iwọn idunadura fun gbigbe data kọọkan jẹ ti o wa titi si 64-bit. Àkọsílẹ ṣe ipilẹṣẹ awọn iṣowo AXI ti gigun gigun ti o wa titi ti awọn lilu 16. Bulọọki naa tun ṣayẹwo boya eyikeyi ti nwaye ẹyọkan kọja aala adirẹsi AXI ti 4 KByte. Ti nwaye ẹyọkan ba kọja aala 4 KByte, ti nwaye naa yoo pin si 2 ti nwaye ni aala 4 KByte.
3.3
Awọn paramita iṣeto ni
Tabili ti o tẹle ṣe atokọ awọn aye atunto ti a lo ninu imuse ohun elo ti DDR AXI Arbiter. Iwọnyi jẹ awọn paramita jeneriki ati pe o le yatọ si da lori awọn ibeere ohun elo.
Table 2 · Iṣeto ni Parameters
Oruko g_AXI_AWIDTH g_AXI_DWIDTH g_RD_CHANNEL1_AXI_BUFF_AWIDTH
g_RD_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL3_AXI_BUFF_AWIDTH
g_RD_CHANNEL4_AXI_BUFF_AWIDTH
g_WR_CHANNEL1_AXI_BUFF_AWIDTH
g_WR_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL1_HORIZONTAL_RESOLUTION g_RD_CHANNEL2_HORIZONTAL_RESOLUTION g_RD_CHANNEL3_HORIZONTAL_RESOLUTION g_RD_CHANNEL4_HORIZONTAL_RESOLUTION g_WR_CHANNELTION_RESOLUTION g_WR_CHANNEL1_HORIZONTAL SOLUTION g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_RD_CHANNEL1_VIDEO_DATA_WIDTH g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_RD_CHANNEL3_VIDEO_DATA_WIDTH g_WR_CHANNEL4_VIDEO_DATA_WIDTH g_WR_CHANNEL1_VIDEO_DATA_WIDTH NEL2_BUFFER_LINE_STORAGE
Apejuwe
AXI adirẹsi akero iwọn
AXI data akero iwọn
Adirẹsi akero iwọn fun awọn ka ikanni 1 ti abẹnu saarin, eyi ti o tọjú awọn AXI ka data.
Adirẹsi akero iwọn fun awọn ka ikanni 2 ti abẹnu saarin, eyi ti o tọjú awọn AXI ka data.
Adirẹsi akero iwọn fun awọn ka ikanni 3 ti abẹnu saarin, eyi ti o tọjú awọn AXI ka data.
Adirẹsi akero iwọn fun awọn ka ikanni 4 ti abẹnu saarin, eyi ti o tọjú awọn AXI ka data.
Adirẹsi akero iwọn fun kikọ ikanni 1 ti abẹnu saarin, eyi ti o tọjú awọn AXI kikọ data.
Adirẹsi akero iwọn fun kikọ ikanni 2 ti abẹnu saarin, eyi ti o tọjú awọn AXI kikọ data.
Ipinnu petele ifihan fidio fun ikanni kika 1
Ipinnu petele ifihan fidio fun ikanni kika 2
Ipinnu petele ifihan fidio fun ikanni kika 3
Ipinnu petele ifihan fidio fun ikanni kika 4
Ipinnu petele ifihan fidio fun kikọ ikanni 1
Ipinnu petele ifihan fidio fun kikọ ikanni 2
Ka ikanni 1 fidio o wu iwọn iwọn
Ka ikanni 2 fidio o wu iwọn iwọn
Ka ikanni 3 fidio o wu iwọn iwọn
Ka ikanni 4 fidio o wu iwọn iwọn
Kọ ikanni 1 fidio Input iwọn bit.
Kọ ikanni 2 fidio Input iwọn bit.
Ijinle ifipamọ inu fun kika ikanni 1 ni awọn ofin ti nọmba ti awọn ila petele ifihan. Ijinle ifipamọ naa jẹ g_RD_CHANNEL1_HORIZONTAL_RESOLUTION * g_RD_CHANNEL1_VIDEO_DATA_WIDTH * g_RD_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
13
DDR AXI Arbiter
3.4
Oruko g_RD_CHANNEL2_BUFFER_LINE_STORAGE g_RD_CHANNEL3_BUFFER_LINE_STORAGE g_RD_CHANNEL4_BUFFER_LINE_STORAGE g_WR_CHANNEL1_BUFFER_LINE_STORAGE g_WR_CHANNEL2_STORAGE_LINE_BUFFER_LINE
Apejuwe
Ijinle ifipamọ inu fun kika ikanni 2 ni awọn ofin ti nọmba ti awọn ila petele ifihan. Ijinle ifipamọ naa jẹ g_RD_CHANNEL2_HORIZONTAL_RESOLUTION * g_RD_CHANNEL2_VIDEO_DATA_WIDTH * g_RD_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
Ijinle ifipamọ inu fun kika ikanni 3 ni awọn ofin ti nọmba ti awọn ila petele ifihan. Ijinle ifipamọ naa jẹ g_RD_CHANNEL3_HORIZONTAL_RESOLUTION * g_RD_CHANNEL3_VIDEO_DATA_WIDTH * g_RD_CHANNEL3_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
Ijinle ifipamọ inu fun kika ikanni 4 ni awọn ofin ti nọmba ti awọn ila petele ifihan. Ijinle ifipamọ naa jẹ g_RD_CHANNEL4_HORIZONTAL_RESOLUTION * g_RD_CHANNEL4_VIDEO_DATA_WIDTH * g_RD_CHANNEL4_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
Ijinle ifipamọ inu fun kikọ ikanni 1 ni awọn ofin ti nọmba ti awọn ila petele ifihan. Ijinle ifipamọ jẹ g_WR_CHANNEL1_HORIZONTAL_RESOLUTION * g_WR_CHANNEL1_VIDEO_DATA_WIDTH * g_WR_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
Ijinle ifipamọ inu fun kikọ ikanni 2 ni awọn ofin ti nọmba ti awọn ila petele ifihan. Ijinle ifipamọ jẹ g_WR_CHANNEL2_HORIZONTAL_RESOLUTION * g_WR_CHANNEL2_VIDEO_DATA_WIDTH * g_WR_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
Awọn aworan atọka akoko
Nọmba atẹle n ṣe afihan asopọ ti kika ati kikọ awọn igbewọle ibeere, ibẹrẹ adirẹsi iranti, awọn baiti lati ka tabi kọ awọn igbewọle lati ọdọ oluwa ita, ka tabi kọ ifọwọsi, ati ka tabi kọ awọn abajade ipari ti a fun nipasẹ arbiter.
Nọmba 5 · Aworan akoko fun Awọn ifihan agbara Ti a lo ni Kikọ / Kika nipasẹ Interface AXI
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
14
DDR AXI Arbiter
Nọmba ti o tẹle n ṣe afihan asopọ laarin kikọ data kikọ lati ọdọ oluwa ita pẹlu titẹ sii data ti o wulo fun awọn ikanni kikọ mejeeji. Nọmba 6 · Aworan akoko fun kikọ sinu Ibi ipamọ inu
Nọmba ti o tẹle yii ṣe afihan asopọ laarin iṣẹjade data kika si oluwa ita pẹlu iṣẹjade data ti o wulo fun gbogbo awọn ikanni kika 2, 3, ati 4. Aworan 7 · Aworan akoko fun Data ti a gba nipasẹ DDR AXI Arbiter fun Awọn ikanni Ka 2, 3 , ati 4
Nọmba ti o tẹle yii fihan asopọ laarin iṣẹjade data kika fun ikanni kika 1 nigbati g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION tobi ju 128 (ni idi eyi = 256). Nọmba 8 · Aworan akoko fun Data Gba nipasẹ DDR AXI Arbiter Ka ikanni 1 (ti o tobi ju awọn baiti 128 lọ)
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
15
DDR AXI Arbiter
Nọmba ti o tẹle yii fihan asopọ laarin iṣẹjade data kika fun ikanni kika 1 nigbati g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION kere tabi dọgba si 128 (ni idi eyi = 64). Nọmba 9 · Aworan akoko fun Data Gba nipasẹ DDR AXI Arbiter Ka ikanni 1 (kere ju tabi dogba si awọn baiti 128)
3.5
Testbench
A pese testbench lati ṣayẹwo iṣẹ ṣiṣe ti mojuto DDR Arbiter. Tabili ti o tẹle ṣe atokọ awọn aye ti o le tunto ni ibamu si ohun elo naa.
Table 3 · Testbench iṣeto ni paramita
Orukọ IMAGE_1_FILE_NAME IMAGE_2_FILE_NAME g_DATA_WIDTH WIDTH HEIGHT
Input Apejuwe file orukọ fun aworan lati kọ nipasẹ kikọ ikanni 1 Input file orukọ fun aworan lati kọ nipasẹ kikọ ikanni 2 Iwọn data fidio ti kika tabi kikọ ikanni Ipinnu petele ti aworan lati kọ ati kika nipasẹ awọn ikanni kikọ ati kika ipinnu inaro ti aworan lati kọ ati ka nipasẹ kikọ ati kika awọn ikanni
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
16
DDR AXI Arbiter
Awọn igbesẹ wọnyi ṣe apejuwe bi a ṣe lo testbench lati ṣedasilẹ mojuto nipasẹ Libero SoC. 1. Ni awọn Design Flow window, ọtun-tẹ Ṣẹda SmartDesign ki o si tẹ Ṣiṣe lati ṣẹda a SmartDesign.
olusin 10 · Ṣẹda SmartDesign
2. Tẹ awọn orukọ ti awọn titun oniru bi video_dma ni awọn Ṣẹda New SmartDesign apoti ajọṣọ ki o si tẹ O dara. A ti ṣẹda SmartDesign, ati kanfasi kan ti han ni apa ọtun ti PAN Flow Design.
olusin 11 · Lorukọ SmartDesign
3. Ni awọn Catalog window, faagun Solutions-Video ati fa-ati-ju SF2 DDR Memory Arbiter ni SmartDesign kanfasi.
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
17
DDR AXI Arbiter
olusin 12 · DDR Memory Arbiter i Libero SoC Catalog
DDR Memory Arbiter mojuto ti han, bi o han ni awọn wọnyi olusin. Tẹ mojuto lẹẹmeji lati tunto arbiter ti o ba nilo.
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
18
DDR AXI Arbiter
olusin 13 · DDR Memory Arbiter mojuto ni SmartDesign kanfasi
4. Yan gbogbo awọn ebute oko oju omi ti mojuto ati tẹ-ọtun lẹhinna tẹ Igbega si Ipele oke, bi o ṣe han ninu
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
19
DDR AXI Arbiter
4. Yan gbogbo awọn ebute oko oju omi ti mojuto ati tẹ-ọtun lẹhinna tẹ Igbega si Ipele Ipele, bi o ṣe han ni nọmba atẹle. Nọmba 14 · Igbega si Aṣayan Ipele oke
Rii daju lati ṣe igbega gbogbo awọn ebute oko oju omi si ipele oke ṣaaju titẹ aami paati ipilẹṣẹ ninu ọpa irinṣẹ.
5. Tẹ awọn ina paati aami ninu awọn SmartDesign bọtini iboju, bi o han ni awọn wọnyi nọmba rẹ.
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
20
DDR AXI Arbiter
5. Tẹ awọn ina paati aami ninu awọn SmartDesign bọtini iboju, bi o han ni awọn wọnyi nọmba rẹ. Awọn paati SmartDesign ti wa ni ipilẹṣẹ. olusin 15 · Ṣẹda paati
6. Lilö kiri si View > Windows > Files. Awọn Files apoti ajọṣọ ti han. 7. Ọtun-tẹ simulation folda ki o si tẹ Gbe wọle Files, bi o ṣe han ninu nọmba atẹle.
olusin 16 · Gbe wọle File
8. Lati gbe iwuri aworan wọle file, lilö kiri ati gbe wọle ọkan ninu awọn atẹle files ki o si tẹ Ṣii.
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
21
DDR AXI Arbiter
8. Lati gbe iwuri aworan wọle file, lilö kiri ati gbe wọle ọkan ninu awọn atẹle files ki o si tẹ Ṣii. a. A sample RGB_in.txt file A pese pẹlu testbench ni ọna atẹle:
..Project_namecomponentMicrosemiSolutionCore ddr_memory_arbiter 2.0.0Stimulus
Lati gbe awọn sample ṣe idanwo aworan igbewọle ibujoko, lọ kiri si awọn sample testbench input image file, ki o si tẹ Ṣii, bi o ṣe han ninu nọmba atẹle. olusin 17 · Input Image File Aṣayan
b. Lati gbe aworan ti o yatọ wọle, lọ kiri si folda ti o ni aworan ti o fẹ ninu file, ki o si tẹ Ṣii. Iyanu aworan ti a ṣe wọle file ti wa ni akojọ labẹ ilana iṣeṣiro, bi o ṣe han ninu nọmba atẹle. olusin 18 · Input Image File ni Simulation Directory
9. Gbe ddr BFM wọle files. Meji files eyi ti o wa ni deede
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
ati
22
DDR AXI Arbiter
9. Gbe ddr BFM wọle files. Meji files eyiti o jẹ deede ti DDR BFM - ddr3.v ati ddr3_parameters.v ti pese pẹlu testbench ni ọna atẹle: ..Project_namecomponentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0Stimulus. Tẹ-ọtun folda iyansi ko si yan Gbe wọle Files aṣayan, ati ki o si yan awọn aforementioned BFM files. DDR BFM ti a ko wọle files ti wa ni akojọ labẹ ayun, bi o ṣe han ninu nọmba atẹle. olusin 19 · wole File
10. Lilö kiri si File > Gbe wọle > Awọn miiran. Gbe wọle Files apoti ajọṣọ ti han. olusin 20 · Gbe wọle Testbench File
11. Gbe awọn testbench ati MSS paati files (top_tb.cxf, mss_top_sb_MSS.cxf, mss_top.cxf, ati mss
..Project_namecomponentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0Stimulus
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
23
11.
DDR AXI Arbiter
Nọmba 21 · Igbewọle Testbench ati paati MSS Files
olusin 22 · top_tb Ṣẹda
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
24
DDR AXI Arbiter
3.5.1
Simulating MSS SmartDesign
Awọn itọnisọna wọnyi ṣe apejuwe bi o ṣe le ṣe afarawe MSS SmartDesign:
1. Tẹ awọn Design logalomomoise taabu ki o si yan paati lati awọn show jabọ-silẹ akojọ. MSS SmartDesign ti a ṣe wọle ti han.
2. Tẹ-ọtun mss_top labẹ Iṣẹ ki o si tẹ Ṣii paati, bi o ṣe han ni nọmba atẹle. paati mss_top_sb_0 ti han.
Olusin 23 · Ṣii paati
3. Tẹ-ọtun mss_top_sb_0 paati ki o tẹ Tunto, bi o ṣe han ninu nọmba atẹle.
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
25
DDR AXI Arbiter
3. Tẹ-ọtun mss_top_sb_0 paati ki o tẹ Tunto, bi o ṣe han ninu nọmba atẹle. olusin 24 · Tunto paati
Ferese Iṣeto MSS ti han, bi o ṣe han ninu nọmba atẹle. olusin 25 · MSS iṣeto ni Window
4. Tẹ Itele nipasẹ gbogbo awọn taabu iṣeto ni, bi o ṣe han ninu aworan atẹle.
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
26
DDR AXI Arbiter
4. Tẹ Itele nipasẹ gbogbo awọn taabu iṣeto ni, bi o ṣe han ninu aworan atẹle. olusin 26 · Awọn taabu iṣeto ni
A tunto MSS naa lẹhin ti a ti tunto taabu Idilọwọ. Nọmba ti o tẹle n ṣe afihan ilọsiwaju ti Iṣeto MSS. Nọmba 27 · Ferese Iṣeto MSS Lẹhin Iṣeto
5. Tẹ Itele lẹhin ti iṣeto ni ti pari. Ferese Map Iranti yoo han, bi o ṣe han ninu nọmba atẹle.
olusin 28 · Memory Map
6. Tẹ Pari.
7. Tẹ ina paati lati SmartDesign bọtini iboju lati se ina awọn MSS, bi o han ni awọn
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
27
DDR AXI Arbiter
7. Tẹ ina paati lati SmartDesign bọtini iboju lati se ina awọn MSS, bi o han ni awọn wọnyi nọmba rẹ. olusin 29 · Ṣe ina paati
8. Ni awọn Design logalomomoise window, ọtun-tẹ mss_top labẹ Work ki o si tẹ Ṣeto Bi Gbongbo, bi o han ni awọn nọmba wọnyi. Nọmba 30 · Ṣeto MSS bi Gbongbo
9. Ni awọn Design Flow window, faagun Daju Pre-synthesized Design labẹ Ṣẹda Design, ọtun-tẹ
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
28
DDR AXI Arbiter
9. Ni awọn Design Flow window, faagun Daju Pre-synthesized Design labẹ Ṣẹda Design, ọtun-tẹ Simulate ki o si tẹ Open Interactively. O simulates awọn MSS. olusin 31 · Simulate awọn Pre-synthesized Design
10. Tẹ Bẹẹkọ ti ifiranṣẹ itaniji ba han lati ṣe idapọ Testbench stimulus pẹlu MSS. 11. Pa Modelsim window lẹhin kikopa jẹ pari.
olusin 32 · Simulation Window
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
29
DDR AXI Arbiter
3.5.2
Simulating Testbench
Awọn itọnisọna wọnyi ṣe apejuwe bi o ṣe le ṣe simulate testbench:
1. Yan awọn top_tb SmartDesign Testbench ki o si tẹ ina paati lati SmartDesign bọtini iboju lati se ina testbench, bi o han ni awọn wọnyi nọmba rẹ.
Nọmba 33 · Ṣiṣẹda paati kan
2. Ninu ferese Stimulus Hierarchy, tẹ-ọtun top_tb (top_tb.v) testbench file ki o si tẹ Ṣeto bi ayun lọwọ. Awọn ayun ti wa ni mu ṣiṣẹ fun top_tb testbench file.
3. Ninu ferese Stimulus Hierarchy, tẹ-ọtun top_tb (
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
) testbench file ki o si tẹ Ṣii
30
DDR AXI Arbiter
3. Ninu ferese Stimulus Hierarchy, tẹ-ọtun top_tb (top_tb.v) testbench file ki o si tẹ Ṣii Interactively lati Ṣedasilẹ Pre-Synth Design. Eleyi simulates awọn mojuto fun ọkan fireemu. olusin 34 · Simulating Pre-Synthesis Design
4. Ti o ba ti kikopa ti wa ni Idilọwọ nitori ti awọn asiko isise iye to ni DO file, lo run -all pipaṣẹ lati pari kikopa. Lẹhin ti kikopa ti pari, lilö kiri si View > Files > kikopa si view aworan o wu igbeyewo ibujoko file ninu folda kikopa.
Ijade ti kikopa ọrọ deede ti ọkan fireemu ti awọn aworan, ti wa ni fipamọ ni awọn Read_out_rd_ch (x) .txt ọrọ. file da lori ikanni kika ti a lo. Eyi le ṣe iyipada si aworan kan ati ki o ṣe afiwe pẹlu aworan atilẹba.
3.6
Lilo awọn orisun
DDR Arbiter Àkọsílẹ ti wa ni imuse lori M2S150T SmartFusion®2 System-on-Chip (SoC) FPGA ninu
FC1152 package) ati PolarFire FPGA (MPF300TS_ES – 1FCG1152E package).
Table 4 · Awọn oluşewadi iṣamulo fun DDR AXI Arbiter
Awọn oluşewadi DFFs 4-input LUTs MACC RAM1Kx18
Lilo 2992 4493 0 20
(Fun:
g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION = 1280
g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE = 1
g_WR_CHANNEL(X)_BUFFER_LINE_STORAGE = 1
g_AXI_DWIDTH = 64
g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH = 24
Ramu64x18
g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH = 32) 0
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
31
DDR AXI Arbiter
Ile-iṣẹ ile-iṣẹ Microsemi Corporate One Enterprise, Aliso Viejo, CA 92656 USA Laarin AMẸRIKA: +1 800-713-4113 Ita awọn USA: +1 949-380-6100 Faksi: +1 949-215-4996 Imeeli: sales.support@microsemi.com www.microsemi.com
© 2018 Microsemi Corporation. Gbogbo awọn ẹtọ wa ni ipamọ. Microsemi ati aami Microsemi jẹ aami-iṣowo ti Microsemi Corporation. Gbogbo awọn aami-išowo miiran ati awọn ami iṣẹ jẹ ohun-ini awọn oniwun wọn.
Microsemi ko ṣe atilẹyin ọja, aṣoju, tabi iṣeduro nipa alaye ti o wa ninu rẹ tabi ibamu ti awọn ọja ati iṣẹ rẹ fun eyikeyi idi kan, tabi Microsemi ko gba eyikeyi gbese ohunkohun ti o waye lati inu ohun elo tabi lilo eyikeyi ọja tabi Circuit. Awọn ọja ti o ta ni isalẹ ati eyikeyi awọn ọja miiran ti o ta nipasẹ Microsemi ti wa labẹ idanwo to lopin ati pe ko yẹ ki o lo ni apapo pẹlu awọn ohun elo pataki-pataki tabi awọn ohun elo. Eyikeyi awọn pato iṣẹ ṣiṣe ni a gbagbọ pe o gbẹkẹle ṣugbọn ko rii daju, ati Olura gbọdọ ṣe ati pari gbogbo iṣẹ ati idanwo miiran ti awọn ọja, nikan ati papọ pẹlu, tabi fi sori ẹrọ ni, eyikeyi awọn ọja-ipari. Olura ko le gbarale eyikeyi data ati awọn pato iṣẹ tabi awọn aye ti a pese nipasẹ Microsemi. O jẹ ojuṣe Olura lati pinnu ni ominira ti ibamu ti awọn ọja eyikeyi ati lati ṣe idanwo ati rii daju kanna. Alaye ti o pese nipasẹ Microsemi nibi ni a pese “bi o ti jẹ, nibo ni” ati pẹlu gbogbo awọn aṣiṣe, ati pe gbogbo eewu ti o ni nkan ṣe pẹlu iru alaye jẹ patapata pẹlu Olura. Microsemi ko funni, ni gbangba tabi ni aiṣedeede, si eyikeyi ẹgbẹ eyikeyi awọn ẹtọ itọsi, awọn iwe-aṣẹ, tabi eyikeyi awọn ẹtọ IP eyikeyi, boya pẹlu iyi si iru alaye funrararẹ tabi ohunkohun ti a ṣalaye nipasẹ iru alaye. Alaye ti a pese ninu iwe yii jẹ ohun-ini si Microsemi, ati pe Microsemi ni ẹtọ lati ṣe eyikeyi awọn ayipada si alaye ninu iwe yii tabi si eyikeyi awọn ọja ati iṣẹ nigbakugba laisi akiyesi.
Microsemi Corporation (Nasdaq: MSCC) nfunni ni akojọpọ okeerẹ ti semikondokito ati awọn solusan eto fun afẹfẹ & aabo, awọn ibaraẹnisọrọ, ile-iṣẹ data ati awọn ọja ile-iṣẹ. Awọn ọja pẹlu iṣẹ-giga ati ipanilara-lile afọwọṣe idapọ-ifihan agbara iṣọpọ awọn iyika, FPGAs, SoCs ati ASICs; awọn ọja iṣakoso agbara; akoko ati awọn ẹrọ amuṣiṣẹpọ ati awọn ojutu akoko deede, ṣeto ipilẹ agbaye fun akoko; awọn ẹrọ ṣiṣe ohun; Awọn solusan RF; ọtọ irinše; ibi ipamọ iṣowo ati awọn solusan ibaraẹnisọrọ; aabo imo ero ati ti iwọn egboogi-tamper awọn ọja; Awọn solusan Ethernet; Agbara-lori-Ethernet ICs ati awọn agbedemeji; bi daradara bi aṣa oniru agbara ati awọn iṣẹ. Microsemi wa ni ile-iṣẹ ni Aliso Viejo, California, ati pe o ni awọn oṣiṣẹ 4,800 ni agbaye. Kọ ẹkọ diẹ sii ni www.microsemi.com.
50200644
UG0644 Itọsọna olumulo Àtúnyẹwò 5.0
32
Awọn iwe aṣẹ / Awọn orisun
 |
Microchip UG0644 DDR AXI Arbiter [pdf] Itọsọna olumulo UG0644 DDR AXI Arbiter, UG0644, DDR AXI Arbiter, AXI Arbiter |
