STMmicroelectronics STM32H5 தொடர் மைக்ரோகண்ட்ரோலர்கள்

அறிமுகம்

இந்த பயன்பாட்டுக் குறிப்பு STMicroelectronics ஆல் உருவாக்கப்பட்ட முதல் தற்காலிக சேமிப்புகளான அறிவுறுத்தல் கேச் (ICACHE) மற்றும் தரவு கேச் (DCACHE) ஆகியவற்றை விவரிக்கிறது. Arm® Cortex®-M33 செயலியின் AHB பேருந்தில் அறிமுகப்படுத்தப்பட்ட ICACHE மற்றும் DCACHE ஆகியவை கீழே உள்ள அட்டவணையில் பட்டியலிடப்பட்டுள்ள STM32 மைக்ரோகண்ட்ரோலரில் (MCUs) உட்பொதிக்கப்பட்டுள்ளன. இந்த தற்காலிகச் சேமிப்புகள் பயனர்கள் தங்கள் பயன்பாட்டின் செயல்திறனை மேம்படுத்தவும், உள் மற்றும் வெளிப்புற நினைவகங்களிலிருந்து அறிவுறுத்தல் மற்றும் தரவைப் பெறும்போது நுகர்வு குறைக்கவும் அல்லது வெளிப்புற நினைவகங்களிலிருந்து தரவுப் போக்குவரத்திற்காகவும் அனுமதிக்கின்றன. இந்த ஆவணம் வழக்கமான முன்னாள் வழங்குகிறதுamples ICACHE மற்றும் DCACHE அம்சங்களை முன்னிலைப்படுத்தி அவற்றின் உள்ளமைவை எளிதாக்குகிறது.

அட்டவணை 1. பொருந்தக்கூடிய பொருட்கள்

வகை	தயாரிப்பு தொடர்
மைக்ரோகண்ட்ரோலர்கள்	STM32H5 தொடர், STM32L5 தொடர், STM32U5 தொடர்

பொதுவான தகவல்

குறிப்பு:

Arm® Cortex® மைய அடிப்படையிலான சாதனங்களான STM32 தொடர் மைக்ரோகண்ட்ரோலர்களுக்கு இந்தப் பயன்பாட்டுக் குறிப்பு பொருந்தும். ஆர்ம் என்பது அமெரிக்கா மற்றும்/அல்லது பிற இடங்களில் ஆர்ம் லிமிடெட்டின் (அல்லது அதன் துணை நிறுவனங்கள்) பதிவு செய்யப்பட்ட வர்த்தக முத்திரையாகும்.

ICACHE மற்றும் DCACHE முடிந்ததுview

இந்த பகுதி ஒரு ஓவரை வழங்குகிறதுview STM32 Arm® Cortex® மைய அடிப்படையிலான மைக்ரோகண்ட்ரோலர்களில் உட்பொதிக்கப்பட்ட ICACHE மற்றும் DCACHE இடைமுகங்கள். இந்த பிரிவு ICACHE மற்றும் DCACHE வரைபடம் மற்றும் கணினி கட்டமைப்பில் ஒருங்கிணைப்பு ஆகியவற்றை விவரிக்கிறது.
STM32L5 தொடர் ஸ்மார்ட் கட்டிடக்கலை
இந்த கட்டிடக்கலை ஒரு பஸ் மேட்ரிக்ஸை அடிப்படையாகக் கொண்டது, இது பல முதுகலைகளை (கார்டெக்ஸ்-எம்33, ஐசிஏசிஇ, டிஎம்ஏ1/2, மற்றும் எஸ்டிஎம்எம்சி1) பல அடிமைகளை (ஃபிளாஷ் மெமரி, SRAM1/2, OCTOSPI1 அல்லது FSMC போன்றவை) அணுக அனுமதிக்கிறது. கீழே உள்ள படம் STM32L5 தொடர் ஸ்மார்ட் கட்டமைப்பை விவரிக்கிறது.

படம் 1. STM32L5 தொடர் ஸ்மார்ட் கட்டிடக்கலை

கார்டெக்ஸ்-எம்33 செயல்திறன் அதன் C-AHB பேருந்தில் அறிமுகப்படுத்தப்பட்ட 8-Kbyte ICACHE இடைமுகத்தைப் பயன்படுத்துவதன் மூலம் மேம்படுத்தப்படுகிறது, அதிவேகப் பேருந்து மூலம் உள் நினைவகங்களிலிருந்து (ஃபிளாஷ் நினைவகம், SRAM1 அல்லது SRAM2) குறியீடு அல்லது தரவைப் பெறும்போது, ​​மேலும் மெதுவான பேருந்து மூலம் வெளிப்புற நினைவுகள் (OCTOSPI1 அல்லது FSMC).
STM32U5 தொடர் ஸ்மார்ட் கட்டிடக்கலை
இந்த கட்டமைப்பானது, பல முதுநிலைகளை (கார்டெக்ஸ்-M33, ICACHE, DCACHE, GPDMA, DMA2D மற்றும் SDMMCகள், OTG_HS, LTDC, GPU2D, GFXMMU) பல அடிமைகளை (ஃபிளாஷ் நினைவகம், HKPSRAMs, BSPIRAMs, BSPIRAM) அணுக அனுமதிக்கும் பஸ் மேட்ரிக்ஸை அடிப்படையாகக் கொண்டது. OCTOSPI, அல்லது FSMC).கீழே உள்ள படம் STM32U5 தொடர் ஸ்மார்ட் கட்டமைப்பை விவரிக்கிறது.

படம் 2. STM32U5 தொடர் ஸ்மார்ட் கட்டிடக்கலை

Cortex-M33 மற்றும் GPU2D இடைமுகங்கள் இரண்டும் CACHE ஐப் பயன்படுத்துவதன் மூலம் பயனடைகின்றன.

• ICACHE ஆனது ஃபாஸ்ட் பஸ் (ஃபிளாஷ் மெமரி, SRAMகள்) மற்றும் வெளிப்புற நினைவுகளிலிருந்து மெதுவான பஸ் (OCTOSPI33/1 மற்றும் HSPI2, அல்லது FSMC) மூலம் உள் நினைவகங்களிலிருந்து குறியீடு அல்லது தரவைப் பெறும்போது கோர்டெக்ஸ்-எம்1 இன் செயல்திறனை மேம்படுத்துகிறது. s‑bus (GFXMMU, OCTOSPI1/1 மற்றும் HSPI2, அல்லது FSMC) மூலம் உள் அல்லது வெளிப்புற நினைவுகளிலிருந்து தரவைப் பெறும்போது DCACHE1 செயல்திறனை மேம்படுத்துகிறது.
•  M2 போர்ட் பஸ் மூலம் உள் மற்றும் வெளிப்புற நினைவுகளிலிருந்து (GFXMMU, ஃபிளாஷ் நினைவகம், SRAMகள், OCTOSPI2/1 மற்றும் HSPI2, அல்லது FSMC) தரவைப் பெறும்போது DCACHE1 GPU0D இன் செயல்திறனை மேம்படுத்துகிறது.

STM32H5 தொடர் ஸ்மார்ட் கட்டிடக்கலை
STM32H523/H533, STM32H563/H573 மற்றும் STM32H562 ஸ்மார்ட் கட்டிடக்கலை இந்த கட்டமைப்பு பல மாஸ்டர்களை (Cortex-M33, ICACHE, DCACHE, GPDMAகள், Ethernet மற்றும் SDMMCs நினைவகம், பல ஃபிளாஷ் AMMCகள், பல ஃபிளாஷ் நினைவகம், SRMPS நினைவகம் போன்றவற்றை அணுக) அனுமதிக்கும் பஸ் மேட்ரிக்ஸை அடிப்படையாகக் கொண்டது. , OCTOSPI மற்றும் FMC). கீழே உள்ள படம் STM32H5 தொடர் ஸ்மார்ட் கட்டமைப்பை விவரிக்கிறது.

படம் 3. STM32H563/H573 மற்றும் STM32H562 தொடர் ஸ்மார்ட் கட்டிடக்கலை

CACHE ஐப் பயன்படுத்துவதன் மூலம் Cortex-M33 பயன்பெறுகிறது.

• ICACHE ஆனது கார்டெக்ஸ்-எம்33 இன் செயல்திறனை மேம்படுத்துகிறது, குறியீடு அல்லது தரவை உள்ளக நினைவகங்களிலிருந்து வேகமான பேருந்து (ஃபிளாஷ் மெமரி, SRAMகள்) மூலமாகவும், வெளிப்புற நினைவகங்களிலிருந்து ஸ்லோ பஸ் மூலமாகவும் (OCTOSPI மற்றும் FMC) பெறுகிறது.
• மெதுவான பஸ் (OCTOSPI மற்றும் FMC) மூலம் வெளிப்புற நினைவுகளிலிருந்து தரவைப் பெறும்போது DCACHE செயல்திறனை மேம்படுத்துகிறது.

STM32H503 ஸ்மார்ட் கட்டிடக்கலை
இந்த கட்டிடக்கலை ஒரு பஸ் மேட்ரிக்ஸை அடிப்படையாகக் கொண்டது, இது பல முதுகலைகளை (கார்டெக்ஸ்-எம்33, ICACHE மற்றும் GPDMAகள்) பல அடிமைகளை (ஃபிளாஷ் நினைவகம், SRAMகள் மற்றும் BKPSRAM போன்றவை) அணுக அனுமதிக்கிறது. கீழே உள்ள படம் STM32H5 தொடர் ஸ்மார்ட் கட்டமைப்பை விவரிக்கிறது.

படம் 4. STM32H503 தொடர் ஸ்மார்ட் கட்டிடக்கலை

CACHE ஐப் பயன்படுத்துவதன் மூலம் Cortex-M33 பயன்பெறுகிறது.

• ICACHE ஆனது ஃபாஸ்ட் பஸ் (ஃபிளாஷ் மெமரி, SRAMகள்) மூலம் உள் நினைவகங்களிலிருந்து குறியீடு அல்லது தரவைப் பெறும்போது Cortex-M33 இன் செயல்திறனை மேம்படுத்துகிறது.

ICACHE தொகுதி வரைபடம்
ICACHE தொகுதி வரைபடம் கீழே உள்ள படத்தில் கொடுக்கப்பட்டுள்ளது.

படம் 5. ICACHE தொகுதி வரைபடம்

ICACHE நினைவகத்தில் பின்வருவன அடங்கும்:

• தி TAG நினைவகம்:
  • முகவரி tags கேச் தரவு நினைவகத்தில் எந்த தரவு உள்ளது என்பதைக் குறிக்கிறது
  • செல்லுபடியாகும் பிட்கள்
•  தரவு நினைவகம், இது தேக்ககப்படுத்தப்பட்ட தரவைக் கொண்டுள்ளது

DCACHE தொகுதி வரைபடம்
DCACHE தொகுதி வரைபடம் கீழே உள்ள படத்தில் கொடுக்கப்பட்டுள்ளது.

படம் 6. DCACHE தொகுதி வரைபடம்

DCACHE நினைவகத்தில் பின்வருவன அடங்கும்:

• தி TAG நினைவகம்:
  • முகவரி tags கேச் தரவு நினைவகத்தில் எந்த தரவு உள்ளது என்பதைக் குறிக்கிறது
  • செல்லுபடியாகும் பிட்கள்
  • சலுகை பிட்கள்
  • அழுக்கு துண்டுகள்
• தரவு நினைவகம், இது தேக்ககப்படுத்தப்பட்ட தரவைக் கொண்டுள்ளது

ICACHE மற்றும் DCACHE அம்சங்கள்

இரட்டை மாஸ்டர்கள்
ICACHE ஆனது AHB பஸ் மேட்ரிக்ஸை அணுகுகிறது:

• ஒரு AHB மாஸ்டர் போர்ட்: மாஸ்டர்1 (வேகமான பேருந்து)
• இரண்டு AHB மாஸ்டர் போர்ட்கள்: மாஸ்டர்1 (வேகமான பஸ்) மற்றும் மாஸ்டர்2 (மெதுவான பஸ்)

கேச் மிஸ்களில் உள்ள CPU ஸ்டால்களைக் குறைப்பதற்காக, வெவ்வேறு நினைவகப் பகுதிகளை (உள் ஃபிளாஷ் நினைவகம், உள் SRAM மற்றும் வெளிப்புற நினைவுகள் போன்றவை) அணுகும்போது, ​​போக்குவரத்தை துண்டிக்க இந்த அம்சம் அனுமதிக்கிறது. பின்வரும் அட்டவணை நினைவகப் பகுதிகளையும் அவற்றின் முகவரிகளையும் சுருக்கமாகக் கூறுகிறது.

அட்டவணை 2. நினைவக பகுதிகள் மற்றும் அவற்றின் முகவரிகள்

புறத்தோற்றம்				தற்காலிக சேமிப்பு நினைவக அணுகல்			தற்காலிக சேமிப்பு நினைவக அணுகல் இல்லை
வகை	பெயர்	தயாரிப்பு பெயர் மற்றும் பிராந்திய அளவு		பஸ் பெயர்	பாதுகாப்பற்ற பகுதி தொடக்க முகவரி	பாதுகாப்பான, பாதுகாப்பற்ற அழைக்கக்கூடிய பிராந்திய தொடக்க முகவரி	பஸ் பெயர்	பாதுகாப்பற்ற பகுதி தொடக்க முகவரி	பாதுகாப்பான, பாதுகாப்பற்ற அழைக்கக்கூடிய பிராந்திய தொடக்க முகவரி
உள்	ஃப்ளாஷ்	STM32H503	128 KB	ICACHE வேகமான பேருந்து	0x0800 0000	N/A	N/A	N/A	N/A
		STM32L5 தொடர்/ STM32U535/ 545/ STM32H523/ 533	512 KB			0x0C00 0000
		STM32U575/ 585 STM32H563/ 573/562	2 எம்பி
		STM32U59x/ 5Ax/5Fx/5Gx	4 எம்பி
	SRAM1	STM32H503	16 KB		0x0A00 0000	N/A	எஸ்-பஸ்	0x2000 0000	0x3000 0000
		STM32L5 series/ STM32U535/ 545/575/585	192 KB			0x0E00 0000
		STM32H523/ 533	128 KB
		STM32H563/ 573/562	256 KB
		STM32U59x/ 5Ax/5Fx/5Gx	768 KB
	SRAM2	STM32H503 தொடர்	16 KB		0x0A00 4000	N/A		0x2000 4000	N/A
		STM32L5 series/ STM32U535/ 545/575/585	64 KB		0x0A03 0000	0x0E03 0000		0x2003 0000	0x3003 0000
		STM32H523/ 533	64 KB		0x0A04 0000	0x0E04 0000		0x2004 0000	0x3004 0000

புறத்தோற்றம்				தற்காலிக சேமிப்பு நினைவக அணுகல்			தற்காலிக சேமிப்பு நினைவக அணுகல் இல்லை
உள்	SRAM2	STM32H563/ 573/562	80 KB	ICACHE வேகமான பேருந்து	0x0A04 0000	0x0E04 0000	எஸ்-பஸ்	0x2004 0000	0x3004 0000
		STM32U59x/ 5Ax/5Fx/5Gx	64 KB		0x0A0C 0000	0x0E0C 0000		0x200C 0000	0x300C 0000
	SRAM3	STM32U575/ 585	512 KB		0x0A04 0000	0x0E04 0000		0x2004 0000	0x3004 0000
		STM32H523/ 533	64 KB		0x0A05 0000	0x0E05 0000		0x2005 0000	0x3005 0000
		STM32H563/ 573/562	320 KB
		STM32U59x/ 5Ax/5Fx/5Gx	832 KB		0x0A0D 0000	0x0E0D 0000		0x200D 0000	0x300D 0000
	SRAM5	STM32U59x/ 5Ax/5Fx/5Gx	832 KB		0x0A1A 0000	0x0E1A 0000		0x201A 0000	0x301A 0000
	SRAM6	STM32U5Fx/ 5Gx	512 KB		0x0A27 0000	0x0E27 0000		0x2027 0000	N/A
வெளி	HSPI1	STM32U59x/ 5Ax/5Fx/5Gx	256 எம்பி	ICACHE மெதுவான பேருந்து (1)	மாற்று முகவரி [0x0000 0000 0x07FF FFFF வரை] அல்லது [0x1000 0000:0x1FFF FFFF] ரீமேப்பிங் அம்சத்தின் மூலம் வரையறுக்கப்படுகிறது	N/A		0xA000 0000
	FMC SDRAM	STM32H563/ 573/562						0xC000 0000
	OCTOSPI1 வங்கி பாதுகாப்பற்றது	STM32L5/U5 தொடர் STM32H563/ 573/562						0x9000 0000
	FMC வங்கி 3 பாதுகாப்பற்ற	STM32L5/U5 தொடர் STM32H563/ 573/562						0x8000 0000
	OCTOSPI2 வங்கி பாதுகாப்பற்றது	STM32U575/ 585/59x/5Ax/ 5Fx/5Gx						0x7000 0000
	FMC வங்கி 1 பாதுகாப்பற்ற	STM32L5/U5 தொடர் STM32H563/ 573/562						0x6000 0000

1. அத்தகைய பகுதிகளை மறுவடிவமைக்கும் போது தேர்ந்தெடுக்கப்பட வேண்டும்.

1-வழி மற்றும் 2-வழி ICACHE
இயல்பாக, ICACHE ஆனது அசோசியேட்டிவ் ஆப்பரேட்டிங் பயன்முறையில் கட்டமைக்கப்பட்டுள்ளது (இரண்டு வழிகள் இயக்கப்பட்டது), ஆனால் மிகக் குறைந்த மின் நுகர்வு தேவைப்படும் பயன்பாடுகளுக்கு ICACHE ஐ நேரடி-மேப்பிங் பயன்முறையில் (ஒரு வழி இயக்கப்பட்டது) உள்ளமைக்க முடியும். ICACHE_CR இல் உள்ள WAYSEL பிட் மூலம் ICACHE கட்டமைப்பு பின்வருமாறு செய்யப்படுகிறது:

• WAYSEL = 0: நேரடி வரைபட இயக்க முறை (1-வழி)
• WAYSEL = 1 (இயல்புநிலை): துணை இயக்க முறை (2-வழி)

அட்டவணை 3. 1-வழி மற்றும் 2-வழி ICACHE

அளவுரு	1-வழி ICACHE	2-வழி ICACHE
கேச் அளவு (Kbytes)	8(1)/32(2)
பல வழிகளில் தேக்ககப்படுத்தவும்	1	2
கேச் வரி அளவு	128 பிட்கள் (16 பைட்டுகள்)
கேச் கோடுகளின் எண்ணிக்கை	512(1)/2048(2)	ஒரு வழிக்கு 256(1)/1024(2)

1. STM32L5 தொடர் /STM32H5 தொடர் /STM32U535/545/575/585
2. For STM32U59x/5Ax/5Fx/5Gx

வெடிப்பு வகை
சில Octo-SPI நினைவுகள் WRAP பர்ஸ்ட்டை ஆதரிக்கின்றன, இது முக்கியமான வார்த்தை-முதல் அம்ச செயல்திறனின் நன்மையை வழங்குகிறது. மறுவடிவமைக்கப்பட்ட பகுதிகளுக்கான AHB நினைவக பரிவர்த்தனையின் ICACHE பர்ஸ்ட் வகை கட்டமைக்கக்கூடியது. இது ICACHE_CRRx பதிவேட்டில் HBURST பிட் மூலம் தேர்ந்தெடுக்கப்பட்ட, அதிகரிக்கும் பர்ஸ்ட் அல்லது WRAP பர்ஸ்ட் செயல்படுத்துகிறது. WRAP மற்றும் அதிகரிக்கும் வெடிப்புகளுக்கு இடையிலான வேறுபாடுகள் கீழே கொடுக்கப்பட்டுள்ளன (படத்தையும் பார்க்கவும்):

• மடக்கு வெடிப்பு:
  • கேச் லைன் அளவு = 128 பிட்கள்
  • தொடக்க முகவரி = CPU ஆல் கோரப்பட்ட முதல் தரவின் சொல் முகவரி
•  அதிகரிக்கும் வெடிப்பு:
  • கேச் லைன் அளவு = 128 பிட்கள்
  • வெடிப்பு தொடக்க முகவரி = கோரப்பட்ட வார்த்தையைக் கொண்ட கேச் வரியின் எல்லையில் சீரமைக்கப்பட்ட முகவரி

படம் 7. அதிகரிக்கும் மற்றும் WRAP பர்ஸ்ட்

தேக்கக்கூடிய பகுதிகள் மற்றும் ரீமேப்பிங் அம்சம்
ICACHE ஆனது C-AHB பஸ் மூலம் கார்டெக்ஸ்-M33 உடன் இணைக்கப்பட்டுள்ளது மற்றும் முகவரிகள் [0x0000 0000 முதல் 0x1FFF FFFF] வரையிலான குறியீட்டு பகுதியை தேக்ககப்படுத்துகிறது. வெளிப்புற நினைவுகள் [0x6000 0000 முதல் 0xAFFF FFFF] வரம்பில் உள்ள முகவரியில் மேப் செய்யப்படுவதால், ICACHE ஆனது ரீமேப் அம்சத்தை ஆதரிக்கிறது, இது எந்த வெளிப்புற நினைவகப் பகுதியையும் [0x0000 0000 முதல் 0x07FF FFFF] வரையிலான முகவரியில் ரீமேப் செய்ய அனுமதிக்கிறது அல்லது [0x1000 0000 முதல் 0x1FFF FFFF], மற்றும் C-AHB பேருந்து மூலம் அணுகலாம். இந்த அம்சத்துடன் நான்கு வெளிப்புற நினைவகப் பகுதிகள் வரை மாற்றியமைக்கப்படலாம். ஒரு பகுதி மறுவடிவமைக்கப்பட்டவுடன், ICACHE முடக்கப்பட்டிருந்தாலும் அல்லது பரிவர்த்தனை தற்காலிகமாக சேமிக்கப்படாவிட்டாலும் ரீமேப் செயல்பாடு ஏற்படும். நினைவகப் பாதுகாப்பு அலகு (MPU) இல் உள்ள பயனரால் தேக்கக்கூடிய நினைவகப் பகுதிகள் வரையறுக்கப்பட்டு நிரல்படுத்தப்படலாம். கீழே உள்ள அட்டவணை STM32L5 மற்றும் STM32U5 தொடர் நினைவுகளின் உள்ளமைவுகளை சுருக்கமாகக் கூறுகிறது.

அட்டவணை 4. STM32L5 மற்றும் STM32U5 தொடர் நினைவுகளின் கட்டமைப்பு

தயாரிப்பு நினைவகம்	தற்காலிக சேமிப்பு (MPU நிரலாக்கம்)	ICACHE இல் ரீமேப் செய்யப்பட்டது (ICACHE_CRRx நிரலாக்கம்)
ஃபிளாஷ் நினைவகம்	ஆம் அல்லது இல்லை	தேவையில்லை
SRAM	பரிந்துரைக்கப்படவில்லை
வெளிப்புற நினைவுகள் (HSPI/ OCTOSPI அல்லது FSMC)	ஆம் அல்லது இல்லை	C- AHB பேருந்தில் வெளிப்புறக் குறியீட்டைப் பெற பயனர் விரும்பினால் (மற்றது S-AHB பேருந்தில்)

ICACHE வெளிப்புற நினைவக ரீமேப்பிங்கின் நன்மை
முன்னாள்ampகுறியீட்டு செயல்பாட்டின் போது ICACHE மேம்படுத்தப்பட்ட செயல்திறனிலிருந்து எவ்வாறு பயனடைவது அல்லது வெளிப்புற 8-Mbyte வெளிப்புற Octo-SPI நினைவகத்தை (வெளிப்புற ஃபிளாஷ் நினைவகம் அல்லது ரேம் போன்றவை) அணுகும் போது படிக்கும் தரவுகளை கீழே உள்ள படத்தில் le காட்டுகிறது.

படம் 8. Octo-SPI நினைவக ரீமேப் முன்னாள்ample

இந்த வெளிப்புற நினைவகத்தை ரீமேப் செய்ய பின்வரும் படிகள் தேவை:

வெளிப்புற நினைவகத்திற்கான OCTOSPI கட்டமைப்பு

மெமரி மேப் செய்யப்பட்ட பயன்முறையில் வெளிப்புற நினைவகத்தை அணுக OCTOSPI இடைமுகத்தை உள்ளமைக்கவும் (வெளிப்புற நினைவகம் [0x9000 0000 முதல் 0x9FFF FFFF] பகுதியில் உள்ள உள் நினைவகமாக பார்க்கப்படுகிறது). வெளிப்புற நினைவக அளவு 8 Mbytes என்பதால், இது [0x9000 0000 to 0x907F FFFF] பகுதியில் காணப்படுகிறது. இந்த பகுதியில் உள்ள வெளிப்புற நினைவகம் S‑bus மூலம் அணுகப்படுகிறது மற்றும் தற்காலிகமாக சேமிக்க முடியாது. அடுத்த படி, இந்தப் பகுதியை மறுவடிவமைப்பதற்காக ICACHE உள்ளமைவைக் காட்டுகிறது.
குறிப்பு: நினைவக-மேப் செய்யப்பட்ட பயன்முறையில் OCTOSPI உள்ளமைவுக்கு, STM32 மைக்ரோகண்ட்ரோலர்களில் (AN5050) ஆப்ஸ் குறிப்பு Octo‑ SPI இடைமுகத்தைப் பார்க்கவும்.

ICACHE கட்டமைப்பு வெளிப்புற நினைவக-மேப் செய்யப்பட்ட பகுதியை மறுவடிவமைக்க
[8x0 9000 முதல் 0000x0F FFFF] பகுதியில் வைக்கப்பட்டுள்ள 907 Mbytes [0x1000 0000 to 0x107F FFFF] பகுதிக்கு மாற்றியமைக்கப்பட்டது. மெதுவாகப் பேருந்து (ICACHE master2 பேருந்து) மூலம் அவற்றை அணுகலாம்.

• ICACHE_CR பதிவு உள்ளமைவு
  • EN = 0 உடன் ICACHE ஐ முடக்கவும்.
  • முறையே WAYSEL = 1 அல்லது 2 உடன் 0-வழி அல்லது 1-வழி (பயன்பாட்டின் தேவைகளைப் பொறுத்து) தேர்ந்தெடுக்கவும்.
• ICACHE_CRRx பதிவு உள்ளமைவு (நான்கு பகுதிகள் வரை, x = 0 முதல் 3 வரை)
  • BASEADDR [0:1000] = 0000x28 உடன் 21x0 80 அடிப்படை முகவரியை (ரீமேப் முகவரி) தேர்ந்தெடுக்கவும்.
  • RSIZE[8:2] = 0x0 உடன் ரீமேப் செய்ய 3-Mbyte பகுதி அளவைத் தேர்ந்தெடுக்கவும்.
  • 0x9000 0000 மறுவடிவமைக்கப்பட்ட REMAPADDR[31:21] = 0x480 முகவரியைத் தேர்ந்தெடுக்கவும்.
  • MSTSEL = 2 உடன் வெளிப்புற நினைவுகளுக்கு ICACHE AHB master1 போர்ட்டைத் தேர்ந்தெடுக்கவும்.
  • HBURST = 0 உடன் WRAP பர்ஸ்ட் வகையைத் தேர்ந்தெடுக்கவும்.
  • REN = 1 உடன் பகுதி x க்கு ரீமேப்பிங்கை இயக்கவும்.

ரீமேப்பை இயக்கிய பிறகு IAR உடன் நினைவகப் பகுதிகள் எவ்வாறு காணப்படுகின்றன என்பதை பின்வரும் படம் காட்டுகிறது.

படம் 9. நினைவகப் பகுதிகள் ரீமேப்பிங் முன்னாள்ample

8-Mbyte வெளிப்புற நினைவகம் இப்போது மறுவடிவமைக்கப்பட்டுள்ளது மற்றும் [0x1000 0000 முதல் 0x107F FFFF] பகுதியில் அணுகலாம்.

ICACHE ஐ இயக்கவும்

• ICACHE_CR பதிவு கட்டமைப்பு EN = 1 உடன் ICACHE ஐ இயக்கவும்.

ஹிட் அண்ட் மிஸ் மானிட்டர்கள்
செயல்திறன் பகுப்பாய்விற்கு ICACHE இரண்டு மானிட்டர்களை வழங்குகிறது: ஒரு 32-பிட் ஹிட் மானிட்டர் மற்றும் 16-பிட் மிஸ் மானிட்டர்.

• ஹிட் மானிட்டர் ஸ்லேவ் கேச் போர்ட்டில் கேச் செய்யக்கூடிய AHB பரிவர்த்தனைகளை கணக்கிடுகிறது, இது ICACHE உள்ளடக்கத்தைத் தாக்கும் (ஏற்கனவே தற்காலிக சேமிப்பில் பெறப்பட்ட தரவு). ஹிட் மானிட்டர் கவுண்டர் ICACHE_HMONR பதிவேட்டில் கிடைக்கிறது.
• மிஸ் மானிட்டர் ஸ்லேவ் கேச் போர்ட்டில் உள்ள கேச் செய்யக்கூடிய AHB பரிவர்த்தனைகளை கணக்கிடுகிறது, இது ICACHE உள்ளடக்கத்தை இழக்கிறது (பெறப்பட்ட தரவு ஏற்கனவே தற்காலிக சேமிப்பில் கிடைக்கவில்லை). காணாமல் போன மானிட்டர் கவுண்டர் ICACHE_MMONR பதிவேட்டில் உள்ளது.

குறிப்பு:

இந்த இரண்டு மானிட்டர்களும் அவற்றின் அதிகபட்ச மதிப்புகளை அடையும் போது மூடப்பட்டுவிடாது. இந்த மானிட்டர்கள் ICACHE_CR பதிவேட்டில் பின்வரும் பிட்களில் இருந்து நிர்வகிக்கப்படுகின்றன:

• ஹிட் (முறையே மிஸ்) மானிட்டரை இயக்க/நிறுத்த HITMEN பிட் (முறையே MISSMEN பிட்)
• ஹிட் (முறையே மிஸ்) மானிட்டரை மீட்டமைக்க HITMRST பிட் (முறையே MISSMRST பிட்) இயல்பாக, மின் நுகர்வு குறைக்கும் பொருட்டு தீஸ் மானிட்டர்கள் முடக்கப்படும்.

ICACHE பராமரிப்பு
ICACHE_CR பதிவேட்டில் CACHEINV பிட்டை அமைப்பதன் மூலம் மென்பொருள் ICACHE ஐ செல்லாததாக்குகிறது. இந்த செயல் முழு தற்காலிக சேமிப்பையும் செல்லாததாக்கி, அதை காலியாக்கும். இதற்கிடையில், சில ரீமேப் செய்யப்பட்ட பகுதிகள் இயக்கப்பட்டிருந்தால், ICACHE முடக்கப்பட்டிருந்தாலும், ரீமேப் அம்சம் இன்னும் செயலில் இருக்கும். ICACHE ஆனது வாசிப்பு பரிவர்த்தனைகளை மட்டுமே நிர்வகிக்கிறது மற்றும் எழுதும் பரிவர்த்தனைகளை நிர்வகிக்காது என்பதால், அது எழுதும் விஷயத்தில் ஒத்திசைவை உறுதிப்படுத்தாது. இதன் விளைவாக, மென்பொருள் ஒரு பிராந்தியத்தை நிரலாக்கத்திற்குப் பிறகு ICACHE ஐ செல்லாததாக்க வேண்டும்.

ICACHE பாதுகாப்பு
ICACHE என்பது GTZC TZSC பாதுகாப்பான உள்ளமைவுப் பதிவேட்டின் மூலம் பாதுகாப்பானதாக உள்ளமைக்கக்கூடிய ஒரு பாதுகாப்பான புறநிலை ஆகும். இது பாதுகாப்பானதாக உள்ளமைக்கப்படும் போது, ​​ICACHE பதிவேடுகளுக்கு பாதுகாப்பான அணுகல்கள் மட்டுமே அனுமதிக்கப்படும். ICACHE ஆனது GTZC TZSC சிறப்புரிமை உள்ளமைவுப் பதிவேட்டின் மூலம் சலுகை பெற்றதாகவும் கட்டமைக்கப்படலாம். ICACHE சிறப்புரிமை என கட்டமைக்கப்படும் போது, ​​ICACHE பதிவேடுகளுக்கு சலுகை பெற்ற அணுகல்கள் மட்டுமே அனுமதிக்கப்படும். இயல்பாக, ICACHE ஆனது GTZC TZSC மூலம் பாதுகாப்பற்றது மற்றும் சிறப்புரிமை இல்லாதது.

நிகழ்வு மற்றும் குறுக்கீடு மேலாண்மை

ICACHE_SR இல் ERRF கொடியை அமைப்பதன் மூலம் ICACHE செயல்பாட்டு பிழைகளை கண்டறியும் போது நிர்வகிக்கிறது. ERRIE பிட் ஐ ICACHE_IER இல் அமைக்கப்பட்டால் குறுக்கீடும் உருவாக்கப்படும். ICACHE செல்லுபடியாகாத நிலையில், தற்காலிக சேமிப்பின் பிஸி நிலை முடிந்ததும், BSYENDF கொடி ICACHE_SR இல் அமைக்கப்படும். ICACHE_IER இல் BSYENDIE பிட் அமைக்கப்பட்டால் குறுக்கீடும் உருவாக்கப்படும். கீழே உள்ள அட்டவணை ICACHE குறுக்கீடு மற்றும் நிகழ்வு கொடிகளை பட்டியலிடுகிறது.

அட்டவணை 5. ICACHE குறுக்கீடு மற்றும் நிகழ்வு மேலாண்மை பிட்கள்

பதிவு செய்யுங்கள்	பிட் பெயர்	பிட் விளக்கம்	பிட் அணுகல் வகை
ICACHE_SR	பரபரப்பு	கேச் ஒரு முழு செல்லாத செயலை செயல்படுத்துகிறது	படிக்க மட்டும்
	BSYENDF	கேச் செல்லாததாக்கும் செயல்பாடு முடிந்தது
	பிழை	கேச்சிங் செயல்பாட்டின் போது பிழை ஏற்பட்டது
ICACHE_IER	தவறு	கேச் பிழைக்கான குறுக்கீட்டை இயக்கவும்	படிக்க/எழுத
	BSYENDIE	செல்லுபடியாகாத செயல்பாடு முடிந்தால் குறுக்கீடுகளை இயக்கவும்
ICACHE_FCR	CERRF	ICACHE_SR இல் ERRF ஐ அழிக்கிறது	எழுத-மட்டும்
	CBSYENDF	ICACHE_SR இல் BSYENDF ஐ அழிக்கிறது

DCACHE அம்சங்கள்
தரவு தற்காலிக சேமிப்பின் நோக்கம், செயலி அல்லது மற்றொரு பஸ் மாஸ்டர் பெரிஃபெரலில் இருந்து வரும் வெளிப்புற நினைவக தரவு சுமைகள் மற்றும் தரவு ஸ்டோர்களை கேச் செய்வதாகும். DCACHE படிக்க மற்றும் எழுதும் பரிவர்த்தனைகளை நிர்வகிக்கிறது.
DCACHE கேசிபிலிட்டி டிராஃபிக்

DCACHE ஆனது மாஸ்டர் போர்ட் இடைமுகத்திலிருந்து வெளிப்புற நினைவுகளை AHB பஸ் மூலம் தேக்குகிறது. உள்வரும் நினைவக கோரிக்கைகள் அதன் AHB பரிவர்த்தனை நினைவக லாக்கப் பண்புக்கூறின் படி தற்காலிக சேமிப்பு என வரையறுக்கப்படுகின்றன. DCACHE எழுதும் கொள்கையானது MPU ஆல் கட்டமைக்கப்பட்ட நினைவகப் பண்புகளைப் பொறுத்து எழுதுதல் அல்லது எழுதுதல் என வரையறுக்கப்படுகிறது. ஒரு பகுதி தற்காலிகமாக சேமிக்க முடியாததாக உள்ளமைக்கப்படும் போது, ​​DCACHE ஆனது புறக்கணிக்கப்படும்.

 அட்டவணை 6. AHB பரிவர்த்தனைக்கான DCACHE கேசிபிலிட்டி

AHB தேடல் பண்பு	AHB தாங்கக்கூடிய பண்புக்கூறு	கேசிபிலிட்டி
0	X	படிக்கவும் எழுதவும்: தற்காலிகமாக சேமிக்க முடியாதது
1	0	படிக்கவும்: தற்காலிகமாக சேமிக்கக்கூடியது எழுது: (தொகுக்கக்கூடியது) எழுத-மூலம்
1	1	படிக்கவும்: தற்காலிகமாக சேமிக்கக்கூடியது எழுது: (கேச் செய்யக்கூடியது) திரும்ப எழுது

DCACHE கேச் செய்யக்கூடிய பகுதிகள்
STM32U5 தொடருக்கு, DCACHE1 ஸ்லேவ் இடைமுகம் S-AHB பஸ் மூலம் கார்டெக்ஸ்-M33 உடன் இணைக்கப்பட்டு, GFXMMU, FMC மற்றும் HSPI/OCTOSPIகளை கேச் செய்கிறது. DCACHE2 ஸ்லேவ் இடைமுகம் M2 போர்ட் பஸ் மூலம் DMA0D உடன் இணைக்கப்பட்டுள்ளது, மேலும் அனைத்து உள் மற்றும் வெளிப்புற நினைவுகளையும் (SRAM4 மற்றும் BRKPSRAM தவிர) தேக்ககப்படுத்துகிறது. STM32H5 தொடருக்கு, DCACHE ஸ்லேவ் இடைமுகம் FMC மற்றும் OCTOSPI மூலம் S-AHB வெளிப்புற நினைவுகள் மூலம் கோர்டெக்ஸ்-M33 உடன் இணைக்கப்பட்டுள்ளது.

அட்டவணை 7. DCACHE கேச் செய்யக்கூடிய பகுதிகள் மற்றும் இடைமுகங்கள்

தற்காலிக சேமிப்பு முகவரி பகுதி	DCACHE1 தற்காலிக சேமிப்பு இடைமுகங்கள்	DCACHE2 தற்காலிக சேமிப்பு இடைமுகங்கள்
GFXMMU	X	X
SRAM1	N/A	X
SRAM2		X
SRAM3		X
SRAM5		X
SRAM6		X
HSPI1	X	X
OCTOSPI1	X	X
FMC வங்கிகள்	X	X
OCTOSPI2	X	X

குறிப்பு

சில தயாரிப்புகளில் சில இடைமுகங்கள் ஆதரிக்கப்படவில்லை. படம் 1 அல்லது குறிப்பிட்ட தயாரிப்பு குறிப்பு கையேட்டைப் பார்க்கவும்.
வெடிப்பு வகை
ICACHE போலவே, DCACHE ஆனது அதிகரிக்கும் மற்றும் மூடப்பட்ட பர்ஸ்ட்களை ஆதரிக்கிறது (பிரிவு 3.1.3 ஐப் பார்க்கவும்). DCACHE க்கு, DCACHE_CR இல் உள்ள HBURST பிட் மூலம் பர்ஸ்ட் வகை கட்டமைக்கப்படுகிறது.
DCACHE கட்டமைப்பு
துவக்கத்தின் போது, ​​ஸ்லேவ் மெமரி கோரிக்கைகளை நேரடியாக முதன்மை போர்ட்டுக்கு அனுப்பும் வகையில் டிசிஏசிஇ முன்னிருப்பாக முடக்கப்பட்டது. DCACHE ஐ இயக்க, EN பிட் DCACHE_CR பதிவேட்டில் அமைக்கப்பட வேண்டும். ஹிட் அண்ட் மிஸ் மானிட்டர்கள் DCACHE ஆனது கேச் செயல்திறன் பகுப்பாய்விற்காக நான்கு மானிட்டர்களை செயல்படுத்துகிறது:

• இரண்டு 32-பிட் (R/W) ஹிட் மானிட்டர்: DCACHE மாஸ்டர் போர்ட்களில் பரிவர்த்தனையை உருவாக்காமல் CPU கேச் மெமரியில் தரவைப் படிக்கும் அல்லது எழுதும் தரவை எண்ணுகிறது (டேட்டா ஏற்கனவே கேச்சில் உள்ளது). (R/W) ஹிட் மானிட்டர்கள் கவுண்டர்கள் முறையே DCACHE_RHMONR மற்றும் DCACHE_WHMONR பதிவேடுகளில் கிடைக்கும்.
• இரண்டு 16-பிட் (ஆர்/டபிள்யூ) மிஸ் மானிட்டர்கள்: நினைவகப் பகுதியிலிருந்து தரவை ஏற்றுவதற்கு (தரவு பெறப்படவில்லை) கேச் மெமரியில் சிபியு எத்தனை முறை படிக்கிறது அல்லது எழுதுகிறது மற்றும் DCACHE மாஸ்டர் போர்ட்களில் ஒரு பரிவர்த்தனையை உருவாக்குகிறது ஏற்கனவே தற்காலிக சேமிப்பில் உள்ளது). (R/W) மிஸ் மானிட்டர் கவுண்டர்கள் முறையே DCACHE_RMMONR மற்றும் DCACHE_WMMONR பதிவேடுகளில் கிடைக்கும்.

குறிப்பு:

இந்த நான்கு மானிட்டர்களும் அவற்றின் அதிகபட்ச மதிப்புகளை அடையும் போது மூடாது. இந்த மானிட்டர்கள் DCACHE_CR பதிவேட்டில் பின்வரும் பிட்களில் இருந்து நிர்வகிக்கப்படுகின்றன:

• WHITMAN பிட் (முறையே WMISSMEN பிட்) ரைட் ஹிட் (முறையே மிஸ்) மானிட்டரை இயக்க/நிறுத்த
• ரீட் ஹிட் (முறையே மிஸ்) மானிட்டரை இயக்க/நிறுத்த RHITMEN பிட் (முறையே RMISSMEN பிட்)
• WHITMRST பிட் (முறையே WMISSMRST பிட்) ரைட் ஹிட் (முறையே மிஸ்) மானிட்டரை மீட்டமைக்க
• ரீட் ஹிட் (முறையே மிஸ்) மானிட்டரை மீட்டமைக்க RHITMRST பிட் (முறையே RMISSMRST பிட்)

இயல்பாக, மின் நுகர்வைக் குறைக்கும் பொருட்டு இந்த மானிட்டர்கள் முடக்கப்பட்டுள்ளன.

DCACHE பராமரிப்பு
DCACHE_CR இல் CACHECMD[2:0] மூலம் கட்டமைக்கக்கூடிய பல பராமரிப்பு செயல்பாடுகளை DCACHE வழங்குகிறது.

• 000: செயல்பாடு இல்லை (இயல்புநிலை)
• 001: சுத்தமான வரம்பு. தற்காலிக சேமிப்பில் ஒரு குறிப்பிட்ட வரம்பை சுத்தம் செய்யவும்
• 010: செல்லாத வரம்பு. தற்காலிக சேமிப்பில் ஒரு குறிப்பிட்ட வரம்பை செல்லாததாக்கு
• 010: வரம்பைச் சுத்தம் செய்து செல்லாததாக்கு. தற்காலிக சேமிப்பில் ஒரு குறிப்பிட்ட வரம்பை சுத்தம் செய்து செல்லாததாக்குங்கள்

தேர்ந்தெடுக்கப்பட்ட வரம்பு இதன் மூலம் கட்டமைக்கப்பட்டுள்ளது:

• CMDSTARTADDR பதிவு: கட்டளை தொடக்க முகவரி
• CMDENDADDR பதிவு: கட்டளை முடிவு முகவரி

குறிப்பு:

CACHECMD எழுதப்படுவதற்கு முன் இந்தப் பதிவேடு அமைக்கப்பட வேண்டும். DCACHE_CR பதிவேட்டில் STARTCMD பிட் அமைக்கப்படும் போது கேச் கட்டளை பராமரிப்பு தொடங்குகிறது. DCACHE_CR பதிவேட்டில் CACHEINV பிட்டை அமைப்பதன் மூலம் DCACHE முழு CACHE செல்லாததையும் ஆதரிக்கிறது.

DCACHE பாதுகாப்பு
DCACHE என்பது GTZC TZSC பாதுகாப்பான உள்ளமைவுப் பதிவேட்டின் மூலம் பாதுகாப்பாக உள்ளமைக்கப்படும் ஒரு பாதுகாப்பான புறநிலை ஆகும். இது பாதுகாப்பானதாக உள்ளமைக்கப்படும் போது, ​​DCACHE பதிவேடுகளுக்கு பாதுகாப்பான அணுகல்கள் மட்டுமே அனுமதிக்கப்படும். DCACHE ஆனது GTZC TZSC சிறப்புரிமை உள்ளமைவுப் பதிவேட்டின் மூலம் சிறப்புரிமை பெற்றதாகவும் கட்டமைக்கப்படலாம். DCACHE சிறப்புரிமை என கட்டமைக்கப்படும் போது, ​​DCACHE பதிவேடுகளுக்கு சலுகை பெற்ற அணுகல்கள் மட்டுமே அனுமதிக்கப்படும். இயல்பாக, DCACHE ஆனது GTZC TZSC மூலம் பாதுகாப்பற்றது மற்றும் சலுகை பெறாதது.

நிகழ்வு மற்றும் குறுக்கீடு மேலாண்மை
DCACHE_SR இல் ERRF கொடியை அமைப்பதன் மூலம் DCACHE செயல்பாட்டு பிழைகளை கண்டறியும் போது நிர்வகிக்கிறது. ERRIE பிட் DCACHE_IER இல் அமைக்கப்பட்டால் குறுக்கீடும் உருவாக்கப்படும். DCACHE செல்லுபடியாகாத நிலையில், தற்காலிகச் சேமிப்பு பிஸியான நிலை முடிந்ததும், BSYENDF கொடி DCACHE_SR இல் அமைக்கப்படும். BSYENDIE பிட் DCACHE_IER இல் அமைக்கப்பட்டால் குறுக்கீடும் ஏற்படலாம். DCACHE_SR மூலம் CMDENF மற்றும் BUSYCMDF மூலம் DCACHE கட்டளை நிலையைச் சரிபார்க்கலாம், CMDENDIE பிட் DCACHE_IER இல் அமைக்கப்பட்டால் குறுக்கீடும் உருவாக்கப்படும். கீழேயுள்ள அட்டவணை DCACHE குறுக்கீடுகள் மற்றும் நிகழ்வுக் கொடிகளை பட்டியலிடுகிறது

அட்டவணை 8. DCACHE குறுக்கீடு மற்றும் நிகழ்வுகள் மேலாண்மை பிட்கள்

பதிவு செய்யுங்கள்	பதிவு செய்யுங்கள்	பிட் விளக்கம்	பிட் அணுகல் வகை
DCACHE_SR	பரபரப்பு	கேச் ஒரு முழு செல்லாத செயலை செயல்படுத்துகிறது	படிக்க மட்டும்
	BSYENDF	கேச் முழு செல்லாததாக்கும் செயல்பாடு முடிந்தது
	BUSYCMDF	வரம்பு கட்டளையை செயல்படுத்தும் கேச்
	CMDENDF	வரம்பு கட்டளை முடிவு
	ஈஆர்ஆர்எஃப்	கேச்சிங் செயல்பாட்டின் போது பிழை ஏற்பட்டது
DCACHE_IER	தவறு	கேச் பிழைக்கான குறுக்கீட்டை இயக்கவும்	படிக்க/எழுத
	CMDENDIE	வரம்பு கட்டளை முடிவில் குறுக்கீட்டை இயக்கவும்
	BSYENDIE	முழு செல்லாத செயல் முடிவில் குறுக்கீட்டை இயக்கவும்
DCACHE_FCR	CERRF	DCACHE_SR இல் ERRF ஐ அழிக்கிறது	எழுத-மட்டும்
	CCMDENDF	DCACHE_SR இல் CMDENDFஐ அழிக்கிறது
	CBSYENDF	DCACHE_SR இல் BSYENDF ஐ அழிக்கிறது

ICACHE மற்றும் DCACHE செயல்திறன் மற்றும் மின் நுகர்வு

ICACHE மற்றும் DCACHE ஐப் பயன்படுத்துவது வெளிப்புற நினைவகங்களை அணுகும்போது பயன்பாட்டின் செயல்திறனை மேம்படுத்துகிறது. வெளிப்புற நினைவுகளை அணுகும்போது CoreMark® செயல்பாட்டில் ICACHE மற்றும் DCACHE இன் தாக்கத்தை பின்வரும் அட்டவணை காட்டுகிறது.

அட்டவணை 9. வெளிப்புற நினைவுகளுடன் கோர்மார்க் இயக்கத்தில் ICACHE மற்றும் DCACHE செயல்திறன்

(1)
கோர்மார்க் குறியீடு	கோர்மார்க் தரவு	ICACHE கட்டமைப்பு	DCACHE கட்டமைப்பு	கோர்மார்க் மதிப்பெண்/Mhz
உள் ஃப்ளாஷ் நினைவகம்	உள் SRAM	இயக்கப்பட்டது (2-வழிகள்)	முடக்கப்பட்டது	3.89
உள் ஃப்ளாஷ் நினைவகம்	வெளிப்புற அக்டோ-எஸ்பிஐ பிஎஸ்ஆர்ஏஎம் (எஸ்-பஸ்)	இயக்கப்பட்டது (2-வழிகள்)	இயக்கப்பட்டது	3.89
உள் ஃப்ளாஷ் நினைவகம்	வெளிப்புற அக்டோ-எஸ்பிஐ பிஎஸ்ஆர்ஏஎம் (எஸ்-பஸ்)	இயக்கப்பட்டது (2-வழிகள்)	முடக்கப்பட்டது	0.48
வெளிப்புற அக்டோ-எஸ்பிஐ ஃபிளாஷ் (சி-பஸ்)	உள் SRAM	இயக்கப்பட்டது (2-வழிகள்)	முடக்கப்பட்டது	3.86
வெளிப்புற அக்டோ-எஸ்பிஐ ஃபிளாஷ் (சி-பஸ்)	உள் SRAM	முடக்கப்பட்டது	முடக்கப்பட்டது	0.24
உள் ஃப்ளாஷ் நினைவகம்	உள் SRAM	முடக்கப்பட்டது	முடக்கப்பட்டது	2.69

சோதனை நிபந்தனைகள்:

• பொருந்தக்கூடிய தயாரிப்பு: STM32U575/585
• கணினி அதிர்வெண்: 160 மெகா ஹெர்ட்ஸ்.
• வெளிப்புற Octo-SPI PSRAM நினைவகம்: 80 MHz (DTR பயன்முறை).
• வெளிப்புற Octo-SPI ஃபிளாஷ் நினைவகம்: 80 MHz (STR பயன்முறை).
• தொகுப்பி: IAR V8.50.4.
• அக ஃப்ளாஷ் முன்னுரை: ஆன்.

ICACHE மற்றும் DCACHE ஐப் பயன்படுத்துவது உள் மற்றும் வெளிப்புற நினைவுகளை அணுகும் போது மின் நுகர்வு குறைக்கிறது. கோர்மார்க் செயல்பாட்டின் போது மின் நுகர்வில் ICACHE இன் தாக்கத்தை பின்வரும் அட்டவணை காட்டுகிறது.

அட்டவணை 10. CoreMark செயல்படுத்தல் ICACHE மின் நுகர்வு மீதான தாக்கம்

ICACHE கட்டமைப்பு	MCU மின் நுகர்வு (mA)
இயக்கப்பட்டது (2-வழிகள்)	7.60
இயக்கப்பட்டது (1-வழி)	7.13
முடக்கப்பட்டது	8.89

1. சோதனை நிபந்தனைகள்:
   • பொருந்தக்கூடிய தயாரிப்பு: STM32U575/585
   • கோர்மார்க் குறியீடு: உள் ஃப்ளாஷ் நினைவகம்.
   • கோர்மார்க் தரவு: உள் SRAM.
   • இன்டெர்னல் ஃபிளாஷ் நினைவகம் ப்ரீஃபெட்ச்: ஆன்.
   • கணினி அதிர்வெண்: 160 மெகா ஹெர்ட்ஸ்.
   • தொகுப்பி: IAR V8.32.2.
   • தொகுதிtagஇ வரம்பு: 1.
   • எஸ்எம்பிஎஸ்: ஆன்.
2. தற்காலிக சேமிப்பில் முழுமையாக ஏற்ற முடியாத குறியீட்டிற்கான 1-வே செட் அசோசியேட்டிவ் உள்ளமைவைக் காட்டிலும், வழி செட் அசோசியேட்டிவ் உள்ளமைவு சிறப்பாக செயல்படுகிறது. இதற்கிடையில், 1-வே செட் அசோசியேட்டிவ் கேச் 2-வே செட் அசோசியேட்டிவ் கேச் விட எப்பொழுதும் அதிக ஆற்றல் திறன் கொண்டது. செயல்திறன் மற்றும் மின் நுகர்வுக்கு இடையே உள்ள சிறந்த வர்த்தகத்தைத் தேர்ந்தெடுக்க, ஒவ்வொரு குறியீடும் இரண்டு அசோசியேட்டிவிட்டி உள்ளமைவுகளிலும் மதிப்பீடு செய்யப்பட வேண்டும். தேர்வு பயனர் முன்னுரிமையைப் பொறுத்தது.

முடிவுரை

STMicroelectronics, ICACHE மற்றும் DCACHE ஆகியவற்றால் உருவாக்கப்பட்ட முதல் தற்காலிக சேமிப்புகள், உள் மற்றும் வெளிப்புற நினைவகங்களைத் தேக்கிக்கொள்ள முடியும், தரவு போக்குவரத்து மற்றும் அறிவுறுத்தல் பெறுதல்களுக்கான செயல்திறனை மேம்படுத்துகிறது. இந்த ஆவணம் ICACHE மற்றும் DCACHEஆல் ஆதரிக்கப்படும் பல்வேறு அம்சங்களைக் காட்டுகிறது, அவற்றின் உள்ளமைவு எளிமை மற்றும் நெகிழ்வுத்தன்மை குறைந்த வளர்ச்சி செலவு மற்றும் சந்தைக்கு விரைவான நேரத்தை அனுமதிக்கிறது.

சரிபார்ப்பு வரலாறு

அட்டவணை 11. ஆவண திருத்த வரலாறு

தேதி	பதிப்பு	மாற்றங்கள்
10-அக்டோபர்-2019	1	ஆரம்ப வெளியீடு.
27-பிப்-2020	2	புதுப்பிக்கப்பட்டது: • அட்டவணை 2. நினைவகப் பகுதிகள் மற்றும் அவற்றின் முகவரிகள் • பிரிவு 2.1.7 ICACHE பராமரிப்பு • பிரிவு 2.1.8 ICACHE பாதுகாப்பு
7-டிசம்பர்-2021	3	புதுப்பிக்கப்பட்டது: • ஆவணத்தின் தலைப்பு • அறிமுகம் • பிரிவு 1 ICACHE மற்றும் DCACHE முடிந்துவிட்டதுview • பிரிவு 4 முடிவு சேர்க்கப்பட்டது: • பிரிவு 2 ICACHE மற்றும் DCACHE அம்சங்கள் • பிரிவு 3 ICACHE மற்றும் DCACHE செயல்திறன் மற்றும் மின் நுகர்வு
15-பிப்-2023	4	புதுப்பிக்கப்பட்டது: •         பிரிவு 2.2: STM32U5 தொடர் ஸ்மார்ட் கட்டிடக்கலை •         பிரிவு 2.5: DCACHE தொகுதி வரைபடம் •         பிரிவு 3.1.1: இரட்டை மாஸ்டர்கள் •         பிரிவு 3.1.2: 1-வே மற்றும் 2-வே ICACHE •         பிரிவு 3.1.4: தேக்கக்கூடிய பகுதிகள் மற்றும் ரீமேப்பிங் அம்சம் •         பிரிவு 3.2: DCACHE அம்சங்கள் •         பிரிவு 3.2.2: DCACHE தற்காலிக சேமிப்பு பகுதிகள் •         பிரிவு 4: ICACHE மற்றும் DCACHE செயல்திறன் மற்றும் மின் நுகர்வு சேர்க்கப்பட்டது: •         பிரிவு 1: பொதுவான தகவல்
11-மார்ச்-2024	5	புதுப்பிக்கப்பட்டது: •         பிரிவு 2.3: STM32H5 தொடர் ஸ்மார்ட் கட்டிடக்கலை •         பிரிவு 3.1.1: இரட்டை மாஸ்டர்கள்

முக்கிய அறிவிப்பு - கவனமாகப் படியுங்கள்
STMicroelectronics NV மற்றும் அதன் துணை நிறுவனங்கள் ("ST") எந்த நேரத்திலும் அறிவிப்பு இல்லாமல் ST தயாரிப்புகள் மற்றும்/அல்லது இந்த ஆவணத்தில் மாற்றங்கள், திருத்தங்கள், மேம்பாடுகள், மாற்றங்கள் மற்றும் மேம்பாடுகளைச் செய்வதற்கான உரிமையை கொண்டுள்ளது. ஆர்டர் செய்வதற்கு முன், ST தயாரிப்புகள் குறித்த சமீபத்திய தொடர்புடைய தகவலை வாங்குபவர்கள் பெற வேண்டும். ஆர்டர் ஒப்புகையின் போது ST இன் விதிமுறைகள் மற்றும் விற்பனை நிபந்தனைகளுக்கு இணங்க ST தயாரிப்புகள் விற்கப்படுகின்றன. ST தயாரிப்புகளின் தேர்வு, தேர்வு மற்றும் பயன்பாட்டிற்கு வாங்குபவர்கள் மட்டுமே பொறுப்பாவார்கள் மற்றும் விண்ணப்ப உதவி அல்லது வாங்குபவர்களின் தயாரிப்புகளின் வடிவமைப்பிற்கு ST எந்தப் பொறுப்பையும் ஏற்காது. எந்தவொரு அறிவுசார் சொத்துரிமைக்கான உரிமம், வெளிப்படையான அல்லது மறைமுகமாக, இங்கு எஸ்டியால் வழங்கப்படவில்லை. இங்கு குறிப்பிடப்பட்டுள்ள தகவலில் இருந்து வேறுபட்ட விதிமுறைகளுடன் ST தயாரிப்புகளை மறுவிற்பனை செய்வது, அத்தகைய தயாரிப்புக்கு ST வழங்கிய எந்த உத்தரவாதத்தையும் ரத்து செய்யும். ST மற்றும் ST லோகோ ST இன் வர்த்தக முத்திரைகள். ST வர்த்தக முத்திரைகள் பற்றிய கூடுதல் தகவலுக்கு, www.st.com/trademarks ஐப் பார்க்கவும். மற்ற அனைத்து தயாரிப்பு அல்லது சேவை பெயர்களும் அந்தந்த உரிமையாளர்களின் சொத்து. இந்த ஆவணத்தில் உள்ள தகவல், இந்த ஆவணத்தின் முந்தைய பதிப்புகளில் வழங்கப்பட்ட தகவலை மாற்றியமைக்கிறது மற்றும் மாற்றுகிறது. © 2024 STMicroelectronics – அனைத்து உரிமைகளும் பாதுகாக்கப்பட்டவை

ஆவணங்கள் / ஆதாரங்கள்

STMmicroelectronics STM32H5 தொடர் மைக்ரோகண்ட்ரோலர்கள் [pdf] பயனர் கையேடு STM32H5 தொடர் மைக்ரோகண்ட்ரோலர்கள், STM32H5, தொடர் மைக்ரோகண்ட்ரோலர்கள், மைக்ரோகண்ட்ரோலர்கள்

குறிப்புகள்

• பயனர் கையேடு