F டைல் சீரியல் லைட் IV இன்டெல் FPGA IP பயனர் கையேடு

உள்ளடக்கம் மறைக்க

1 எஃப் டைல் சீரியல் லைட் IV இன்டெல் FPGA ஐபி

எஃப் டைல் சீரியல் லைட் IV இன்டெல் FPGA ஐபி

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு
Intel® Quartus® Prime Design Suiteக்காக புதுப்பிக்கப்பட்டது: 22.1 IP பதிப்பு: 5.0.0

ஆன்லைன் பதிப்பு கருத்துக்களை அனுப்பவும்

UG-20324

ஐடி: 683074 பதிப்பு: 2022.04.28

உள்ளடக்கம்
உள்ளடக்கம்
1. F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு பற்றி ………………………………………… 4
2. F-Tile Serial Lite IV இன்டெல் FPGA IP ஓவர்view………………………………………………………………. 6 2.1. வெளியீட்டுத் தகவல் …………………………………………………………………………………………………… 7 2.2. ஆதரிக்கப்படும் அம்சங்கள்……………………………………………………………………………… 7 2.3. IP பதிப்பு ஆதரவு நிலை ……………………………………………………………………………………………….8 2.4. சாதன வேக தர ஆதரவு ………………………………………………………………………… .8 2.5. வள பயன்பாடு மற்றும் தாமதம் ……………………………………………………………… 9 2.6. அலைவரிசை திறன் …………………………………………………………………… 9
3. தொடங்குதல்………………………………………………………………………………………………………. 11 3.1. இன்டெல் FPGA IP கோர்களை நிறுவுதல் மற்றும் உரிமம் வழங்குதல்……………………………………………………… 11 3.1.1. இன்டெல் FPGA IP மதிப்பீட்டு முறை………………………………………………………………………. 11 3.2. IP அளவுருக்கள் மற்றும் விருப்பங்களைக் குறிப்பிடுதல்……………………………………………………………… 14 3.3. உருவாக்கப்பட்டது File அமைப்பு……………………………………………………………………………………… 14 3.4. இன்டெல் FPGA IP கோர்களை உருவகப்படுத்துதல்……………………………………………………………………… 16 3.4.1. வடிவமைப்பை உருவகப்படுத்துதல் மற்றும் சரிபார்த்தல்……………………………………………………….. 17 3.5. பிற EDA கருவிகளில் IP கோர்களை ஒருங்கிணைத்தல்……………………………………………………………… 17 3.6. முழு வடிவமைப்பையும் தொகுத்தல்………………………………………………………………………..18
4. செயல்பாட்டு விளக்கம் ………………………………………………………………………………………… 19 4.1. டிஎக்ஸ் டேட்டாபாத்……………………………………………………………………………………………………………………..20 4.1.1. TX MAC அடாப்டர்……………………………………………………………………………… 21 4.1.2. கட்டுப்பாடு வார்த்தை (CW) செருகல் ……………………………………………………………… 23 4.1.3. TX CRC………………………………………………………………………………………… 28 4.1.4. TX MII குறியாக்கி ……………………………………………………………………… 29 4.1.5. டிஎக்ஸ் பிசிஎஸ் மற்றும் பிஎம்ஏ …………………………………………………………………… 30 4.2. RX டேட்டாபாத்…………………………………………………………………………. 30 4.2.1. ஆர்எக்ஸ் பிசிஎஸ் மற்றும் பிஎம்ஏ…………………………………………………………………… 31 4.2.2. RX MII குறிவிலக்கி ………………………………………………………………………… 31 4.2.3. RX CRC………………………………………………………………………………………… 31 4.2.4. RX Deskew……………………………………………………………………………… 32 4.2.5. RX CW அகற்றுதல்……………………………………………………………… 35 4.3. எஃப்-டைல் சீரியல் லைட் IV இன்டெல் எஃப்பிஜிஏ ஐபி கடிகாரக் கட்டமைப்பு …………………………………………. 36 4.4. மீட்டமைத்தல் மற்றும் இணைப்பு துவக்கம்………………………………………………………………………….37 4.4.1. TX மீட்டமைப்பு மற்றும் துவக்க வரிசை ………………………………………………… 38 4.4.2. RX மீட்டமைப்பு மற்றும் துவக்க வரிசை ……………………………………… 39 4.5. இணைப்பு வீதம் மற்றும் அலைவரிசை திறன் கணக்கீடு …………………………………………………… 40
5. அளவுருக்கள்……………………………………………………………………………………. 42
6. எஃப்-டைல் சீரியல் லைட் IV இன்டெல் FPGA ஐபி இடைமுக சமிக்ஞைகள்……………………………………………… 44 6.1. கடிகார சிக்னல்கள்………………………………………………………………………………………………………….44 6.2. சிக்னல்களை மீட்டமை …………………………………………………………………………………… 44 6.3. MAC சிக்னல்கள்………………………………………………………………………………………… 45 6.4. டிரான்ஸ்ஸீவர் மறுசீரமைப்பு சிக்னல்கள்……………………………………………………………… 48 6.5. பிஎம்ஏ சிக்னல்கள் ……………………………………………………………………………………………………………… 49

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 2

கருத்தை அனுப்பவும்

உள்ளடக்கம்
7. F-டைல் சீரியல் லைட் IV இன்டெல் FPGA ஐபியுடன் வடிவமைத்தல் …………………………………………………… 51 7.1. வழிகாட்டுதல்களை மீட்டமைக்கவும்………………………………………………………………………………………… வழிகாட்டுதல்களைக் கையாள்வதில் பிழை………………………………………………………………..51
8. F-டைல் சீரியல் லைட் IV இன்டெல் FPGA IP பயனர் கையேடு காப்பகங்கள் …………………………………………. 52 9. F-டைல் சீரியல் லைட் IV இன்டெல் FPGA IP பயனர் வழிகாட்டிக்கான ஆவணத் திருத்த வரலாறு........53

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 3

683074 | 2022.04.28 கருத்தை அனுப்பவும்

1. F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு பற்றி

Intel Agilex TM சாதனங்களில் F-tile Transceivers ஐப் பயன்படுத்தி F-Tile Serial Lite IV Intel® FPGA IPஐ வடிவமைப்பதற்கான IP அம்சங்கள், கட்டிடக்கலை விளக்கம், உருவாக்குவதற்கான படிகள் மற்றும் வழிகாட்டுதல்களை இந்த ஆவணம் விவரிக்கிறது.

நோக்கம் கொண்ட பார்வையாளர்கள்

இந்த ஆவணம் பின்வரும் பயனர்களுக்காக வடிவமைக்கப்பட்டுள்ளது:
· கணினி நிலை வடிவமைப்பு திட்டமிடல் கட்டத்தில் IP தேர்வு செய்ய வடிவமைப்பாளர்களை வடிவமைக்கவும்
· வன்பொருள் வடிவமைப்பாளர்கள் தங்கள் கணினி நிலை வடிவமைப்பில் ஐபியை ஒருங்கிணைக்கும் போது
கணினி-நிலை உருவகப்படுத்துதல் மற்றும் வன்பொருள் சரிபார்ப்பு கட்டங்களின் போது சரிபார்ப்பு பொறியாளர்கள்

தொடர்புடைய ஆவணங்கள்

F-Tile Serial Lite IV Intel FPGA IP உடன் தொடர்புடைய பிற குறிப்பு ஆவணங்களை பின்வரும் அட்டவணை பட்டியலிடுகிறது.

அட்டவணை 1.

தொடர்புடைய ஆவணங்கள்

குறிப்பு

F-டைல் சீரியல் லைட் IV இன்டெல் FPGA IP வடிவமைப்பு Example பயனர் வழிகாட்டி

Intel Agilex சாதன தரவு தாள்

விளக்கம்
இந்த ஆவணம் F-Tile Serial Lite IV இன்டெல் FPGA IP வடிவமைப்பின் உருவாக்கம், பயன்பாட்டு வழிகாட்டுதல்கள் மற்றும் செயல்பாட்டு விளக்கத்தை வழங்குகிறது.ampIntel Agilex சாதனங்களில் les.
இந்த ஆவணம் Intel Agilex சாதனங்களுக்கான மின் பண்புகள், மாறுதல் பண்புகள், கட்டமைப்பு விவரக்குறிப்புகள் மற்றும் நேரத்தை விவரிக்கிறது.

அட்டவணை 2.
CW RS-FEC PMA TX RX PAM4 NRZ

சுருக்கெழுத்துகள் மற்றும் சொற்களஞ்சியம் சுருக்கப் பட்டியல்
சுருக்கம்

விரிவாக்கக் கட்டுப்பாடு வேர்டு ரீட்-சாலமன் முன்னோக்கி பிழை திருத்தம் இயற்பியல் மீடியம் இணைப்பு டிரான்ஸ்மிட்டர் ரிசீவர் பல்ஸ்-Ampலிட்யூட் பண்பேற்றம் 4-நிலை பூஜ்ஜியத்திற்குத் திரும்பாதது

தொடர்ந்தது…

இன்டெல் கார்ப்பரேஷன். அனைத்து உரிமைகளும் பாதுகாக்கப்பட்டவை. இன்டெல், இன்டெல் லோகோ மற்றும் பிற இன்டெல் குறிகள் இன்டெல் கார்ப்பரேஷன் அல்லது அதன் துணை நிறுவனங்களின் வர்த்தக முத்திரைகள். இன்டெல் அதன் FPGA மற்றும் செமிகண்டக்டர் தயாரிப்புகளின் செயல்திறன் இன்டெல்லின் நிலையான உத்தரவாதத்தின்படி தற்போதைய விவரக்குறிப்புகளுக்கு உத்தரவாதம் அளிக்கிறது, ஆனால் எந்த நேரத்திலும் அறிவிப்பு இல்லாமல் எந்த தயாரிப்புகள் மற்றும் சேவைகளில் மாற்றங்களைச் செய்வதற்கான உரிமையை கொண்டுள்ளது. Intel எழுத்துப்பூர்வமாக ஒப்புக்கொண்டதைத் தவிர, இங்கு விவரிக்கப்பட்டுள்ள எந்தவொரு தகவல், தயாரிப்பு அல்லது சேவையின் பயன்பாடு அல்லது பயன்பாட்டிலிருந்து எழும் எந்தப் பொறுப்பு அல்லது பொறுப்பையும் இன்டெல் ஏற்காது. Intel வாடிக்கையாளர்கள் வெளியிடப்பட்ட எந்த தகவலையும் நம்புவதற்கு முன் மற்றும் தயாரிப்புகள் அல்லது சேவைகளுக்கான ஆர்டர்களை வழங்குவதற்கு முன்பு சாதன விவரக்குறிப்புகளின் சமீபத்திய பதிப்பைப் பெற அறிவுறுத்தப்படுகிறார்கள். *பிற பெயர்கள் மற்றும் பிராண்டுகள் மற்றவர்களின் சொத்தாக உரிமை கோரப்படலாம்.

ISO 9001:2015 பதிவு செய்யப்பட்டது

1. F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 683074 பற்றி | 2022.04.28

பிசிஎஸ் எம்ஐஐ எக்ஸ்ஜிஎம்ஐஐ

சுருக்கம்

விரிவாக்க இயற்பியல் குறியீட்டு சப்லேயர் மீடியா இன்டிபென்டன்ட் இன்டர்ஃபேஸ் 10 ஜிகாபிட் மீடியா இன்டிபென்டன்ட் இன்டர்ஃபேஸ்

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 5

683074 | 2022.04.28 கருத்தை அனுப்பவும்

2. F-Tile Serial Lite IV இன்டெல் FPGA IP ஓவர்view

படம் 1.

F-Tile Serial Lite IV Intel FPGA IP ஆனது சிப்-டு-சிப், போர்டு-டு-போர்டு மற்றும் பேக்ப்ளேன் பயன்பாடுகளுக்கான உயர் அலைவரிசை தரவுத் தொடர்புக்கு ஏற்றது.

F-Tile Serial Lite IV Intel FPGA IP ஆனது ஊடக அணுகல் கட்டுப்பாடு (MAC), இயற்பியல் குறியீட்டு சப்லேயர் (PCS) மற்றும் இயற்பியல் ஊடக இணைப்பு (PMA) தொகுதிகளை உள்ளடக்கியது. அதிகபட்சம் நான்கு PAM56 லேன்கள் அல்லது அதிகபட்சமாக 4 NRZ லேன்கள் கொண்ட ஒரு லேனுக்கு 28 Gbps வரையிலான தரவு பரிமாற்ற வேகத்தை IP ஆதரிக்கிறது. இந்த IP ஆனது அதிக அலைவரிசை, குறைந்த மேல்நிலை பிரேம்கள், குறைந்த I/O எண்ணிக்கையை வழங்குகிறது, மேலும் பாதைகள் மற்றும் வேகம் ஆகிய இரண்டு எண்களிலும் அதிக அளவிடக்கூடிய தன்மையை ஆதரிக்கிறது. எஃப்-டைல் டிரான்ஸ்ஸீவரின் ஈத்தர்நெட் பிசிஎஸ் பயன்முறையுடன் பரந்த அளவிலான தரவு விகிதங்களின் ஆதரவுடன் இந்த ஐபி எளிதாக மறுகட்டமைக்கப்படுகிறது.

இந்த ஐபி இரண்டு பரிமாற்ற முறைகளை ஆதரிக்கிறது:
· அடிப்படை முறை–இது ஒரு தூய ஸ்ட்ரீமிங் பயன்முறையாகும், இது அலைவரிசையை அதிகரிக்க ஸ்டார்ட்ஆஃப்-பேக்கெட், வெற்று சுழற்சி மற்றும் எண்ட்-ஆஃப்-பேக்கெட் இல்லாமல் தரவு அனுப்பப்படும். IP ஆனது முதல் சரியான தரவை வெடிப்பின் தொடக்கமாக எடுத்துக்கொள்கிறது.
· முழு முறை–இது ஒரு பாக்கெட் பரிமாற்ற முறை. இந்த பயன்முறையில், IP ஆனது ஒரு பாக்கெட்டின் தொடக்கத்திலும் முடிவிலும் ஒரு வெடிப்பு மற்றும் ஒத்திசைவு சுழற்சியை பிரிப்பிகளாக அனுப்புகிறது.

F-டைல் சீரியல் லைட் IV உயர் நிலை தொகுதி வரைபடம்

அவலோன் ஸ்ட்ரீமிங் இடைமுகம் TX

F-டைல் சீரியல் லைட் IV இன்டெல் FPGA IP
MAC TX
TX USRIF_CTRL

64*n லேன்ஸ் பிட்கள் (NRZ பயன்முறை)/ 2*n லேன்ஸ் பிட்கள் (PAM4 பயன்முறை)

TX MAC

அடாப்டர் INSERT

MII என்கோட்

தனிப்பயன் பிசிஎஸ்

TX PCS

TX MII

EMIB என்கோட் ஸ்க்ராம்ப்ளர் FEC

TX PMA

n லேன்ஸ் பிட்கள் (PAM4 பயன்முறை)/ n லேன்ஸ் பிட்கள் (NRZ பயன்முறை)
TX தொடர் இடைமுகம்

அவலோன் ஸ்ட்ரீமிங் இடைமுகம் RX
64*n லேன்ஸ் பிட்கள் (NRZ பயன்முறை)/ 2*n லேன்ஸ் பிட்கள் (PAM4 பயன்முறை)

ஆர்எக்ஸ் பிசிஎஸ்

CW RMV

மேசை

எம்ஐஐ

& டிகோடை சீரமைக்கவும்

RX MII

EMIB

டிகோட் பிளாக் ஒத்திசைவு & FEC டெஸ்க்ராம்ப்ளர்

RX PMA

CSR

2n லேன்ஸ் பிட்கள் (PAM4 பயன்முறை)/ n லேன்ஸ் பிட்கள் (NRZ பயன்முறை) RX சீரியல் இடைமுகம்
அவலோன் மெமரி-மேப் செய்யப்பட்ட இடைமுகப் பதிவு கட்டமைப்பு

புராணக்கதை

மென்மையான தர்க்கம்

கடினமான தர்க்கம்

ISO 9001:2015 பதிவு செய்யப்பட்டது

2. F-Tile Serial Lite IV இன்டெல் FPGA IP ஓவர்view 683074 | 2022.04.28

நீங்கள் F-Tile Serial Lite IV Intel FPGA IP வடிவமைப்பை உருவாக்கலாம்ampஐபி அம்சங்களைப் பற்றி மேலும் அறிய les. F-Tile Serial Lite IV இன்டெல் FPGA IP வடிவமைப்பு Ex ஐப் பார்க்கவும்ample பயனர் வழிகாட்டி.
தொடர்புடைய தகவல் · பக்கம் 19 இல் செயல்பாட்டு விளக்கம் · F-Tile Serial Lite IV Intel FPGA IP Design Example பயனர் வழிகாட்டி

2.1 தகவல் வெளியீடு

Intel FPGA IP பதிப்புகள் v19.1 வரை Intel Quartus® Prime Design Suite மென்பொருள் பதிப்புகளுடன் பொருந்தும். Intel Quartus Prime Design Suite மென்பொருள் பதிப்பு 19.2 இல் தொடங்கி, Intel FPGA IP புதிய பதிப்புத் திட்டத்தைக் கொண்டுள்ளது.

Intel FPGA IP பதிப்பு (XYZ) எண் ஒவ்வொரு Intel Quartus Prime மென்பொருள் பதிப்பிலும் மாறலாம். இதில் ஒரு மாற்றம்:

· X என்பது IP இன் முக்கிய திருத்தத்தைக் குறிக்கிறது. நீங்கள் Intel Quartus Prime மென்பொருளைப் புதுப்பித்தால், IP ஐ மீண்டும் உருவாக்க வேண்டும்.
· Y என்பது IP ஆனது புதிய அம்சங்களை உள்ளடக்கியது என்பதைக் குறிக்கிறது. இந்தப் புதிய அம்சங்களைச் சேர்க்க உங்கள் ஐபியை மீண்டும் உருவாக்கவும்.
IP சிறிய மாற்றங்களை உள்ளடக்கியதாக Z குறிக்கிறது. இந்த மாற்றங்களைச் சேர்க்க உங்கள் ஐபியை மீண்டும் உருவாக்கவும்.

அட்டவணை 3.

F-Tile Serial Lite IV இன்டெல் FPGA IP வெளியீட்டுத் தகவல்

உருப்படி ஐபி பதிப்பு இன்டெல் குவார்டஸ் பிரைம் பதிப்பு வெளியீட்டு தேதி ஆர்டர் குறியீடு

5.0.0 22.1 2022.04.28 IP-SLITE4F

விளக்கம்

2.2 ஆதரிக்கப்படும் அம்சங்கள்
பின்வரும் அட்டவணை F-Tile Serial Lite IV இன்டெல் FPGA IP இல் கிடைக்கும் அம்சங்களைப் பட்டியலிடுகிறது:

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 7

2. F-Tile Serial Lite IV இன்டெல் FPGA IP ஓவர்view 683074 | 2022.04.28

அட்டவணை 4.

F-டைல் சீரியல் லைட் IV இன்டெல் FPGA ஐபி அம்சங்கள்

அம்சம்

விளக்கம்

தரவு பரிமாற்றம்

· PAM4 பயன்முறைக்கு:
- FHT அதிகபட்சமாக 56.1 லேன்களுடன் ஒரு லேனுக்கு 58, 116 மற்றும் 4 ஜிபிபிஎஸ் மட்டுமே ஆதரிக்கிறது.
- FGT அதிகபட்சமாக 58 பாதைகளுடன் ஒரு பாதைக்கு 12 Gbps வரை ஆதரிக்கிறது.
PAM18 பயன்முறையில் ஆதரிக்கப்படும் டிரான்ஸ்ஸீவர் தரவு விகிதங்கள் பற்றிய கூடுதல் விவரங்களுக்கு பக்கம் 42 இல் உள்ள அட்டவணை 4 ஐப் பார்க்கவும்.
· NRZ பயன்முறைக்கு:
- FHT அதிகபட்சமாக 28.05 பாதைகள் கொண்ட ஒரு பாதைக்கு 58 மற்றும் 4 Gbps மட்டுமே ஆதரிக்கிறது.
- FGT அதிகபட்சமாக 28.05 பாதைகளுடன் ஒரு பாதைக்கு 16 Gbps வரை ஆதரிக்கிறது.
NRZ பயன்முறையில் ஆதரிக்கப்படும் டிரான்ஸ்ஸீவர் தரவு விகிதங்கள் பற்றிய கூடுதல் விவரங்களுக்கு பக்கம் 18 இல் உள்ள அட்டவணை 42 ஐப் பார்க்கவும்.
· தொடர்ச்சியான ஸ்ட்ரீமிங் (அடிப்படை) அல்லது பாக்கெட் (முழு) முறைகளை ஆதரிக்கிறது.
· குறைந்த மேல்நிலை சட்ட பாக்கெட்டுகளை ஆதரிக்கிறது.
ஒவ்வொரு பர்ஸ்ட் அளவிற்கும் பைட் கிரானுலாரிட்டி பரிமாற்றத்தை ஆதரிக்கிறது.
· பயனர் தொடங்கப்பட்ட அல்லது தானியங்கி பாதை சீரமைப்பை ஆதரிக்கிறது.
· நிரல்படுத்தக்கூடிய சீரமைப்பு காலத்தை ஆதரிக்கிறது.

பிசிஎஸ்

· சாஃப்ட் லாஜிக் ரிசோர்ஸ் குறைப்புக்காக இன்டெல் அஜிலெக்ஸ் எஃப்-டைல் டிரான்ஸ்ஸீவர்களுடன் இடைமுகம் கொண்ட கடினமான ஐபி லாஜிக்கைப் பயன்படுத்துகிறது.
· 4GBASE-KP100 விவரக்குறிப்புக்கான PAM4 மாடுலேஷன் பயன்முறையை ஆதரிக்கிறது. இந்த பண்பேற்றம் முறையில் RS-FEC எப்போதும் இயக்கப்படும்.
· விருப்பமான RS-FEC மாடுலேஷன் பயன்முறையுடன் NRZ ஐ ஆதரிக்கிறது.
· 64b/66b என்கோடிங் டிகோடிங்கை ஆதரிக்கிறது.

பிழை கண்டறிதல் மற்றும் கையாளுதல்

· TX மற்றும் RX தரவு பாதைகளில் CRC பிழை சரிபார்ப்பை ஆதரிக்கிறது. · RX இணைப்பு பிழை சரிபார்ப்பை ஆதரிக்கிறது. · RX PCS பிழை கண்டறிதலை ஆதரிக்கிறது.

இடைமுகங்கள்

· சுயாதீன இணைப்புகளுடன் முழு டூப்ளக்ஸ் பாக்கெட் பரிமாற்றத்தை மட்டுமே ஆதரிக்கிறது.
· குறைந்த பரிமாற்ற தாமதத்துடன் பல FPGA சாதனங்களுக்கு பாயிண்ட்-டு-பாயிண்ட் இன்டர்கனெக்டைப் பயன்படுத்துகிறது.
· பயனர் வரையறுக்கப்பட்ட கட்டளைகளை ஆதரிக்கிறது.

2.3 IP பதிப்பு ஆதரவு நிலை

F-Tile Serial Lite IV Intel FPGA IPக்கான Intel Quartus Prime மென்பொருள் மற்றும் Intel FPGA சாதன ஆதரவு பின்வருமாறு:

அட்டவணை 5.

IP பதிப்பு மற்றும் ஆதரவு நிலை

இன்டெல் குவார்டஸ் பிரைம் 22.1

சாதனம் Intel Agilex F-டைல் டிரான்ஸ்ஸீவர்கள்

IP பதிப்பு உருவகப்படுத்துதல் தொகுப்பு வன்பொருள் வடிவமைப்பு

5.0.0

2.4 சாதன வேக தர ஆதரவு
F-Tile Serial Lite IV Intel FPGA IP ஆனது Intel Agilex F-tile சாதனங்களுக்கான பின்வரும் வேக கிரேடுகளை ஆதரிக்கிறது: · டிரான்ஸ்ஸீவர் வேக தரம்: -1, -2, மற்றும் -3 · முக்கிய வேக தரம்: -1, -2, மற்றும் - 3

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 8

கருத்தை அனுப்பவும்

2. F-Tile Serial Lite IV இன்டெல் FPGA IP ஓவர்view 683074 | 2022.04.28

தொடர்புடைய தகவல்
Intel Agilex சாதன தரவு தாள் Intel Agilex F-tile transceivers இல் ஆதரிக்கப்படும் தரவு வீதம் பற்றிய கூடுதல் தகவல்.

2.5 வள பயன்பாடு மற்றும் தாமதம்

F-Tile Serial Lite IV Intel FPGA IPக்கான ஆதாரங்களும் தாமதமும் Intel Quartus Prime Pro பதிப்பு மென்பொருள் பதிப்பு 22.1 இலிருந்து பெறப்பட்டது.

அட்டவணை 6.

Intel Agilex F-Tile Serial Lite IV Intel FPGA IP வளப் பயன்பாடு
தாமத அளவீடு TX கோர் உள்ளீட்டிலிருந்து RX கோர் வெளியீடு வரையிலான சுற்று பயண தாமதத்தை அடிப்படையாகக் கொண்டது.

டிரான்ஸ்ஸீவர் வகை

மாறுபாடு

டேட்டா லேன்ஸ் பயன்முறையின் எண்ணிக்கை RS-FEC ALM

தாமதம் (TX கோர் கடிகார சுழற்சி)

எஃப்ஜிடி

28.05 Gbps NRZ 16

அடிப்படை ஊனமுற்றோர் 21,691 65

முழு ஊனமுற்றோர் 22,135 65

அடிப்படை இயக்கப்பட்டது 21,915 189

முழு இயக்கப்பட்டது 22,452 189

58 ஜிபிபிஎஸ் பிஏஎம்4 12

அடிப்படை இயக்கப்பட்டது 28,206 146

முழு இயக்கப்பட்டது 30,360 146

எஃப்ஹெச்டி

58 ஜிபிபிஎஸ் NRZ

அடிப்படை இயக்கப்பட்டது 15,793 146

முழு இயக்கப்பட்டது 16,624 146

58 ஜிபிபிஎஸ் பிஏஎம்4 4

அடிப்படை இயக்கப்பட்டது 15,771 154

முழு இயக்கப்பட்டது 16,611 154

116 ஜிபிபிஎஸ் பிஏஎம்4 4

அடிப்படை இயக்கப்பட்டது 21,605 128

முழு இயக்கப்பட்டது 23,148 128

2.6 அலைவரிசை திறன்

அட்டவணை 7.

அலைவரிசை திறன்

மாறிகள் டிரான்ஸ்ஸீவர் பயன்முறை

PAM4

ஸ்ட்ரீமிங் பயன்முறை RS-FEC

முழு இயக்கப்பட்டது

அடிப்படை இயக்கப்பட்டது

Gbps இல் தொடர் இடைமுக பிட் வீதம் (RAW_RATE)
வார்த்தையின் எண்ணிக்கையில் பரிமாற்றத்தின் வெடிப்பு அளவு (BURST_SIZE) (1)
கடிகார சுழற்சியில் சீரமைப்பு காலம் (SRL4_ALIGN_PERIOD)

56.0 2,048 4,096

56.0 4,194,304 4,096

அமைப்புகள்

NRZ

முழு

முடக்கப்பட்டது

இயக்கப்பட்டது

28.0

2,048

4,096

அடிப்படை முடக்கப்பட்டது 28.0

28.0 இயக்கப்பட்டது

4,194,304

4,096

4,096 தொடர்கிறது…

(1) அடிப்படை பயன்முறைக்கான BURST_SIZE முடிவிலியை நெருங்குகிறது, எனவே ஒரு பெரிய எண் பயன்படுத்தப்படுகிறது.

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 9

2. F-Tile Serial Lite IV இன்டெல் FPGA IP ஓவர்view 683074 | 2022.04.28

மாறிகள்

அமைப்புகள்

64/66b குறியாக்கம்

0.96969697 0.96969697 0.96969697 0.96969697 0.96969697 0.96969697

வார்த்தையின் எண்ணிக்கையில் பர்ஸ்ட் அளவின் மேல்நிலை (BURST_SIZE_OVHD)

2 (2)

0 (3)

2 (2)

0 (3)

கடிகார சுழற்சியில் சீரமைப்பு குறிப்பான் காலம் 81,915 (ALIGN_MARKER_PERIOD)

81,915

81,916

5 இல் சீரமைப்பு மார்க்கர் அகலம்

கடிகார சுழற்சி

(ALIGN_MARKER_WIDTH)

அலைவரிசை திறன் (4)

0.96821788 0.96916433 0.96827698 0.96822967 0.96922348 0.96917616

பயனுள்ள விகிதம் (ஜிபிபிஎஸ்) (5)

54.2202012 54.27320236 27.11175544 27.11043076 27.13825744 27.13693248

அதிகபட்ச பயனர் கடிகார அதிர்வெண் (MHz) (6)

423.59532225 424.00939437 423.62117875 423.6004806 424.0352725 424.01457

தொடர்புடைய தகவல் இணைப்பு விகிதம் மற்றும் அலைவரிசை திறன் கணக்கீடு பக்கம் 40 இல்

(2) முழு பயன்முறையில், BURST_SIZE_OVHD அளவு, தரவு ஸ்ட்ரீமில் START/END இணைக்கப்பட்ட கட்டுப்பாட்டு வார்த்தைகளை உள்ளடக்கியது.
(3) அடிப்படை பயன்முறையில், BURST_SIZE_OVHD 0 ஆகும், ஏனெனில் ஸ்ட்ரீமிங்கின் போது START/END இல்லை.
(4) அலைவரிசை திறன் கணக்கீட்டிற்கு இணைப்பு வீதம் மற்றும் அலைவரிசை திறன் கணக்கீட்டைப் பார்க்கவும்.
(5) பயனுள்ள விகிதக் கணக்கீட்டிற்கு இணைப்பு வீதம் மற்றும் அலைவரிசை திறன் கணக்கீட்டைப் பார்க்கவும்.
(6) அதிகபட்ச பயனர் கடிகார அதிர்வெண் கணக்கீட்டிற்கு இணைப்பு வீதம் மற்றும் அலைவரிசை திறன் கணக்கீட்டைப் பார்க்கவும்.

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 10

கருத்தை அனுப்பவும்

683074 | 2022.04.28 கருத்தை அனுப்பவும்

3. தொடங்குதல்

3.1 இன்டெல் FPGA ஐபி கோர்களை நிறுவுதல் மற்றும் உரிமம் வழங்குதல்

Intel Quartus Prime மென்பொருள் நிறுவலில் Intel FPGA IP லைப்ரரி உள்ளது. கூடுதல் உரிமம் தேவையில்லாமல் உங்கள் உற்பத்திப் பயன்பாட்டிற்கு இந்த நூலகம் பல பயனுள்ள ஐபி கோர்களை வழங்குகிறது. சில Intel FPGA IP கோர்கள் உற்பத்திப் பயன்பாட்டிற்காக தனி உரிமம் வாங்க வேண்டும். Intel FPGA IP மதிப்பீட்டு முறையானது, முழு உற்பத்தி IP கோர் உரிமத்தை வாங்குவதற்கு முன், இந்த உரிமம் பெற்ற Intel FPGA ஐபி கோர்களை சிமுலேஷன் மற்றும் வன்பொருளில் மதிப்பீடு செய்ய உங்களை அனுமதிக்கிறது. வன்பொருள் சோதனையை முடித்து, தயாரிப்பில் ஐபியைப் பயன்படுத்தத் தயாரான பிறகு உரிமம் பெற்ற இன்டெல் ஐபி கோர்களுக்கான முழு உற்பத்தி உரிமத்தை நீங்கள் வாங்க வேண்டும்.

Intel Quartus Prime மென்பொருள் இயல்பாக பின்வரும் இடங்களில் IP கோர்களை நிறுவுகிறது:

படம் 2.

ஐபி கோர் நிறுவல் பாதை
intelFPGA(_pro) quartus – Intel Quartus Prime மென்பொருள் ip ஐ கொண்டுள்ளது – Intel FPGA IP லைப்ரரி மற்றும் மூன்றாம் தரப்பு IP கோர்கள் அல்டெராவைக் கொண்டுள்ளது – Intel FPGA IP நூலக மூலக் குறியீட்டைக் கொண்டுள்ளது - Intel FPGA IP மூலத்தைக் கொண்டுள்ளது files

அட்டவணை 8.

ஐபி கோர் நிறுவல் இடங்கள்

இடம்

மென்பொருள்

:intelFPGA_proquartusipaltera

இன்டெல் குவார்டஸ் பிரைம் புரோ பதிப்பு

:/intelFPGA_pro/quartus/ip/altera Intel Quartus Prime Pro பதிப்பு

இயங்குதளம் விண்டோஸ்* லினக்ஸ்*

குறிப்பு:

Intel Quartus Prime மென்பொருள் நிறுவல் பாதையில் இடைவெளிகளை ஆதரிக்காது.

3.1.1. இன்டெல் FPGA ஐபி மதிப்பீட்டு முறை
இலவச Intel FPGA IP மதிப்பீட்டு முறையானது உரிமம் பெற்ற Intel FPGA ஐபி கோர்களை சிமுலேஷன் மற்றும் வன்பொருளில் வாங்குவதற்கு முன் மதிப்பீடு செய்ய உங்களை அனுமதிக்கிறது. இன்டெல் FPGA ஐபி மதிப்பீட்டு முறையானது கூடுதல் உரிமம் இல்லாமல் பின்வரும் மதிப்பீடுகளை ஆதரிக்கிறது:
உங்கள் கணினியில் உரிமம் பெற்ற Intel FPGA IP மையத்தின் நடத்தையை உருவகப்படுத்தவும். · IP மையத்தின் செயல்பாடு, அளவு மற்றும் வேகத்தை விரைவாகவும் எளிதாகவும் சரிபார்க்கவும். · நேர வரையறுக்கப்பட்ட சாதன நிரலாக்கத்தை உருவாக்கவும் fileஐபி கோர்களை உள்ளடக்கிய வடிவமைப்புகளுக்கான கள். · உங்கள் ஐபி கோர் மூலம் ஒரு சாதனத்தை நிரல் செய்து, வன்பொருளில் உங்கள் வடிவமைப்பைச் சரிபார்க்கவும்.

ISO 9001:2015 பதிவு செய்யப்பட்டது

3. தொடங்குதல்
683074 | 2022.04.28
இன்டெல் FPGA ஐபி மதிப்பீட்டு முறை பின்வரும் செயல்பாட்டு முறைகளை ஆதரிக்கிறது:
· டெதர்டு–உங்கள் போர்டுக்கும் ஹோஸ்ட் கணினிக்கும் இடையிலான இணைப்புடன் உரிமம் பெற்ற இன்டெல் FPGA IP ஐபி கொண்ட வடிவமைப்பை காலவரையின்றி இயக்க அனுமதிக்கிறது. டெதர்டு பயன்முறைக்கு ஒரு தொடர் கூட்டு சோதனை செயல் குழு தேவைப்படுகிறது (JTAG) ஜே இடையே இணைக்கப்பட்ட கேபிள்TAG உங்கள் போர்டில் உள்ள போர்ட் மற்றும் ஹோஸ்ட் கம்ப்யூட்டரில், இன்டெல் குவார்டஸ் ப்ரைம் புரோகிராமரை வன்பொருள் மதிப்பீட்டுக் காலம் வரை இயக்குகிறது. புரோகிராமருக்கு இன்டெல் குவார்டஸ் பிரைம் மென்பொருளின் குறைந்தபட்ச நிறுவல் மட்டுமே தேவை, மேலும் இன்டெல் குவார்டஸ் பிரைம் உரிமம் தேவையில்லை. புரவலன் கணினியானது J வழியாக சாதனத்திற்கு ஒரு குறிப்பிட்ட கால சமிக்ஞையை அனுப்புவதன் மூலம் மதிப்பீட்டு நேரத்தைக் கட்டுப்படுத்துகிறதுTAG துறைமுகம். வடிவமைப்பில் உள்ள அனைத்து உரிமம் பெற்ற IP கோர்களும் இணைக்கப்பட்ட பயன்முறையை ஆதரித்தால், எந்தவொரு IP மைய மதிப்பீடும் காலாவதியாகும் வரை மதிப்பீட்டு நேரம் இயங்கும். அனைத்து ஐபி கோர்களும் வரம்பற்ற மதிப்பீட்டு நேரத்தை ஆதரித்தால், சாதனம் காலாவதியாகாது.
· இணைக்கப்படாதது-ஒரு குறிப்பிட்ட காலத்திற்கு உரிமம் பெற்ற ஐபி கொண்ட வடிவமைப்பை இயக்க அனுமதிக்கிறது. Intel Quartus Prime மென்பொருளில் இயங்கும் ஹோஸ்ட் கம்ப்யூட்டரிலிருந்து சாதனம் துண்டிக்கப்பட்டால், IP கோர் இணைக்கப்படாத பயன்முறைக்குத் திரும்பும். வடிவமைப்பில் உள்ள வேறு ஏதேனும் உரிமம் பெற்ற ஐபி கோர் இணைக்கப்பட்ட பயன்முறையை ஆதரிக்கவில்லை என்றால், ஐபி கோர் இணைக்கப்படாத பயன்முறைக்கு மாற்றியமைக்கும்.
வடிவமைப்பில் உரிமம் பெற்ற Intel FPGA IPக்கான மதிப்பீட்டு நேரம் முடிவடையும் போது, வடிவமைப்பு செயல்படுவதை நிறுத்துகிறது. இன்டெல் எஃப்பிஜிஏ ஐபி மதிப்பீட்டு பயன்முறையைப் பயன்படுத்தும் அனைத்து ஐபி கோர்களும் ஒரே நேரத்தில் டிசைனில் உள்ள எந்த ஐபி மையமும் காலாவதியாகிவிடும். மதிப்பீட்டு நேரம் முடிவடையும் போது, வன்பொருள் சரிபார்ப்பைத் தொடர்வதற்கு முன், நீங்கள் FPGA சாதனத்தை மீண்டும் நிரல் செய்ய வேண்டும். உற்பத்திக்கான IP மையத்தின் பயன்பாட்டை நீட்டிக்க, IP மையத்திற்கான முழு உற்பத்தி உரிமத்தை வாங்கவும்.
நீங்கள் தடையற்ற சாதன நிரலாக்கத்தை உருவாக்கும் முன் உரிமத்தை வாங்க வேண்டும் மற்றும் முழு உற்பத்தி உரிம விசையை உருவாக்க வேண்டும் file. இன்டெல் எஃப்பிஜிஏ ஐபி மதிப்பீட்டு பயன்முறையின் போது, கம்பைலர் ஒரு நேர-வரையறுக்கப்பட்ட சாதன நிரலாக்கத்தை மட்டுமே உருவாக்குகிறது. file ( _time_limited.sof) அந்த நேர வரம்பில் காலாவதியாகும்.

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 12

கருத்தை அனுப்பவும்

3. தொடங்குதல் 683074 | 2022.04.28

படம் 3.

இன்டெல் FPGA ஐபி மதிப்பீட்டு முறை ஓட்டம்
Intel FPGA IP நூலகத்துடன் Intel Quartus Prime மென்பொருளை நிறுவவும்

உரிமம் பெற்ற இன்டெல் எஃப்பிஜிஏ ஐபி கோரை அளவுருவாக்கி உடனடியாகத் தொடங்கவும்

ஆதரிக்கப்படும் சிமுலேட்டரில் ஐபியைச் சரிபார்க்கவும்

இன்டெல் குவார்டஸ் பிரைம் மென்பொருளில் வடிவமைப்பைத் தொகுக்கவும்

நேர வரம்புக்குட்பட்ட சாதன நிரலாக்கத்தை உருவாக்குங்கள் File

இன்டெல் FPGA சாதனத்தை நிரல் செய்து, போர்டில் செயல்பாட்டைச் சரிபார்க்கவும்
உற்பத்தி பயன்பாட்டிற்கு IP தயாரா?
ஆம் ஒரு முழு தயாரிப்பை வாங்கவும்
ஐபி உரிமம்

குறிப்பு:

வணிகத் தயாரிப்புகளில் உரிமம் பெற்ற ஐபியைச் சேர்க்கவும்
அளவுருக்கள் மற்றும் செயல்படுத்தல் விவரங்களுக்கு ஒவ்வொரு IP மையத்தின் பயனர் வழிகாட்டியைப் பார்க்கவும்.
இன்டெல் ஒரு இருக்கைக்கு நிரந்தர அடிப்படையில் ஐபி கோர்களுக்கு உரிமம் அளிக்கிறது. உரிமக் கட்டணத்தில் முதல் ஆண்டு பராமரிப்பு மற்றும் ஆதரவு ஆகியவை அடங்கும். முதல் வருடத்திற்கு அப்பால் புதுப்பிப்புகள், பிழை திருத்தங்கள் மற்றும் தொழில்நுட்ப ஆதரவைப் பெற நீங்கள் பராமரிப்பு ஒப்பந்தத்தை புதுப்பிக்க வேண்டும். நிரலாக்கத்தை உருவாக்கும் முன், உற்பத்தி உரிமம் தேவைப்படும் Intel FPGA IP கோர்களுக்கான முழு உற்பத்தி உரிமத்தை நீங்கள் வாங்க வேண்டும். fileநீங்கள் வரம்பற்ற காலத்திற்கு பயன்படுத்தலாம். இன்டெல் எஃப்பிஜிஏ ஐபி மதிப்பீட்டு பயன்முறையின் போது, கம்பைலர் ஒரு நேர-வரையறுக்கப்பட்ட சாதன நிரலாக்கத்தை மட்டுமே உருவாக்குகிறது. file ( _time_limited.sof) அந்த நேர வரம்பில் காலாவதியாகும். உங்கள் உற்பத்தி உரிம விசைகளைப் பெற, Intel FPGA சுய சேவை உரிம மையத்தைப் பார்வையிடவும்.
Intel FPGA மென்பொருள் உரிம ஒப்பந்தங்கள் உரிமம் பெற்ற IP கோர்கள், Intel Quartus Prime வடிவமைப்பு மென்பொருள் மற்றும் அனைத்து உரிமம் பெறாத IP கோர்களின் நிறுவல் மற்றும் பயன்பாடு ஆகியவற்றை நிர்வகிக்கிறது.

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 13

3. தொடங்குதல் 683074 | 2022.04.28
தொடர்புடைய தகவல் · Intel FPGA உரிம ஆதரவு மையம் · Intel FPGA மென்பொருள் நிறுவல் மற்றும் உரிமம் பற்றிய அறிமுகம்
3.2 ஐபி அளவுருக்கள் மற்றும் விருப்பங்களைக் குறிப்பிடுதல்
IP அளவுரு எடிட்டர் உங்கள் தனிப்பயன் IP மாறுபாட்டை விரைவாக உள்ளமைக்க அனுமதிக்கிறது. Intel Quartus Prime Pro பதிப்பு மென்பொருளில் IP விருப்பங்கள் மற்றும் அளவுருக்களைக் குறிப்பிட பின்வரும் படிகளைப் பயன்படுத்தவும்.
1. உங்கள் F-Tile Serial Lite IV Intel FPGA IP ஐ ஒருங்கிணைக்க ஏற்கனவே Intel Quartus Prime Pro Edition திட்டம் இல்லையென்றால், நீங்கள் ஒன்றை உருவாக்க வேண்டும். a. Intel Quartus Prime Pro Edition இல், கிளிக் செய்யவும் File புதிய குவார்டஸ் பிரைம் திட்டத்தை உருவாக்க புதிய திட்ட வழிகாட்டி, அல்லது File ஏற்கனவே உள்ள குவார்டஸ் பிரைம் திட்டத்தைத் திறக்க திட்டத்தைத் திறக்கவும். வழிகாட்டி ஒரு சாதனத்தைக் குறிப்பிட உங்களைத் தூண்டுகிறது. b. சாதனக் குடும்பமான இன்டெல் அஜிலெக்ஸைக் குறிப்பிடவும், IPக்கான வேக தரத் தேவைகளைப் பூர்த்தி செய்யும் தயாரிப்பு F-டைல் சாதனத்தைத் தேர்ந்தெடுக்கவும். c. முடி என்பதைக் கிளிக் செய்யவும்.
2. IP அட்டவணையில், F-Tile Serial Lite IV Intel FPGA IPஐக் கண்டறிந்து தேர்ந்தெடுக்கவும். புதிய ஐபி மாறுபாடு சாளரம் தோன்றும்.
3. உங்கள் புதிய தனிப்பயன் ஐபி மாறுபாட்டிற்கான உயர்மட்ட பெயரைக் குறிப்பிடவும். அளவுரு எடிட்டர் ஐபி மாறுபாடு அமைப்புகளை a இல் சேமிக்கிறது file பெயரிடப்பட்டது .ip.
4. சரி என்பதைக் கிளிக் செய்யவும். அளவுரு எடிட்டர் தோன்றும். 5. உங்கள் ஐபி மாறுபாட்டிற்கான அளவுருக்களைக் குறிப்பிடவும். க்கான அளவுரு பகுதியைப் பார்க்கவும்
F-Tile Serial Lite IV இன்டெல் FPGA IP அளவுருக்கள் பற்றிய தகவல். 6. விருப்பமாக, சிமுலேஷன் டெஸ்ட்பெஞ்ச் அல்லது தொகுப்பு மற்றும் வன்பொருள் வடிவமைப்பை உருவாக்க
example, வடிவமைப்பு Ex இல் உள்ள வழிமுறைகளைப் பின்பற்றவும்ample பயனர் வழிகாட்டி. 7. ஜெனரேட் HDL என்பதைக் கிளிக் செய்யவும். தலைமுறை உரையாடல் பெட்டி தோன்றும். 8. வெளியீட்டைக் குறிப்பிடவும் file தலைமுறை விருப்பங்கள், பின்னர் உருவாக்கு என்பதைக் கிளிக் செய்யவும். ஐபி மாறுபாடு
fileஉங்கள் விவரக்குறிப்புகளுக்கு ஏற்ப உருவாக்கப்படும். 9. முடி என்பதைக் கிளிக் செய்யவும். அளவுரு எடிட்டர் மேல்-நிலை .ip ஐ சேர்க்கிறது file தற்போதைய நிலைக்கு
தானாகவே திட்டம். .ip ஐ கைமுறையாக சேர்க்கும்படி கேட்கப்பட்டால் file திட்டத்திற்கு, திட்டம் சேர்/நீக்கு என்பதைக் கிளிக் செய்யவும் Fileசேர்ப்பதற்கான திட்டத்தில் கள் file. 10. உங்கள் ஐபி மாறுபாட்டை உருவாக்கி, உடனடிப்படுத்திய பிறகு, போர்ட்களை இணைக்க பொருத்தமான பின் அசைன்மென்ட்களைச் செய்து, பொருத்தமான ஒவ்வொரு நிகழ்வுக்கும் RTL அளவுருக்களை அமைக்கவும்.
பக்கம் 42 இல் தொடர்புடைய தகவல் அளவுருக்கள்
3.3. உருவாக்கப்பட்டது File கட்டமைப்பு
Intel Quartus Prime Pro பதிப்பு மென்பொருள் பின்வரும் IP வெளியீட்டை உருவாக்குகிறது file கட்டமைப்பு.
பற்றிய தகவலுக்கு file வடிவமைப்பின் அமைப்பு முன்னாள்ample, F-Tile Serial Lite IV இன்டெல் FPGA IP வடிவமைப்பு Ex ஐப் பார்க்கவும்ample பயனர் வழிகாட்டி.

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 14

கருத்தை அனுப்பவும்

3. தொடங்குதல் 683074 | 2022.04.28

படம் 4. F-டைல் சீரியல் லைட் IV இன்டெல் FPGA IP உருவாக்கப்பட்டது Files
.ip – IP ஒருங்கிணைப்பு file

ஐபி மாறுபாடு files

_ ஐபி மாறுபாடு files

example_design

.cmp - VHDL கூறு அறிவிப்பு file _bb.v – வெரிலாக் HDL கருப்பு பெட்டி EDA தொகுப்பு file _inst.v மற்றும் .vhd – எஸ்ample உடனடி வார்ப்புருக்கள் .xml- XML அறிக்கை file

Exampஉங்கள் ஐபி கோர் வடிவமைப்பிற்கான இடம்ample fileகள். இயல்புநிலை இடம் example_design, ஆனால் வேறு பாதையைக் குறிப்பிடும்படி கேட்கப்படுவீர்கள்.

.qgsimc - அதிகரிக்கும் மீளுருவாக்கம் ஆதரிக்க உருவகப்படுத்துதல் அளவுருக்களை பட்டியலிடுகிறது .qgsynthc - அதிகரிக்கும் மீளுருவாக்கம் ஆதரிக்க தொகுப்பு அளவுருக்கள் பட்டியலிடுகிறது

.qip – IP தொகுப்பை பட்டியலிடுகிறது files

_generation.rpt- ஐபி உருவாக்க அறிக்கை

.sopcinfo- மென்பொருள் கருவி-சங்கிலி ஒருங்கிணைப்பு file .html- இணைப்பு மற்றும் நினைவக வரைபடத் தரவு

.csv – பின் ஒதுக்கீடு file

.spd – தனிப்பட்ட உருவகப்படுத்துதல் ஸ்கிரிப்ட்களை ஒருங்கிணைக்கிறது

சிம் உருவகப்படுத்துதல் files

சின்த் ஐபி தொகுப்பு files

.v மேல்-நிலை உருவகப்படுத்துதல் file

.v மேல்-நிலை ஐபி தொகுப்பு file

சிமுலேட்டர் ஸ்கிரிப்டுகள்

துணை நூலகங்கள்

சின்த்
சப்கோர் தொகுப்பு files

சிம்
சப்கோர் சிமுலேஷன் files

அட்டவணை 9.

F-டைல் சீரியல் லைட் IV இன்டெல் FPGA IP உருவாக்கப்பட்டது Files

File பெயர்

விளக்கம்

.ip

பிளாட்ஃபார்ம் டிசைனர் சிஸ்டம் அல்லது உயர்மட்ட ஐபி மாறுபாடு file. உங்கள் ஐபி மாறுபாட்டிற்கு நீங்கள் கொடுக்கும் பெயர்.

.cmp

VHDL கூறு அறிவிப்பு (.cmp) file என்பது ஒரு உரை file VHDL வடிவமைப்பில் நீங்கள் பயன்படுத்தக்கூடிய உள்ளூர் பொதுவான மற்றும் போர்ட் வரையறைகளைக் கொண்டுள்ளது files.

.html

இணைப்புத் தகவலைக் கொண்ட ஒரு அறிக்கை, ஒவ்வொரு அடிமையின் முகவரியைக் காட்டும் நினைவக வரைபடம், அது இணைக்கப்பட்டுள்ள ஒவ்வொரு எஜமானருடன் தொடர்புடையது மற்றும் அளவுரு பணிகள்.

_generation.rpt

ஐபி அல்லது பிளாட்ஃபார்ம் டிசைனர் தலைமுறை பதிவு file. ஐபி உருவாக்கத்தின் போது செய்திகளின் சுருக்கம்.

.qgsimc

அதிகரிக்கும் மீளுருவாக்கம் ஆதரிக்க உருவகப்படுத்துதல் அளவுருக்களை பட்டியலிடுகிறது.

.qgsynthc

அதிகரிக்கும் மீளுருவாக்கம் ஆதரிக்க தொகுப்பு அளவுருக்கள் பட்டியலிடுகிறது.

.qip

Intel Quartus Prime மென்பொருளில் IP கூறுகளை ஒருங்கிணைத்து தொகுக்க தேவையான அனைத்து தகவல்களையும் கொண்டுள்ளது.
தொடர்ந்தது…

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 15

3. தொடங்குதல் 683074 | 2022.04.28

File பெயர் .சோப்சின்ஃபோ
.csv .spd _பிபி.வி _inst.v அல்லது _inst.vhd .regmap
.svd
.வி அல்லது .vhd வழிகாட்டி/ synopsys/vcs/ synopsys/vcsmx/ xcelium/ submodules/ /

விளக்கம்
உங்கள் பிளாட்ஃபார்ம் டிசைனர் சிஸ்டத்தில் உள்ள இணைப்புகள் மற்றும் ஐபி கூறு அளவுருக்களை விவரிக்கிறது. IP கூறுகளுக்கான மென்பொருள் இயக்கிகளை உருவாக்கும்போது தேவைகளைப் பெற அதன் உள்ளடக்கங்களை அலசலாம். Nios® II கருவிச் சங்கிலி போன்ற கீழ்நிலைக் கருவிகள் இதைப் பயன்படுத்துகின்றன file. தி .sopcinfo file மற்றும் அமைப்பு.எச் file நியோஸ் II டூல் செயினுக்காக உருவாக்கப்பட்ட, அடிமையை அணுகும் ஒவ்வொரு எஜமானருக்கும் தொடர்புடைய ஒவ்வொரு அடிமைக்கான முகவரி வரைபடத் தகவல் அடங்கும். ஒரு குறிப்பிட்ட அடிமை கூறுகளை அணுக, வெவ்வேறு எஜமானர்கள் வெவ்வேறு முகவரி வரைபடத்தைக் கொண்டிருக்கலாம்.
IP கூறுகளின் மேம்படுத்தல் நிலை பற்றிய தகவலைக் கொண்டுள்ளது.
தேவையான உள்ளீடு file ஆதரிக்கப்படும் சிமுலேட்டர்களுக்கான உருவகப்படுத்துதல் ஸ்கிரிப்ட்களை உருவாக்க ip-make-simscript க்கு. .spd file என்ற பட்டியலைக் கொண்டுள்ளது fileஉருவகப்படுத்துதலுக்காக உருவாக்கப்பட்டவை, நீங்கள் தொடங்கக்கூடிய நினைவுகள் பற்றிய தகவல்களுடன்.
நீங்கள் வெரிலாக் கருப்புப் பெட்டியைப் பயன்படுத்தலாம் (_bb.v) file கருப்புப் பெட்டியாகப் பயன்படுத்துவதற்கான வெற்று தொகுதி அறிவிப்பாக.
HDL முன்னாள்ample உடனடி டெம்ப்ளேட். இதன் உள்ளடக்கங்களை நகலெடுத்து ஒட்டலாம் file உங்கள் HDL இல் file ஐபி மாறுபாட்டை உடனடியாக உருவாக்க.
IP பதிவுத் தகவலைக் கொண்டிருந்தால், .regmap file உருவாக்குகிறது. .regmap file முதன்மை மற்றும் அடிமை இடைமுகங்களின் பதிவு வரைபடத் தகவலை விவரிக்கிறது. இது file .sopcinfo ஐ நிறைவு செய்கிறது file கணினி பற்றிய விரிவான பதிவுத் தகவலை வழங்குவதன் மூலம். இது பதிவு காட்சியை செயல்படுத்துகிறது viewகள் மற்றும் சிஸ்டம் கன்சோலில் பயனர் தனிப்பயனாக்கக்கூடிய புள்ளிவிவரங்கள்.
கடினமான செயலி அமைப்பு (HPS) கணினி பிழைத்திருத்த கருவிகளை அனுமதிக்கிறது view பிளாட்ஃபார்ம் டிசைனர் அமைப்பில் HPS உடன் இணைக்கப்பட்ட சாதனங்களின் பதிவு வரைபடங்கள். தொகுப்பின் போது, .svd fileசிஸ்டம் கன்சோல் மாஸ்டர்களுக்குத் தெரியும் ஸ்லேவ் இடைமுகங்களுக்கான s .sof இல் சேமிக்கப்படும் file பிழைத்திருத்த பிரிவில். சிஸ்டம் கன்சோல் இந்தப் பகுதியைப் படிக்கிறது, இதில் பிளாட்ஃபார்ம் டிசைனர் பதிவு வரைபடத் தகவலுக்கு வினவலாம். சிஸ்டம் ஸ்லேவ்களுக்கு, பிளாட்ஃபார்ம் டிசைனர் பெயர் மூலம் பதிவுகளை அணுகலாம்.
HDL fileதொகுப்பு அல்லது உருவகப்படுத்துதலுக்காக ஒவ்வொரு துணைத் தொகுதி அல்லது குழந்தை ஐபியையும் உடனடி படுத்துகிறது.
உருவகப்படுத்துதலை அமைத்து இயக்குவதற்கு ModelSim*/QuestaSim* ஸ்கிரிப்ட் msim_setup.tcl கொண்டுள்ளது.
VCS* சிமுலேஷனை அமைக்கவும் இயக்கவும் ஷெல் ஸ்கிரிப்ட் vcs_setup.sh உள்ளது. ஷெல் ஸ்கிரிப்ட் vcsmx_setup.sh மற்றும் synopsys_sim.setup ஆகியவற்றைக் கொண்டுள்ளது file VCS MX உருவகப்படுத்துதலை அமைத்து இயக்கவும்.
ஷெல் ஸ்கிரிப்ட் xcelium_setup.sh மற்றும் பிற அமைப்பைக் கொண்டுள்ளது fileXcelium* உருவகப்படுத்துதலை அமைத்து இயக்க s.
HDL கொண்டுள்ளது fileஐபி துணைத்தொகுதிகளுக்கான கள்.
உருவாக்கப்பட்ட ஒவ்வொரு குழந்தை ஐபி கோப்பகத்திற்கும், பிளாட்ஃபார்ம் டிசைனர் சின்த்/ மற்றும் சிம்/ துணை அடைவுகளை உருவாக்குகிறது.

3.4 Intel FPGA ஐபி கோர்களை உருவகப்படுத்துகிறது
Intel Quartus Prime மென்பொருள் குறிப்பிட்ட EDA சிமுலேட்டர்களில் IP கோர் RTL உருவகப்படுத்துதலை ஆதரிக்கிறது. ஐபி உருவாக்கம் விருப்பமாக உருவகப்படுத்துதலை உருவாக்குகிறது files, செயல்பாட்டு உருவகப்படுத்துதல் மாதிரி, ஏதேனும் டெஸ்ட்பெஞ்ச் (அல்லது முன்னாள்ample வடிவமைப்பு), மற்றும் ஒவ்வொரு IP மையத்திற்கும் விற்பனையாளர்-குறிப்பிட்ட சிமுலேட்டர் அமைவு ஸ்கிரிப்டுகள். நீங்கள் செயல்பாட்டு உருவகப்படுத்துதல் மாதிரி மற்றும் எந்த testbench அல்லது முன்னாள் பயன்படுத்தலாம்ampஉருவகப்படுத்துதலுக்கான வடிவமைப்பு. ஐபி தலைமுறை வெளியீட்டில் எந்த டெஸ்ட்பெஞ்சையும் தொகுத்து இயக்குவதற்கான ஸ்கிரிப்ட்களும் இருக்கலாம். ஸ்கிரிப்டுகள் உங்கள் ஐபி மையத்தை உருவகப்படுத்த தேவையான அனைத்து மாதிரிகள் அல்லது நூலகங்களை பட்டியலிடுகின்றன.

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 16

கருத்தை அனுப்பவும்

3. தொடங்குதல் 683074 | 2022.04.28

Intel Quartus Prime மென்பொருள் பல சிமுலேட்டர்களுடன் ஒருங்கிணைப்பை வழங்குகிறது மற்றும் உங்கள் சொந்த ஸ்கிரிப்ட் மற்றும் தனிப்பயன் உருவகப்படுத்துதல் ஓட்டங்கள் உட்பட பல உருவகப்படுத்துதல் ஓட்டங்களை ஆதரிக்கிறது. நீங்கள் எந்த ஓட்டத்தை தேர்வு செய்தாலும், ஐபி கோர் உருவகப்படுத்துதல் பின்வரும் படிகளை உள்ளடக்கியது:
1. IP HDL, testbench (அல்லது example வடிவமைப்பு), மற்றும் சிமுலேட்டர் அமைவு ஸ்கிரிப்ட் files.
2. உங்கள் சிமுலேட்டர் சூழலையும் எந்த சிமுலேஷன் ஸ்கிரிப்ட்களையும் அமைக்கவும்.
3. உருவகப்படுத்துதல் மாதிரி நூலகங்களை தொகுக்கவும்.
4. உங்கள் சிமுலேட்டரை இயக்கவும்.

3.4.1. வடிவமைப்பை உருவகப்படுத்துதல் மற்றும் சரிபார்த்தல்

முன்னிருப்பாக, இன்டெல் FPGA IP மாதிரிகள் மற்றும் உருவகப்படுத்துதல் மாதிரி நூலகத்தை தொகுக்கவும், விரிவுபடுத்தவும் மற்றும் உருவகப்படுத்தவும் கட்டளைகளைக் கொண்ட சிமுலேட்டர்-குறிப்பிட்ட ஸ்கிரிப்ட்களை அளவுரு எடிட்டர் உருவாக்குகிறது. fileகள். உங்கள் சிமுலேஷன் டெஸ்ட்பெஞ்ச் ஸ்கிரிப்ட்டில் கட்டளைகளை நகலெடுக்கலாம் அல்லது இவற்றைத் திருத்தலாம் fileஉங்கள் வடிவமைப்பு மற்றும் டெஸ்ட்பெஞ்சை தொகுத்தல், விரிவுபடுத்துதல் மற்றும் உருவகப்படுத்துதல் ஆகியவற்றிற்கான கட்டளைகளைச் சேர்க்க s.

அட்டவணை 10. இன்டெல் FPGA ஐபி கோர் சிமுலேஷன் ஸ்கிரிப்ட்கள்

சிமுலேட்டர்

File அடைவு

மாடல் சிம்

_சிம்/வழிகாட்டி

குவெஸ்டாசிம்

வி.சி.எஸ்

_sim/synopsys/vcs

VCS MX

_sim/synopsys/vcsmx

Xcelium

_sim/xcelium

ஸ்கிரிப்ட் msim_setup.tcl (7)
vcs_setup.sh vcsmx_setup.sh synopsys_sim.setup xcelium_setup.sh

3.5 பிற EDA கருவிகளில் ஐபி கோர்களை ஒருங்கிணைத்தல்
விருப்பமாக, இன்டெல் FPGA ஐபி கோர்களை உள்ளடக்கிய வடிவமைப்பை ஒருங்கிணைக்க மற்றொரு ஆதரிக்கப்படும் EDA கருவியைப் பயன்படுத்தவும். நீங்கள் ஐபி கோர் தொகுப்பை உருவாக்கும் போது fileமூன்றாம் தரப்பு EDA தொகுப்பு கருவிகளுடன் பயன்படுத்த, நீங்கள் ஒரு பகுதி மற்றும் நேர மதிப்பீட்டு நெட்லிஸ்ட்டை உருவாக்கலாம். தலைமுறையை இயக்க, உங்கள் IP மாறுபாட்டைத் தனிப்பயனாக்கும்போது மூன்றாம் தரப்பு EDA தொகுப்புக் கருவிகளுக்கான நேரத்தை உருவாக்கவும் மற்றும் ஆதார மதிப்பீடுகளை இயக்கவும்.
பகுதி மற்றும் நேர மதிப்பீட்டு நெட்லிஸ்ட் IP கோர் இணைப்பு மற்றும் கட்டமைப்பை விவரிக்கிறது, ஆனால் உண்மையான செயல்பாடு பற்றிய விவரங்களை சேர்க்கவில்லை. இந்தத் தகவல் பகுதி மற்றும் நேர மதிப்பீடுகளை சிறப்பாகப் புகாரளிக்க சில மூன்றாம் தரப்பு தொகுப்புக் கருவிகளை செயல்படுத்துகிறது. கூடுதலாக, தொகுப்புக் கருவிகள் நேரத் தகவலைப் பயன்படுத்தி நேர-உந்துதல் மேம்படுத்தல்களை அடையவும் முடிவுகளின் தரத்தை மேம்படுத்தவும் முடியும்.
Intel Quartus Prime மென்பொருள் உருவாக்குகிறது _syn.v நெட்லிஸ்ட் file வெரிலாக் HDL வடிவத்தில், வெளியீட்டைப் பொருட்படுத்தாமல் file நீங்கள் குறிப்பிடும் வடிவம். தொகுப்புக்கு இந்த நெட்லிஸ்ட்டைப் பயன்படுத்தினால், ஐபி கோர் ரேப்பரைச் சேர்க்க வேண்டும் file .வி அல்லது உங்கள் Intel Quartus Prime திட்டத்தில் .vhd.

(7) நீங்கள் EDA கருவி விருப்பத்தை அமைக்கவில்லை என்றால்- இது இன்டெல் குவார்டஸ் பிரைம் மென்பொருளிலிருந்து மூன்றாம் தரப்பு EDA சிமுலேட்டர்களைத் தொடங்க உங்களுக்கு உதவுகிறது-இந்த ஸ்கிரிப்டை ModelSim அல்லது QuestaSim சிமுலேட்டர் Tcl கன்சோலில் இயக்கவும் (Intel Quartus Prime மென்பொருளில் இல்லை. Tcl console) பிழைகளைத் தவிர்க்க.

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 17

3. தொடங்குதல் 683074 | 2022.04.28
3.6 முழு வடிவமைப்பையும் தொகுத்தல்
உங்கள் வடிவமைப்பைத் தொகுக்க Intel Quartus Prime Pro Edition மென்பொருளில் உள்ள செயலாக்க மெனுவில் Start Compilation கட்டளையைப் பயன்படுத்தலாம்.

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 18

கருத்தை அனுப்பவும்

683074 | 2022.04.28 கருத்தை அனுப்பவும்

4. செயல்பாட்டு விளக்கம்

படம் 5.

F-Tile Serial Lite IV Intel FPGA IP ஆனது MAC மற்றும் Ethernet PCSஐக் கொண்டுள்ளது. MAC தனிப்பயன் PCS உடன் MII இடைமுகங்கள் மூலம் தொடர்பு கொள்கிறது.

IP இரண்டு பண்பேற்றம் முறைகளை ஆதரிக்கிறது:
· PAM4–தேர்விற்காக 1 முதல் 12 பாதைகளை வழங்குகிறது. IP ஆனது PAM4 மாடுலேஷன் பயன்முறையில் ஒவ்வொரு லேனுக்கும் இரண்டு PCS சேனல்களை எப்போதும் நிறுவுகிறது.
· NRZ–தேர்விற்காக 1 முதல் 16 பாதைகளை வழங்குகிறது.

ஒவ்வொரு மாடுலேஷன் பயன்முறையும் இரண்டு தரவு முறைகளை ஆதரிக்கிறது:
· அடிப்படை முறை–இது ஒரு தூய ஸ்ட்ரீமிங் பயன்முறையாகும், இது அலைவரிசையை அதிகரிக்க ஸ்டார்ட்ஆஃப்-பேக்கெட், வெற்று சுழற்சி மற்றும் எண்ட்-ஆஃப்-பேக்கெட் இல்லாமல் தரவு அனுப்பப்படும். IP ஆனது முதல் சரியான தரவை வெடிப்பின் தொடக்கமாக எடுத்துக்கொள்கிறது.

அடிப்படை முறை தரவு பரிமாற்றம் tx_core_clkout tx_avs_ready

tx_avs_valid tx_avs_data rx_core_clkout rx_avs_ready

D0 D1 D2 D3 D4 D5 D6 D7 D8 D9

rx_avs_valid rx_avs_data

D0 D1 D2 D3 D4 D5 D6 D7 D8 D9

ISO 9001:2015 பதிவு செய்யப்பட்டது

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28

படம் 6.

· முழு முறை–இது பாக்கெட் பயன்முறை தரவு பரிமாற்றம். இந்த பயன்முறையில், IP ஆனது ஒரு பர்ஸ்ட் மற்றும் ஒரு ஒத்திசைவு சுழற்சியை ஒரு பாக்கெட்டின் தொடக்கத்திலும் முடிவிலும் டிலிமிட்டர்களாக அனுப்புகிறது.

முழு பயன்முறை தரவு பரிமாற்றம் tx_core_clkout

tx_avs_ready tx_avs_valid tx_avs_startofpacket tx_avs_endofpacket
tx_avs_data rx_core_clkout rx_avs_ready rx_avs_valid rx_avs_startofpacket rx_avs_endofpacket

D0 D1 D2 D3 D4 D5 D6 D7 D8 D9

rx_avs_data

D0 D1 D2 D3 D4 D5 D6 D7 D8 D9

தொடர்புடைய தகவல் · F-Tile Serial Lite IV Intel FPGA IP ஓவர்view பக்கம் 6 இல் · F-Tile Serial Lite IV Intel FPGA IP வடிவமைப்பு Example பயனர் வழிகாட்டி

4.1 TX டேட்டாபாத்
TX தரவுப்பாதை பின்வரும் கூறுகளைக் கொண்டுள்ளது: · MAC அடாப்டர் · கட்டுப்பாடு சொல் செருகும் தொகுதி · CRC · MII குறியாக்கி · PCS தொகுதி · PMA தொகுதி

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 20

கருத்தை அனுப்பவும்

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28
படம் 7. TX டேட்டாபாத்

பயனர் தர்க்கத்திலிருந்து

TX MAC

அவலோன் ஸ்ட்ரீமிங் இடைமுகம்

MAC அடாப்டர்

வார்த்தை செருகலைக் கட்டுப்படுத்தவும்

CRC

MII குறியாக்கி

MII இடைமுகம் தனிப்பயன் பிசிஎஸ்
பிசிஎஸ் மற்றும் பிஎம்ஏ

மற்ற FPGA சாதனத்திற்கு TX தொடர் இடைமுகம்

4.1.1. TX MAC அடாப்டர்
TX MAC அடாப்டர் Avalon® ஸ்ட்ரீமிங் இடைமுகத்தைப் பயன்படுத்தி பயனர் தர்க்கத்திற்கு தரவு பரிமாற்றத்தைக் கட்டுப்படுத்துகிறது. இந்தத் தொகுதி பயனர் வரையறுக்கப்பட்ட தகவல் பரிமாற்றம் மற்றும் ஓட்டக் கட்டுப்பாட்டை ஆதரிக்கிறது.

பயனர் வரையறுக்கப்பட்ட தகவலை மாற்றுதல்

முழு பயன்முறையில், IP ஆனது tx_is_usr_cmd சிக்னலை வழங்குகிறது, இது பயனர் தர்க்கத்திற்கு XOFF/XON பரிமாற்றம் போன்ற பயனர் வரையறுக்கப்பட்ட தகவல் சுழற்சியைத் தொடங்க நீங்கள் பயன்படுத்தலாம். இந்த சிக்னலை உறுதிப்படுத்துவதன் மூலம் பயனர் வரையறுக்கப்பட்ட தகவல் பரிமாற்ற சுழற்சியை நீங்கள் தொடங்கலாம் மற்றும் tx_avs_startofpacket மற்றும் tx_avs_valid சமிக்ஞைகளின் வலியுறுத்தலுடன் tx_avs_data ஐப் பயன்படுத்தி தகவலைப் பரிமாற்றலாம். பிளாக் இரண்டு சுழற்சிகளுக்கு tx_avs_ready ஐ நீக்குகிறது.

குறிப்பு:

பயனர் வரையறுக்கப்பட்ட தகவல் அம்சம் முழு பயன்முறையில் மட்டுமே கிடைக்கும்.

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 21

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28

படம் 8.

ஓட்டம் கட்டுப்பாடு

இணைப்பு மறுசீரமைப்புச் செயல்பாட்டின் போது அல்லது பயனர் தர்க்கத்திலிருந்து பரிமாற்றத்திற்கான தரவு எதுவும் கிடைக்காதபோது TX MAC பயனர் தர்க்கத்திலிருந்து தரவைப் பெறத் தயாராக இல்லாத நிலைகள் உள்ளன. இந்த நிலைமைகளின் காரணமாக தரவு இழப்பைத் தவிர்க்க, IP ஆனது tx_avs_ready சிக்னலைப் பயன்படுத்தி பயனர் தர்க்கத்திலிருந்து தரவு ஓட்டத்தைக் கட்டுப்படுத்துகிறது. பின்வரும் நிபந்தனைகள் ஏற்படும் போது IP சமிக்ஞையை செயலிழக்கச் செய்கிறது:
· tx_avs_startofpacket உறுதிப்படுத்தப்படும்போது, tx_avs_ready ஒரு கடிகாரச் சுழற்சிக்கு நீக்கப்படும்.
· tx_avs_endofpacket உறுதிப்படுத்தப்படும்போது, tx_avs_ready ஒரு கடிகாரச் சுழற்சிக்கு நீக்கப்படும்.
· ஏதேனும் இணைக்கப்பட்ட CWs உறுதிப்படுத்தப்படும்போது tx_avs_ready இரண்டு கடிகாரச் சுழற்சிகளுக்கு நீக்கப்படும்.
· தனிப்பயன் PCS இடைமுகத்தில் RS-FEC சீரமைப்பு மார்க்கர் செருகல் நிகழும்போது, tx_avs_ready நான்கு கடிகாரச் சுழற்சிகளுக்குச் செயலிழக்கப்படும்.
· PAM17 மாடுலேஷன் பயன்முறையில் ஒவ்வொரு 4 ஈதர்நெட் கோர் கடிகார சுழற்சிகளும், NRZ மாடுலேஷன் பயன்முறையில் ஒவ்வொரு 33 ஈதர்நெட் கோர் கடிகார சுழற்சிகளும். tx_avs_ready ஆனது ஒரு கடிகாரச் சுழற்சியில் செயலிழக்கப்பட்டது.
· தரவு பரிமாற்றம் இல்லாத போது பயனர் லாஜிக் tx_avs_valid ஐ நீக்கும் போது.

பின்வரும் நேர வரைபடங்கள் முன்னாள்ampதரவு ஓட்டக் கட்டுப்பாட்டிற்கு tx_avs_ready ஐப் பயன்படுத்தும் TX MAC அடாப்டரின் les.

tx_avs_valid Deassertion மற்றும் START/END இணைக்கப்பட்ட CWகளுடன் ஓட்டக் கட்டுப்பாடு

tx_core_clkout

tx_avs_valid tx_avs_data

D1 D2 D3

செல்லுபடியாகும் சமிக்ஞை சிதைவுகள்

டி 5 டி 6

tx_avs_ready tx_avs_startofpacket

END-STRT CW ஐச் செருக இரண்டு சுழற்சிகளுக்கான ரெடி சிக்னல் டீசர்ட்கள்

tx_avs_endofpacket

usrif_data

D1 D2 D3

CW_data

DN END STRT D0 D1 D2 D3 EMPTY D4

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 22

கருத்தை அனுப்பவும்

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28

படம் 9.

சீரமைப்பு மார்க்கர் செருகலுடன் ஓட்டக் கட்டுப்பாடு
tx_core_clkout tx_avs_valid

tx_avs_data tx_avs_ready

DN-5 DN-4 DN-3 DN-2 DN-1

டிஎன்+1

01234

tx_avs_startofpacket tx_avs_endofpacket

usrif_data CW_data CRC_data MII_data

டிஎன்-1 டிஎன் டிஎன் டிஎன் டிஎன் டிஎன் டிஎன் டிஎன்+1 டிஎன்-1 டிஎன் டிஎன் டிஎன் டிஎன் டிஎன் டிஎன்

i_sl_tx_mii_valid

i_sl_tx_mii_d[63:0]

டிஎன்-1

டிஎன்+1

i_sl_tx_mii_c[7:0]

0x0

i_sl_tx_mii_am

01234

i_sl_tx_mii_am_pre3

01234

படம் 10.

START/END இணைக்கப்பட்ட CWகளுடன் ஓட்டக் கட்டுப்பாடு சீரமைப்பு குறிப்பான் செருகலுடன் ஒத்துப்போகிறது

tx_core_clkout tx_avs_valid

tx_avs_data

DN-5 DN-4 DN-3 DN-2 DN-1

tx_avs_தயார்

012 345 6

tx_avs_startofpacket

tx_avs_endofpacket

usrif_data

DN-1 DN-1 DN-1 DN-1 DN-1 DN-1 END STRT D0

CW_data

DN-1 DN-1 DN-1 DN-1 DN-1 DN-1 END STRT D0

CRC_தரவு

DN-1 DN-1 DN-1 DN-1 DN-1 DN-1 END STRT D0

MII_தரவு

DN-1 DN-1 DN-1 DN-1 DN-1 DN-1 END STRT D0

i_sl_tx_mii_valid

i_sl_tx_mii_d[63:0]

டிஎன்-1

முடிவு STRT D0

i_sl_tx_mii_c[7:0]

0x0

i_sl_tx_mii_am i_sl_tx_mii_am_pre3

01234

4.1.2. கட்டுப்பாடு வார்த்தை (CW) செருகல்
F-Tile Serial Lite IV Intel FPGA IP ஆனது பயனர் தர்க்கத்திலிருந்து உள்ளீட்டு சமிக்ஞைகளின் அடிப்படையில் CWகளை உருவாக்குகிறது. CW கள் பாக்கெட் டிலிமிட்டர்கள், பரிமாற்ற நிலைத் தகவல் அல்லது பயனர் தரவு ஆகியவற்றை PCS பிளாக்கிற்குக் குறிப்பிடுகின்றன, மேலும் அவை XGMII கட்டுப்பாட்டுக் குறியீடுகளிலிருந்து பெறப்பட்டவை.
பின்வரும் அட்டவணை ஆதரிக்கப்படும் CW களின் விளக்கத்தைக் காட்டுகிறது:

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 23

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28

அட்டவணை 11.
START END ALIGN

ஆதரிக்கப்படும் CW களின் விளக்கம்

வார்த்தைகளின் எண்ணிக்கை (1 சொல்

= 64 பிட்கள்)

ஆம்

EMPTY_CYC

ஆம்

செயலற்ற

இல்லை

தரவு

ஆம்

இன்-பேண்ட்

விளக்கம்
டேட்டா டிலிமிட்டரின் ஆரம்பம். டேட்டா டிலிமிட்டரின் முடிவு. RX சீரமைப்புக்கான கட்டுப்பாட்டு வார்த்தை (CW). தரவு பரிமாற்றத்தில் வெற்று சுழற்சி. IDLE (பேண்ட் வெளியே). பேலோடு.

அட்டவணை 12. CW கள விளக்கம்
புலம் RSVD num_valid_bytes_eob
EMPTY eop sop seop align CRC32 usr

விளக்கம்
ஒதுக்கப்பட்ட புலம். எதிர்கால நீட்டிப்புக்கு பயன்படுத்தப்படலாம். 0 உடன் இணைக்கப்பட்டுள்ளது.
கடைசி வார்த்தையில் (64-பிட்) செல்லுபடியாகும் பைட்டுகளின் எண்ணிக்கை. இது 3பிட் மதிப்பு. · 3'b000: 8 பைட்டுகள் · 3'b001: 1 பைட் · 3'b010: 2 பைட்டுகள் · 3'b011: 3 பைட்டுகள் · 3'b100: 4 பைட்டுகள் · 3'b101: 5 பைட்டுகள் · 3'b110: 6 பைட்டுகள் · 3'b111: 7 பைட்டுகள்
வெடிப்பின் முடிவில் உள்ள செல்லுபடியாகாத சொற்களின் எண்ணிக்கை.
ஒரு எண்ட்-ஆஃப்-பேக்கெட் சிக்னலை உறுதிப்படுத்த RX Avalon ஸ்ட்ரீமிங் இடைமுகத்தைக் குறிக்கிறது.
ஆர்எக்ஸ் அவலோன் ஸ்ட்ரீமிங் இன்டர்ஃபேஸ், ஸ்டார்ட் ஆஃப் பாக்கெட் சிக்னலை உறுதிப்படுத்துகிறது.
ஆர்எக்ஸ் அவலோன் ஸ்ட்ரீமிங் இடைமுகத்தை ஒரே சுழற்சியில் ஸ்டார்ட்-ஆஃப்-பேக்கட் மற்றும் எண்ட்-ஆஃப்-பேக்கெட் ஆகியவற்றை உறுதிப்படுத்துகிறது.
RX சீரமைப்பைச் சரிபார்க்கவும்.
கணக்கிடப்பட்ட CRC இன் மதிப்புகள்.
கட்டுப்பாட்டு வார்த்தை (CW) பயனர் வரையறுக்கப்பட்ட தகவலைக் கொண்டுள்ளது என்பதைக் குறிக்கிறது.

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 24

கருத்தை அனுப்பவும்

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28

4.1.2.1. வெடிப்பு தொடக்கம் CW

படம் 11. ஸ்டார்ட்-ஆஃப்-பர்ஸ்ட் CW வடிவம்

START

63:56

ஆர்எஸ்விடி

55:48

ஆர்எஸ்விடி

47:40

ஆர்எஸ்விடி

தரவு

39:32 31:24

ஆர்எஸ்விடி ஆர்எஸ்விடி

23:16

sop usr align=0 seop

15:8

சேனல்

7:0

'hFB(START)

கட்டுப்பாடு 7:0

அட்டவணை 13.

முழு பயன்முறையில், tx_avs_startofpacket சிக்னலை உறுதிப்படுத்துவதன் மூலம் START CW ஐச் செருகலாம். tx_avs_startofpacket சிக்னலை மட்டும் உறுதிப்படுத்தினால், sop bit அமைக்கப்படும். tx_avs_startofpacket மற்றும் tx_avs_endofpacket சிக்னல்கள் இரண்டையும் உறுதிப்படுத்தும்போது, seop பிட் அமைக்கப்படும்.

தொடக்க CW புல மதிப்புகள்
ஃபீல்ட் சோப்/சியோப்
usr (8)
சீரமைக்க

மதிப்பு

tx_is_usr_cmd சமிக்ஞையைப் பொறுத்து:

1: எப்போது tx_is_usr_cmd = 1

0: எப்போது tx_is_usr_cmd = 0

அடிப்படை பயன்முறையில், மீட்டமைப்பு செயலிழந்த பிறகு MAC ஒரு START CW ஐ அனுப்புகிறது. தரவு எதுவும் கிடைக்கவில்லை என்றால், நீங்கள் தரவை அனுப்பத் தொடங்கும் வரை MAC தொடர்ந்து END மற்றும் START CWs உடன் இணைக்கப்பட்ட EMPTY_CYC ஐ அனுப்பும்.

4.1.2.2. என்ட்-ஆஃப்-பர்ஸ்ட் CW

படம் 12. என்ட்-ஆஃப்-பர்ஸ்ட் CW வடிவம்

முடிவு

63:56

'hFD

55:48

CRC32[31:24]

47:40

CRC32[23:16]

தரவு 39:32 31:24

CRC32[15:8] CRC32[7:0]

23:16 eop=1 RSVD RSVD RSVD

ஆர்எஸ்விடி

15:8

ஆர்எஸ்விடி

காலி

7:0

ஆர்எஸ்விடி

num_valid_bytes_eob

கட்டுப்பாடு

7:0

(8) இது முழு பயன்முறையில் மட்டுமே ஆதரிக்கப்படுகிறது.
கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 25

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28

அட்டவணை 14.

tx_avs_endofpacket உறுதிப்படுத்தப்படும்போது MAC END CW ஐச் செருகும். END CW ஆனது கடைசி தரவு வார்த்தையில் உள்ள செல்லுபடியாகும் பைட்டுகளின் எண்ணிக்கை மற்றும் CRC தகவல் ஆகியவற்றைக் கொண்டுள்ளது.

CRC மதிப்பு என்பது START CW மற்றும் END CW க்கு முந்தைய தரவு வார்த்தைக்கு இடையே உள்ள தரவுக்கான 32-பிட் CRC முடிவு ஆகும்.

பின்வரும் அட்டவணை END CW இல் உள்ள புலங்களின் மதிப்புகளைக் காட்டுகிறது.

END CW புல மதிப்புகள்
புலம் eop CRC32 num_valid_bytes_eob

மதிப்பு 1
CRC32 கணக்கிடப்பட்ட மதிப்பு. கடைசி தரவு வார்த்தையில் செல்லுபடியாகும் பைட்டுகளின் எண்ணிக்கை.

4.1.2.3. சீரமைப்பு ஜோடி CW

படம் 13. சீரமைப்பு ஜோடி CW வடிவம்

CW ஜோடியை START/END உடன் சீரமைக்கவும்

64+8பிட்கள் XGMII இடைமுகம்

START

63:56

ஆர்எஸ்விடி

55:48

ஆர்எஸ்விடி

47:40

ஆர்எஸ்விடி

தரவு

39:32 31:24

ஆர்எஸ்விடி ஆர்எஸ்விடி

23:16 eop=0 sop=0 usr=0 align=1 seop=0

15:8

ஆர்எஸ்விடி

7:0

'hFB

கட்டுப்பாடு 7:0

64+8பிட்கள் XGMII இடைமுகம்

முடிவு

63:56

'hFD

55:48

ஆர்எஸ்விடி

47:40

ஆர்எஸ்விடி

தரவு

39:32 31:24

ஆர்எஸ்விடி ஆர்எஸ்விடி

23:16 eop=0 RSVD RSVD RSVD

ஆர்எஸ்விடி

15:8

ஆர்எஸ்விடி

7:0

ஆர்எஸ்விடி

கட்டுப்பாடு 7:0

ALIGN CW என்பது START/END அல்லது END/START CWகளுடன் இணைக்கப்பட்ட CW ஆகும். tx_link_reinit சிக்னலை உறுதிப்படுத்துவதன் மூலம், சீரமைப்பு கால கவுண்டரை அமைப்பதன் மூலம் அல்லது மீட்டமைப்பைத் தொடங்குவதன் மூலம் ALIGN இணைக்கப்பட்ட CW ஐச் செருகலாம். ALIGN இணைக்கப்பட்ட CW செருகப்பட்டால், அனைத்து பாதைகளிலும் தரவு சீரமைப்பைச் சரிபார்க்க ரிசீவர் சீரமைப்புத் தொகுதியைத் தொடங்க, சீரமைப்பு புலம் 1 க்கு அமைக்கப்படும்.

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 26

கருத்தை அனுப்பவும்

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28

அட்டவணை 15.

CW புல மதிப்புகளை சீரமைக்கவும்
புலம் சீரமை
eop sop usr seop

மதிப்பு 1 0 0 0 0

4.1.2.4. வெற்று சுழற்சி CW

படம் 14. வெற்று சுழற்சி CW வடிவம்

END/START உடன் EMPTY_CYC இணை

64+8பிட்கள் XGMII இடைமுகம்

முடிவு

63:56

'hFD

55:48

ஆர்எஸ்விடி

47:40

ஆர்எஸ்விடி

தரவு

39:32 31:24

ஆர்எஸ்விடி ஆர்எஸ்விடி

23:16 eop=0 RSVD RSVD RSVD

ஆர்எஸ்விடி

15:8

ஆர்எஸ்விடி

7:0

ஆர்எஸ்விடி

கட்டுப்பாடு 7:0

64+8பிட்கள் XGMII இடைமுகம்

START

63:56

ஆர்எஸ்விடி

55:48

ஆர்எஸ்விடி

47:40

ஆர்எஸ்விடி

தரவு

39:32 31:24

ஆர்எஸ்விடி ஆர்எஸ்விடி

23:16

sop=0 usr=0 align=0 seop=0

15:8

ஆர்எஸ்விடி

7:0

'hFB

கட்டுப்பாடு 7:0

அட்டவணை 16.

வெடிப்பின் போது இரண்டு கடிகாரச் சுழற்சிகளுக்கு tx_avs_valid ஐ நீக்கும்போது, MAC ஆனது END/START CWகளுடன் இணைக்கப்பட்ட EMPTY_CYC CW ஐச் செருகும். சிறிது நேரத்தில் பரிமாற்றத்திற்கான தரவு எதுவும் கிடைக்காதபோது இந்த CWஐப் பயன்படுத்தலாம்.

ஒரு சுழற்சியில் tx_avs_valid ஐ நீக்கும் போது, IP ஆனது tx_avs_valid ஐ tx_avs_valid என்று இருமுறை நீக்கி, ஒரு ஜோடி END/START CWகளை உருவாக்குகிறது.

EMPTY_CYC CW புல மதிப்புகள்
புலம் சீரமை
eop

மதிப்பு 0 0

தொடர்ந்தது…

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 27

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28

Field sop usr seop

மதிப்பு 0 0 0

4.1.2.5. செயலற்ற CW

படம் 15. செயலற்ற CW வடிவம்

IDLE CW

63:56

h07

55:48

h07

47:40

h07

தரவு

39:32 31:24

'h07'h07

23:16

h07

15:8

h07

7:0

h07

கட்டுப்பாடு 7:0

பரிமாற்றம் இல்லாதபோது MAC IDLE CWஐச் செருகும். இந்த காலகட்டத்தில், tx_avs_valid சமிக்ஞை குறைவாக உள்ளது.
பர்ஸ்ட் டிரான்ஸ்ஃபர் முடிந்ததும் அல்லது டிரான்ஸ்மிஷன் செயலற்ற நிலையில் இருக்கும்போது நீங்கள் IDLE CWஐப் பயன்படுத்தலாம்.

4.1.2.6. தரவு வார்த்தை

தரவு வார்த்தை என்பது ஒரு பாக்கெட்டின் பேலோட் ஆகும். XGMII கட்டுப்பாட்டு பிட்கள் அனைத்தும் தரவு வார்த்தை வடிவத்தில் 0 க்கு அமைக்கப்பட்டுள்ளன.

படம் 16. தரவு வார்த்தை வடிவம்

64+8 பிட்கள் XGMII இடைமுகம்

தரவு வார்த்தை

63:56

பயனர் தரவு 7

55:48

பயனர் தரவு 6

47:40

பயனர் தரவு 5

தரவு

39:32 31:24

பயனர் தரவு 4 பயனர் தரவு 3

23:16

பயனர் தரவு 2

15:8

பயனர் தரவு 1

7:0

பயனர் தரவு 0

கட்டுப்பாடு 7:0

4.1.3. TX CRC
IP அளவுரு எடிட்டரில் உள்ள Enable CRC அளவுருவைப் பயன்படுத்தி TX CRC தொகுதியை இயக்கலாம். இந்த அம்சம் அடிப்படை மற்றும் முழு முறைகளிலும் ஆதரிக்கப்படுகிறது.

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 28

கருத்தை அனுப்பவும்

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28

MAC ஆனது tx_avs_endofpacket சமிக்ஞையை உறுதிப்படுத்துவதன் மூலம் END CW இல் CRC மதிப்பைச் சேர்க்கிறது. BASIC பயன்முறையில், END CW உடன் இணைக்கப்பட்ட ALIGN CW மட்டுமே சரியான CRC புலத்தைக் கொண்டுள்ளது.
TX CRC பிளாக் TX கண்ட்ரோல் வேர்ட் இன்செர்ஷன் மற்றும் TX MII என்கோட் பிளாக் உடன் இடைமுகங்கள். TX CRC தொகுதியானது, START CW இலிருந்து END CW வரையிலான ஒரு சுழற்சி தரவுக்கான 64-பிட் மதிப்புக்கான CRC மதிப்பைக் கணக்கிடுகிறது.
CRC பிழைகளை உருவாக்க, ஒரு குறிப்பிட்ட பாதையில் தரவை வேண்டுமென்றே சிதைக்க, crc_error_inject சிக்னலை உறுதிப்படுத்தலாம்.

4.1.4. TX MII குறியாக்கி

TX MII குறியாக்கி MAC இலிருந்து TX PCSக்கு பாக்கெட் பரிமாற்றத்தைக் கையாளுகிறது.

பின்வரும் படம் PAM8 மாடுலேஷன் பயன்முறையில் 4-பிட் MII பேருந்தின் தரவு வடிவத்தைக் காட்டுகிறது. START மற்றும் END CW ஒவ்வொரு இரண்டு MII பாதைகளிலும் ஒருமுறை தோன்றும்.

படம் 17. PAM4 மாடுலேஷன் மோட் MII டேட்டா பேட்டர்ன்

சுழற்சி 1

சுழற்சி 2

சுழற்சி 3

சுழற்சி 4

சுழற்சி 5

SOP_CW

DATA_1

DATA_9 DATA_17

செயலற்ற

DATA_DUMMY SOP_CW
DATA_DUMMY

DATA_2 DATA_3 DATA_4

DATA_10 DATA_11 DATA_12

DATA_18 DATA_19 DATA_20

EOP_CW IDLE
EOP_CW

SOP_CW

DATA_5 DATA_13 DATA_21

செயலற்ற

DATA_DUMMY DATA_6 DATA_14 DATA_22 EOP_CW

SOP_CW DATA_DUMMY

DATA_7 DATA_8

DATA_15 DATA_16

DATA_23 DATA_24

IDLE EOP_CW

பின்வரும் படம் NRZ மாடுலேஷன் முறையில் 8-பிட் MII பேருந்தில் உள்ள தரவு வடிவத்தைக் காட்டுகிறது. ஒவ்வொரு MII பாதைகளிலும் START மற்றும் END CW தோன்றும்.

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 29

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28

படம் 18. NRZ மாடுலேஷன் பயன்முறை MII தரவு முறை

சுழற்சி 1

சுழற்சி 2

சுழற்சி 3

SOP_CW

DATA_1

DATA_9

SOP_CW

DATA_2 DATA_10

SOP_CW SOP_CW

DATA_3 DATA_4

DATA_11 DATA_12

SOP_CW

DATA_5 DATA_13

SOP_CW

DATA_6 DATA_14

SOP_CW

DATA_7 DATA_15

SOP_CW

DATA_8 DATA_16

CYCLE 4 DATA_17 DATA_18 DATA_19 DATA_20 DATA_21 DATA_22 DATA_23 DATA_24

சுழற்சி 5 EOP_CW EOP_CW EOP_CW EOP_CW EOP_CW EOP_CW EOP_CW EOP_CW

4.1.5. TX PCS மற்றும் PMA
F-Tile Serial Lite IV Intel FPGA IP ஆனது F-tile Transceiver ஐ ஈத்தர்நெட் PCS பயன்முறையில் உள்ளமைக்கிறது.

4.2 RX டேட்டாபாத்
RX தரவுப்பாதை பின்வரும் கூறுகளைக் கொண்டுள்ளது: · PMA பிளாக் · PCS தொகுதி · MII குறிவிலக்கி · CRC · Deskew பிளாக் · கட்டுப்பாடு வார்த்தை அகற்றுதல் தொகுதி

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 30

கருத்தை அனுப்பவும்

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28
படம் 19. RX டேட்டாபாத்

பயனர் தர்க்கத்திற்கு Avalon ஸ்ட்ரீமிங் இடைமுகம்
RX MAC
கட்டுப்பாடு வார்த்தை நீக்கம்
டெஸ்க்யூ

CRC

MII குறிவிலக்கி

MII இடைமுகம் தனிப்பயன் பிசிஎஸ்
பிசிஎஸ் மற்றும் பிஎம்ஏ

பிற FPGA சாதனத்திலிருந்து RX தொடர் இடைமுகம்
4.2.1. RX PCS மற்றும் PMA
F-Tile Serial Lite IV Intel FPGA IP ஆனது F-tile Transceiver ஐ ஈதர்நெட் PCS முறையில் உள்ளமைக்கிறது.
4.2.2. RX MII குறிவிலக்கி
உள்வரும் தரவு கட்டுப்பாட்டு வார்த்தை மற்றும் சீரமைப்பு குறிப்பான்களைக் கொண்டிருந்தால், இந்தத் தொகுதி அடையாளம் காணும். RX MII குறிவிலக்கியானது 1-பிட் செல்லுபடியாகும், 1-பிட் மார்க்கர் காட்டி, 1பிட் கட்டுப்பாட்டுக் காட்டி மற்றும் ஒரு பாதைக்கு 64-பிட் தரவு வடிவில் தரவை வெளியிடுகிறது.
4.2.3. RX CRC
IP அளவுரு எடிட்டரில் உள்ள Enable CRC அளவுருவைப் பயன்படுத்தி TX CRC தொகுதியை இயக்கலாம். இந்த அம்சம் அடிப்படை மற்றும் முழு முறைகளிலும் ஆதரிக்கப்படுகிறது. RX CRC பிளாக் RX கண்ட்ரோல் வேர்ட் ரிமூவல் மற்றும் RX MII டிகோடர் தொகுதிகளுடன் இடைமுகங்கள். CRC பிழை ஏற்படும் போது IP rx_crc_error சமிக்ஞையை உறுதிப்படுத்துகிறது.

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 31

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28
ஒவ்வொரு புதிய வெடிப்பின் போதும் IP ஆனது rx_crc_error ஐ நீக்குகிறது. இது பயனர் தர்க்க பிழை கையாளுதலுக்கான பயனர் தர்க்கத்திற்கான வெளியீடு ஆகும்.
4.2.4. RX Deskew
RX deskew தொகுதியானது ஒவ்வொரு பாதைக்கும் சீரமைப்பு குறிப்பான்களைக் கண்டறிந்து RX CW அகற்றும் தொகுதிக்கு அனுப்பும் முன் தரவை மீண்டும் சீரமைக்கிறது.
IP அளவுரு எடிட்டரில் தன்னியக்க சீரமைப்பு அளவுருவை இயக்கு என்பதை அமைப்பதன் மூலம், சீரமைப்புப் பிழை ஏற்படும் போது, ஒவ்வொரு லேனுக்கும் தரவைத் தானாக சீரமைக்க IP மையத்தை அனுமதிக்க நீங்கள் தேர்வு செய்யலாம். தானியங்கு சீரமைப்பு அம்சத்தை நீங்கள் முடக்கினால், சீரமைப்புப் பிழையைக் குறிக்க ஐபி கோர் rx_error சமிக்ஞையை வலியுறுத்துகிறது. லேன் சீரமைப்புப் பிழை ஏற்பட்டால், லேன் சீரமைப்பு செயல்முறையைத் தொடங்க நீங்கள் rx_link_reinit ஐ வலியுறுத்த வேண்டும்.
RX deskew ஒரு நிலை இயந்திரத்தின் அடிப்படையில் சீரமைப்பு குறிப்பான்களைக் கண்டறிகிறது. பின்வரும் வரைபடம் RX deskew தொகுதியில் உள்ள நிலைகளைக் காட்டுகிறது.

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 32

கருத்தை அனுப்பவும்

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28

படம் 20.

ஆர்எக்ஸ் டெஸ்க்யூ லேன் சீரமைப்பு ஸ்டேட் மெஷின் ஆட்டோ சீரமைப்பு இயக்கப்பட்ட ஃப்ளோ சார்ட்
தொடங்கு

செயலற்ற

மீட்டமை = 1 ஆம் இல்லை

அனைத்து பிசிஎஸ்

இல்லை

பாதைகள் தயாரா?

ஆம்

காத்திருங்கள்

அனைத்து ஒத்திசைவு குறிப்பான்கள் எண்
கண்டறியப்பட்டது?
ஆம்
சீரமை

இல்லை
ஆம் நேரம் முடிந்ததா?

ஆம்
சீரமைப்பு தவறிவிட்டதா?
முடிவு இல்லை

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 33

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28

படம் 21.

RX Deskew லேன் சீரமைப்பு நிலை இயந்திரம், தன்னியக்க சீரமைப்பு முடக்கப்பட்ட ஃப்ளோ சார்ட்
தொடங்கு

செயலற்ற

மீட்டமை = 1 ஆம் இல்லை

அனைத்து பிசிஎஸ்

இல்லை

பாதைகள் தயாரா?

ஆம்

ஆம்
rx_link_reinit =1
பிழை இல்லை

இல்லை ஆம் நேரம் முடிந்ததா?

காத்திருங்கள்
அனைத்து ஒத்திசைவு குறிப்பான்கள் இல்லை
கண்டறியப்பட்டது?
ஆம் ALIGN

ஆம்
சீரமைப்பு தவறிவிட்டதா?
இல்லை
முடிவு
1. சீரமைப்பு செயல்முறை IDLE நிலையில் தொடங்குகிறது. அனைத்து PCS லேன்களும் தயாரானதும் மற்றும் rx_link_reinit செயலிழக்கப்பட்டதும் பிளாக் WAIT நிலைக்கு நகரும்.
2. WAIT நிலையில், கண்டறியப்பட்ட அனைத்து குறிப்பான்களும் ஒரே சுழற்சியில் உறுதிப்படுத்தப்பட்டவை என்பதை பிளாக் சரிபார்க்கிறது. இந்த நிபந்தனை உண்மையாக இருந்தால், தொகுதி சீரமைக்கப்பட்ட நிலைக்கு நகரும்.
3. தொகுதி சீரமைக்கப்பட்ட நிலையில் இருக்கும்போது, பாதைகள் சீரமைக்கப்பட்டிருப்பதைக் குறிக்கிறது. இந்த நிலையில், பிளாக் லேன் சீரமைப்பை தொடர்ந்து கண்காணித்து, அனைத்து குறிப்பான்களும் ஒரே சுழற்சியில் உள்ளதா என சரிபார்க்கிறது. அதே சுழற்சியில் குறைந்தபட்சம் ஒரு மார்க்கர் இல்லாவிட்டால் மற்றும் இயக்கு தானியங்கு சீரமைப்பு அளவுரு அமைக்கப்பட்டால், தொகுதி

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 34

கருத்தை அனுப்பவும்

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28

சீரமைப்பு செயல்முறையை மீண்டும் தொடங்க IDLE நிலை. தன்னியக்க சீரமைப்பை இயக்கு என்பது அமைக்கப்படாமல், அதே சுழற்சியில் குறைந்தபட்சம் ஒரு மார்க்கர் இல்லாவிட்டால், பிளாக் ERROR நிலைக்குச் சென்று லேன் சீரமைப்பு செயல்முறையைத் தொடங்க பயனர் தர்க்கம் rx_link_reinit சிக்னலை வலியுறுத்தும் வரை காத்திருக்கும்.

படம் 22. rx_core_clk இயக்கப்பட்ட தானியங்கு சீரமைப்புடன் லேன் மறுசீரமைப்பு

rx_link_up

rx_link_reinit

மற்றும்_அனைத்து_குறிப்பான்கள்

டெஸ்க்யூ மாநிலம்

சீரமைக்கப்பட்டது

செயலற்ற

காத்திருங்கள்

சீரமைக்கப்பட்டது

AUTO_ALIGN = 1

படம் 23. லேன் மறுசீரமைப்பு இயக்கு தன்னியக்க சீரமைப்பு முடக்கப்பட்டது rx_core_clk

rx_link_up

rx_link_reinit

மற்றும்_அனைத்து_குறிப்பான்கள்

டெஸ்க்யூ மாநிலம்

சீரமைக்கப்பட்டது

பிழை

செயலற்ற

காத்திருங்கள்

சீரமைக்கப்பட்டது

AUTO_ALIGN = 0
4.2.5. RX CW அகற்றுதல்
இந்த பிளாக் CWகளை டிகோட் செய்து, CWகளை அகற்றிய பிறகு Avalon ஸ்ட்ரீமிங் இடைமுகத்தைப் பயன்படுத்தி பயனர் தர்க்கத்திற்கு தரவை அனுப்புகிறது.
சரியான தரவு கிடைக்காதபோது, RX CW அகற்றும் தொகுதி rx_avs_valid சிக்னலை முடக்குகிறது.
முழு பயன்முறையில், பயனர் பிட் அமைக்கப்பட்டால், இந்தத் தொகுதி rx_is_usr_cmd சமிக்ஞையை உறுதிப்படுத்துகிறது மற்றும் முதல் கடிகார சுழற்சியில் உள்ள தரவு பயனர் வரையறுக்கப்பட்ட தகவல் அல்லது கட்டளையாகப் பயன்படுத்தப்படும்.
rx_avs_ready deasserts மற்றும் rx_avs_valid உறுதிப்படுத்தும்போது, RX CW அகற்றுதல் தொகுதி பயனர் தர்க்கத்தில் ஒரு பிழை நிலையை உருவாக்குகிறது.
இந்தத் தொகுதியுடன் தொடர்புடைய Avalon ஸ்ட்ரீமிங் சிக்னல்கள் பின்வருமாறு: · rx_avs_startofpacket · rx_avs_endofpacket · rx_avs_channel · rx_avs_empty · rx_avs_data

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 35

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28
· rx_avs_valid
· rx_num_valid_bytes_eob
· rx_is_usr_cmd (முழு பயன்முறையில் மட்டுமே கிடைக்கும்)
4.3 F-டைல் சீரியல் லைட் IV இன்டெல் FPGA IP கடிகார கட்டமைப்பு
F-Tile Serial Lite IV Intel FPGA IP ஆனது நான்கு கடிகார உள்ளீடுகளைக் கொண்டுள்ளது, அவை வெவ்வேறு தொகுதிகளுக்கு கடிகாரங்களை உருவாக்குகின்றன: · Transceiver reference clock (xcvr_ref_clk)-வெளிப்புற கடிகாரத்திலிருந்து உள்ளீடு கடிகாரம்
TX MAC, RX MAC மற்றும் TX மற்றும் RX தனிப்பயன் PCS தொகுதிகளுக்கான கடிகாரங்களை உருவாக்கும் சிப்ஸ் அல்லது ஆஸிலேட்டர்கள். ஆதரிக்கப்படும் அதிர்வெண் வரம்பிற்கு அளவுருக்களைப் பார்க்கவும். · TX கோர் கடிகாரம் (tx_core_clk)–இந்த கடிகாரம் டிரான்ஸ்ஸீவரில் இருந்து பெறப்பட்டது PLL TX MACக்கு பயன்படுத்தப்படுகிறது. இந்த கடிகாரம் TX பயனர் லாஜிக்குடன் இணைக்க F-டைல் டிரான்ஸ்ஸீவரில் இருந்து வெளிவரும் கடிகாரமாகும். · RX கோர் கடிகாரம் (rx_core_clk)–இந்த கடிகாரம் RX deskew FIFO மற்றும் RX MAC க்கு பயன்படுத்தப்படும் டிரான்ஸ்ஸீவரில் இருந்து பெறப்பட்டது. இந்த கடிகாரம் RX பயனர் தர்க்கத்துடன் இணைக்க F-டைல் டிரான்ஸ்ஸீவரில் இருந்து வெளிவரும் கடிகாரமாகும். டிரான்ஸ்ஸீவர் மறுசீரமைப்பு இடைமுகத்திற்கான கடிகாரம் (reconfig_clk)-வெளிப்புற கடிகார சுற்றுகள் அல்லது ஆஸிலேட்டர்களில் இருந்து உள்ளீட்டு கடிகாரம் TX மற்றும் RX டேட்டாபாத்களில் F-tile transceiver reconfiguration interface க்கான கடிகாரங்களை உருவாக்குகிறது. கடிகார அதிர்வெண் 100 முதல் 162 மெகா ஹெர்ட்ஸ் ஆகும்.
பின்வரும் தொகுதி வரைபடம் F-Tile Serial Lite IV Intel FPGA IP கடிகார டொமைன்கள் மற்றும் IP இல் உள்ள இணைப்புகளைக் காட்டுகிறது.

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 36

கருத்தை அனுப்பவும்

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28

படம் 24.

F-டைல் சீரியல் லைட் IV இன்டெல் FPGA IP கடிகார கட்டமைப்பு

ஆஸிலேட்டர்

FPGA1
F-டைல் சீரியல் லைட் IV இன்டெல் FPGA ஐபி டிரான்ஸ்ஸீவர் மறுகட்டமைப்பு இடைமுகக் கடிகாரம்
(reconfig_clk)

tx_core_clkout (பயனர் தர்க்கத்துடன் இணைக்கவும்)

tx_core_clk= clk_pll_div64[mid_ch]

FPGA2

F-டைல் சீரியல் லைட் IV இன்டெல் FPGA IP

டிரான்ஸ்ஸீவர் மறுகட்டமைப்பு இடைமுகக் கடிகாரம்

(reconfig_clk)

ஆஸிலேட்டர்

rx_core_clk= clk_pll_div64[mid_ch]

rx_core_clkout (பயனர் தர்க்கத்துடன் இணைக்கவும்)

clk_pll_div64[mid_ch] clk_pll_div64[n-1:0]

அவலோன் ஸ்ட்ரீமிங் இடைமுகம் TX தரவு
TX MAC

தொடர்_இணைப்பு[n-1:0]

டெஸ்க்யூ

FIFO

அவலோன் ஸ்ட்ரீமிங் இடைமுகம் RX டேட்டா RX MAC

அவலோன் ஸ்ட்ரீமிங் இடைமுகம் RX தரவு
RX MAC

Deskew FIFO

rx_core_clkout (பயனர் தர்க்கத்துடன் இணைக்கவும்)

rx_core_clk= clk_pll_div64[mid_ch]

தனிப்பயன் பிசிஎஸ்

தொடர்_இணைப்பு[n-1:0]

TX MAC

அவலோன் ஸ்ட்ரீமிங் இடைமுகம் TX தரவு

tx_core_clk= clk_pll_div64[mid_ch]

tx_core_clkout (பயனர் தர்க்கத்துடன் இணைக்கவும்)

டிரான்ஸ்ஸீவர் ரெஃப் கடிகாரம் (xcvr_ref_clk)
டிரான்ஸ்ஸீவர் ரெஃப் கடிகாரம் (xcvr_ref_clk)

ஆஸிலேட்டர்*

புராணக்கதை

FPGA சாதனம்
TX கோர் கடிகார டொமைன்
RX கோர் கடிகார டொமைன்
டிரான்ஸ்ஸீவர் குறிப்பு கடிகார டொமைன் வெளிப்புற சாதன தரவு சமிக்ஞைகள்

4.4 மீட்டமை மற்றும் இணைப்பு துவக்கம்
MAC, F-tile Hard IP, மற்றும் reconfiguration blocks வெவ்வேறு ரீசெட் சிக்னல்களைக் கொண்டுள்ளன: · TX மற்றும் RX MAC தொகுதிகள் tx_core_rst_n மற்றும் rx_core_rst_n ரீசெட் சிக்னல்களைப் பயன்படுத்துகின்றன. · tx_pcs_fec_phy_reset_n மற்றும் rx_pcs_fec_phy_reset_n ரீசெட் சிக்னல்கள் இயக்கி
எஃப்-டைல் ஹார்ட் ஐபியை மீட்டமைக்க மென்மையான ரீசெட் கன்ட்ரோலர். · மறுகட்டமைப்பு தொகுதி reconfig_reset ரீசெட் சிக்னலைப் பயன்படுத்துகிறது.

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 37

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28

படம் 25. கட்டிடக்கலையை மீட்டமைக்கவும்
அவலோன் ஸ்ட்ரீமிங் இடைமுகம் TX தரவு
MAC
Avalon ஸ்ட்ரீமிங் SYNC இடைமுகம் RX தரவு

FPGA F-tile Serial Lite IV இன்டெல் FPGA IP

tx_mii rx_mii
phy_ehip_ready phy_rx_pcs_ready

எஃப்-டைல் ஹார்ட் ஐபி

TX தொடர் தரவு RX தொடர் தரவு

tx_core_rstn rx_core_rstn tx_pcs_fec_phy_reset_n rx_pcs_fec_phy_reset_n reconfig_reset

தர்க்கத்தை மீட்டமைக்கவும்
தொடர்புடைய தகவல் · பக்கம் 51 இல் வழிகாட்டுதல்களை மீட்டமைக்கவும் · F-Tile Serial Lite IV Intel FPGA IP Design Example பயனர் வழிகாட்டி
4.4.1. TX மீட்டமைப்பு மற்றும் துவக்க வரிசை
F-Tile Serial Lite IV Intel FPGA IPக்கான TX மீட்டமைப்பு வரிசை பின்வருமாறு: 1. tx_pcs_fec_phy_reset_n, tx_core_rst_n மற்றும் reconfig_reset ஆகியவற்றை உறுதிப்படுத்தவும்
ஒரே நேரத்தில் எஃப்-டைல் ஹார்ட் ஐபி, எம்ஏசி மற்றும் மறுகட்டமைப்பு தொகுதிகளை மீட்டமைக்க. tx_pcs_fec_phy_reset_n ஐ வெளியிடவும் மற்றும் தொகுதிகள் சரியாக மீட்டமைக்கப்படுவதை உறுதிசெய்ய tx_reset_ack க்கு காத்திருந்த பிறகு மறுகட்டமைவு மீட்டமைக்கவும். 2. tx_pcs_fec_phy_reset_n மீட்டமைக்கப்பட்ட பிறகு, TX PHY பரிமாற்றத்திற்குத் தயாராக இருப்பதைக் குறிக்க, IP ஆனது phy_tx_lanes_stable, tx_pll_locked மற்றும் phy_ehip_ready சமிக்ஞைகளை உறுதிப்படுத்துகிறது. 3. phy_ehip_ready சிக்னல் அதிகமாகச் சென்ற பிறகு tx_core_rst_n சமிக்ஞை செயலிழந்துவிடும். 4. MAC ரீசெட் ஆனதும் MII இடைமுகத்தில் IP IDLE எழுத்துகளை அனுப்பத் தொடங்குகிறது. அனைத்து லேன்களும் ஒரே கடிகாரத்தைப் பயன்படுத்துவதால் TX லேன் சீரமைப்பு மற்றும் வளைவு தேவை இல்லை. 5. IDLE எழுத்துகளை அனுப்பும் போது, MAC tx_link_up சமிக்ஞையை உறுதிப்படுத்துகிறது. 6. MAC பின்னர் இணைக்கப்பட்ட ரிசீவரின் பாதை சீரமைப்பு செயல்முறையைத் தொடங்க ஒரு நிலையான இடைவெளியில் START/END அல்லது END/START CW உடன் இணைக்கப்பட்ட ALIGN ஐ அனுப்பத் தொடங்குகிறது.

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 38

கருத்தை அனுப்பவும்

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28

படம் 26.

TX மீட்டமைப்பு மற்றும் துவக்க நேர வரைபடம்
reconfig_sl_clk

reconfig_clk

tx_core_rst_n

tx_pcs_fec_phy_reset_n 1

reconfig_reset

reconfig_sl_reset

tx_reset_ack

tx_pll _locked

phy_tx_lanes_stable

phy_ehip_read

tx_li nk_up

7
5 6 8

4.4.2. RX மீட்டமைப்பு மற்றும் துவக்க வரிசை
F-Tile Serial Lite IV Intel FPGA IPக்கான RX மீட்டமைப்பு வரிசை பின்வருமாறு:
1. எஃப்-டைல் ஹார்ட் ஐபி, எம்ஏசி மற்றும் மறுகட்டமைப்பு தொகுதிகளை மீட்டமைக்க rx_pcs_fec_phy_reset_n, rx_core_rst_n மற்றும் reconfig_reset ஆகியவற்றை ஒரே நேரத்தில் உறுதிப்படுத்தவும். rx_pcs_fec_phy_reset_n ஐ வெளியிடவும் மற்றும் தொகுதிகள் சரியாக மீட்டமைக்கப்படுவதை உறுதிசெய்ய rx_reset_ack க்கு காத்திருந்த பிறகு மறுகட்டமைவு மீட்டமைக்கவும்.
2. தனிப்பயன் PCS ரீசெட் வெளியான பிறகு IP ஆனது phy_rx_pcs_ready சிக்னலை உறுதிப்படுத்துகிறது, RX PHY பரிமாற்றத்திற்கு தயாராக உள்ளது என்பதைக் குறிக்கும்.
3. phy_rx_pcs_ready சிக்னல் அதிகமாக சென்ற பிறகு rx_core_rst_n சிக்னல் செயலிழக்கிறது.
4. RX MAC ரீசெட் வெளியிடப்பட்டதும், START/END அல்லது END/START CW உடன் இணைக்கப்பட்ட ALIGN ஐப் பெற்ற பிறகு, லேன் சீரமைப்பு செயல்முறையை IP தொடங்குகிறது.
5. RX deskew பிளாக் அனைத்து பாதைகளுக்கும் சீரமைப்பு முடிந்ததும் rx_link_up சமிக்ஞையை உறுதிப்படுத்துகிறது.
6. RX இணைப்பு தரவு வரவேற்பைத் தொடங்கத் தயாராக உள்ளது என்பதைக் குறிக்க பயனர் தருக்கத்திற்கு IP rx_link_up சமிக்ஞையை உறுதிப்படுத்துகிறது.

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 39

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28

படம் 27. RX மீட்டமைப்பு மற்றும் துவக்க நேர வரைபடம்
reconfig_sl_clk

reconfig_clk

rx_core_rst_n

rx_pcs_fec_phy_reset_n 1

reconfig_reset

reconfig_sl_reset

rx_reset_ack

rx_cdr_lock

rx_block_lock

rx_pcs_ready

rx_link_up

3 3 3 2

4 5 5

6 7

4.5 இணைப்பு வீதம் மற்றும் அலைவரிசை திறன் கணக்கீடு

F-Tile Serial Lite IV இன்டெல் FPGA IP அலைவரிசை செயல்திறன் கணக்கீடு கீழே உள்ளது:

அலைவரிசை திறன் = raw_rate * 64/66 * (burst_size – burst_size_ovhd)/burst_size * [align_marker_period / (align_marker_period + align_marker_width)] * [(srl4_align_period – 2) /

அட்டவணை 17. அலைவரிசை திறன் மாறிகள் விளக்கம்

மாறி

விளக்கம்

raw_rate burst_size

இது தொடர் இடைமுகத்தால் அடையப்பட்ட பிட் வீதமாகும். raw_rate = SERDES அகலம் * டிரான்ஸ்ஸீவர் கடிகார அதிர்வெண் Example: raw_rate = 64 * 402.812500 Gbps = 25.78 Gbps
வெடிப்பு அளவின் மதிப்பு. சராசரி அலைவரிசை செயல்திறனைக் கணக்கிட, பொதுவான பர்ஸ்ட் அளவு மதிப்பைப் பயன்படுத்தவும். அதிகபட்ச விகிதத்திற்கு, அதிகபட்ச பர்ஸ்ட் அளவு மதிப்பைப் பயன்படுத்தவும்.

வெடிப்பு_அளவு_ovhd

பர்ஸ்ட் அளவு மேல்நிலை மதிப்பு.
முழுப் பயன்முறையில், burst_size_ovhd மதிப்பு START மற்றும் END இணைக்கப்பட்ட CW களைக் குறிக்கிறது.
அடிப்படை பயன்முறையில், burst_size_ovhd இல்லை, ஏனெனில் START மற்றும் END இணைக்கப்பட்ட CWகள் இல்லை.

align_marker_period

சீரமைப்பு மார்க்கர் செருகப்பட்ட காலத்தின் மதிப்பு. தொகுப்பிற்கான மதிப்பு 81920 கடிகார சுழற்சி மற்றும் வேகமான உருவகப்படுத்துதலுக்கு 1280 ஆகும். இந்த மதிப்பு PCS கடின தர்க்கத்திலிருந்து பெறப்பட்டது.

align_marker_width srl4_align_period

சரியான சீரமைப்பு மார்க்கர் சிக்னல் அதிகமாக இருக்கும் கடிகார சுழற்சிகளின் எண்ணிக்கை.
இரண்டு சீரமைப்பு குறிப்பான்களுக்கு இடையே உள்ள கடிகார சுழற்சிகளின் எண்ணிக்கை. ஐபி அளவுரு எடிட்டரில் உள்ள சீரமைப்பு கால அளவுருவைப் பயன்படுத்தி இந்த மதிப்பை அமைக்கலாம்.

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 40

கருத்தை அனுப்பவும்

4. செயல்பாட்டு விளக்கம் 683074 | 2022.04.28
இணைப்பு வீதக் கணக்கீடுகள் கீழே உள்ளன: பயனுள்ள வீதம் = அலைவரிசை திறன் * raw_rate பின்வரும் சமன்பாட்டின் மூலம் அதிகபட்ச பயனர் கடிகார அதிர்வெண்ணைப் பெறலாம். அதிகபட்ச பயனர் கடிகார அதிர்வெண் கணக்கீடு தொடர்ச்சியான தரவு ஸ்ட்ரீமிங்கைக் கருதுகிறது மற்றும் பயனர் தர்க்கத்தில் IDLE சுழற்சி ஏற்படாது. FIFO நிரம்பி வழிவதைத் தவிர்க்க FIFO என்ற பயனர் தர்க்கத்தை வடிவமைக்கும்போது இந்த விகிதம் முக்கியமானது. அதிகபட்ச பயனர் கடிகார அதிர்வெண் = பயனுள்ள விகிதம் / 64

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 41

683074 | 2022.04.28 கருத்தை அனுப்பவும்

5. அளவுருக்கள்

அட்டவணை 18. F-டைல் சீரியல் லைட் IV இன்டெல் FPGA ஐபி அளவுரு விளக்கம்

அளவுரு

மதிப்பு

இயல்புநிலை

விளக்கம்

பொது வடிவமைப்பு விருப்பங்கள்

PMA மாடுலேஷன் வகை

· PAM4 · NRZ

PAM4

பிசிஎஸ் மாடுலேஷன் பயன்முறையைத் தேர்ந்தெடுக்கவும்.

PMA வகை

· FHT · FGT

எஃப்ஜிடி

டிரான்ஸ்ஸீவர் வகையைத் தேர்ந்தெடுக்கிறது.

PMA தரவு விகிதம்

· PAM4 பயன்முறைக்கு:
- FGT டிரான்ஸ்ஸீவர் வகை: 20 Gbps 58 Gbps
- FHT டிரான்ஸ்ஸீவர் வகை: 56.1 Gbps, 58 Gbps, 116 Gbps
· NRZ பயன்முறைக்கு:
- FGT டிரான்ஸ்ஸீவர் வகை: 10 Gbps 28.05 Gbps
- FHT டிரான்ஸ்ஸீவர் வகை: 28.05 Gbps, 58 Gbps

56.1 (FGT/FHT PAM4)
28.05 Gbps (FGT/FHT NRZ)

டிரான்ஸ்மிஷன் மற்றும் பிற மேல்நிலைகளை உள்ளடக்கிய டிரான்ஸ்ஸீவரின் வெளியீட்டில் பயனுள்ள தரவு வீதத்தைக் குறிப்பிடுகிறது. ஜிபிபிஎஸ் யூனிட்டில் 1 தசம இடம் வரை வட்டமிடுவதன் மூலம் மதிப்பு ஐபியால் கணக்கிடப்படுகிறது.

PMA பயன்முறை

டூப்ளக்ஸ் · Tx · Rx

இரட்டை

FHT டிரான்ஸ்ஸீவர் வகைக்கு, ஆதரிக்கப்படும் திசையானது டூப்ளக்ஸ் மட்டுமே. FGT டிரான்ஸ்ஸீவர் வகைக்கு, டூப்ளக்ஸ், Tx மற்றும் Rx ஆகியவை ஆதரிக்கப்படும் திசையாகும்.

PMA இன் எண்ணிக்கை

· PAM4 பயன்முறைக்கு:

பாதைகள்

- 1 முதல் 12 வரை

· NRZ பயன்முறைக்கு:

- 1 முதல் 16 வரை

பாதைகளின் எண்ணிக்கையைத் தேர்ந்தெடுக்கவும். சிம்ப்ளக்ஸ் வடிவமைப்பிற்கு, ஆதரிக்கப்படும் பாதைகளின் எண்ணிக்கை 1 ஆகும்.

PLL குறிப்பு கடிகார அதிர்வெண்

· FHT டிரான்ஸ்ஸீவர் வகைக்கு: 156.25 MHz
FGT டிரான்ஸ்ஸீவர் வகைக்கு: 27.5 MHz 379.84375 MHz, தேர்ந்தெடுக்கப்பட்ட டிரான்ஸ்ஸீவர் தரவு வீதத்தைப் பொறுத்து.

· FHT டிரான்ஸ்ஸீவர் வகைக்கு: 156.25 MHz
FGT டிரான்ஸ்ஸீவர் வகைக்கு: 165 MHz

டிரான்ஸ்ஸீவரின் குறிப்பு கடிகார அதிர்வெண்ணைக் குறிப்பிடுகிறது.

சிஸ்டம் பிஎல்எல்

—

குறிப்பு கடிகாரம்

அதிர்வெண்

170 மெகா ஹெர்ட்ஸ்

FHT டிரான்ஸ்ஸீவர் வகைக்கு மட்டுமே கிடைக்கும். சிஸ்டம் பிஎல்எல் குறிப்பு கடிகாரத்தைக் குறிப்பிடுகிறது மற்றும் சிஸ்டம் பிஎல்எல் கடிகாரத்தை உருவாக்க, எஃப்-டைல் ரெஃபரன்ஸ் மற்றும் சிஸ்டம் பிஎல்எல் க்ளாக்ஸ் இன்டெல் எஃப்பிஜிஏ ஐபியின் உள்ளீடாகப் பயன்படுத்தப்படும்.

கணினி PLL அதிர்வெண்
சீரமைப்பு காலம்

- 128 65536

RS-FEC ஐ இயக்கவும்

இயக்கு

876.5625 MHz 128 இயக்கவும்

கணினி PLL கடிகார அதிர்வெண்ணைக் குறிப்பிடுகிறது.
சீரமைப்பு மார்க்கர் காலத்தைக் குறிப்பிடுகிறது. மதிப்பு x2 ஆக இருக்க வேண்டும். RS-FEC அம்சத்தை இயக்க ஆன் செய்யவும்.
தொடர்ந்தது…

ISO 9001:2015 பதிவு செய்யப்பட்டது

5. அளவுருக்கள் 683074 | 2022.04.28

அளவுரு

மதிப்பு

இயல்புநிலை

விளக்கம்

முடக்கு

PAM4 PCS மாடுலேஷன் பயன்முறையில், RS-FEC எப்போதும் இயக்கப்பட்டிருக்கும்.

பயனர் இடைமுகம்

ஸ்ட்ரீமிங் பயன்முறை

· முழு · அடிப்படை

முழு

ஐபிக்கான டேட்டா ஸ்ட்ரீமிங்கைத் தேர்ந்தெடுக்கவும்.

முழு: இந்தப் பயன்முறை ஒரு சட்டகத்திற்குள் தொடக்கப் பொதி மற்றும் இறுதிப் பொதி சுழற்சியை அனுப்புகிறது.

அடிப்படை: இது ஒரு தூய ஸ்ட்ரீமிங் பயன்முறையாகும், இதில் பேண்ட்வித்த்தை அதிகரிக்க ஸ்டார்ட்-ஆஃப்-பேக்கெட், காலி மற்றும் எண்ட்-ஆஃப்-பேக்கட் இல்லாமல் தரவு அனுப்பப்படும்.

CRC ஐ இயக்கு

முடக்கு என்பதை இயக்கு

முடக்கு

CRC பிழை கண்டறிதல் மற்றும் திருத்தத்தை இயக்க ஆன் செய்யவும்.

தானியங்கு சீரமைப்பை இயக்கு

முடக்கு என்பதை இயக்கு

முடக்கு

தானியங்கு பாதை சீரமைப்பு அம்சத்தை இயக்க, இயக்கவும்.

பிழைத்திருத்த இறுதிப்புள்ளியை இயக்கு

முடக்கு என்பதை இயக்கு

முடக்கு

இயக்கப்பட்டிருக்கும் போது, F-Tile Serial Lite IV Intel FPGA IP, Avalon நினைவக-வரைபட இடைமுகத்துடன் உள்நாட்டில் இணைக்கும் ஒரு உட்பொதிக்கப்பட்ட Debug Endpoint-ஐ உள்ளடக்கியது. IP ஆனது J மூலம் சில சோதனைகள் மற்றும் debug செயல்பாடுகளைச் செய்ய முடியும்.TAG சிஸ்டம் கன்சோலைப் பயன்படுத்துகிறது. இயல்புநிலை மதிப்பு ஆஃப் ஆகும்.

சிம்ப்ளக்ஸ் மெர்ஜிங் (இந்த அளவுரு அமைப்பு FGT டூயல் சிம்ப்ளக்ஸ் வடிவமைப்பைத் தேர்ந்தெடுக்கும்போது மட்டுமே கிடைக்கும்.)

அதே FGT சேனலில் (கள்) வைக்கப்பட்டுள்ள மற்ற சீரியல் லைட் IV சிம்ப்ளக்ஸ் ஐபியில் RSFEC இயக்கப்பட்டது.

முடக்கு என்பதை இயக்கு

முடக்கு

TX மற்றும் RX இரண்டும் ஒரே FGT இல் வைக்கப்படும் NRZ டிரான்ஸ்ஸீவர் பயன்முறையில் டூயல் சிம்ப்ளக்ஸ் வடிவமைப்பில் F-Tile Serial Lite IV Intel FPGA IPக்கு RS-FEC இயக்கப்பட்ட மற்றும் முடக்கப்பட்ட உள்ளமைவின் கலவை தேவைப்பட்டால், இந்த விருப்பத்தை இயக்கவும். சேனல்(கள்).

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 43

683074 | 2022.04.28 கருத்தை அனுப்பவும்

6. F-டைல் சீரியல் லைட் IV இன்டெல் FPGA ஐபி இடைமுக சமிக்ஞைகள்

6.1 கடிகார சமிக்ஞைகள்

அட்டவணை 19. கடிகார சமிக்ஞைகள்

பெயர்

அகலம் திசை

விளக்கம்

tx_core_clkout

TX தனிப்பயன் PCS இடைமுகம், TX MAC மற்றும் பயனர் தர்க்கங்களுக்கான வெளியீடு TX கோர் கடிகாரம்

TX தரவுப்பாதை.

இந்த கடிகாரம் தனிப்பயன் PCS பிளாக்கில் இருந்து உருவாக்கப்பட்டது.

rx_core_clkout

RX தனிப்பயன் PCS இடைமுகத்திற்கான RX கோர் கடிகாரத்தை வெளியீடு, RX deskew FIFO, RX MAC

மற்றும் RX தரவுப்பாதையில் பயனர் தருக்கங்கள்.

இந்த கடிகாரம் தனிப்பயன் PCS பிளாக்கில் இருந்து உருவாக்கப்பட்டது.

xcvr_ref_clk
reconfig_clk reconfig_sl_clk

உள்ளீடு டிரான்ஸ்ஸீவர் குறிப்பு கடிகாரம்.

டிரான்ஸ்ஸீவர் வகை FGTக்கு அமைக்கப்படும் போது, இந்த கடிகாரத்தை F-Tile Reference மற்றும் System PLL Clocks Intel FPGA IP இன் அவுட்புட் சிக்னலுடன் (out_refclk_fgt_0) இணைக்கவும். டிரான்ஸ்ஸீவர் வகை FHT க்கு அமைக்கப்பட்டால், இணைக்கவும்

இந்த கடிகாரம் F-Tile Reference மற்றும் System PLL Clocks Intel FPGA IP இன் வெளியீடு சமிக்ஞைக்கு (out_fht_cmmpll_clk_0).

ஆதரிக்கப்படும் அதிர்வெண் வரம்பிற்கு அளவுருக்களைப் பார்க்கவும்.

டிரான்ஸ்ஸீவர் மறுகட்டமைப்பு இடைமுகத்திற்கான உள்ளீட்டு கடிகாரத்தை உள்ளிடவும்.

கடிகார அதிர்வெண் 100 முதல் 162 மெகா ஹெர்ட்ஸ் ஆகும்.

இந்த உள்ளீட்டு கடிகார சமிக்ஞையை வெளிப்புற கடிகார சுற்றுகள் அல்லது ஆஸிலேட்டர்களுடன் இணைக்கவும்.

கடிகார அதிர்வெண் 100 முதல் 162 மெகா ஹெர்ட்ஸ் ஆகும்.

out_systemll_clk_ 1

உள்ளீடு

கணினி PLL கடிகாரம்.
இந்த கடிகாரத்தை F-Tile Reference மற்றும் System PLL Clocks Intel FPGA IP இன் வெளியீட்டு சமிக்ஞையுடன் (out_systemll_clk_0) இணைக்கவும்.

பக்கம் 42 இல் தொடர்புடைய தகவல் அளவுருக்கள்

6.2 சிக்னல்களை மீட்டமைக்கவும்

அட்டவணை 20. சிக்னல்களை மீட்டமைக்கவும்

பெயர்

அகலம் திசை

tx_core_rst_n

உள்ளீடு

கடிகார டொமைன் ஒத்திசைவற்றது

rx_core_rst_n

உள்ளீடு

ஒத்திசைவற்ற

tx_pcs_fec_phy_reset_n 1

உள்ளீடு

ஒத்திசைவற்ற

விளக்கம்

செயலில்-குறைந்த மீட்டமைப்பு சமிக்ஞை. F-Tile Serial Lite IV TX MAC ஐ மீட்டமைக்கிறது.

செயலில்-குறைந்த மீட்டமைப்பு சமிக்ஞை. F-Tile Serial Lite IV RX MAC ஐ மீட்டமைக்கிறது.

செயலில்-குறைந்த மீட்டமைப்பு சமிக்ஞை.

தொடர்ந்தது…

ISO 9001:2015 பதிவு செய்யப்பட்டது

6. F-டைல் சீரியல் லைட் IV இன்டெல் FPGA ஐபி இடைமுக சமிக்ஞைகள் 683074 | 2022.04.28

பெயர்

அகல திசை கடிகார டொமைன்

விளக்கம்

F-டைல் சீரியல் லைட் IV TX தனிப்பயன் PCS ஐ மீட்டமைக்கிறது.

rx_pcs_fec_phy_reset_n 1

உள்ளீடு

ஒத்திசைவற்ற

செயலில்-குறைந்த மீட்டமைப்பு சமிக்ஞை. F-டைல் சீரியல் லைட் IV RX தனிப்பயன் PCS ஐ மீட்டமைக்கிறது.

reconfig_reset

உள்ளீடு

reconfig_clk செயலில்-உயர் மீட்டமை சமிக்ஞை.

Avalon நினைவக-வரைபடப்பட்ட இடைமுக மறுகட்டமைவு தொகுதியை மீட்டமைக்கிறது.

reconfig_sl_reset

உள்ளீடு reconfig_sl_clk செயலில்-உயர் மீட்டமை சமிக்ஞை.

Avalon நினைவக-வரைபடப்பட்ட இடைமுக மறுகட்டமைவு தொகுதியை மீட்டமைக்கிறது.

6.3 MAC சிக்னல்கள்

அட்டவணை 21.

TX MAC சிக்னல்கள்
இந்த அட்டவணையில், IP அளவுரு எடிட்டரில் அமைக்கப்பட்டுள்ள பாதைகளின் எண்ணிக்கையை N குறிக்கிறது.

பெயர்

அகலம்

திசை கடிகார டொமைன்

விளக்கம்

tx_avs_தயார்

வெளியீடு tx_core_clkout Avalon ஸ்ட்ரீமிங் சமிக்ஞை.

வலியுறுத்தப்படும் போது, TX MAC தரவை ஏற்கத் தயாராக உள்ளது என்பதைக் குறிக்கிறது.

tx_avs_data

· (64*N)*2 (PAM4 பயன்முறை)
· 64*N (NRZ பயன்முறை)

உள்ளீடு

tx_core_clkout Avalon ஸ்ட்ரீமிங் சிக்னல். TX தரவு.

tx_avs_channel

tx_core_clkout Avalon ஸ்ட்ரீமிங் சிக்னலை உள்ளிடவும்.

தற்போதைய சுழற்சியில் தரவு பரிமாற்றத்திற்கான சேனல் எண்.

இந்த சமிக்ஞை அடிப்படை பயன்முறையில் கிடைக்கவில்லை.

tx_avs_valid

tx_core_clkout Avalon ஸ்ட்ரீமிங் சிக்னலை உள்ளிடவும்.

வலியுறுத்தப்படும் போது, TX தரவு சமிக்ஞை செல்லுபடியாகும் என்பதைக் குறிக்கிறது.

tx_avs_startofpacket

tx_core_clkout Avalon ஸ்ட்ரீமிங் சிக்னலை உள்ளிடவும்.

வலியுறுத்தப்படும்போது, TX தரவுப் பொதியின் தொடக்கத்தைக் குறிக்கிறது.

ஒவ்வொரு பாக்கெட்டிற்கும் ஒரு கடிகார சுழற்சியை மட்டும் வலியுறுத்துங்கள்.

இந்த சமிக்ஞை அடிப்படை பயன்முறையில் கிடைக்கவில்லை.

tx_avs_endofpacket

tx_core_clkout Avalon ஸ்ட்ரீமிங் சிக்னலை உள்ளிடவும்.

வலியுறுத்தப்படும் போது, TX டேட்டா பாக்கெட்டின் முடிவைக் குறிக்கிறது.

ஒவ்வொரு பாக்கெட்டிற்கும் ஒரு கடிகார சுழற்சியை மட்டும் வலியுறுத்துங்கள்.

இந்த சமிக்ஞை அடிப்படை பயன்முறையில் கிடைக்கவில்லை.

tx_avs_empty

tx_core_clkout Avalon ஸ்ட்ரீமிங் சிக்னலை உள்ளிடவும்.

TX தரவின் இறுதி வெடிப்பில் செல்லுபடியாகாத சொற்களின் எண்ணிக்கையைக் குறிக்கிறது.

இந்த சமிக்ஞை அடிப்படை பயன்முறையில் கிடைக்கவில்லை.

tx_num_valid_bytes_eob

உள்ளீடு

tx_core_clkout

இறுதி வெடிப்பின் கடைசி வார்த்தையில் செல்லுபடியாகும் பைட்டுகளின் எண்ணிக்கையைக் குறிக்கிறது. இந்த சமிக்ஞை அடிப்படை பயன்முறையில் கிடைக்கவில்லை.
தொடர்ந்தது…

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 45

6. F-டைல் சீரியல் லைட் IV இன்டெல் FPGA ஐபி இடைமுக சமிக்ஞைகள் 683074 | 2022.04.28

பெயர் tx_is_usr_cmd
tx_link_up tx_link_reinit
crc_error_inject tx_error

அகலம் 1
1 1
N 5

திசை கடிகார டொமைன்

விளக்கம்

உள்ளீடு

tx_core_clkout

வலியுறுத்தப்படும் போது, இந்த சமிக்ஞை பயனர் வரையறுக்கப்பட்ட தகவல் சுழற்சியைத் தொடங்குகிறது.
tx_startofpacket வலியுறுத்தலின் அதே கடிகார சுழற்சியில் இந்த சமிக்ஞையை உறுதிப்படுத்தவும்.
இந்த சமிக்ஞை அடிப்படை பயன்முறையில் கிடைக்கவில்லை.

வெளியீடு tx_core_clkout உறுதிப்படுத்தப்படும் போது, TX தரவு இணைப்பு தரவு பரிமாற்றத்திற்கு தயாராக உள்ளது என்பதைக் குறிக்கிறது.

வெளியீடு

tx_core_clkout

வலியுறுத்தப்படும் போது, இந்த சமிக்ஞை பாதைகளை மறுசீரமைக்கத் தொடங்குகிறது.
ALIGN CW ஐ அனுப்ப MAC ஐ தூண்டுவதற்கு ஒரு கடிகார சுழற்சிக்கு இந்த சமிக்ஞையை உறுதிப்படுத்தவும்.

உள்ளீடு

tx_core_clkout வலியுறுத்தப்படும் போது, தேர்ந்தெடுக்கப்பட்ட பாதைகளுக்கு MAC CRC32 பிழையை செலுத்துகிறது.

வெளியீடு tx_core_clkout பயன்படுத்தப்படவில்லை.

பின்வரும் நேர வரைபடம் ஒரு முன்னாள் காட்டுகிறதுamp10 TX தொடர் பாதைகளில் பயனர் தர்க்கத்திலிருந்து 10 வார்த்தைகளின் TX தரவு பரிமாற்றங்கள்.

படம் 28.

TX தரவு பரிமாற்ற நேர வரைபடம்
tx_core_clkout

tx_avs_valid

tx_avs_தயார்

tx_avs_startofpackets

tx_avs_endofpackets

tx_avs_data

0,1..,19 10,11…19 …… N-10..

0,1,2,…,9

… N-10..

லேன் 0

…………

STRT 0 10

N-10 END STRT 0

லேன் 1

…………

STRT 1 11

N-9 END STRT 1

N-10 END IDLE IDLE N-9 END IDLE IDLE

லேன் 9

…………

STRT 9 19

N-1 END STRT 9

N-1 END IDLE IDLE

அட்டவணை 22.

RX MAC சிக்னல்கள்
இந்த அட்டவணையில், IP அளவுரு எடிட்டரில் அமைக்கப்பட்டுள்ள பாதைகளின் எண்ணிக்கையை N குறிக்கிறது.

பெயர்

அகலம்

திசை கடிகார டொமைன்

விளக்கம்

rx_avs_தயார்

rx_core_clkout Avalon ஸ்ட்ரீமிங் சிக்னலை உள்ளிடவும்.

வலியுறுத்தப்படும் போது, பயனர் தர்க்கம் தரவை ஏற்க தயாராக உள்ளது என்பதைக் குறிக்கிறது.

rx_avs_data

(64*N)*2 (PAM4 பயன்முறை)
64*N (NRZ பயன்முறை)

வெளியீடு

rx_core_clkout Avalon ஸ்ட்ரீமிங் சிக்னல். RX தரவு.

rx_avs_channel

வெளியீடு rx_core_clkout Avalon ஸ்ட்ரீமிங் சமிக்ஞை.

தரவு இருப்பதற்கான சேனல் எண்

தற்போதைய சுழற்சியில் பெறப்பட்டது.

இந்த சமிக்ஞை அடிப்படை பயன்முறையில் கிடைக்கவில்லை.

rx_avs_valid

வெளியீடு rx_core_clkout Avalon ஸ்ட்ரீமிங் சமிக்ஞை.

தொடர்ந்தது…

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 46

கருத்தை அனுப்பவும்

6. F-டைல் சீரியல் லைட் IV இன்டெல் FPGA ஐபி இடைமுக சமிக்ஞைகள் 683074 | 2022.04.28

பெயர்

அகலம்

திசை கடிகார டொமைன்

விளக்கம்

வலியுறுத்தப்படும் போது, RX தரவு சமிக்ஞை செல்லுபடியாகும் என்பதைக் குறிக்கிறது.

rx_avs_startofpacket

வெளியீடு rx_core_clkout Avalon ஸ்ட்ரீமிங் சமிக்ஞை.

வலியுறுத்தப்படும் போது, RX தரவு பாக்கெட்டின் தொடக்கத்தைக் குறிக்கிறது.

ஒவ்வொரு பாக்கெட்டிற்கும் ஒரு கடிகார சுழற்சியை மட்டும் வலியுறுத்துங்கள்.

இந்த சமிக்ஞை அடிப்படை பயன்முறையில் கிடைக்கவில்லை.

rx_avs_endofpacket

வெளியீடு rx_core_clkout Avalon ஸ்ட்ரீமிங் சமிக்ஞை.

வலியுறுத்தப்படும் போது, RX தரவு பாக்கெட்டின் முடிவைக் குறிக்கிறது.

ஒவ்வொரு பாக்கெட்டிற்கும் ஒரு கடிகார சுழற்சியை மட்டும் வலியுறுத்துங்கள்.

இந்த சமிக்ஞை அடிப்படை பயன்முறையில் கிடைக்கவில்லை.

rx_avs_empty

வெளியீடு rx_core_clkout Avalon ஸ்ட்ரீமிங் சமிக்ஞை.

RX தரவின் இறுதி வெடிப்பில் செல்லுபடியாகாத சொற்களின் எண்ணிக்கையைக் குறிக்கிறது.

இந்த சமிக்ஞை அடிப்படை பயன்முறையில் கிடைக்கவில்லை.

rx_num_valid_bytes_eob

வெளியீடு

rx_core_clkout இறுதி வெடிப்பின் கடைசி வார்த்தையில் செல்லுபடியாகும் பைட்டுகளின் எண்ணிக்கையைக் குறிக்கிறது.
இந்த சமிக்ஞை அடிப்படை பயன்முறையில் கிடைக்கவில்லை.

rx_is_usr_cmd

வெளியீடு rx_core_clkout உறுதிப்படுத்தப்படும் போது, இந்த சமிக்ஞை ஒரு பயனரைத் துவக்குகிறது-

வரையறுக்கப்பட்ட தகவல் சுழற்சி.

tx_startofpacket வலியுறுத்தலின் அதே கடிகார சுழற்சியில் இந்த சமிக்ஞையை உறுதிப்படுத்தவும்.

இந்த சமிக்ஞை அடிப்படை பயன்முறையில் கிடைக்கவில்லை.

rx_link_up

வெளியீடு rx_core_clkout உறுதிப்படுத்தப்படும் போது, RX தரவு இணைப்பைக் குறிக்கிறது

தரவு வரவேற்புக்கு தயாராக உள்ளது.

rx_link_reinit

உள்ளீடு rx_core_clkout வலியுறுத்தப்படும் போது, இந்த சமிக்ஞை பாதைகளை துவக்குகிறது

மறு சீரமைப்பு.

தானாக சீரமைப்பை இயக்கு என்பதை நீங்கள் முடக்கினால், பாதைகளை மீண்டும் சீரமைக்க MAC ஐத் தூண்டுவதற்கு ஒரு கடிகார சுழற்சிக்கான இந்த சமிக்ஞையை உறுதிப்படுத்தவும். இயக்கு தானியங்கு சீரமைப்பு அமைக்கப்பட்டால், MAC தானாகவே பாதைகளை மீண்டும் சீரமைக்கும்.

இயக்கு தானியங்கு சீரமைப்பு அமைக்கப்படும் போது இந்த சமிக்ஞையை வலியுறுத்த வேண்டாம்.

rx_error

(N*2*2)+3 (PAM4 பயன்முறை)
(N*2)*3 (NRZ பயன்முறை)

வெளியீடு

rx_core_clkout

வலியுறுத்தப்படும் போது, RX தரவுப்பாதையில் ஏற்படும் பிழை நிலைகளைக் குறிக்கிறது.
· [(N*2+2):N+3] = குறிப்பிட்ட பாதைக்கான PCS பிழையைக் குறிக்கிறது.
· [N+2] = சீரமைப்புப் பிழையைக் குறிக்கிறது. இந்த பிட் வலியுறுத்தப்பட்டால் லேன் சீரமைப்பை மீண்டும் தொடங்கவும்.
· [N+1]= பயனர் தர்க்கம் தயாராக இல்லாதபோது, தரவு பயனர் தர்க்கத்திற்கு அனுப்பப்படுவதைக் குறிக்கிறது.
· [N] = சீரமைப்பு இழப்பைக் குறிக்கிறது.
· [(N-1):0] = தரவு CRC பிழையைக் குறிக்கிறது.

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 47

6. F-டைல் சீரியல் லைட் IV இன்டெல் FPGA ஐபி இடைமுக சமிக்ஞைகள் 683074 | 2022.04.28

6.4 டிரான்ஸ்ஸீவர் மறுசீரமைப்பு சமிக்ஞைகள்

அட்டவணை 23.

PCS மறுசீரமைப்பு சமிக்ஞைகள்
இந்த அட்டவணையில், IP அளவுரு எடிட்டரில் அமைக்கப்பட்டுள்ள பாதைகளின் எண்ணிக்கையை N குறிக்கிறது.

பெயர்

அகலம்

திசை கடிகார டொமைன்

விளக்கம்

reconfig_sl_read

உள்ளீடு reconfig_sl_ PCS reconfiguration read கட்டளை

clk

சமிக்ஞைகள்.

reconfig_sl_write

உள்ளீடு reconfig_sl_ PCS மறுகட்டமைப்பு எழுதுதல்

clk

கட்டளை சமிக்ஞைகள்.

reconfig_sl_address

14 பிட்கள் + clogb2N

உள்ளீடு

reconfig_sl_ clk

தேர்ந்தெடுக்கப்பட்ட பாதையில் பிசிஎஸ் மறுகட்டமைப்பு Avalon நினைவக-மேப் செய்யப்பட்ட இடைமுக முகவரியைக் குறிப்பிடுகிறது.
ஒவ்வொரு லேனிலும் 14 பிட்கள் உள்ளன மற்றும் மேல் பிட்கள் லேன் ஆஃப்செட்டைக் குறிக்கிறது.
Example, 4-லேன் NRZ/PAM4 வடிவமைப்பிற்கு, reconfig_sl_address[13:0] முகவரி மதிப்பைக் குறிப்பிடுகிறது:
· reconfig_sl_address[15:1 4] 00 என அமைக்கப்பட்டது = லேன் 0க்கான முகவரி.
· reconfig_sl_address[15:1 4] 01 என அமைக்கப்பட்டது = லேன் 1க்கான முகவரி.
· reconfig_sl_address[15:1 4] 10 என அமைக்கப்பட்டது = லேன் 2க்கான முகவரி.
· reconfig_sl_address[15:1 4] 11 என அமைக்கப்பட்டது = லேன் 3க்கான முகவரி.

reconfig_sl_readdata

வெளியீடு reconfig_sl_ PCS மறுகட்டமைப்புத் தரவைக் குறிப்பிடுகிறது

clk

ஒரு தயாராக சுழற்சி மூலம் படிக்க வேண்டும்

தேர்ந்தெடுக்கப்பட்ட பாதை.

reconfig_sl_waitrequest

வெளியீடு reconfig_sl_ PCS மறுகட்டமைப்பைக் குறிக்கிறது

clk

அவலோன் நினைவகம்-வரைபடப்பட்ட இடைமுகம்

தேர்ந்தெடுக்கப்பட்ட பாதையில் ஸ்டாலிங் சிக்னல்.

reconfig_sl_writedata

உள்ளீடு reconfig_sl_ PCS மறுகட்டமைப்பு தரவைக் குறிப்பிடுகிறது

clk

ஒரு எழுத்து சுழற்சியில் எழுத வேண்டும்

தேர்ந்தெடுக்கப்பட்ட பாதை.

reconfig_sl_readdata_vali

வெளியீடு

reconfig_sl_ PCS மறுகட்டமைப்பைக் குறிப்பிடுகிறது

clk

தேர்ந்தெடுக்கப்பட்டதில் பெறப்பட்ட தரவு செல்லுபடியாகும்

பாதை.

அட்டவணை 24.

எஃப்-டைல் ஹார்ட் ஐபி மறுசீரமைப்பு சிக்னல்கள்
இந்த அட்டவணையில், IP அளவுரு எடிட்டரில் அமைக்கப்பட்டுள்ள பாதைகளின் எண்ணிக்கையை N குறிக்கிறது.

பெயர்

அகலம்

திசை கடிகார டொமைன்

விளக்கம்

reconfig_read

உள்ளீடு reconfig_clk PMA மறுகட்டமைவு வாசிக்கப்பட்டது

கட்டளை சமிக்ஞைகள்.

reconfig_write

உள்ளீடு reconfig_clk PMA மறுகட்டமைவு எழுதுதல்

கட்டளை சமிக்ஞைகள்.

reconfig_address

18 பிட்கள் + clog2bN

உள்ளீடு

reconfig_clk

தேர்ந்தெடுக்கப்பட்ட பாதையில் PMA Avalon மெமரிமேப் செய்யப்பட்ட இடைமுக முகவரியைக் குறிப்பிடுகிறது.
தொடர்ந்தது…

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 48

கருத்தை அனுப்பவும்

6. F-டைல் சீரியல் லைட் IV இன்டெல் FPGA ஐபி இடைமுக சமிக்ஞைகள் 683074 | 2022.04.28

பெயர்
reconfig_readdata reconfig_waitrequest reconfig_writedata reconfig_readdatavalid

அகலம்
32 1 32 1

திசை கடிகார டொமைன்

விளக்கம்

இரண்டு PAM4 விளம்பர NRZ முறைகளிலும், ஒவ்வொரு லேனிலும் 18 பிட்கள் உள்ளன, மீதமுள்ள மேல் பிட்கள் லேன் ஆஃப்செட்டைக் குறிக்கும்.
Example, 4-லேன் வடிவமைப்பிற்கு:
· reconfig_address[19:18] 00 என அமைக்கப்பட்டது = லேன் 0க்கான முகவரி.
· reconfig_address[19:18] 01 என அமைக்கப்பட்டது = லேன் 1க்கான முகவரி.
· reconfig_address[19:18] 10 என அமைக்கப்பட்டது = லேன் 2க்கான முகவரி.
· reconfig_address[19:18] 11 என அமைக்கப்பட்டது = லேன் 3க்கான முகவரி.

வெளியீடு

reconfig_clk தேர்ந்தெடுக்கப்பட்ட பாதையில் தயாராக சுழற்சி மூலம் படிக்க வேண்டிய PMA தரவைக் குறிப்பிடுகிறது.

வெளியீடு

reconfig_clk தேர்ந்தெடுக்கப்பட்ட பாதையில் PMA Avalon மெமரிமேப் செய்யப்பட்ட இடைமுகம் ஸ்டாலிங் சிக்னலைக் குறிக்கிறது.

உள்ளீடு

reconfig_clk தேர்ந்தெடுக்கப்பட்ட பாதையில் எழுதும் சுழற்சியில் எழுதப்பட வேண்டிய PMA தரவைக் குறிப்பிடுகிறது.

வெளியீடு

reconfig_clk தேர்ந்தெடுக்கப்பட்ட பாதையில் பெறப்பட்ட தரவு செல்லுபடியாகும் PMA மறுகட்டமைப்பைக் குறிப்பிடுகிறது.

6.5 PMA சிக்னல்கள்

அட்டவணை 25.

PMA சிக்னல்கள்
இந்த அட்டவணையில், IP அளவுரு எடிட்டரில் அமைக்கப்பட்டுள்ள பாதைகளின் எண்ணிக்கையை N குறிக்கிறது.

பெயர்

அகலம்

திசை கடிகார டொமைன்

விளக்கம்

phy_tx_lanes_stable

N*2 (PAM4 பயன்முறை)
N (NRZ பயன்முறை)

வெளியீடு

ஒத்திசைவற்றது உறுதிசெய்யப்பட்டால், TX தரவுப்பாதை தரவை அனுப்பத் தயாராக இருப்பதைக் குறிக்கிறது.

tx_pll_locked

N*2 (PAM4 பயன்முறை)
N (NRZ பயன்முறை)

வெளியீடு

ஒத்திசைவற்றது வலியுறுத்தப்படும் போது, TX PLL பூட்டு நிலையை அடைந்துள்ளது என்பதைக் குறிக்கிறது.

phy_ehip_read

N*2 (PAM4 பயன்முறை)
N (NRZ பயன்முறை)

வெளியீடு

ஒத்திசைவற்ற

வலியுறுத்தப்படும் போது, தனிப்பயன் பிசிஎஸ் உள் துவக்கத்தை முடித்து, பரிமாற்றத்திற்குத் தயாராக உள்ளது என்பதைக் குறிக்கிறது.
இந்த சமிக்ஞை tx_pcs_fec_phy_reset_n மற்றும் tx_pcs_fec_phy_reset_nare நீக்கப்பட்ட பிறகு உறுதிப்படுத்துகிறது.

tx_serial_data

வெளியீடு TX தொடர் கடிகாரம் TX சீரியல் பின்கள்.

rx_serial_data

RX சீரியல் கடிகாரம் RX சீரியல் பின்களை உள்ளிடவும்.

phy_rx_block_lock

N*2 (PAM4 பயன்முறை)
N (NRZ பயன்முறை)

வெளியீடு

ஒத்திசைவற்றது உறுதிசெய்யப்பட்டால், பாதைகளுக்கான 66b தொகுதி சீரமைப்பு முடிந்துவிட்டது என்பதைக் குறிக்கிறது.

rx_cdr_lock

N*2 (PAM4 பயன்முறை)

வெளியீடு

ஒத்திசைவற்ற

உறுதிப்படுத்தப்படும் போது, மீட்டெடுக்கப்பட்ட கடிகாரங்கள் தரவுக்கு பூட்டப்பட்டிருப்பதைக் குறிக்கிறது.
தொடர்ந்தது…

கருத்தை அனுப்பவும்

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 49

6. F-டைல் சீரியல் லைட் IV இன்டெல் FPGA ஐபி இடைமுக சமிக்ஞைகள் 683074 | 2022.04.28

பெயர் phy_rx_pcs_ready phy_rx_hi_ber

அகலம்

திசை கடிகார டொமைன்

விளக்கம்

N (NRZ பயன்முறை)

N*2 (PAM4 பயன்முறை)
N (NRZ பயன்முறை)

வெளியீடு

ஒத்திசைவற்ற

உறுதிப்படுத்தப்படும் போது, தொடர்புடைய ஈதர்நெட் சேனலின் RX பாதைகள் முழுமையாக சீரமைக்கப்பட்டு தரவைப் பெறத் தயாராக உள்ளன என்பதைக் குறிக்கிறது.

N*2 (PAM4 பயன்முறை)
N (NRZ பயன்முறை)

வெளியீடு

ஒத்திசைவற்ற

உறுதிப்படுத்தப்படும் போது, தொடர்புடைய ஈதர்நெட் சேனலின் RX PCS HI BER நிலையில் இருப்பதைக் குறிக்கிறது.

F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு 50

கருத்தை அனுப்பவும்

683074 | 2022.04.28 கருத்தை அனுப்பவும்

7. F-Tile Serial Lite IV இன்டெல் FPGA IP உடன் வடிவமைத்தல்

7.1. வழிகாட்டுதல்களை மீட்டமைக்கவும்
உங்கள் கணினி நிலை மீட்டமைப்பைச் செயல்படுத்த, இந்த மீட்டமைப்பு வழிகாட்டுதல்களைப் பின்பற்றவும்.
TX மற்றும் RX PCS ஐ ஒரே நேரத்தில் மீட்டமைக்க, tx_pcs_fec_phy_reset_n மற்றும் rx_pcs_fec_phy_reset_n சிக்னல்களை கணினி அளவில் ஒன்றாக இணைக்கவும்.
· ஒரே நேரத்தில் tx_pcs_fec_phy_reset_n, rx_pcs_fec_phy_reset_n, tx_core_rst_n, rx_core_rst_n மற்றும் reconfig_reset சிக்னல்களை உறுதிப்படுத்தவும். ஐபி மீட்டமைப்பு மற்றும் துவக்க வரிசைகள் பற்றிய கூடுதல் தகவலுக்கு மீட்டமை மற்றும் இணைப்பு துவக்கத்தைப் பார்க்கவும்.
· tx_pcs_fec_phy_reset_n, மற்றும் rx_pcs_fec_phy_reset_n சிக்னல்கள் குறைவாகவும், reconfig_reset சிக்னலை அதிகமாகவும் பிடித்து, F-டைல் ஹார்ட் ஐபி மற்றும் மறுகட்டமைவு தொகுதிகளை சரியாக மீட்டமைக்க tx_reset_ack மற்றும் rx_reset_ack வரை காத்திருக்கவும்.
· FPGA சாதனங்களுக்கு இடையே விரைவான இணைப்பை அடைய, இணைக்கப்பட்ட F-Tile Serial Lite IV Intel FPGA ஐபிகளை ஒரே நேரத்தில் மீட்டமைக்கவும். F-Tile Serial Lite IV Intel FPGA IP Design Ex ஐப் பார்க்கவும்ampகருவித்தொகுப்பைப் பயன்படுத்தி IP TX மற்றும் RX இணைப்பைக் கண்காணிப்பது பற்றிய தகவலுக்கான பயனர் வழிகாட்டி.
தொடர்புடைய தகவல்
பக்கம் 37 இல் துவக்கத்தை மீட்டமைத்து இணைக்கவும்
· F-டைல் சீரியல் லைட் IV இன்டெல் FPGA IP வடிவமைப்பு Example பயனர் வழிகாட்டி

7.2 வழிகாட்டுதல்களைக் கையாள்வதில் பிழை

F-Tile Serial Lite IV Intel FPGA IP வடிவமைப்பில் ஏற்படக்கூடிய பிழை நிலைகளுக்கான பிழை கையாளும் வழிகாட்டுதல்களை பின்வரும் அட்டவணை பட்டியலிடுகிறது.

அட்டவணை 26. பிழை நிலை மற்றும் கையாளுதல் வழிகாட்டுதல்கள்

பிழை நிலை
ஒரு குறிப்பிட்ட நேரத்திற்குப் பிறகு ஒன்று அல்லது அதற்கு மேற்பட்ட பாதைகள் தொடர்பை ஏற்படுத்த முடியாது.

வழிகாட்டுதல்கள்
பயன்பாட்டு மட்டத்தில் இணைப்பை மீட்டமைக்க நேரம் முடிவடையும் முறையைச் செயல்படுத்தவும்.

தகவல்தொடர்பு நிறுவப்பட்ட பிறகு ஒரு பாதை தொடர்பை இழக்கிறது.
டெஸ்க்யூ செயல்பாட்டின் போது ஒரு பாதை தொடர்பை இழக்கிறது.

இது தரவு பரிமாற்ற கட்டங்களுக்குப் பிறகு அல்லது அதன் போது நிகழலாம். பயன்பாட்டு மட்டத்தில் இணைப்பு இழப்பைக் கண்டறிவதைச் செயல்படுத்தி இணைப்பை மீட்டமைக்கவும்.
பிழையான பாதைக்கான இணைப்பு மறுதொடக்கம் செயல்முறையை செயல்படுத்தவும். போர்டு ரூட்டிங் 320 UI ஐ விட அதிகமாக இல்லை என்பதை உறுதிப்படுத்த வேண்டும்.

அனைத்து பாதைகளும் சீரமைக்கப்பட்ட பிறகு இழப்பு பாதை சீரமைப்பு.

தரவு பரிமாற்ற கட்டங்களுக்குப் பிறகு அல்லது அதன் போது இது நிகழலாம். லேன் சீரமைப்பு செயல்முறையை மறுதொடக்கம் செய்ய, பயன்பாட்டு அளவில் லேன் சீரமைப்பு இழப்பு கண்டறிதலை செயல்படுத்தவும்.

ISO 9001:2015 பதிவு செய்யப்பட்டது

683074 | 2022.04.28 கருத்தை அனுப்பவும்

8. F-டைல் சீரியல் லைட் IV இன்டெல் FPGA IP பயனர் வழிகாட்டி காப்பகங்கள்

IP பதிப்புகள் v19.1 வரை உள்ள Intel Quartus Prime Design Suite மென்பொருள் பதிப்புகளைப் போலவே இருக்கும். Intel Quartus Prime Design Suite மென்பொருள் பதிப்பு 19.2 அல்லது அதற்குப் பிறகு, IP கோர்கள் புதிய IP பதிப்புத் திட்டத்தைக் கொண்டுள்ளன.

ஐபி கோர் பதிப்பு பட்டியலிடப்படவில்லை என்றால், முந்தைய ஐபி கோர் பதிப்பிற்கான பயனர் வழிகாட்டி பொருந்தும்.

இன்டெல் குவார்டஸ் பிரைம் பதிப்பு
21.3

ஐபி கோர் பதிப்பு 3.0.0

பயனர் கையேடு F-Tile Serial Lite IV Intel® FPGA IP பயனர் கையேடு

ISO 9001:2015 பதிவு செய்யப்பட்டது

683074 | 2022.04.28 கருத்தை அனுப்பவும்

9. F-டைல் சீரியல் லைட் IV இன்டெல் FPGA IP பயனர் வழிகாட்டிக்கான ஆவண திருத்த வரலாறு

ஆவணப் பதிப்பு 2022.04.28
2021.11.16 2021.10.22 2021.08.18

இன்டெல் குவார்டஸ் பிரைம் பதிப்பு
22.1
21.3 21.3 21.2

IP பதிப்பு 5.0.0
3.0.0 3.0.0 2.0.0

மாற்றங்கள்
புதுப்பிக்கப்பட்ட அட்டவணை: F-Tile Serial Lite IV Intel FPGA IP அம்சங்கள் — கூடுதல் FHT டிரான்ஸ்ஸீவர் வீத ஆதரவுடன் புதுப்பிக்கப்பட்ட தரவு பரிமாற்ற விளக்கம்: 58G NRZ, 58G PAM4 மற்றும் 116G PAM4
· புதுப்பிக்கப்பட்ட அட்டவணை: F-Tile Serial Lite IV Intel FPGA IP அளவுரு விளக்கம் — புதிய அளவுரு சேர்க்கப்பட்டது · சிஸ்டம் PLL குறிப்பு கடிகார அதிர்வெண் · பிழைத்திருத்த இறுதிப்புள்ளியை இயக்கு — PMA தரவு வீதத்திற்கான மதிப்புகள் புதுப்பிக்கப்பட்டது — GUI உடன் பொருந்துவதற்கு அளவுரு பெயரிடல் புதுப்பிக்கப்பட்டது
· டேபிளில் தரவு பரிமாற்றத்திற்கான விளக்கம் புதுப்பிக்கப்பட்டது: F-Tile Serial Lite IV Intel FPGA IP அம்சங்கள்.
· டேபிள் பெயர் ஐபி என எஃப்-டைல் சீரியல் லைட் IV இன்டெல் எஃப்பிஜிஏ ஐபி அளவுரு விளக்கமாக அளவுருக்கள் பிரிவில் மறுபெயரிடப்பட்டது.
புதுப்பிக்கப்பட்ட அட்டவணை: IP அளவுருக்கள்: — அதே FGT சேனலில் (கள்) வைக்கப்பட்டுள்ள மற்ற சீரியல் லைட் IV சிம்ப்ளக்ஸ் IP இல் ஒரு புதிய அளவுரு-RSFEC இயக்கப்பட்டது. — டிரான்ஸ்ஸீவர் குறிப்பு கடிகார அதிர்வெண்ணுக்கான இயல்புநிலை மதிப்புகள் புதுப்பிக்கப்பட்டது.
ஆரம்ப வெளியீடு.

ISO 9001:2015 பதிவு செய்யப்பட்டது

ஆவணங்கள் / ஆதாரங்கள்

இன்டெல் எஃப் டைல் சீரியல் லைட் IV இன்டெல் எஃப்பிஜிஏ ஐபி [pdf] பயனர் வழிகாட்டி
எஃப் டைல் சீரியல் லைட் IV இன்டெல் எஃப்பிஜிஏ ஐபி, எஃப் டைல் சீரியல் லைட் IV, இன்டெல் எஃப்பிஜிஏ ஐபி

intel F-Tile Serial Lite IV இன்டெல் FPGA IP [pdf] பயனர் வழிகாட்டி
F-டைல் சீரியல் லைட் IV இன்டெல் FPGA ஐபி, சீரியல் லைட் IV இன்டெல் FPGA IP, லைட் IV இன்டெல் FPGA IP, IV இன்டெல் FPGA IP, FPGA IP, IP