MICROCHIP -nembo

Mpokeaji wa Mpokeaji wa MICROCHIP Core16550 wa Universal Asynchronous

MICROCHIP -Core16550 -Universal-Asynchronous-Receiver-Transmitter-bidhaa

Utangulizi

Core16550 ni Kipokezi cha Kawaida cha Universal Asynchronous Receiver (UART) ambacho huhakikisha upatanifu wa programu na kifaa kinachotumika sana cha 16550. Hushughulikia ubadilishaji wa data ya mfululizo-kwa-sambamba kwa ingizo kutoka kwa modemu au vifaa vingine vya mfululizo na kufanya ubadilishaji wa landanishi hadi mfululizo kwa data iliyotumwa kutoka kwa CPU hadi kwenye vifaa hivi.
Wakati wa uwasilishaji, data huandikwa kwa sambamba kwenye bafa ya UART ya kusambaza First-In, First-Out (FIFO). data basi ni serialized kwa pato. Wakati wa kupokea, UART hubadilisha data ya msururu inayoingia hadi sambamba na kuwezesha ufikiaji rahisi wa kichakataji.
Utumizi wa kawaida wa UART 16550 umeonyeshwa kwenye takwimu ifuatayo.

Kielelezo 1. Kawaida 16550 Maombi

MICROCHIP -Core16550 -Universal-Asynchronous-Receiver-Transmitter (2)Jedwali 1. Muhtasari wa Core16550

MICROCHIP -Core16550 -Universal-Asynchronous-Receiver-Transmitter (3)

Sifa Muhimu
Zifuatazo ni sifa kuu za Core16550:

  • Kisambazaji na kipokezi kila kimoja kimeakibishwa na FIFO za hadi baiti 16 ili kupunguza idadi ya ukatizaji unaowasilishwa kwa CPU.
  • Huongeza au kupunguza biti za mawasiliano zisizolingana (Anza, Sitisha na Usawazishaji).
  • Usambazaji, upokeaji, hali ya laini na seti ya data inayodhibitiwa kwa kujitegemea
  • Jenereta ya baud inayoweza kupangwa
  • Vitendaji vya udhibiti wa Modem (CTSn, RTSn, DSRn, DTRn, RIn na DCDn).
  • Kiolesura cha usajili cha Basi la Pembeni (APB).

Vipengele Vilivyokomeshwa
Usaidizi wa Lugha ya Ufafanuzi wa Maunzi ya Lugha ya Kasi ya Juu Sana (VHSIC) (VHDL) hautatumika kwenye toleo hili.
Core16550 Badilisha Taarifa ya Ingia
Sehemu hii inatoa maelezo ya kinaview ya vipengele vipya vilivyojumuishwa, kuanzia na toleo jipya zaidi.

Toleo Nini Kipya
Core16550 v3.4 Core16550 hutumia neno kuu la verilog ya mfumo "break" kama jina la rejista ambalo lilikuwa linasababisha suala la hitilafu ya sintaksia. Neno kuu linabadilishwa na jina lingine ili kutatua suala hili.

Usaidizi wa familia wa PolarFire® umeongezwa

Core16550 v3.3 Usaidizi wa familia unaostahimili mionzi ya FPGA (RTG4™).
  1. Maelezo ya Kizuizi ya Utendaji (Uliza Swali)
    Sehemu hii inatoa maelezo mafupi kwa kila kipengele cha mchoro wa kizuizi cha ndani kama inavyoonyeshwa kwenye takwimu ifuatayo.
    Kielelezo 1-1. Mchoro wa Block Core16550
    MICROCHIP -Core16550 -Universal-Asynchronous-Receiver-Transmitter (4)

Vipengele vya Mchoro wa Kizuizi cha Ndani (Uliza Swali)
Sehemu ifuatayo inatoa habari kuhusu vipengele vya mchoro wa kuzuia ndani.

  1. RWControl (Uliza Swali)
    Kizuizi cha RWControl kinawajibika kushughulikia mawasiliano na upande wa processor (sambamba) wa mfumo. Uandishi na usomaji wote wa rejista za ndani unakamilishwa kupitia kizuizi hiki.
  2. UART_Reg (Uliza Swali)
    Kizuizi cha UART_Reg kinashikilia rejista zote za ndani za kifaa.
  3. RXBlock (Uliza Swali)
    Hiki ndicho kizuizi cha mpokeaji. RXBlock inapokea neno la mfululizo linaloingia. Inaweza kupangwa kutambua upana wa data, kama vile biti 5, 6, 7 au 8; mipangilio mbalimbali ya usawa, kama vile hata, isiyo ya kawaida au isiyo na usawa; na sehemu tofauti za kusimamisha, kama vile biti 1, 1½ na 2. RXBlock hukagua hitilafu katika mtiririko wa data ya ingizo, kama vile hitilafu nyingi, hitilafu za fremu, hitilafu za usawa na hitilafu za kuvunja. Ikiwa neno linaloingia halina matatizo, linawekwa kwenye FIFO ya mpokeaji.
  4. Udhibiti wa Kukatiza (Uliza Swali)
    Kizuizi cha Udhibiti wa Kukatiza hutuma ishara ya kukatiza nyuma kwa processor, kulingana na hali ya FIFO na data yake iliyopokelewa na kupitishwa. Rejesta ya Kitambulisho cha Kukatiza hutoa kiwango cha kukatiza. Vikatizo hutumwa kwa vihifadhi tupu vya uwasilishaji/risiti (au FIFO), hitilafu katika kupokea herufi, au masharti mengine yanayohitaji uangalizi wa kichakataji.
  5. Jenereta ya Kiwango cha Baud (Uliza Swali)
    Kizuizi hiki kinachukua PCLK ya pembejeo na kuigawanya kwa thamani iliyopangwa (kutoka 1 hadi 216 - 1). Matokeo yake yamegawanywa na 16 ili kuunda saa ya maambukizi (BAUDOUT).
  6. TXBlock (Uliza Swali)
    Kizuizi cha Usambazaji kinashughulikia usambazaji wa data iliyoandikwa kwa FIFO ya Kusambaza. Inaongeza bits zinazohitajika za Anza, Usawa na Sitisha kwa data inayotumwa ili kifaa kinachopokea kiweze kufanya makosa katika kushughulikia na kupokea.

Kiolesura cha Programu (Uliza Swali)
Ufafanuzi wa rejista ya Core16550 na upangaji wa anwani umefafanuliwa katika sehemu hii. Jedwali lifuatalo linaonyesha muhtasari wa rejista ya Core16550.

PADDR[4:0]

(Anwani)

Kidogo cha Upataji wa Latch ya Kigawanyiko1

(DLAB)

Jina Alama Chaguo-msingi (weka upya) Thamani Idadi ya Bits Soma/Andika
00 0 Rejesta ya Bafa ya Mpokeaji RBR XX 8 R
00 0 Daftari la Ushikiliaji la Transmitter THR XX 8 W
00 1 Lachi ya Kigawanyiko (LSB) DLR 01h 8 R/W
04 1 Lachi ya Kigawanyiko (MSB) DMR 00h 8 R/W
04 0 Kataza Usajili Wezesha IER 00h 8 R/W
08 X Kukatiza Daftari la Utambulisho IIR C1h 8 R
08 X Daftari la Udhibiti la FIFO FCR 01h 8 W
0C X Daftari la Udhibiti wa Mstari LCR 00h 8 R/W
10 X Daftari la Udhibiti wa Modem MCR 00h 8 R/W
14 X Daftari ya Hali ya Mstari LSR 60h 8 R
18 X Daftari ya Hali ya Modem MSR 00h 8 R
1C X Daftari la Kuanza SR 00h 8 R/W

Muhimu

DLAB ni MSB ya Rejista ya Udhibiti wa Mstari (LCR bit 7).

Rejesta ya Bafa ya Mpokeaji (Uliza Swali)
Rejesta ya Bafa ya Mpokeaji imefafanuliwa katika jedwali lifuatalo.
Jedwali 1-2. Rejesta ya Bafa ya Kipokeaji (Soma Pekee)—Anwani 0 DLAB 0

Bits Jina Jimbo Chaguomsingi Majimbo Halali Kazi
7..0 RBR XX 0..FFh Biti za data zilizopokelewa. Bit 0 ni LSB, na ndio biti ya kwanza iliyopokelewa.

Rejesta ya Kushikilia Transmitter (Uliza Swali)
Rejesta ya Kushikilia Transmitter imefafanuliwa katika jedwali lifuatalo.
Jedwali 1-3. Rejesta ya Kushikilia Kisambazaji—Andika Pekee

Bits Jina Jimbo Chaguomsingi Majimbo Halali Kazi
7..0 THR XX 0..FFh Ili kusambaza biti za data. Bit 0 ni LSB, na hupitishwa kwanza.

Daftari la Udhibiti la FIFO (Uliza Swali)
Rejista ya Udhibiti wa FIFO imefafanuliwa katika jedwali lifuatalo.

Biti (7:0) Jimbo Chaguomsingi Majimbo Halali Kazi
0 1 0, 1 Huwasha FIFO za Kipokeaji data (Tx) na Kipokea (Rx). Biti hii lazima iwekwe 1 wakati biti zingine za FCR zimeandikiwa au hazitaratibiwa.

0: Walemavu

1: Imewezeshwa

1 0 0, 1 Hufuta baiti zote kwenye Rx FIFO na kuweka upya mantiki yake ya kaunta. Rejesta ya Shift haijafutwa.

0: Walemavu

1: Imewezeshwa

2 0 0, 1 Hufuta baiti zote katika Tx FIFO na kuweka upya mantiki yake ya kaunta. Rejesta ya Shift haijafutwa.

0: Walemavu

1: Imewezeshwa

3 0 0, 1 0: Uhamisho mmoja DMA: Uhamisho uliofanywa kati ya mizunguko ya basi ya CPU

1: Uhamisho mwingi wa DMA: Uhamisho unaofanywa hadi Rx FIFO tupu au Opereta wa Mfumo wa Usambazaji (TSO) Usambazaji (XMIT) FIFO ijazwe. FCR[0] lazima iwekwe kuwa 1 ili kuweka FCR[3] hadi 1.

4, 5 0 0, 1 Imehifadhiwa kwa matumizi ya baadaye.
6, 7 0 0, 1 Biti hizi hutumika kuweka kiwango cha kichochezi cha kukatiza kwa Rx FIFO. 7 6 Rx Kiwango cha Kichochezi cha FIFO (baiti)

0 0 01

0 1 04

1 0 08

1 1 14

Sajili za Udhibiti wa Kigawa (Uliza Swali)
Saa ya Kiwango cha Baud (BR) inatolewa kwa kugawanya saa ya kumbukumbu ya pembejeo (PCLK) na 16 na thamani ya kigawanyiko.

Jedwali lifuatalo linaorodhesha example ya maadili ya kigawanyiko kwa BR inayotaka wakati wa kutumia saa ya kumbukumbu ya 18.432 MHz.
Jedwali 1-5. Latch ya Divisor (LS na MS)

Bits Jina Jimbo Chaguomsingi Majimbo Halali Kazi
7..0 DLR 01h 01..FFh LSB ya thamani ya mgawanyiko
7..0 DMR 00h 00..FFh MSB ya thamani ya mgawanyiko

Jedwali 1-6. Viwango vya Baud na Thamani za Kigawanyiko kwa Saa ya Marejeleo ya 18.432 MHz

Kiwango cha Baud Kigawanyiko cha Desimali (Thamani ya Kigawanyiko) Asilimia ya Hitilafu
50 23040 0.0000%
75 15360 0.0000%
110 10473 -0.2865%
134.5 8565 0.0876%
150 7680 0.0000%
300 3840 0.0000%
600 1920 0.0000%
1,200 920 4.3478%
1,800 640 0.0000%
Kiwango cha Baud Kigawanyiko cha Desimali (Thamani ya Kigawanyiko) Asilimia ya Hitilafu
2,000 576 0.0000%
2,400 480 0.0000%
3,600 320 0.0000%
4,800 240 0.0000%
7,200 160 0.0000%
9,600 120 0.0000%
19,200 60 0.0000%
38,400 30 0.0000%
56,000 21 -2.0408%

Kataza Wezesha Usajili (Uliza Swali)
Rejesta ya Washa ya Kukatiza imefafanuliwa katika jedwali lifuatalo.
Jedwali 1-7. Kataza Usajili Wezesha

Bits Jina Jimbo Chaguomsingi Jimbo halali Kazi
0 ERBFI 0 0, 1 Huwasha "Data Inayopatikana Kukatizwa" 0: Imezimwa

1: Imewezeshwa

1 ETBEI 0 0, 1 Huwasha "Rejista ya Kushikilia ya Kisambazaji cha Kukatiza Tupu" 0: Imezimwa

1: Imewezeshwa

2 ELSI 0 0, 1 Huwasha "Kukatiza kwa Hali ya Mstari wa Mpokeaji" 0: Imezimwa

1: Imewezeshwa

3 EDSSI 0 0, 1 Huwasha "Kukatiza kwa Hali ya Modem" 0: Imezimwa

1: Imewezeshwa

7..4 Imehifadhiwa 0 0 Daima 0

Katisha Daftari la Utambulisho (Uliza Swali)
Rejesta ya Utambulisho wa Kukatiza imeorodheshwa kwenye jedwali lifuatalo. Jedwali 1-8. Kukatiza Daftari la Utambulisho

Bits Jina Jimbo Chaguomsingi Majimbo Halali Kazi
3..0 IIR 1h 0..Ch Kataza sehemu za kitambulisho.
5..4 Imehifadhiwa 00 00 Daima 00
7..6 Hali 11 11 11: Hali ya FIFO

Sehemu ya rejista ya Kitambulisho cha Kukatiza imefafanuliwa katika jedwali lifuatalo.

Jedwali 1-9. Sehemu ya Usajili ya Kitambulisho cha Kukatiza (IIR)

Thamani ya IIR[3:0)] Kiwango cha Kipaumbele Aina ya Kukatiza Kataza Chanzo Kataza Udhibiti wa Kuweka Upya
0110 Juu zaidi Hali ya mstari wa mpokeaji Hitilafu ya kupita kiasi, hitilafu ya usawa, hitilafu ya kutunga au kukatika kwa mapumziko Kusoma rejista ya Hali ya Mstari
0100 Pili Data inayopatikana Data ya mpokeaji inapatikana Kusoma rejista ya Bafa ya Kipokezi au FIFO hushuka chini ya kiwango cha kichochezi
Jedwali 1-9. Sehemu ya Sajili ya Utambulisho wa Kukatiza (IIR) (inaendelea)
Thamani ya IIR[3:0)] Kiwango cha Kipaumbele Aina ya Kukatiza Kataza Chanzo Kataza Udhibiti wa Kuweka Upya
1100 Pili Ashirio la kuisha kwa tabia Hakuna herufi zinazosomwa kutoka kwa Rx FIFO katika nyakati za herufi nne zilizopita na kulikuwa na angalau herufi moja ndani yake wakati huu. Kusoma rejista ya Bafa ya Mpokeaji
0010 Tatu Rejesta ya Kushikilia Kisambazaji tupu Rejesta ya Kushikilia Kisambazaji tupu Kusoma IIR au kuandika kwenye rejista ya Hodhi ya Transmitter
0000 Nne Hali ya Modem Wazi ili Kutuma, Kuweka Data Tayari, Kiashiria cha Mlio au Kitambua Mtoa huduma wa Data Kusoma rejista ya hali ya kisasa

 Sajili ya Udhibiti wa Mstari (Uliza Swali)
Rejesta ya Udhibiti wa Mstari imeorodheshwa kwenye jedwali lifuatalo. Jedwali 1-10. Daftari la Udhibiti wa Mstari

Bits Jina Jimbo Chaguomsingi Majimbo Halali Kazi
1..0 WLS 0 0..3h Urefu wa Neno Chagua 00: Biti 5

01:6 biti

10:7 biti

11:8 biti

2 STB 0 0, 1 Idadi ya Stop Bits 0: 1 Stop Bits

1: 1½ Simamisha biti wakati WLS = 00 2: Simamisha biti katika hali zingine

3 PEN 0 0, 1 Usawa Wezesha 0: Imezimwa

1: Imewezeshwa. Usawa huongezwa katika uwasilishaji na kuangaliwa katika kupokea.

4 EPS 0 0, 1 Hata Usawa Chagua 0: Usawa usio wa kawaida

1: usawa

5 SP 0 0, 1 Fimbo ya Usawa 0: Imezimwa

1: Imewezeshwa

Yafuatayo ni maelezo ya usawa, wakati usawa wa fimbo umewezeshwa: Bits 4..3

11: 0 itatumwa kama sehemu ya Usawa, na kuangaliwa inapokewa.

01: 1 itatumwa kama sehemu ya Usawa, na kuangaliwa inapokewa.

6 SB 0 0, 1 Weka Mapumziko 0: Imezimwa

1: Weka mapumziko. SOUT inalazimishwa kuwa 0. Hii haina athari yoyote kwenye mantiki ya kisambazaji. Mapumziko yamezimwa kwa kuweka kidogo hadi 0.

7 DLAB 0 0, 1 Kidogo cha Upataji wa Latch ya Kigawanyiko

0: Walemavu. Hali ya Kawaida ya Kuhutubia inatumika.

1: Imewezeshwa. Huwasha ufikiaji wa rejista za Divisor Latch wakati wa kusoma au kuandika ili kushughulikia 0 na 1.

Sajili ya Udhibiti wa Modem (Uliza Swali)
Rejista ya Udhibiti wa Modem imeorodheshwa kwenye jedwali lifuatalo.

Bits Jina Jimbo Chaguomsingi Majimbo Halali Kazi
0 DTR 0 0, 1 Hudhibiti utoaji wa Data Terminal Tayari (DTRn). 0: DTRn <= 1

1: DTRn <= 0

1 RTS 0 0, 1 Hudhibiti matokeo ya Ombi la Kutuma (RTSn). 0: RTSn <= 1

1: RTSn <= 0

2 Nje1 0 0, 1 Inadhibiti ishara ya Output1 (OUT1n). 0: OUT1n <= 1

1: OUT1n <= 0

3 Nje2 0 0, 1 Inadhibiti ishara ya Output2 (OUT2n). 0: OUT2n <= 1

1: OUT2n <= 0

4 Kitanzi 0 0, 1 Kitanzi wezesha biti 0: Kimelemazwa

1: Imewezeshwa. Ifuatayo hutokea katika hali ya Kitanzi:

SOUT imewekwa kuwa 1. Ingizo za SIN, DSRn, CTSn, Rin na DCDn zimekatishwa. Matokeo ya rejista ya Transmitter Shift yanarudishwa kwenye rejista ya Shift ya Mpokeaji. Matokeo ya udhibiti wa modemu (DTRn, RTSn, OUT1n na OUT2n) ni

imeunganishwa ndani na pembejeo za udhibiti wa modem, na pini za pato za udhibiti wa modem zimewekwa saa 1. Katika hali ya Loopback, data iliyopitishwa inapokelewa mara moja, kuruhusu CPU kuangalia uendeshaji wa UART. Vikatizo vinafanya kazi katika hali ya Kitanzi.

7..4 Imehifadhiwa 0h 0 Imehifadhiwa

Rejesta ya Hali ya Mstari (Uliza Swali)
Rejesta ya Hali ya Mstari imefafanuliwa katika jedwali lifuatalo.
Jedwali 1-12. Rejesta ya Hali ya Mstari—Soma Pekee

Bits Jina Jimbo Chaguomsingi Majimbo Halali Kazi
0 DR 0 0, 1 Kiashiria Tayarisha Data

1 wakati baiti ya data imepokelewa na kuhifadhiwa kwenye bafa ya kupokea au FIFO. DR inafutwa hadi 0 wakati CPU inasoma data kutoka kwa bafa ya kupokea au FIFO.

1 OE 0 0, 1 Kiashiria cha Hitilafu ya Overrun

Inaonyesha kuwa baiti mpya ilipokelewa kabla ya CPU kusoma baiti kutoka kwa bafa ya kupokea, na kwamba baiti ya awali ya data imeharibiwa. OE inafutwa wakati CPU inasoma rejista ya Hali ya Mstari. Ikiwa data itaendelea kujaza FIFO zaidi ya kiwango cha kichochezi, hitilafu ya ziada hutokea mara tu FIFO imejaa na herufi inayofuata imekamilika kabisa.

iliyopokelewa katika rejista ya Shift. Tabia katika rejista ya Shift imeandikwa juu, lakini haihamishwi kwa FIFO.

2 PE 0 0, 1 Kiashiria cha Hitilafu ya Usawa

Inaonyesha kuwa baiti iliyopokelewa ilikuwa na hitilafu ya usawa. PE inafutwa wakati CPU inasoma rejista ya Hali ya Mstari. Hitilafu hii inafichuliwa kwa CPU wakati tabia yake inayohusishwa iko juu ya FIFO.

3 FE 0 0, 1 Kiashiria cha Hitilafu ya Kutunga

Inaonyesha kuwa baiti iliyopokelewa haikuwa na Kipengele cha Kusimamisha kidogo halali. FE inafutwa wakati CPU inasoma rejista ya Hali ya Mstari. UART itajaribu kusawazisha tena baada ya hitilafu ya kutunga. Ili kufanya hivyo, inadhania kwamba hitilafu ya kutunga ilitokana na Anza kidogo inayofuata, hivyo ni samples hii Anza kidogo mara mbili, na kisha kuanza kupokea data. Hitilafu hii inafichuliwa kwa CPU wakati tabia yake inayohusishwa iko juu ya FIFO.

Jedwali 1-12. Rejesta ya Hali ya Mstari—Soma Pekee (inaendelea)
Bits Jina Jimbo Chaguomsingi Majimbo Halali Kazi
4 BI 0 0, 1 Kiashiria cha Ukatizaji wa Kuvunja

Inaonyesha kuwa data iliyopokelewa iko kwenye 0, ndefu kuliko wakati kamili wa utumaji wa neno (Anza kidogo

+ Biti za data + Usawa + Acha bits). BI inafutwa wakati CPU inasoma rejista ya Hali ya Mstari. Hitilafu hii inafichuliwa kwa CPU wakati tabia yake inayohusishwa iko juu ya FIFO. Wakati mapumziko yanapotokea, herufi moja tu ya sifuri inapakiwa kwenye FIFO.

5 TATU 1 0, 1 Kiashiria cha Rejesta ya Kushikilia ya Transmitter Isiyo na kitu (THRE).

Inaonyesha kuwa UART iko tayari kusambaza byte mpya ya data. THRE husababisha kukatizwa kwa CPU wakati biti 1 (ETBEI) kwenye rejista ya Washa ya Kukatiza ni 1. Biti hii huwekwa wakati TX FIFO haina chochote. Inafutwa wakati angalau byte moja imeandikwa kwa TX FIFO.

6 TEMT 1 0, 1 Kiashiria Tupu cha Transmitter

Kidogo hiki kimewekwa kuwa 1 wakati kisambazaji rejista za FIFO na Shift ni tupu.

7 MOTO 0 1 Biti hii huwekwa wakati kuna angalau hitilafu moja ya usawa, hitilafu ya kutunga au kiashirio cha kukatika kwenye FIFO. FIER huondolewa wakati CPU inasoma LSR ikiwa hakuna hitilafu zinazofuata katika FIFO.

Rejesta ya Hali ya Modem (Uliza Swali)
Rejesta ya Hali ya Modem imeorodheshwa kwenye jedwali lifuatalo.
Jedwali 1-13. Sajili ya Hali ya Modem—Soma Pekee

Bits Jina Jimbo Chaguomsingi Majimbo Halali Kazi
0 DCTS 0 0, 1 Delta Wazi kwa Kutuma kiashirio.

Inaonyesha kuwa ingizo la CTSn limebadilisha hali tangu mara ya mwisho liliposomwa na CPU.

1 DDSR 0 0, 1 Kiashiria cha Kuweka Data ya Delta Tayari

Inaonyesha kuwa ingizo la DSRn limebadilisha hali tangu mara ya mwisho liliposomwa na CPU.

2 TERI 0 0, 1 Ukingo wa Kichunguzi wa Kiashiria cha Pete. Inaonyesha kuwa pembejeo ya RI imebadilika kutoka 0 hadi 1.
3 DDCD 0 0, 1 Kiashiria cha Kugundua Mtoa huduma wa Data wa Delta Huonyesha kwamba ingizo la DCD limebadilisha hali.

Kumbuka: Wakati biti 0, 1, 2 au 3 inapowekwa kuwa 1, ukatizaji wa Hali ya Modem hutolewa.

4 CTS 0 0, 1 Wazi Kutuma

Kijazo cha ingizo la CTSn. Wakati biti 4 ya Rejesta ya Udhibiti wa Modem (MCR) imewekwa kuwa 1 (kitanzi), biti hii ni sawa na DTR katika MCR.

5 DSR 0 0, 1 Tayari Kuweka Takwimu

Mjazo wa ingizo la DSR. Biti 4 ya MCR inapowekwa kuwa 1 (kitanzi), biti hii ni sawa na RTSn katika MCR.

6 RI 0 0, 1 Kiashiria cha pete

Mjazo wa pembejeo ya RI. Biti 4 ya MCR inapowekwa kuwa 1 (kitanzi), biti hii ni sawa na OUT1 katika MCR.

7 DCD 0 0, 1 Gundua Mtoa huduma wa Data

Inayojaza ingizo la DCDn. Wakati biti 4 ya MCR imewekwa kuwa 1 (kitanzi), biti hii ni sawa na OUT2 katika MCR.

Daftari la Kukwaruza (Uliza Swali)
Rejesta ya Scratch imefafanuliwa katika jedwali lifuatalo.

Bits Jina Jimbo Chaguomsingi Kazi
7..0 SCR 00h Soma/Andika rejista ya CPU. Hakuna athari kwenye operesheni ya UART.

Chombo kinapita (Uliza Swali)
Sehemu hii inatoa maelezo kuhusu mtiririko wa chombo.

 SmartDesign (Uliza Swali)
Core16550 inapatikana kwa kupakuliwa katika mazingira ya muundo wa matumizi ya SmartDesign IP. Msingi umeundwa kwa kutumia GUI ya usanidi ndani ya SmartDesign, angalia takwimu ifuatayo.
Kwa maelezo kuhusu jinsi ya kutumia SmartDesign kuanzisha, kusanidi, kuunganisha na kuzalisha cores, angalia Mwongozo wa Mtumiaji wa SmartDesign.

Kielelezo 2-1. Usanidi wa Core16550 

MICROCHIP -Core16550 -Universal-Asynchronous-Receiver-Transmitter (5)
Mitiririko ya Uigaji (Uliza Swali)
Testbench ya mtumiaji ya Core16550 imejumuishwa katika matoleo yote.
Ili kutekeleza uigaji, chagua chaguo la Mtiririko wa Mtumiaji wa Testbench ndani ya SmartDesign na ubofye Unda Muundo chini ya menyu ya SmartDesign. Testbench ya mtumiaji huchaguliwa kupitia GUI ya Usanidi ya Core Testbench.
Wakati SmartDesign inazalisha mradi wa Libero SoC, inasakinisha testbench ya mtumiaji files.
Ili kuendesha testbench ya mtumiaji, weka mzizi wa muundo kwa mwongozo wa Core16550 kwenye kidirisha cha Uongozi wa Muundo wa Libero SoC na ubofye aikoni ya Uigaji kwenye dirisha la Mtiririko wa Usanifu wa SoC. Hii huitisha ModelSim® na huendesha simulizi kiotomatiki.

Mchanganyiko katika Libero SoC (Uliza Swali)
Bofya ikoni ya Usanisi katika Libero SoC. Dirisha la Mchanganyiko linaonekana. Mradi wa Synplify®. Weka Synplify kutumia kiwango cha Verilog 2001 ikiwa Verilog inatumika. Ili kuendesha Usanisi, bofya ikoni ya Endesha.

Mahali-na-Njia katika Libero SoC (Uliza Swali)
Ili kuweka njia ya usanifu ipasavyo na kuendesha Usanifu, bofya ikoni ya Mpangilio katika Libero SoC na umwombe Mbuni. Core16550 haihitaji mipangilio yoyote maalum ya mahali-na-njia.

Core16550 (Uliza Swali)

Sehemu hii hutoa habari kuhusu vigezo vinavyotumiwa katika msingi huu.

Vigezo (Uliza Swali)
Core16550 haitumii vigezo vyovyote vya kiwango cha juu.

Viunganishi vya Msingi (Uliza Swali)

Sehemu hii inatoa muhtasari wa pembejeo na pato.

Maelezo ya Ishara ya I/O (Uliza Swali)
Ifuatayo inaorodhesha ufafanuzi wa Core16550 I/O.

Jina Aina Polarity Maelezo
PRESETN Ingizo Chini Kuweka upya mkuu
PCLK Ingizo - Saa kuu

PCLK imegawanywa na thamani ya rejista za Divisor. Matokeo yake hugawanywa na 16 ili kutoa kiwango cha baud. Ishara ya matokeo ni ishara ya BAUDOUT. Ukingo unaoinuka wa pini hii hutumiwa kupiga mawimbi yote ya pembejeo na pato.

PWRITE Ingizo Juu APB kuandika/kusoma kuwasha, amilifu-juu.

Wakati HIGH, data imeandikwa kwa eneo maalum anwani. Wakati LOW, data inasomwa kutoka eneo maalum la anwani.

PADDR[4:0] Ingizo - Anwani ya APB

Basi hili hutoa kiungo cha CPU kwa anwani ya rejista ya Core16550 ili isomwe kutoka au kuandikiwa.

PSEL Ingizo Juu APB chagua

Wakati hii ni JUU pamoja na PENABLE, kusoma na kuandika kwa Core16550 kunawezeshwa.

PWDATA[7:0] Ingizo - Basi la kuingiza data

Data kwenye basi hili itaandikwa kwenye rejista iliyoshughulikiwa wakati wa mzunguko wa kuandika.

HUKUMU Ingizo Juu APB wezesha

Wakati hii ni HIGH pamoja na PSEL, kusoma na kuandika kwa Core16550 kunawezeshwa.

PRDATA [7:0] Pato - Basi la pato la data

Basi hili huhifadhi thamani ya rejista iliyoshughulikiwa wakati wa mzunguko wa kusoma.

CTSn Ingizo Chini Wazi Kutuma

Mawimbi haya ya amilifu-chini ni ingizo linaloonyesha wakati kifaa kilichoambatishwa (modemu) kiko tayari kukubali data. Core16550 hupitisha maelezo haya kwa CPU kupitia rejista ya Hali ya Modem. Rejesta hii pia inaonyesha kwamba ikiwa ishara ya CTSn imebadilika tangu mara ya mwisho, rejista ilisomwa.

DSRn Ingizo Chini Tayari Kuweka Takwimu

Mawimbi haya ya amilifu ya chini ni ingizo linaloonyesha wakati kifaa kilichoambatishwa (modemu) kiko tayari kusanidi kiungo na Core16550. Core16550 hupitisha maelezo haya kwa CPU kupitia rejista ya Hali ya Modem. Rejesta hii pia inaonyesha ikiwa ishara ya DSRn imebadilika tangu mara ya mwisho rejista ilisomwa.

DCDn Ingizo Chini Gundua Mtoa huduma wa Data

Mawimbi hii ya amilifu ya chini ni ingizo linaloonyesha wakati kifaa kilichoambatishwa (modemu) kimegundua mtoa huduma. Core16550 hupitisha habari hii kwa CPU ingawa rejista ya Hali ya Modem. Rejesta hii pia inaonyesha ikiwa mawimbi ya DCDn yamebadilika tangu mara ya mwisho rejista iliposomwa.

DHAMBI Ingizo - Data ya Kuingiza Data

Data hii hupitishwa kwa Core16550. Imelandanishwa na pini ya kuingiza ya PCLK.

RIN Ingizo Chini Kiashiria cha pete

Ishara hii amilifu-chini ni ingizo linaloonyesha wakati kifaa kilichoambatishwa (modemu) kimehisi ishara ya mlio kwenye laini ya simu. Core16550 hupitisha maelezo haya kwa CPU kupitia rejista ya Hali ya Modem. Rejesta hii pia inaonyesha wakati makali ya nyuma ya RI yalihisiwa.

MOYO Pato - Data towe ya serial

Data hii hupitishwa kutoka Core16550. Imelandanishwa na pini ya pato ya BAUDOUT.

RTSn Pato Chini Ombi la Kutuma

Mawimbi haya ya pato amilifu-chini hutumika kufahamisha kifaa kilichoambatishwa (modemu) kwamba Core16550 iko tayari kutuma data. Imepangwa na CPU kupitia rejista ya Udhibiti wa Modem.

Jedwali 4-1. Muhtasari wa Mawimbi ya I/O (inaendelea)
Jina Aina Polarity Maelezo
DTRn Pato Chini Kituo cha Data Tayari

Mawimbi haya ya pato amilifu-chini hufahamisha kifaa kilichoambatishwa (modemu) kwamba Core16550 iko tayari kuanzisha kiungo cha mawasiliano. Imepangwa na CPU kupitia rejista ya Udhibiti wa Modem.

OUT1n Pato Chini Pato 1

Pato hili amilifu-chini ni ishara iliyofafanuliwa na mtumiaji. CPU hupanga ishara hii kupitia rejista ya Udhibiti wa Modem na imewekwa kwa thamani tofauti.

OUT2n Pato Chini Pato 2

Ishara hii ya pato amilifu-chini ni ishara iliyofafanuliwa na mtumiaji. Imepangwa na CPU kupitia rejista ya Udhibiti wa Modem na imewekwa kwa thamani tofauti. iliyopangwa.

INTR Pato Juu Kukatiza Inasubiri

Ishara hii ya pato amilifu ni ishara ya pato la kukatiza kutoka Core16550. Imepangwa kuwa hai kwenye matukio fulani, ikifahamisha CPU kwamba tukio kama hilo limetokea, (kwa maelezo zaidi, angalia Rejesta ya Utambulisho wa Kukatiza). CPU basi inachukua hatua zinazofaa.

BAUDOUTn Pato Chini Baud nje

Hii ni mawimbi ya saa ya pato inayotokana na saa ya kuingiza data kwa ajili ya kusawazisha mtiririko wa matokeo ya data kutoka kwa SOUT.

RXRDYN Pato Chini Mpokeaji yuko tayari kupokea uhamishaji.

CPU inaonyeshwa na mawimbi haya amilifu ya kiwango cha chini cha pato kwamba sehemu ya kipokeaji cha Core16550 inapatikana ili data isomwe.

TXRDYN Pato Chini Transmitter iko tayari kusambaza data.

Ishara hii amilifu-chini inaonyesha kwa CPU kwamba sehemu ya kisambazaji cha Core16550 ina nafasi ya kuandika data kwa ajili ya kusambaza.

rxfifo_tupu Pato Juu Pokea FIFO tupu.

Ishara hii huenda JUU wakati FIFO ya kupokea haina kitu.

rxfifo_imejaa Pato Juu Pokea FIFO imejaa.

Ishara hii huenda Juu wakati FIFO ya kupokea imejaa.

Michoro ya Muda (Uliza Swali)
Sehemu hii inatoa michoro ya muda ya msingi huu.

 Mzunguko wa Kuandika Data na Mzunguko wa Kusoma Data (Uliza Swali)
Mchoro 5-1 na Mchoro 5-2 unaonyesha mzunguko wa kuandika na kusoma uhusiano wa saa wa mzunguko unaohusiana na saa ya mfumo wa APB, PCLK.

Jisajili Andika (Uliza Swali)
Kielelezo kifuatacho kinaonyesha Anwani, Chagua na Wezesha ishara zimefungwa na lazima ziwe halali kabla ya ukingo wa PCLK. Kuandika hutokea kwenye ukingo wa kuongezeka kwa ishara ya PCLK.

MICROCHIP -Core16550 -Universal-Asynchronous-Receiver-Transmitter (6)Jisajili Soma (Uliza Swali)
Kielelezo kifuatacho kinaonyesha Anwani, Chagua na Wezesha ishara zimefungwa na lazima ziwe halali kabla ya ukingo wa PCLK. Kusoma hutokea kwenye ukingo wa kuongezeka kwa ishara ya PCLK. MICROCHIP -Core16550 -Universal-Asynchronous-Receiver-Transmitter (7)Kwa maelezo zaidi juu ya maelezo na muundo wa muda wa mawimbi, angalia vipimo vya AMBA.

Usawazishaji wa Mpokeaji (Uliza Swali)
Mpokeaji anapogundua hali ya Chini katika mtiririko wa data inayoingia, inasawazisha nayo. Baada ya makali ya kuanza, UART inasubiri 1.5 × (urefu wa kawaida wa biti). Hii husababisha kila biti inayofuata isomwe katikati ya upana wake. Kielelezo kifuatacho kinaonyesha mchakato huu wa ulandanishi.

Kielelezo 5-3. Usawazishaji wa Kipokeaji

MICROCHIP -Core16550 -Universal-Asynchronous-Receiver-Transmitter (8)Operesheni ya Testbench (Uliza Swali)
Testbench moja pekee imetolewa na Core16550: Verilog user testbench. Hili ni jaribio rahisi kutumia lililoandikwa katika Verilog. Benchi hii ya majaribio imekusudiwa kurekebisha mteja.

Testbench ya Mtumiaji (Uliza Swali)
Takwimu ifuatayo inaonyesha mchoro wa kuzuia wa zamaniampmuundo wa mtumiaji na testbench.
Kielelezo 6-1. Core16550 Mtumiaji Testbench

MICROCHIP -Core16550 -Universal-Asynchronous-Receiver-Transmitter (1)Testbench ya mtumiaji inajumuisha ex rahisiample design ambayo hutumika kama marejeleo kwa watumiaji wanaotaka kutekeleza miundo yao wenyewe.
Testbench kwa exampna, muundo wa mtumiaji hutekelezea kitengo kidogo cha utendaji uliojaribiwa katika benchi ya uthibitishaji, kwa maelezo zaidi, angalia User Testbench. Kidhahania, kama inavyoonyeshwa kwenye Mchoro 6-1, uanzishaji wa Core16550 unaigwa kwa kutumia kidhibiti kidogo cha tabia na muunganisho wa nyuma wa kitanzi. Kwa mfanoampna, testbench ya mtumiaji huonyesha usambazaji na kupokea kwa kitengo sawa cha Core16550, ili uweze kupata ufahamu wa kimsingi wa jinsi ya kutumia msingi huu.
Testbench ya mtumiaji huonyesha usanidi wa kimsingi, wa kusambaza na kupokea shughuli za Core16550. Testbench ya mtumiaji hufanya hatua zifuatazo:

  1. Andika kwa rejista za udhibiti.
  2. Angalia data iliyopokelewa.
  3. Washa kutuma na kupokea.
  4. Soma rejista za udhibiti.
  5. Sambaza na upokee baiti moja.

Matumizi na Utendaji wa Kifaa (Uliza Swali)

Jedwali lifuatalo linaorodhesha data ya utumiaji na utendaji ya Core16550. Jedwali 7-1. Core16550 Matumizi na Utendaji PolarFire na PolarFire SoC

Maelezo ya Kifaa Rasilimali RAM
Familia Kifaa 4LUT DFF Vipengele vya Mantiki μSRAM
PolarFire® MPF100T- FCSG325I 752 284 753 2
PolarFire®SoC MPFS250TS- FCSG536I 716 284 720 2
RTG4™ RT4G150- 1CG1657M 871 351 874 2
IGLOO® 2 M2GL050TFB GA896STD 754 271 1021 2
SmartFusion® 2 M2S050TFBG A896STD 754 271 1021 2
SmartFusion® A2F500M3G- STD 1163 243 1406 2
IGLOO®/IGLOOE AGL600- STD/AGLE600 V2 1010 237 1247 2
Fusion AFS600-STD 1010 237 1247 2
ProASIC® 3/E A3P600-STD 1010 237 1247 2
ProASIC Plus® APA075-STD 1209 233 1442 2
RTAX-S RTAX250S- STD 608 229 837 2
Axcelerator® AX125-STD 608 229 837 2

Masuala Yaliyotatuliwa (Uliza Swali)
Jedwali lifuatalo linaorodhesha maswala yote yaliyotatuliwa kwa matoleo anuwai ya Core16550.
Jedwali 8-1. Masuala Yaliyotatuliwa

Toleo Mabadiliko
v3.4 Core16550 hutumia Nenomsingi la Mfumo wa Verilog "kuvunja" kama jina la rejista ambayo ilikuwa ikisababisha hitilafu ya sintaksia. Hii imerekebishwa kwa kubadilisha neno kuu na jina lingine.
Usaidizi wa familia wa PolarFire® umeongezwa

Historia ya Usahihishaji (Uliza Swali)

Historia ya marekebisho inaeleza mabadiliko ambayo yalitekelezwa katika hati. Mabadiliko yameorodheshwa kwa marekebisho, kuanzia na uchapishaji wa sasa zaidi.

MICROCHIP -Core16550 -Universal-Asynchronous-Receiver-Transmitter (2)

Msaada wa Microchip FPGA

Kikundi cha bidhaa za Microchip FPGA kinarudisha bidhaa zake kwa huduma mbalimbali za usaidizi, ikiwa ni pamoja na Huduma kwa Wateja, Kituo cha Msaada wa Kiufundi kwa Wateja, a. webtovuti, na ofisi za mauzo duniani kote. Wateja wanapendekezwa kutembelea nyenzo za mtandaoni za Microchip kabla ya kuwasiliana na usaidizi kwani kuna uwezekano mkubwa kwamba maswali yao tayari yamejibiwa.
Wasiliana na Kituo cha Usaidizi wa Kiufundi kupitia webtovuti kwenye www.microchip.com/support Taja nambari ya Sehemu ya Kifaa ya FPGA, chagua aina ya kesi inayofaa, na upakie muundo files wakati wa kuunda kesi ya usaidizi wa kiufundi.
Wasiliana na Huduma kwa Wateja ili upate usaidizi wa bidhaa zisizo za kiufundi, kama vile bei ya bidhaa, uboreshaji wa bidhaa, taarifa za sasisho, hali ya agizo na uidhinishaji.

  • Kutoka Amerika Kaskazini, piga simu 800.262.1060
  • Kutoka kwa ulimwengu wote, piga simu 650.318.4460
  • Faksi, kutoka popote duniani, 650.318.8044

Taarifa za Microchip

Alama za biashara
Jina na nembo ya “Microchip”, nembo ya “M” na majina mengine, nembo na chapa ni alama za biashara zilizosajiliwa na ambazo hazijasajiliwa za Microchip Technology Incorporated au washirika wake na/au kampuni tanzu nchini Marekani na/au nchi nyinginezo (“Microchip). Alama za biashara"). Taarifa kuhusu Alama za Biashara za Microchip zinaweza kupatikana kwa https://www.microchip.com/en-us/about/legal-information/microchip-trademarks
ISBN:

Notisi ya Kisheria

  • Chapisho hili na maelezo yaliyo hapa yanaweza kutumika kwa bidhaa za Microchip pekee, ikijumuisha kubuni, kujaribu na kuunganisha bidhaa za Microchip na programu yako. Matumizi ya habari hii
    kwa namna nyingine yoyote inakiuka masharti haya. Taarifa kuhusu programu za kifaa hutolewa kwa urahisi wako tu na inaweza kubadilishwa na masasisho. Ni jukumu lako kuhakikisha kuwa programu yako inakidhi masharti yako. Wasiliana na ofisi ya mauzo ya Microchip iliyo karibu nawe kwa usaidizi zaidi au, pata usaidizi zaidi kwa www.microchip.com/en-us/support/design-help/client-support-services
  • HABARI HII IMETOLEWA NA MICROCHIP "KAMA ILIVYO". MICROCHIP HAITOI UWAKILISHI AU DHAMANA YOYOTE IKIWA YA WAZI AU INAYODHANISHWA, ILIYOANDIKWA AU KWA MDOMO, KISHERIA AU VINGINEVYO, INAYOHUSIANA NA HABARI IKIWEMO LAKINI HAINA KIKOMO KWA UDHAMINI WOWOTE ULIOHUSIKA, UTEKELEZAJI WOWOTE ULIOHUSIKA. KWA KUSUDI FULANI, AU DHAMANA INAYOHUSIANA NA HALI, UBORA, AU UTENDAJI WAKE.
  • HAKUNA TUKIO HILO MICROCHIP ITAWAJIBIKA KWA HASARA YOYOTE, MAALUM, ADHABU, TUKIO, AU MATOKEO YA HASARA, UHARIBIFU, GHARAMA, AU MATUMIZI YA AINA YOYOTE ILE YOYOTE INAYOHUSIANA NA HABARI AU MATUMIZI YAKE, HATA HIVYO IMETOKEA. UWEZEKANO AU MADHARA YANAONEKANA. KWA KIWANGO KAMILI KINACHORUHUSIWA NA SHERIA, WAJIBU WA JUMLA WA MICROCHIP JUU YA MADAI YOTE KWA NJIA YOYOTE INAYOHUSIANA NA HABARI AU MATUMIZI YAKE HAYATAZIDI KIASI CHA ADA, IKIWA HIYO, AMBAYO UMELIPA MOJA KWA MOJA KWA UTAJIRI.
  • Matumizi ya vifaa vya Microchip katika usaidizi wa maisha na/au maombi ya usalama yako katika hatari ya mnunuzi, na mnunuzi anakubali kutetea, kufidia na kushikilia Microchip isiyo na madhara kutokana na uharibifu wowote na wote, madai, suti au gharama zinazotokana na matumizi hayo. Hakuna leseni zinazowasilishwa, kwa njia isiyo wazi au vinginevyo, chini ya haki zozote za uvumbuzi za Microchip isipokuwa kama ilivyoelezwa vinginevyo.

Kipengele cha Ulinzi wa Msimbo wa Vifaa vya Microchip
Kumbuka maelezo yafuatayo ya kipengele cha ulinzi wa msimbo kwenye bidhaa za Microchip:

  • Bidhaa za Microchip hutimiza masharti yaliyomo katika Laha zao za Data za Microchip.
  • Microchip inaamini kwamba familia yake ya bidhaa ni salama inapotumiwa kwa njia iliyokusudiwa, ndani ya vipimo vya uendeshaji, na chini ya hali ya kawaida.
  • Thamani za microchip na kulinda kwa ukali haki zake za uvumbuzi. Majaribio ya kukiuka vipengele vya ulinzi wa kanuni za bidhaa za Microchip yamepigwa marufuku kabisa na yanaweza kukiuka Sheria ya Milenia ya Hakimiliki Dijiti.
  • Wala Microchip au mtengenezaji mwingine yeyote wa semiconductor anaweza kuhakikisha usalama wa msimbo wake. Ulinzi wa msimbo haimaanishi kuwa tunahakikisha kuwa bidhaa "haiwezi kuvunjika". Ulinzi wa kanuni unaendelea kubadilika. Microchip imejitolea kuendelea kuboresha vipengele vya ulinzi wa kanuni za bidhaa zetu.

Mwongozo wa Mtumiaji
© 2025 Microchip Technology Inc. na matawi yake

Nyaraka / Rasilimali

Mpokeaji wa Mpokeaji wa MICROCHIP Core16550 wa Universal Asynchronous [pdf] Mwongozo wa Mtumiaji
v3.4, v3.3, Core16550 Kipokezi cha Universal Asynchronous Receiver, Core16550, Universal Asynchronous Receiver, Transmitter Asynchronous Receiver, Transmitter ya Kipokezi, Transmitter

Marejeleo

Acha maoni

Barua pepe yako haitachapishwa. Sehemu zinazohitajika zimetiwa alama *