VHDLwhiz VHDL E Ngolisa Bukana ea Mosebelisi ea UART Test Interface Jenereithara
Ithute mokhoa oa ho sebelisa VHDL Registers UART Test Interface Generator, sesebelisoa se matla sa VHDLwhiz, ho hlahisa li-module tsa VHDL tse tloaelehileng le mangolo a Python bakeng sa ho bala le ho ngola boleng ba rejisetara ea FPGA u sebelisa UART. Lekola melaoana ea data ea ho theha le litlhokahalo tse hlokahalang ho sebelisa sehlahisoa sena ka nepo. E nepahetse bakeng sa bahlahisi ba batlang litharollo tse sebetsang tsa tlhahlobo ea FPGA.