УГ0644 ДДР АКСИ Арбитер
Информације о производу
ДДР АКСИ Арбитер је хардверска компонента која обезбеђује а
64-битни АКСИ мастер интерфејс за ДДР-СДРАМ контролере на чипу.
Обично се користи у видео апликацијама за баферовање и
обрада података видео пиксела. Упутство за употребу производа пружа
детаљне информације и упутства о имплементацији хардвера,
симулација и коришћење ресурса.
Имплементација хардвера
ДДР АКСИ Арбитер је дизајниран за повезивање са ДДР-СДРАМ-ом
контролери на чипу. Пружа 64-битни АКСИ мастер интерфејс
што омогућава брзу обраду података видео пиксела. Корисник производа
приручник пружа детаљан опис дизајна ДДР АКСИ
Арбитер и његова хардверска имплементација.
Симулација
Упутство за употребу производа пружа упутства за симулацију
ДДР АКСИ Арбитер помоћу алата МСС СмартДесигн и Тестбенцх. Ове
алати омогућавају кориснику да потврди исправност дизајна и
обезбедити правилно функционисање хардверске компоненте.
Коришћење ресурса
ДДР АКСИ Арбитер користи системске ресурсе као што је логика
ћелије, меморијски блокови и ресурси за рутирање. Корисник производа
приручник пружа детаљан извештај о коришћењу ресурса који
описује захтеве ресурса за ДДР АКСИ Арбитер. Ово
информације се могу користити како би се осигурало да хардверска компонента може
бити имплементиран у оквиру расположивих системских ресурса.
Упутства за употребу производа
Следећа упутства пружају упутства о томе како да користите
ДДР АКСИ Арбитер:
Корак 1: Имплементација хардвера
Имплементирајте хардверску компоненту ДДР АКСИ Арбитер у интерфејс
са ДДР-СДРАМ контролерима на чипу. Пратите дизајн
опис дат у корисничком приручнику производа како би се осигурало исправно
имплементација хардверске компоненте.
Корак 2: Симулација
Симулирајте ДДР АКСИ Арбитер дизајн користећи МСС СмартДесигн и
Тестбенцх алати. Пратите упутства наведена у производу
упутство за употребу да потврди исправност дизајна и обезбеди
правилно функционисање хардверске компоненте.
Корак 3: Коришћење ресурса
Review извештај о коришћењу ресурса који се налази у производу
кориснички приручник за одређивање захтева за ресурсима ДДР АКСИ
Арбитер. Уверите се да се хардверска компонента може имплементирати
у оквиру расположивих системских ресурса.
Пратећи ова упутства, можете ефикасно користити ДДР
АКСИ Арбитер хардверска компонента за баферовање података видео пиксела и
обрада у видео апликацијама.
УГ0644 Упутство за употребу
ДДР АКСИ Арбитер
фебруар 2018
ДДР АКСИ Арбитер
Садржај
1 Историја ревизија ………………………………………………………………………………………………………………………….. 1
1.1 Ревизија 5.0 …………………………………………………………………………………………………………………………………………………. 1 1.2 Ревизија 4.0 …………………………………………………………………………………………………………………………………………………. 1 1.3 Ревизија 3.0 …………………………………………………………………………………………………………………………………………………. 1 1.4 Ревизија 2.0 …………………………………………………………………………………………………………………………………………………. 1 1.5 Ревизија 1.0 …………………………………………………………………………………………………………………………………………………. 1
2 Увод ……………………………………………………………………………………………………………………………….. 2 3 Хардвер Имплементација …………………………………………………………………………………………………………… 3
3.1 Опис дизајна …………………………………………………………………………………………………………………………… 3 3.2 Улази и излази ………………………………………………………………………………………………………………………….. 5 3.3 Параметри конфигурације ……… ……………………………………………………………………………………………………………. 13 3.4 Временски дијаграми …………………………………………………………………………………………………………………………………………. 14 3.5 Испитни сто ……………………………………………………………………………………………………………………………………….. 16
3.5.1 Симулација МСС СмартДесигн ………………………………………………………………………………………………………………. 25 3.5.2 Симулација испитног стола …………………………………………………………………………………………………………………………. 30 3.6 Коришћење ресурса ……………………………………………………………………………………………………………………….. 31
УГ0644 Упутство за употребу Ревизија 5.0
ДДР АКСИ Арбитер
1
Историја ревизија
Историја ревизија описује промене које су примењене у документу. Промене су наведене по ревизији, почевши од најновије публикације.
1.1
Ревизија 5.0
У ревизији 5.0 овог документа, одељак Коришћење ресурса и Извештај о коришћењу ресурса
су ажурирани. За више информација погледајте Коришћење ресурса (погледајте страницу 31).
1.2
Ревизија 4.0
Следи резиме промена у ревизији 4.0 овог документа.
Додати параметри конфигурације тестбенцх-а у табелу. За више информација погледајте Конфигурациони параметри (погледајте страну 16). Додате информације за симулацију језгра помоћу тестбенцх-а. За више информација погледајте Тестбенцх (погледајте страницу 16). Ажуриране вредности коришћења ресурса за ДДР АКСИ Арбитер у табели. За више информација погледајте Коришћење ресурса (погледајте страницу 31).
1.3
Ревизија 3.0
Следи резиме промена у ревизији 3.0 овог документа.
Додате 8-битне информације за канале за уписивање 1 и 2. За више информација погледајте Опис дизајна (погледајте страницу 3). Ажуриран одељак Тестбенцх. За више информација погледајте Тестбенцх (погледајте страницу 16).
1.4
Ревизија 2.0
У ревизији 2.0 овог документа, слике и табеле су ажуриране у одељку Тестбенцх.
За више информација погледајте Тестбенцх (погледајте страницу 16).
1.5
Ревизија 1.0
Ревизија 1.0 је била прва публикација овог документа
УГ0644 Упутство за употребу Ревизија 5.0
1
ДДР АКСИ Арбитер
2
Увод
Меморије су саставни део било које типичне видео и графичке апликације. Користе се за баферовање података видео пиксела. Једно уобичајено пуферовање прampле је бафере оквира за приказ у којима се комплетни подаци о пикселима видеа за оквир баферују у меморију.
Двострука брзина преноса података (ДДР)-синхрони ДРАМ (СДРАМ) је једна од најчешће коришћених меморија у видео апликацијама за баферовање. СДРАМ се користи због своје брзине која је потребна за брзу обраду у видео системима.
Следећа слика приказује екampдијаграма на нивоу система ДДР-СДРАМ меморијског интерфејса са видео апликацијом.
Слика 1 · ДДР-СДРАМ меморијски интерфејс
У Мицросеми СмартФусион®2 Систем-он-Цхип (СоЦ), постоје два ДДР контролера на чипу са 64-битним напредним проширивим интерфејсом (АКСИ) и 32-битним напредним интерфејсом магистрале високих перформанси (АХБ) према пољу које се може програмирати Гате арраи (ФПГА) тканина. АКСИ или АХБ мастер интерфејс је потребан за читање и писање ДДР-СДРАМ меморије повезане са ДДР контролерима на чипу.
УГ0644 Упутство за употребу Ревизија 5.0
2
ДДР АКСИ Арбитер
3
Имплементација хардвера
3.1
Опис дизајна
ДДР АКСИ Арбитер обезбеђује 64-битни АКСИ мастер интерфејс за ДДР-СДРАМ контролере на чипу
СмартФусион2 уређаји. ДДР АКСИ Арбитер има четири канала за читање и два канала за писање према
корисничка логика. Блок арбитрира између четири канала за читање да би обезбедио приступ АКСИ читању
канал на кружни начин. Све док је захтев за читање главног канала 1 за читање висок, АКСИ
њему је додељен канал за читање. Канал за читање 1 има фиксну ширину излазних података од 24 бита. Читајте канале 2, 3,
и 4 се могу конфигурисати као 8-битна, 24-битна или 32-битна ширина излаза података. Ово бира глобално
конфигурациони параметар.
Блок такође арбитрира између два канала за уписивање да би обезбедио приступ АКСИ каналу за упис на кружни начин. Оба канала уписивања имају једнак приоритет. Канали за уписивање 1 и 2 могу бити конфигурисани као 8-битни, 24-битни или 32-битни ширини улазних података.
УГ0644 Упутство за употребу Ревизија 5.0
3
ДДР АКСИ Арбитер
Следећа слика приказује пин-оут дијаграм ДДР АКСИ Арбитера. Слика 2 · Блок дијаграм највишег нивоа ДДР АКСИ Арбитер блока
УГ0644 Упутство за употребу Ревизија 5.0
4
ДДР АКСИ Арбитер
Следећа слика приказује блок дијаграм највишег нивоа система са ДДР АКСИ Арбитер блоком портованим у СмартФусион2 уређај. Слика 3 · Блок дијаграм на нивоу система ДДР АКСИ арбитра на СмартФусион2 уређају
3.2
Улази и излази
Следећа табела наводи улазне и излазне портове ДДР АКСИ Арбитера.
Табела 1 · Улазни и излазни портови ДДР АКСИ Арбитера
Назив сигнала РЕСЕТ_Н_И
Унос смера
Ширина
СИС_ЦЛОЦК_И БУФФ_РЕАД_ЦЛОЦК_И
Инпут Инпут
рд_рек_1_и рд_ацк_о
Улаз излаз
рд_доне_1_о старт_реад_аддр_1_и
Излаз улаз
битес_то_реад_1_и
Инпут
видео_рдата_1_о
Излаз
[(г_АКСИ_АВИДТХ-1):0] [(г_РД_ЦХАННЕЛ1_АКСИ_БУФФ_ АВИДТХ + 3) – 1 : 0] [(г_РД_ЦХАННЕЛ1_ВИДЕО_ДАТА_ВИДТХ1):0]Опис
Активан низак асинхрони сигнал ресетовања за пројектовање
Системски сат
Интерни сат читања бафера канала за уписивање мора бити двоструко већи од СИС_ЦЛОЦК_И фреквенције
Прочитајте захтев од Мастер 1
Потврда арбитра за читање захтева од Мастер 1
Прочитајте завршетак до Мастер 1
ДДР адреса са које треба започети читање за канал за читање 1
Бајтови који се читају са канала за читање 1
Излаз видео података са канала за читање 1
УГ0644 Упутство за употребу Ревизија 5.0
5
ДДР АКСИ Арбитер
Назив сигнала рдата_валид_1_о рд_рек_2_и рд_ацк_2_о
рд_доне_2_о старт_реад_аддр_2_и
битес_то_реад_2_и
видео_рдата_2_о
рдата_валид_2_о рд_рек_3_и рд_ацк_3_о
рд_доне_3_о старт_реад_аддр_3_и
битес_то_реад_3_и
видео_рдата_3_о
рдата_валид_3_о рд_рек_4_и рд_ацк_4_о
рд_доне_4_о старт_реад_аддр_4_и
битес_то_реад_4_и
видео_рдата_4_о
рдата_валид_4_о вр_рек_1_и вр_ацк_1_о
вр_доне_1_о старт_врите_аддр_1_и
битес_то_врите_1_и
видео_вдата_1_и
вдата_валид_1_и вр_рек_2_и
Смер Излаз Улаз Излаз
Излаз улаз
Инпут
Излаз
Излаз Улаз Излаз
Излаз улаз
Инпут
Излаз
Излаз Улаз Излаз
Излаз улаз
Инпут
Излаз
Излаз Улаз Излаз
Излаз улаз
Инпут
Инпут
Инпут Инпут
Ширина
[(г_АКСИ_АВИДТХ-1):0] [(г_РД_ЦХАННЕЛ2_АКСИ_БУФФ_АВИДТХ + 3) – 1 : 0] [(г_РД_ЦХАННЕЛ2_ВИДЕО_ДАТА_ВИДТХ1):0] [(г_АКСИ_АВИДТХ-1):0] [(г_3_РД_АВИДТХ-3):1] [(г_РД_ВИДТХ-0):3] [(г_РД_РД_АКСИ] + (г_РД_ЦХАННЕЛ1_ВИДЕО_ДАТА_ВИДТХ0 ):1] [(г_АКСИ_АВИДТХ-0):4] [(г_РД_ЦХАННЕЛ3_АКСИ_БУФФ_АВИДТХ + 1) – 0 : 4] [(г_РД_ЦХАННЕЛ1_ВИДЕО_ДАТА_ВИДТХ0):1] [(г_АКСИ_АВИДТХ-0В:1) [(г_АКСИ_АВИДТХ-3В:1) [(г_РД_ЦХАННЕЛ0_ВИДЕО_ДАТА_ВИДТХ1):1] [(г_АКСИ_АВИДТХ-0В):XNUMX_ФФ : XNUMX ] [(г_ВР_ЦХАННЕЛXNUMX_ВИДЕО_ДАТА_ВИДТХXNUMX):XNUMX]
Опис Важећи подаци за читање са канала за читање 1. Захтев за читање са главног 2. Потврда арбитра за читање захтева са мастера 2. Завршетак читања до мастер 2 ДДР адресе одакле треба да почне читање за читање канала 2 бајтови који се читају са читања канала 2 Видео података излаз из канала за читање 2 Читање података валидних са канала за читање 2 Захтева за читање од Мастер 3 Потврда арбитра за читање захтева са Мастер 3 Завршетак читања до Мастер 3 ДДР адресе одакле треба да почне читање за читање канала 3 бајтова који ће бити прочитани из читања канал 3 Излаз видео података са канала за читање 3 Читање података који су валидни са канала 3 за читање Захтева за читање од мастера 4 Потврда арбитра за читање захтева са мастера 4 Завршетак читања до мастер 4 ДДР адресе одакле треба да почне читање да би се читао канал 4 бајтова читање са канала за читање 4 Излаз видео података са канала за читање 4 Читање података који су валидни са канала за читање 4 Захтев за уписивање од Мастер 1 Потврда арбитра за уписивање захтева од Мастер 1 Завршетак писања на Мастер 1 ДДР адресу на коју треба да се упише са канала за уписивање 1 Бајтови за писање са канала за уписивање 1 Видео подаци Улаз за уписивање канала 1
Упишите податке који су важећи за писање канала 1 Захтев за писање од Мастер 1
УГ0644 Упутство за употребу Ревизија 5.0
6
ДДР АКСИ Арбитер
Име сигнала вр_ацк_2_о
Дирецтион Оутпут
вр_доне_2_о старт_врите_аддр_2_и
Излаз улаз
битес_то_врите_2_и
Инпут
видео_вдата_2_и
Инпут
вдата_валид_2_и АКСИ И/Ф сигнали Реад Аддресс Цханнел м_арид_о
Улаз излаз
м_араддр_о
Излаз
м_арлен_о
Излаз
м_арсизе_о м_арбурст_о
Излаз Излаз
м_арлоцк_о
Излаз
м_арцацхе_о
Излаз
м_арпрот_о
Излаз
Ширина
[(г_АКСИ_АВИДТХ-1):0] [(г_ВР_ЦХАННЕЛ2_АКСИ_БУФФ_АВИДТХ + 3) – 1 : 0] [(г_ВР_ЦХАННЕЛ2_ВИДЕО_ДАТА_ВИДТХ1):0]
Опис Потврда арбитра за уписивање захтева са Мастер 2 Завршетак уписа на Мастер 2 ДДР адресу на коју се упис мора десити са канала за уписивање 2 Бајтови који ће бити уписани са канала за уписивање 2 Видео подаци Улаз за уписивање канала 2
Упишите податке који су важећи за писање канала 2
Прочитајте ИД адресе. Идентификација tag за читану адресну групу сигнала.
Прочитај адресу. Пружа почетну адресу трансакције рафалног читања. Наведена је само почетна адреса рафала.
Дужина праска. Пружа тачан број преноса у низу. Ове информације одређују број преноса података повезаних са адресом
Величина рафала. Величина сваког преноса у низу
Бурст типе. Заједно са информацијама о величини, детаљи о томе како се израчунава адреса за сваки пренос унутар серије.
Фиксно на 2'б01 а Инкрементални рафал адресе
Тип браве. Пружа додатне информације о атомским карактеристикама преноса.
Фиксно на 2'б00 а Нормалан приступ
Тип кеша. Пружа додатне информације о карактеристикама преноса који се могу кеширати.
Фиксно на 4'б0000 а Не може се кеширати и не може се баферовати
Врста заштите. Пружа информације о јединици заштите за трансакцију.
Фиксно на 3'б000 а Нормалан, сигуран приступ подацима
УГ0644 Упутство за употребу Ревизија 5.0
7
ДДР АКСИ Арбитер
Назив сигнала м_арвалид_о
Дирецтион Оутпут
Ширина
м_арреади_и
Инпут
Читање канала података
м_рид_и
Инпут
[3:0]м_рдата_и м_рресп_и
м_рлас_и м_рвалид_и
Инпут Инпут
[(г_АКСИ_ДВИДТХ-1):0] [1:0]Инпут Инпут
м_рреади_о
Излаз
Врите Аддресс Цханнел
м_авид_о
Излаз
м_аваддр_о
Излаз
[3:0] [(г_АКСИ_АВИДТХ-1):0]УГ0644 Упутство за употребу Ревизија 5.0
Опис Прочитана адреса је важећа.
Када је ХИГХ, читана адреса и контролне информације су важеће и остају високе све док сигнал потврде адресе, м_арреади, не буде висок.
`1′ = Адреса и контролна информација су важећа
`0′ = Адреса и контролне информације нису важеће. Спремно прочитајте адресу. Славе је спреман да прихвати адресу и повезане контролне сигнале:
1 = славе спреман
0 = славе није спреман.
Прочитај ИД tag. ИД tag прочитане групе података сигнала. Вредност м_рид генерише Славе и мора да одговара вредности м_арид читане трансакције на коју одговара. Прочитајте податке. Прочитајте одговор.
Статус преноса прочитаног. Дозвољени одговори су ОКАИ, ЕКСОКАИ, СЛВЕРР и ДЕЦЕРР. Прочитај последње.
Последњи пренос у низу читања. Прочитајте валидно. Потребни подаци за читање су доступни и пренос читања може да се заврши:
1 = доступни подаци за читање
0 = очитани подаци нису доступни. Реад реади. Мастер може прихватити прочитане податке и информације о одговору:
1= мајстор спреман
0 = мастер није спреман.
Напишите ИД адресе. Идентификација tag за уписну адресу групе сигнала. Напишите адресу. Пружа адресу првог преноса у бурст трансакцији писања. Придружени контролни сигнали се користе за одређивање адреса преосталих преноса у бурсту.
8
ДДР АКСИ Арбитер
Назив сигнала м_авлен_о
Дирецтион Оутпут
ширина [3:0]
м_авсизе_о
Излаз
[2:0]м_авбурст_о
Излаз
[1:0]м_авлоцк_о
Излаз
[1:0]м_авцацхе_о
Излаз
[3:0]м_авпрот_о
Излаз
[2:0]м_аввалид_о
Излаз
Опис
Дужина праска. Пружа тачан број преноса у низу. Ове информације одређују број преноса података повезаних са адресом.
Величина рафала. Величина сваког преноса у низу. Светлобајт траке означавају тачно које бајт траке треба ажурирати.
Фиксно на 3'б011 до 8 бајтова по преносу података или 64-битном преносу
Бурст типе. Заједно са информацијама о величини, детаљи о томе како се израчунава адреса за сваки пренос унутар серије.
Фиксно на 2'б01 а Инкрементални рафал адресе
Тип браве. Пружа додатне информације о атомским карактеристикама преноса.
Фиксно на 2'б00 а Нормалан приступ
Тип кеша. Означава атрибуте трансакције који се могу баферовати, кеширати, уписивати, враћати назад и алоцирати.
Фиксно на 4'б0000 а Не може се кеширати и не може се баферовати
Врста заштите. Означава нормалан, привилегован или сигуран ниво заштите трансакције и да ли је трансакција приступ подацима или приступ инструкцији.
Фиксно на 3'б000 а Нормалан, сигуран приступ подацима
Упишите адресу која је важећа. Означава да је важећа адреса писања и контрола
доступне су информације:
1 = доступна адреса и контролне информације
0 = адреса и контролне информације нису доступне. Адреса и контролне информације остају стабилне све док сигнал потврде адресе, м_авреади, не постане ВИСОКО.
УГ0644 Упутство за употребу Ревизија 5.0
9
ДДР АКСИ Арбитер
Назив сигнала м_авреади_и
Унос смера
Ширина
Врите Дата Цханнел
м_вид_о
Излаз
[3:0]м_вдата_о м_встрб_о
Излаз Излаз
[(г_АКСИ_ДВИДТХ-1):0]АКСИ_ДВДИТХ параметар[7:0]
м_власт_о м_ввалид_о
Излаз Излаз
м_вреади_и
Инпут
Запишите сигнале канала одговора
м_бид_и
Инпут
[3:0]м_бресп_и м_бвалид_и
Инпут
[1:0]Инпут
м_бреади_о
Излаз
Опис Спремно за писање адресе. Означава да је славе спреман да прихвати адресу и повезане контролне сигнале:
1 = славе спреман
0 = славе није спреман.
Напишите ИД tag. ИД tag преноса података за писање. Вредност м_вид мора да одговара вредности м_авид трансакције писања. Напишите податке
Напишите стробе. Овај сигнал показује које бајт траке треба ажурирати у меморији. За сваких осам бита магистрале података за уписивање постоји један стробе за уписивање. Упишите последње. Последњи пренос у низу писања. Врите валид. Доступни су важећи подаци за упис и стробе:
1 = уписивање података и доступних стробоскопа
0 = подаци за уписивање и стробоскоп нису доступни. Пишите спремно. Славе може прихватити податке за упис: 1 = славе спреман
0 = славе није спреман.
ИД одговора. Идентификација tag одговора на писање. Вредност м_бид мора да одговара вредности м_авид трансакције писања на коју подређени одговара. Напишите одговор. Статус трансакције писања. Дозвољени одговори су ОКАИ, ЕКСОКАИ, СЛВЕРР и ДЕЦЕРР. Напишите одговор валидан. Доступан је важећи одговор за писање:
1 = напиши одговор доступан
0 = одговор за писање није доступан. Одговор спреман. Мастер може прихватити информације о одговору.
1 = мајстор спреман
0 = мастер није спреман.
Следећа слика приказује интерни блок дијаграм ДДР АКСИ арбитра.
УГ0644 Упутство за употребу Ревизија 5.0
10
ДДР АКСИ Арбитер
Следећа слика приказује интерни блок дијаграм ДДР АКСИ арбитра. Слика 4 · Интерни блок дијаграм ДДР АКСИ арбитра
Сваки канал за читање се покреће када добије висок улазни сигнал на реад_рек_(к)_и улазу. Затим га
УГ0644 Упутство за употребу Ревизија 5.0
11
ДДР АКСИ Арбитер
Сваки канал за читање се покреће када добије висок улазни сигнал на реад_рек_(к)_и улазу. Онда је сampје почетна АКСИ адреса и бајтови за читање улаза који су улазни са спољног мастера. Канал потврђује екстерног мастера тако што укључује реад_ацк_(к)_о. Канал обрађује улазе и генерише потребне АКСИ трансакције за читање података из ДДР-СДРАМ-а. Подаци очитани у 64-битном АКСИ формату се чувају у интерном баферу. Након што се тражени подаци прочитају и похране у интерни бафер, модул за распакивање је омогућен. Модул за распакивање отпакује сваку 64-битну реч у дужину бита излазних података која је потребна за тај одређени канал нпр.ampле ако је канал конфигурисан као ширина излазних података од 32 бита, свака 64-битна реч се шаље као две 32-битне излазне речи података. За канал 1 који је 24-битни канал, ун-пацкер отпакује сваку 64-битну реч у 24-битне излазне податке. Како 64 није вишекратник броја 24, ун-пацкер за канал за читање 1 комбинује групу од три 64-битне речи да генерише осам 24-битних речи података. Ово поставља ограничење на канал за читање 1 да бајтови података које захтева екстерни мастер треба да буду дељиви са 8. Канали за читање 2, 3 и 4 могу се конфигурисати као 8-битни, 24-битни и 32-битни ширини података, што је одређује глобални конфигурациони параметар г_РД_ЦХАННЕЛ(Кс) _ВИДЕО_ДАТА_ВИДТХ. Ако су конфигурисани као 24-битни, горе поменуто ограничење ће такође бити применљиво на сваку од њих. Али ако су конфигурисани као 8-битни или 32-битни, не постоји такво ограничење јер је 64 вишеструко од 32 и 8. У овим случајевима, свака 64-битна реч се распакује или у две 32-битне речи података или у осам 8 -битне речи података.
Канал за читање 1 распакује 64-битне речи података које се читају из ДДР-СДРАМ-а у 24-битне излазне речи података у групама од 48 64-битних речи, то јест кад год је 48 64-битних речи доступно у интерном баферу канала за читање 1, распакивач почиње да их распакује да би дао 24-битне излазне податке. Ако су тражени бајтови података за читање мањи од 48 64-битних речи, распакивач је омогућен тек након што се комплетни подаци прочитају из ДДР-СДРАМ-а. У преостала три канала за читање, ун-пацкер почиње да шаље прочитане податке тек након што се комплетан тражени број бајтова прочита из ДДР-СДРАМ-а.
Када је канал за читање конфигурисан за 24-битну излазну ширину, почетна адреса читања мора бити поравната са границом од 24 бајта. Ово је потребно да би се задовољило ограничење да ун-пацкер распакује групу од три 64-битне речи да би произвео осам 24-битних излазних речи.
Сви канали за читање генеришу обављено читање излаза на екстерни мастер након што се тражени бајтови пошаљу спољашњем мастеру.
У случају канала за уписивање, екстерни мастер мора да унесе потребне податке на одређени канал. Канал за уписивање узима улазне податке и пакује их у 64-битне речи и чува их у интерној меморији. Након што су потребни подаци ускладиштени, екстерни мастер мора да обезбеди захтев за писање заједно са почетном адресом и бајтовима за писање. На сampНа овим улазима, канал за уписивање потврђује екстерни мастер. Након тога, канал генерише АКСИ трансакције писања за писање сачуваних података у ДДР-СДРАМ. Сви канали за уписивање генеришу излаз завршеног писања на екстерни мастер када се тражени бајтови упишу у ДДР-СДРАМ. Након што је захтев за уписивање дат било ком каналу за уписивање, нови подаци се не смеју уписивати у канал за уписивање, све док се тренутни завршетак трансакције не покаже тврдњом вр_доне_(к)_о
Канали за уписивање 1 и 2 могу се конфигурисати као 8-битна, 24-битна и 32-битна ширина података, што је одређено глобалним конфигурационим параметром г_ВР_ЦХАННЕЛ(Кс)_ВИДЕО_ДАТА_ВИДТХ. Ако су конфигурисани као 24-битни, онда бајтови за писање морају бити вишеструки од осам јер интерни пакер пакује осам 24-битних речи података да би генерисао три 64-битне речи података. Али ако су конфигурисани као 8-битни или 32-битни, не постоји такво ограничење.
За 32-битни канал, морају се прочитати најмање две 32-битне речи. За 8-битни канал, потребно је прочитати најмање 8-битне речи, јер модул арбитра не обезбеђује пуњење. У свим каналима за читање и уписивање, дубина интерних бафера је вишеструка од хоризонталне ширине екрана. Дубина унутрашњег бафера се израчунава на следећи начин:
г_РД_ЦХАННЕЛ(Кс)_ХОРИЗОНТАЛ_РЕСОЛУТИОН* г_РД_ЦХАННЕЛ(Кс)_ВИДЕО_ДАТА_ВИДТХ * г_РД_ЦХАННЕЛ(Кс)_БУФФЕР_ЛИНЕ_СТОРАГЕ) / г_АКСИ_ДВИДТХ
Где, Кс = број канала
Ширина интерног бафера је одређена ширином АКСИ магистрале података, односно конфигурационим параметром
УГ0644 Упутство за употребу Ревизија 5.0
12
ДДР АКСИ Арбитер
Интерна ширина бафера је одређена ширином АКСИ магистрале података, односно конфигурационим параметром г_АКСИ_ДВИДТХ.
АКСИ трансакције читања и писања се изводе у складу са АРМ АМБА АКСИ спецификацијама. Величина трансакције за сваки пренос података је фиксна на 64-битна. Блок генерише АКСИ трансакције фиксне дужине бурста од 16 откуцаја. Блок такође проверава да ли било који појединачни рафал прелази границу АКСИ адресе од 4 КБ. Ако један раф пређе границу од 4 КБ, рафал се дели на 2 рафала на граници од 4 КБ.
3.3
Параметри конфигурације
Следећа табела наводи конфигурационе параметре који се користе у хардверској имплементацији ДДР АКСИ Арбитер. Ово су генерички параметри и могу се мењати у зависности од захтева апликације.
Табела 2 · Параметри конфигурације
Назив г_АКСИ_АВИДТХ г_АКСИ_ДВИДТХ г_РД_ЦХАННЕЛ1_АКСИ_БУФФ_АВИДТХ
г_РД_ЦХАННЕЛ2_АКСИ_БУФФ_АВИДТХ
г_РД_ЦХАННЕЛ3_АКСИ_БУФФ_АВИДТХ
г_РД_ЦХАННЕЛ4_АКСИ_БУФФ_АВИДТХ
г_ВР_ЦХАННЕЛ1_АКСИ_БУФФ_АВИДТХ
г_ВР_ЦХАННЕЛ2_АКСИ_БУФФ_АВИДТХ
г_РД_ЦХАННЕЛ1_ХОРИЗОНТАЛ_РЕСОЛОТИНГ Г_РД_ЦХАННЕЛ2_ХОРИЗОНТАЛ_РЕСОЛОТИНГ Г_РД_ЦХАННЕЛ3_ХОРИЗОНТАЛ_РЕСОЛОТИНГ Г_РД_ЦХАННЕЛ4_ХОРИЗОНТАЛ_РЕСОЛОТИНГ Г_ВР_ЦХАННЕЛ1_ХОРИЗОНТАЛ_РЕСОЛОТИНГ Г_ВР_ЦХАННЕЛ2_ХОРИЗОНТАЛ_РЕСОЛУТИОНС Г_РД_ЦХАННЕЛ1_ВИДЕО_ДАТА_ВиД ТХ Г_РД_ЦХАННЕЛ2_ВИДЕО_ДАТА_ВИДТХ Г_РД_ЦХАННЕЛ3_ВИДЕО_ДАТА_ВИДТХ Г_РД_ЦХАННЕЛ4_ВИДЕО_ДАТА_ВИДТХ Г_ВР_ЦХАННЕЛ1_ВИДЕО_ДАТА_ВИДТХ Г_ВР_ЦХАННЕЛ2_ВИДЕО_ДАТА_ВИДТХ Г_РД_ЦХАННЕЛ1_БУФФЕР_ЛИНЕ_СТОРАГЕ
Опис
Ширина адресне магистрале АКСИ
Ширина АКСИ магистрале података
Ширина адресне магистрале за интерни бафер канала 1 за читање, који чува АКСИ очитане податке.
Ширина адресне магистрале за интерни бафер канала 2 за читање, који чува АКСИ очитане податке.
Ширина адресне магистрале за интерни бафер канала 3 за читање, који чува АКСИ очитане податке.
Ширина адресне магистрале за интерни бафер канала 4 за читање, који чува АКСИ очитане податке.
Ширина адресне магистрале за интерни бафер канала 1 за писање, који чува АКСИ податке за упис.
Ширина адресне магистрале за интерни бафер канала 2 за писање, који чува АКСИ податке за упис.
Хоризонтална резолуција видео приказа за читање канала 1
Хоризонтална резолуција видео приказа за читање канала 2
Хоризонтална резолуција видео приказа за читање канала 3
Хоризонтална резолуција видео приказа за читање канала 4
Хоризонтална резолуција видео приказа за уписивање канала 1
Хоризонтална резолуција видео приказа за уписивање канала 2
Прочитајте ширину бита видео излаза канала 1
Прочитајте ширину бита видео излаза канала 2
Прочитајте ширину бита видео излаза канала 3
Прочитајте ширину бита видео излаза канала 4
Врите Цханнел 1 видео Ширина бита улаза.
Врите Цханнел 2 видео Ширина бита улаза.
Дубина унутрашњег бафера за читање Канала 1 у смислу броја хоризонталних линија приказа. Дубина бафера је г_РД_ЦХАННЕЛ1_ХОРИЗОНТАЛ_РЕСОЛУТИОН * г_РД_ЦХАННЕЛ1_ВИДЕО_ДАТА_ВИДТХ * г_РД_ЦХАННЕЛ1_БУФФЕР_ЛИНЕ_СТОРАГЕ) / г_АКСИ_ДВИДТХ
УГ0644 Упутство за употребу Ревизија 5.0
13
ДДР АКСИ Арбитер
3.4
Назив г_РД_ЦХАННЕЛ2_БУФФЕР_ЛИНЕ_СТОРАГЕ г_РД_ЦХАННЕЛ3_БУФФЕР_ЛИНЕ_СТОРАГЕ г_РД_ЦХАННЕЛ4_БУФФЕР_ЛИНЕ_СТОРАГЕ г_ВР_ЦХАННЕЛ1_БУФФЕР_ЛИНЕ_СТОРАГЕ г_ВР_ЦХАННЕЛ2_БУФФЕР_ЛИНЕ_С
Опис
Дубина унутрашњег бафера за читање Канала 2 у смислу броја хоризонталних линија приказа. Дубина бафера је г_РД_ЦХАННЕЛ2_ХОРИЗОНТАЛ_РЕСОЛУТИОН * г_РД_ЦХАННЕЛ2_ВИДЕО_ДАТА_ВИДТХ * г_РД_ЦХАННЕЛ2_БУФФЕР_ЛИНЕ_СТОРАГЕ) / г_АКСИ_ДВИДТХ
Дубина унутрашњег бафера за читање Канала 3 у смислу броја хоризонталних линија приказа. Дубина бафера је г_РД_ЦХАННЕЛ3_ХОРИЗОНТАЛ_РЕСОЛУТИОН * г_РД_ЦХАННЕЛ3_ВИДЕО_ДАТА_ВИДТХ * г_РД_ЦХАННЕЛ3_БУФФЕР_ЛИНЕ_СТОРАГЕ) / г_АКСИ_ДВИДТХ
Дубина унутрашњег бафера за читање Канала 4 у смислу броја хоризонталних линија приказа. Дубина бафера је г_РД_ЦХАННЕЛ4_ХОРИЗОНТАЛ_РЕСОЛУТИОН * г_РД_ЦХАННЕЛ4_ВИДЕО_ДАТА_ВИДТХ * г_РД_ЦХАННЕЛ4_БУФФЕР_ЛИНЕ_СТОРАГЕ) / г_АКСИ_ДВИДТХ
Дубина унутрашњег бафера за канал 1 уписивања у смислу броја хоризонталних линија приказа. Дубина бафера је г_ВР_ЦХАННЕЛ1_ХОРИЗОНТАЛ_РЕСОЛУТИОН * г_ВР_ЦХАННЕЛ1_ВИДЕО_ДАТА_ВИДТХ * г_ВР_ЦХАННЕЛ1_БУФФЕР_ЛИНЕ_СТОРАГЕ) / г_АКСИ_ДВИДТХ
Дубина унутрашњег бафера за канал 2 уписивања у смислу броја хоризонталних линија приказа. Дубина бафера је г_ВР_ЦХАННЕЛ2_ХОРИЗОНТАЛ_РЕСОЛУТИОН * г_ВР_ЦХАННЕЛ2_ВИДЕО_ДАТА_ВИДТХ * г_ВР_ЦХАННЕЛ2_БУФФЕР_ЛИНЕ_СТОРАГЕ) / г_АКСИ_ДВИДТХ
Временски дијаграми
Следећа слика приказује везу улаза захтева за читање и писање, почетну меморијску адресу, бајтове за читање или уписивање улаза са спољног мастера, потврду читања или писања и излазе за завршетак читања или писања које даје арбитар.
Слика 5 · Временски дијаграм за сигнале који се користе за писање/читање преко АКСИ интерфејса
УГ0644 Упутство за употребу Ревизија 5.0
14
ДДР АКСИ Арбитер
Следећа слика приказује везу између уноса података за уписивање са екстерног мастера заједно са уносом података који важи за оба канала за уписивање. Слика 6 · Временски дијаграм за уписивање у интерну меморију
Следећа слика приказује везу између излаза очитаних података према екстерном мастеру заједно са излазом података који важи за све канале читања 2, 3 и 4. Слика 7 · Временски дијаграм за податке примљене преко ДДР АКСИ арбитра за канале читања 2, 3 , и 4
Следећа слика приказује везу између излаза очитаних података за очитани канал 1 када је г_РД_ЦХАННЕЛ 1_ХОРИЗОНТАЛ_РЕСОЛУТИОН већи од 128 (у овом случају = 256). Слика 8 · Временски дијаграм за податке примљене преко ДДР АКСИ Арбитер Реад Цханнел 1 (више од 128 бајтова)
УГ0644 Упутство за употребу Ревизија 5.0
15
ДДР АКСИ Арбитер
Следећа слика приказује везу између излаза очитаних података за очитани канал 1 када је г_РД_ЦХАННЕЛ 1_ХОРИЗОНТАЛ_РЕСОЛУТИОН мањи или једнак 128 (у овом случају = 64). Слика 9 · Временски дијаграм за податке примљене преко ДДР АКСИ Арбитер Реад Цханнел 1 (мање или једнако 128 бајтова)
3.5
Тест клупа
Обезбеђен је тестни стол за проверу функционалности језгра ДДР Арбитер. У следећој табели наведени су параметри који се могу конфигурисати у складу са апликацијом.
Табела 3 · Параметри конфигурације Тестбенцх-а
Име ИМАГЕ_1_FILE_НАМЕ ИМАГЕ_2_FILE_НАМЕ г_ДАТА_ВИДТХ ВИДТХ ХЕИГХТ
Опис Унос file назив за слику коју ће писати канал за уписивање 1 Улаз file назив за слику која ће бити уписана каналом за уписивање 2 Ширина видео података канала за читање или уписивање Хоризонтална резолуција слике која ће бити уписана и читана каналима за уписивање и читање Вертикална резолуција слике која ће бити уписана и прочитана путем уписивања и читања канала
УГ0644 Упутство за употребу Ревизија 5.0
16
ДДР АКСИ Арбитер
Следећи кораци описују како се тестбенцх користи за симулацију језгра преко Либеро СоЦ-а. 1. У прозору тока дизајна кликните десним тастером миша на Цреате СмартДесигн и кликните на Рун да бисте креирали СмартДесигн.
Слика 10 · Креирајте СмартДесигн
2. Унесите име новог дизајна као видео_дма у дијалог Креирај нови СмартДесигн и кликните на ОК. Креира се СмартДесигн, а на десној страни окна тока дизајна приказује се платно.
Слика 11 · Именовање СмартДесигн-а
3. У прозору Каталог проширите Солутионс-Видео и превуците и отпустите СФ2 ДДР Мемори Арбитер у СмартДесигн платну.
УГ0644 Упутство за употребу Ревизија 5.0
17
ДДР АКСИ Арбитер
Слика 12 · ДДР меморијски арбитар у Либеро СоЦ каталогу
Приказује се језгро ДДР Мемори Арбитер, као што је приказано на следећој слици. Двапут кликните на језгро да бисте конфигурисали арбитар ако је потребно.
УГ0644 Упутство за употребу Ревизија 5.0
18
ДДР АКСИ Арбитер
Слика 13 · ДДР Мемори Арбитер Цоре у СмартДесигн Цанвас
4. Изаберите све портове језгра и кликните десним тастером миша, а затим кликните на Промоте то Топ Левел, као што је приказано на
УГ0644 Упутство за употребу Ревизија 5.0
19
ДДР АКСИ Арбитер
4. Изаберите све портове језгра и кликните десним тастером миша, а затим кликните на Промоте то Топ Левел, као што је приказано на следећој слици. Слика 14 · Опција унапреди на највиши ниво
Обавезно унапредите све портове на највиши ниво пре него што кликнете на икону генерисања компоненте на траци са алаткама.
5. Кликните на икону Генерате Цомпонент на СмартДесигн траци са алаткама, као што је приказано на следећој слици.
УГ0644 Упутство за употребу Ревизија 5.0
20
ДДР АКСИ Арбитер
5. Кликните на икону Генерате Цомпонент на СмартДесигн траци са алаткама, као што је приказано на следећој слици. Компонента СмартДесигн је генерисана. Слика 15 · Генерирај компоненту
6. Дођите до View > Виндовс > Fileс. Тхе Fileс дијалошки оквир се приказује. 7. Кликните десним тастером миша на фасциклу симулације и кликните на Увези Fileс, као што је приказано на следећој слици.
Слика 16 · Увоз File
8. Да увезете стимулус слике file, идите и увезите једно од следећег fileс и кликните на Отвори.
УГ0644 Упутство за употребу Ревизија 5.0
21
ДДР АКСИ Арбитер
8. Да увезете стимулус слике file, идите и увезите једно од следећег fileс и кликните на Отвори. а. Каоampле РГБ_ин.ткт file је обезбеђен са тестном станицом на следећој путањи:
..Пројецт_намецомпонентМицросемиСолутионЦоре ддр_мемори_арбитер 2.0.0Стимулус
Да бисте увезли сampле тест бенцх улазна слика, идите на сampле тестбенцх улазна слика file, и кликните на Отвори, као што је приказано на следећој слици. Слика 17 · Улазна слика File Избор
б. Да бисте увезли другу слику, идите до фолдера који садржи жељену слику file, и кликните на Отвори. Увезени стимуланс слике file је наведен у директоријуму симулације, као што је приказано на следећој слици. Слика 18 · Улазна слика File у директоријуму симулација
9. Увезите ддр БФМ fileс. Два fileс који су еквивалентни
УГ0644 Упутство за употребу Ревизија 5.0
и
22
ДДР АКСИ Арбитер
9. Увезите ддр БФМ fileс. Два fileс који су еквивалентни ДДР БФМ — ддр3.в и ддр3_параметерс.в се налазе у тестбенцх-у на следећој путањи: ..Пројецт_намецомпонентМицросемиСолутионЦореддр_мемори_арбитер 2.0.0Стимулус. Кликните десним тастером миша на фасциклу стимулуса и изаберите Увези Fileс опцију, а затим изаберите горе поменути БФМ fileс. Увезени ДДР БФМ fileс су наведене под стимулусом, као што је приказано на следећој слици. Слика 19 · Увезено File
10. Дођите до File > Увоз > Остало. Тхе Импорт Fileс дијалошки оквир се приказује. Слика 20 · Импорт Тестбенцх File
11. Увезите тестбенцх и МСС компоненту fileс (топ_тб.цкф, мсс_топ_сб_МСС.цкф, мсс_топ.цкф и мсс
..Пројецт_намецомпонентМицросемиСолутионЦореддр_мемори_арбитер 2.0.0Стимулус
УГ0644 Упутство за употребу Ревизија 5.0
23
11.
ДДР АКСИ Арбитер
Слика 21 · Увезите Тестбенцх и МСС компоненту Files
Слика 22 · топ_тб Креирано
УГ0644 Упутство за употребу Ревизија 5.0
24
ДДР АКСИ Арбитер
3.5.1
Симулација МСС СмартДесигн
Следећа упутства описују како да симулирате МСС СмартДесигн:
1. Кликните на картицу Хијерархија дизајна и изаберите Компонента са падајуће листе за приказ. Приказује се увезени МСС СмартДесигн.
2. Кликните десним тастером миша на мсс_топ испод Ворк и кликните на Опен Цомпонент, као што је приказано на следећој слици. Приказује се компонента мсс_топ_сб_0.
Слика 23 · Отворите компоненту
3. Кликните десним тастером миша на компоненту мсс_топ_сб_0 и кликните на Конфигуриши, као што је приказано на следећој слици.
УГ0644 Упутство за употребу Ревизија 5.0
25
ДДР АКСИ Арбитер
3. Кликните десним тастером миша на компоненту мсс_топ_сб_0 и кликните на Конфигуриши, као што је приказано на следећој слици. Слика 24 · Конфигуришите компоненту
Приказује се прозор МСС Цонфигуратион, као што је приказано на следећој слици. Слика 25 · Прозор за конфигурацију МСС-а
4. Кликните на Нект кроз све картице за конфигурацију, као што је приказано на следећој слици.
УГ0644 Упутство за употребу Ревизија 5.0
26
ДДР АКСИ Арбитер
4. Кликните на Нект кроз све картице за конфигурацију, као што је приказано на следећој слици. Слика 26 · Картице за конфигурацију
МСС се конфигурише након што је конфигурисана картица Интерруптс. Следећа слика приказује напредовање МСС конфигурације. Слика 27 · Прозор МСС конфигурације након конфигурације
5. Кликните на Нект након што је конфигурација завршена. Приказује се прозор Мемори Мап, као што је приказано на следећој слици.
Слика 28 · Мапа меморије
6. Кликните на Заврши.
7. Кликните на Генериши компоненту на СмартДесигн траци са алаткама да бисте генерисали МСС, као што је приказано на
УГ0644 Упутство за употребу Ревизија 5.0
27
ДДР АКСИ Арбитер
7. Кликните на Генерате Цомпонент са СмартДесигн траке са алаткама да бисте генерисали МСС, као што је приказано на следећој слици. Слика 29 · Генерирај компоненту
8. У прозору Хијерархија дизајна, десним тастером миша кликните на мсс_топ испод Ворк и кликните на Постави као роот, као што је приказано на следећој слици. Слика 30 · Поставите МСС као Роот
9. У прозору Ток дизајна проширите Верифи Пре-синтесизед Десигн у оквиру Креирај дизајн, кликните десним тастером миша
УГ0644 Упутство за употребу Ревизија 5.0
28
ДДР АКСИ Арбитер
9. У прозору Ток дизајна проширите Верифи Пре-синтхесизед Десигн у оквиру Креирај дизајн, кликните десним тастером миша на Симулирај и кликните на Опен Интерацтивели. Симулира МСС. Слика 31 · Симулирајте унапред синтетизовани дизајн
10. Кликните на Не ако се прикаже порука упозорења да се стимуланс Тестбенцх-а повеже са МСС-ом. 11. Затворите прозор Моделсим након што је симулација завршена.
Слика 32 · Прозор симулације
УГ0644 Упутство за употребу Ревизија 5.0
29
ДДР АКСИ Арбитер
3.5.2
Симулација Тестбенцх
Следећа упутства описују како да симулирате тестну плочу:
1. Изаберите топ_тб СмартДесигн Тестбенцх и кликните на Генериши компоненту на СмартДесигн траци са алаткама да бисте генерисали тестбенцх, као што је приказано на следећој слици.
Слика 33 · Генерисање компоненте
2. У прозору Хијерархија стимулуса кликните десним тастером миша на топ_тб (топ_тб.в) тестбенцх file и кликните Постави као активни стимуланс. Стимулус је активиран за топ_тб тестбенцх file.
3. У прозору Хијерархија стимулуса, кликните десним тастером миша на топ_тб (
УГ0644 Упутство за употребу Ревизија 5.0
) Тест клупа file и кликните на Отвори
30
ДДР АКСИ Арбитер
3. У прозору Хијерархија стимулуса кликните десним тастером миша на топ_тб (топ_тб.в) тестбенцх file и кликните на Опен Интерацтивели из Симулате Пре-Синтх Десигн. Ово симулира језгро за један оквир. Слика 34 · Симулација дизајна пре синтезе
4. Ако је симулација прекинута због ограничења времена рада у ДО file, користите наредбу рун -алл да завршите симулацију. Након што је симулација завршена, идите на View > Fileс > симулација до view излазна слика испитног стола file у фасцикли симулације.
Излаз симулације, текстуални еквивалент једног оквира слике, чува се у Реад_оут_рд_цх(к).ткт тексту file у зависности од канала за читање који се користи. Ово се може претворити у слику и упоредити са оригиналном сликом.
3.6
Коришћење ресурса
ДДР Арбитер блок је имплементиран на М2С150Т СмартФусион®2 систем-на-чипу (СоЦ) ФПГА у
ФЦ1152 пакет) и ПоларФире ФПГА (МПФ300ТС_ЕС – 1ФЦГ1152Е пакет).
Табела 4 · Коришћење ресурса за ДДР АКСИ Арбитер
Ресурс ДФФс 4-улазна ЛУТс МАЦЦ РАМ1Кк18
Употреба 2992 4493 0 20
(За:
г_РД_ЦХАННЕЛ(Кс)_ХОРИЗОНТАЛ_РЕСОЛУТИОН = 1280
г_РД_ЦХАННЕЛ(Кс)_БУФФЕР_ЛИНЕ_СТОРАГЕ = 1
г_ВР_ЦХАННЕЛ(Кс)_БУФФЕР_ЛИНЕ_СТОРАГЕ = 1
г_АКСИ_ДВИДТХ = 64
г_РД_ЦХАННЕЛ(Кс)_ВИДЕО_ДАТА_ВИДТХ = 24
РАМ64к18
г_ВР_ЦХАННЕЛ(Кс)_ВИДЕО_ДАТА_ВИДТХ = 32) 0
УГ0644 Упутство за употребу Ревизија 5.0
31
ДДР АКСИ Арбитер
Мицросеми Цорпорате Хеадкуартер Оне Ентерприсе, Алисо Виејо, ЦА 92656 САД Унутар САД: +1 800-713-4113 Изван САД: +1 949-380-6100 Факс: +1 949-215-4996 Е-пошта: салес.суппорт@мицросеми.цом ввв.мицросеми.цом
© 2018 Мицросеми Цорпоратион. Сва права задржана. Мицросеми и Мицросеми лого су заштитни знаци Мицросеми Цорпоратион. Сви остали заштитни знакови и услужни знаци су власништво њихових власника.
Мицросеми не даје никакву гаранцију, представљање или гаранцију у вези са информацијама садржаним овде или прикладношћу својих производа и услуга за било коју одређену сврху, нити Мицросеми преузима било какву одговорност која проистиче из примене или коришћења било ког производа или кола. Производи који се продају у наставку и сви други производи које продаје Мицросеми били су подвргнути ограниченом тестирању и не би требало да се користе заједно са опремом или апликацијама које су критичне за мисију. Верује се да су све спецификације перформанси поуздане, али нису верификоване, а Купац мора да спроведе и заврши сва испитивања перформанси и друга тестирања производа, сами и заједно са, или уграђени у било који крајњи производ. Купац се неће ослањати ни на какве податке и спецификације перформанси или параметре које пружа Мицросеми. Одговорност Купца је да самостално утврди прикладност било којег производа и да га тестира и верификује. Информације које Мицросеми пружа у наставку су дате „као што јесу, где је“ и са свим грешкама, а цео ризик повезан са таквим информацијама је у потпуности на Купцу. Мицросеми не додељује, експлицитно или имплицитно, ниједној страни никаква патентна права, лиценце или било која друга права интелектуалне својине, било у погледу самих таквих информација или било чега што је описано у таквим информацијама. Информације наведене у овом документу су власништво Мицросеми-ја, и Мицросеми задржава право да изврши било какве измене информација у овом документу или било којих производа и услуга у било које време без претходног обавештења.
Мицросеми Цорпоратион (Насдак: МСЦЦ) нуди свеобухватан портфолио полупроводничких и системских решења за ваздухопловство и одбрану, комуникације, центре података и индустријска тржишта. Производи укључују аналогна интегрисана кола са мешовитим сигналом високих перформанси и зрачењем ојачана, ФПГА, СоЦ и АСИЦ; производи за управљање напајањем; уређаји за мерење времена и синхронизације и прецизна временска решења, постављајући светски стандард за време; уређаји за обраду гласа; РФ решења; дискретне компоненте; предузећа за складиштење и комуникациона решења; безбедносне технологије и скалабилни анти-тampер продуцтс; Етхернет решења; Повер-овер-Етхернет ИЦ и средњи распони; као и могућности и услуге прилагођеног дизајна. Седиште компаније Мицросеми је у Алисо Виехо, Калифорнија, и има око 4,800 запослених широм света. Сазнајте више на ввв.мицросеми.цом.
50200644
УГ0644 Упутство за употребу Ревизија 5.0
32
Документи / Ресурси
 |
Мицроцхип УГ0644 ДДР АКСИ Арбитер [пдф] Упутство за кориснике УГ0644 ДДР АКСИ Арбитер, УГ0644, ДДР АКСИ Арбитер, АКСИ Арбитер |
