UG0644 DDR AXI آربيٽر
پيداوار جي ڄاڻ
DDR AXI Arbiter هڪ هارڊويئر جزو آهي جيڪو مهيا ڪري ٿو a
64-bit AXI ماسٽر انٽرفيس DDR-SDRAM آن-چپ ڪنٽرولرز ڏانهن.
اهو عام طور تي بفرنگ ۽ وڊيو ايپليڪيشنن ۾ استعمال ٿيندو آهي
وڊيو پکسل ڊيٽا جي پروسيسنگ. پراڊڪٽ استعمال ڪندڙ دستياب مهيا ڪري ٿي
تفصيلي ڄاڻ ۽ هارڊويئر تي عمل ڪرڻ تي هدايتون،
تخليق، ۽ وسيلن جي استعمال.
هارڊويئر لاڳو ڪرڻ
DDR AXI Arbiter DDR-SDRAM سان انٽرفيس ڪرڻ لاءِ ٺهيل آهي
آن چپ ڪنٽرولرز. اهو هڪ 64-bit AXI ماسٽر انٽرفيس مهيا ڪري ٿو
جيڪو وڊيو پکسل ڊيٽا جي تيز پروسيسنگ کي قابل بڻائي ٿو. پيداوار استعمال ڪندڙ
دستياب ڊي ڊي آر AXI جي تفصيلي ڊيزائن جي وضاحت فراهم ڪري ٿي
Arbiter ۽ ان جي هارڊويئر تي عملدرآمد.
سمجهاڻي
پراڊڪٽ يوزر مينوئل سموليٽنگ تي هدايتون مهيا ڪري ٿو
DDR AXI Arbiter MSS SmartDesign ۽ Testbench اوزار استعمال ڪندي. هنن
اوزار صارف کي ڊزائين جي صحيحيت جي تصديق ڪرڻ جي قابل بڻائي ٿو ۽
هارڊويئر جزو جي مناسب ڪم کي يقيني بڻائي.
وسيلن جي استعمال
DDR AXI Arbiter سسٽم وسيلن کي استعمال ڪري ٿو جهڙوڪ منطق
سيلز، ميموري بلاڪ، ۽ رستن جا وسيلا. پيداوار استعمال ڪندڙ
دستياب هڪ تفصيلي وسيلن جي استعمال جي رپورٽ مهيا ڪري ٿي جيڪا
DDR AXI Arbiter جي وسيلن جي گهرج کي بيان ڪري ٿو. هي
معلومات کي يقيني بڻائڻ لاء استعمال ڪري سگهجي ٿو ته هارڊويئر جزو ڪري سگهي ٿو
دستياب سسٽم وسيلن جي اندر لاڳو ڪيو وڃي.
پيداوار جي استعمال جون هدايتون
هيٺ ڏنل هدايتون هدايتون مهيا ڪن ٿيون ته ڪيئن استعمال ڪجي
DDR AXI ثالث:
قدم 1: هارڊويئر لاڳو ڪرڻ
DDR AXI Arbiter هارڊويئر جزو کي انٽرفيس تي لاڳو ڪريو
DDR-SDRAM آن-چپ ڪنٽرولرز سان. ڊزائن جي پيروي ڪريو
تفصيل کي يقيني بڻائڻ لاءِ پراڊڪٽ صارف دستياب ۾ مهيا ڪيل آهي
هارڊويئر جزو جي نفاذ.
قدم 2: تخليق
MSS SmartDesign ۽ استعمال ڪندي DDR AXI آربيٽر ڊيزائن کي ترتيب ڏيو
ٽيسٽ بينچ جا اوزار. مصنوعات ۾ ڏنل هدايتن تي عمل ڪريو
ڊيزائن جي صحيحيت کي درست ڪرڻ ۽ يقيني بڻائڻ لاءِ صارف دستياب
هارڊويئر جزو جي صحيح ڪم.
قدم 3: وسيلن جي استعمال
Review پيداوار ۾ مهيا ڪيل وسيلن جي استعمال جي رپورٽ
DDR AXI جي وسيلن جي گهرج کي طئي ڪرڻ لاءِ صارف دستياب
ثالث. پڪ ڪريو ته هارڊويئر جزو کي لاڳو ڪري سگهجي ٿو
موجود نظام وسيلن جي اندر.
انهن هدايتن تي عمل ڪندي، توهان مؤثر طريقي سان ڊي ڊي آر استعمال ڪري سگهو ٿا
AXI Arbiter هارڊويئر جزو وڊيو پکسل ڊيٽا بفرنگ لاءِ ۽
ويڊيو ايپليڪيشنن ۾ پروسيسنگ.
UG0644 يوزر گائيڊ
DDR AXI آربيٽر
فيبروري 2018
DDR AXI آربيٽر
مواد
1 نظر ثاني جي تاريخ ……………………………………………………………………………………………….. 1
1.1 نظرثاني 5.0 ………………………………………………………………………………………………. 1 1.2 نظرثاني 4.0 ……………………………………………………………………………………………………… 1 1.3 نظرثاني 3.0 ……………………………………………………………………………………………………… 1 1.4 نظرثاني 2.0 ……………………………………………………………………………………………………… 1 1.5 نظرثاني 1.0 ………………………………………………………………………………………………………. 1
2 تعارف ……………………………………………………………………………………………………………….. 2 3 هارڊويئر عمل درآمد ……………………………………………………………………………………… 3
3.1 ڊيزائن جي وضاحت ……………………………………………………………………………………………………… 3 3.2 ان پٽ ۽ آئوٽ پُٽ ……………………………………………………………………………………………………… ………………………………………………………………………………………. 5 3.3 ٽائمنگ ڊاگرامس ………………………………………………………………………………………………. 13 3.4 ٽيسٽ بينچ ……………………………………………………………………………………………………… 14
3.5.1 ايم ايس ايس سمارٽ ڊيزائن کي نقل ڪرڻ ……………………………………………………………………………………… 25 3.5.2 سموليٽنگ ٽيسٽ بينچ ………………………………………………………………………………………. 30 3.6 وسيلن جو استعمال ……………………………………………………………………………………………………………… 31
UG0644 يوزر گائيڊ ريويوشن 5.0
DDR AXI آربيٽر
1
نظرثاني جي تاريخ
نظرثاني جي تاريخ بيان ڪري ٿي تبديلين کي جيڪي دستاويز ۾ لاڳو ڪيا ويا. تبديلين کي نظر ثاني سان درج ڪيو ويو آهي، سڀ کان وڌيڪ موجوده اشاعت سان شروع ڪندي.
1.1
نظرثاني 5.0
هن دستاويز جي نظرثاني 5.0 ۾، وسيلن جي استعمال واري حصي ۽ وسيلن جي استعمال جي رپورٽ
اپڊيٽ ڪيا ويا. وڌيڪ معلومات لاءِ، ڏسو وسيلن جو استعمال (ڏسو صفحو 31).
1.2
نظرثاني 4.0
ھن دستاويز جي نظرثاني 4.0 ۾ تبديلين جو ھيٺ ڏنل خلاصو آھي.
ٽيبل ۾ شامل ڪيو ويو testbench ترتيبن جا پيرا ميٽر. وڌيڪ معلومات لاءِ، ڏسو Configuration Parameters (ڏسو صفحو 16).. شامل ڪيل معلومات بنيادي طور تي ٽيسٽ بينچ استعمال ڪندي. وڌيڪ معلومات لاءِ، ڏسو Testbench (ڏسو صفحو 16). جدول ۾ DDR AXI آربيٽر ويلز لاءِ وسيلن جي استعمال کي اپڊيٽ ڪيو. وڌيڪ معلومات لاءِ، ڏسو وسيلن جو استعمال (ڏسو صفحو 31).
1.3
نظرثاني 3.0
ھن دستاويز جي نظرثاني 3.0 ۾ تبديلين جو ھيٺ ڏنل خلاصو آھي.
چينل 8 ۽ 1 لکڻ لاءِ 2-bit معلومات شامل ڪئي وئي. وڌيڪ معلومات لاءِ، ڏسو ڊيزائن جي وضاحت (ڏسو صفحو 3). اپڊيٽ ٿيل ٽيسٽ بينچ سيڪشن. وڌيڪ معلومات لاءِ، ڏسو Testbench (ڏسو صفحو 16).
1.4
نظرثاني 2.0
ھن دستاويز جي نظرثاني 2.0 ۾، انگن اکرن ۽ جدولن کي ٽيسٽ بينچ سيڪشن ۾ اپڊيٽ ڪيو ويو.
وڌيڪ معلومات لاءِ، ڏسو Testbench (ڏسو صفحو 16).
1.5
نظرثاني 1.0
نظرثاني 1.0 هن دستاويز جي پهرين اشاعت هئي
UG0644 يوزر گائيڊ ريويوشن 5.0
1
DDR AXI آربيٽر
2
تعارف
ياداشتون ڪنهن به عام وڊيو ۽ گرافڪس ايپليڪيشنن جو هڪ لازمي حصو آهن. اهي وڊيو پکسل ڊيٽا بفرنگ لاء استعمال ڪيا ويا آهن. ھڪڙو عام بفرنگ مثالample هڪ ڊسپلي فريم بفر آهي جنهن ۾ فريم لاءِ مڪمل وڊيو پکسل ڊيٽا ميموري ۾ بفر ٿيل آهي.
ٻٽي ڊيٽا جي شرح (DDR) - هم وقت ساز DRAM (SDRAM) بفرنگ لاءِ وڊيو ايپليڪيشنن ۾ عام طور تي استعمال ٿيل ياداشتن مان هڪ آهي. SDRAM استعمال ڪيو ويو آھي ان جي رفتار جي ڪري جيڪو وڊيو سسٽم ۾ تيز پروسيسنگ لاءِ گھربل آھي.
ھي figure ڏنل انگ اکر ڏيکاري ٿو ھڪڙو سابقampڊي ڊي آر-SDRAM ميموري جي سسٽم-سطح جي ڊاگرام جو هڪ وڊيو ايپليڪيشن سان مداخلت ڪندي.
شڪل 1 · DDR-SDRAM ميموري انٽرفيسنگ
مائڪروسيمي SmartFusion®2 سسٽم-آن-چپ (SoC) ۾، ٻه آن-چپ ڊي ڊي آر ڪنٽرولر آهن 64-bit ايڊوانسڊ ايڪسٽينيبل انٽرفيس (AXI) ۽ 32-bit ايڊوانسڊ هاءِ پرفارمنس بس (AHB) ٻانهن وارا انٽرفيس فيلڊ پروگرام جي طرف. دروازي جي صف (FPGA) ڪپڙو. هڪ AXI يا AHB ماسٽر انٽرفيس جي ضرورت هوندي آهي پڙهڻ ۽ لکڻ لاءِ DDR-SDRAM ميموري کي آن-چپ ڊي ڊي آر ڪنٽرولرز تائين.
UG0644 يوزر گائيڊ ريويوشن 5.0
2
DDR AXI آربيٽر
3
هارڊويئر لاڳو ڪرڻ
3.1
خاڪي جي وضاحت
DDR AXI آربيٽر هڪ 64-bit AXI ماسٽر انٽرفيس فراهم ڪري ٿو DDR-SDRAM آن-چپ ڪنٽرولرز کي
SmartFusion2 ڊوائيسز. DDR AXI Arbiter ۾ چار پڙھيل چينل آھن ۽ ٻه لکندڙ چينل آھن
استعمال ڪندڙ منطق. AXI پڙهڻ تائين رسائي فراهم ڪرڻ لاءِ بلاڪ چار پڙهيل چينلن جي وچ ۾ ثالث ڪري ٿو
چينل هڪ گول رابن انداز ۾. جيستائين پڙھيل چينل 1 ماسٽر جي پڙھڻ جي درخواست اعلي آھي، AXI
پڙهو چينل ان کي مختص ڪيو ويو آهي. پڙهو چينل 1 ۾ 24-bit جي آئوٽ پٽ ڊيٽا جي چوٽي مقرر ڪئي وئي آهي. چينل پڙهو 2, 3,
۽ 4 کي ترتيب ڏئي سگھجي ٿو 8-bit، 24-bit، يا 32-bit ڊيٽا ٻاھرين ويڪر. اهو گلوبل طرفان چونڊيو ويو آهي
ٺاھ جوڙ جي ماپ.
بلاڪ ٻن لکندڙ چينلن جي وچ ۾ ثالث پڻ ڪري ٿو AXI لکڻ واري چينل تائين رسائي فراهم ڪرڻ لاءِ راؤنڊ-رابن انداز ۾. ٻنهي ليکڪ چينلن کي هڪجهڙي ترجيح آهي. چينل لکو 1 ۽ 2 کي ترتيب ڏئي سگھجي ٿو 8-bit، 24-bit، يا 32-bit ان پٽ ڊيٽا جي چوٽي.
UG0644 يوزر گائيڊ ريويوشن 5.0
3
DDR AXI آربيٽر
هيٺ ڏنل انگ اکر ڏيکاري ٿو مٿين سطح جي پن آئوٽ آريگرام جي DDR AXI Arbiter. شڪل 2 · DDR AXI آربيٽر بلاڪ جو ٽاپ-ليول بلاڪ ڊراگرام
UG0644 يوزر گائيڊ ريويوشن 5.0
4
DDR AXI آربيٽر
هيٺ ڏنل انگ اکر ڏيکاري ٿو اعلي سطحي بلاڪ ڊراگرام سسٽم جو DDR AXI آربيٽر بلاڪ سان گڏ SmartFusion2 ڊوائيس ۾ پورٽ ٿيل. شڪل 3 · SmartFusion2 ڊيوائس تي DDR AXI آربيٽر جو سسٽم-ليول بلاڪ ڊراگرام
3.2
ان پٽ ۽ آئوٽ پُٽ
هيٺ ڏنل جدول DDR AXI Arbiter جي ان پٽ ۽ آئوٽ پٽ بندرگاهن کي لسٽ ڪري ٿو.
جدول 1 · DDR AXI آربيٽر جا ان پٽ ۽ آئوٽ پٽ پورٽ
سگنل جو نالو RESET_N_I
هدايت ان پٽ
ويڪر
SYS_CLOCK_I BUFF_READ_CLOCK_I
انپٽ ان پٽ
rd_req_1_i rd_ack_o
انٽ آئوٽ
rd_done_1_o start_read_addr_1_i
اوٽ انپٽ
bytes_to_read_1_i
ان پٽ
video_rdata_1_o
ٻاھر
[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL1_AXI_BUFF_ AWIDTH + 3) - 1 : 0] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH1):0]وصف
ٺاھڻ لاءِ فعال گھٽ اسينڪرونس ري سيٽ سگنل
سسٽم گھڙي
چينل جي اندروني بفر پڙهڻ واري گھڙي لکو، SYS_CLOCK_I تعدد کان ٻيڻو ٿيڻ گھرجي
ماسٽر 1 کان درخواست پڙهو
ماسٽر 1 کان درخواست پڙهڻ لاء آربيٽر اعتراف
مڪمل پڙهو ماسٽر 1 تائين
ڊي ڊي آر ايڊريس جتان ريڊ چينل 1 لاءِ پڙهڻ شروع ڪيو وڃي
پڙهڻ لاءِ بائيٽ چينل 1 مان پڙهڻ لاءِ
پڙهڻ واري چينل 1 مان وڊيو ڊيٽا آئوٽ
UG0644 يوزر گائيڊ ريويوشن 5.0
5
DDR AXI آربيٽر
سگنل جو نالو rdata_valid_1_o rd_req_2_i rd_ack_2_o
rd_done_2_o start_read_addr_2_i
bytes_to_read_2_i
video_rdata_2_o
rdata_valid_2_o rd_req_3_i rd_ack_3_o
rd_done_3_o start_read_addr_3_i
bytes_to_read_3_i
video_rdata_3_o
rdata_valid_3_o rd_req_4_i rd_ack_4_o
rd_done_4_o start_read_addr_4_i
bytes_to_read_4_i
video_rdata_4_o
rdata_valid_4_o wr_req_1_i wr_ack_1_o
wr_done_1_o start_write_addr_1_i
bytes_to_write_1_i
وڊيو_wdata_1_i
wdata_valid_1_i wr_req_2_i
ھدايت ٻاھر ڪڍڻ واري ان پٽ آئوٽ
اوٽ انپٽ
ان پٽ
ٻاھر
آئوٽ ان پٽ آئوٽ پٽ
اوٽ انپٽ
ان پٽ
ٻاھر
آئوٽ ان پٽ آئوٽ پٽ
اوٽ انپٽ
ان پٽ
ٻاھر
آئوٽ ان پٽ آئوٽ پٽ
اوٽ انپٽ
ان پٽ
ان پٽ
انپٽ ان پٽ
ويڪر
[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL2_AXI_BUFF_AWIDTH + 3) - 1 : 0] [(g_RD_CHANNEL2_VIDEO_DATA_WIDTH1):0] [(g_AXI_AWIDTH-1) [EL_FAN_0] 3) – 3 : 1] [(g_RD_CHANNEL0_VIDEO_DATA_WIDTH3 ):1] [(g_AXI_AWIDTH-0) AWIDTH + 1) - 0: 4 ] [(g_WR_CHANNEL3_VIDEO_DATA_WIDTH1):0]
تفصيل پڙھو ڊيٽا صحيح آھي پڙھيل چينل کان 1 ماسٽر 2 کان درخواست پڙھو آربيٽر ماسٽر 2 کان درخواست پڙھڻ لاءِ اقرار پڙھو مڪمل ٿيڻ تي ماسٽر 2 ڊي ڊي آر ايڊريس جتان ريڊ چينل 2 بائيٽ لاءِ ريڊ چينل 2 بائيٽ پڙھڻ لاءِ پڙھيو چينل 2 وڊيو ڊيٽا ريڊ چينل 2 مان نڪرندڙ ڊيٽا پڙھو پڙھيل چينل مان صحيح آھي 3 ماسٽر 3 آربيٽر کان درخواست پڙھو ماسٽر 3 کان درخواست پڙھڻ جي اقرار پڙھو مڪمل ٿيڻ کان ماسٽر 3 ڊي ڊي آر ايڊريس تي جتان ريڊ چينل 3 بائيٽ لاءِ پڙھڻ شروع ڪيو وڃي ٿو پڙھڻ کان پڙھڻ لاءِ چينل 3 وڊيو ڊيٽا آئوٽ پُٽ چينل مان 3 وڊيو ڊيٽا آئوٽ پڙھيو پڙھيل چينل 4 پڙھيو ڊيٽا صحيح آھي پڙھيو چينل 4 ماسٽر 4 آربيٽر کان درخواست پڙھو ماسٽر 4 کان درخواست پڙھڻ لاءِ اقرار پڙھو مڪمل ٿيڻ کان ماسٽر 4 ڊي ڊي آر ايڊريس تي جتان پڙھڻ شروع ڪيو وڃي ٿو پڙھڻ لاءِ چينل 4 بائيٽ ٿيڻ لاءِ پڙھيل چينل مان پڙھو 4 وڊيو ڊيٽا آئوٽ پٽ ريڊ چينل مان 1 ڊيٽا پڙھو صحيح آھي پڙھيل چينل مان 1 ماسٽر 1 کان درخواست لکو آربيٽر ماسٽر 1 کان درخواست لکڻ جي اقرار ماسٽر 1 ڊي ڊي آر ايڊريس تي مڪمل ٿيڻ لکو جنھن لاءِ لکڻ چينل 1 کان ٿيڻو آھي بائيٽ لکڻ لاءِ چينل XNUMX مان لکڻ لاءِ وڊيو ڊيٽا ان پٽ چينل XNUMX لکڻ لاءِ
چينل 1 لکڻ لاءِ صحيح ڊيٽا لکو ماسٽر 1 کان درخواست لکو
UG0644 يوزر گائيڊ ريويوشن 5.0
6
DDR AXI آربيٽر
سگنل جو نالو wr_ack_2_o
ھدايت ٻاھر
wr_done_2_o start_write_addr_2_i
اوٽ انپٽ
bytes_to_write_2_i
ان پٽ
وڊيو_wdata_2_i
ان پٽ
wdata_valid_2_i AXI I/F سگنل پڙهو ايڊريس چينل m_arid_o
انٽ آئوٽ
m_araddr_o
ٻاھر
m_arlen_o
ٻاھر
m_arsize_o m_arburst_o
ٻاھر نڪرڻ وارو
m_arlock_o
ٻاھر
m_arcache_o
ٻاھر
m_arprot_o
ٻاھر
ويڪر
[(g_AXI_AWIDTH-1):0] [(g_WR_CHANNEL2_AXI_BUFF_AWIDTH + 3) - 1 : 0] [(g_WR_CHANNEL2_VIDEO_DATA_WIDTH1):0]
وضاحت آربيٽر اعتراف ماسٽر 2 کان درخواست لکڻ لاءِ لکو مڪمل ٿيڻ کي ماسٽر 2 ڊي ڊي آر ايڊريس تي لکو جنهن تي لکڻ ٿيڻو پوندو چينل 2 بائيٽ کان لکڻ لاءِ لکڻ لاءِ چينل 2 وڊيو ڊيٽا ان پٽ چينل 2 لکڻ لاءِ
چينل 2 لکڻ لاءِ صحيح ڊيٽا لکو
ايڊريس ID پڙهو. سڃاڻپ tag سگنلن جي پڙهيل ايڊريس گروپ لاءِ.
ايڊريس پڙهو. ريڊ برسٽ ٽرانزيڪشن جو شروعاتي پتو مهيا ڪري ٿو. صرف دفن جو شروعاتي پتو مهيا ڪيو ويو آهي.
ڦاٽ جي ڊگھائي. فٽ ۾ منتقلي جو صحيح تعداد مهيا ڪري ٿو. اها معلومات پتي سان لاڳاپيل ڊيٽا جي منتقلي جو تعداد طئي ڪري ٿي
ڦاٽ جي ماپ. دفن ۾ هر منتقلي جي ماپ
ڦاٽ جو قسم. سائيز جي معلومات سان گڏ، تفصيلات ڪيئن فٽ جي اندر هر منتقلي لاء پتو ڳڻيو ويندو آهي.
مقرر ٿيل 2'b01 à وڌندڙ ايڊريس برسٽ
تالا جو قسم. منتقلي جي ايٽمي خاصيتن بابت اضافي معلومات مهيا ڪري ٿي.
مقرر ٿيل 2'b00 à عام رسائي
ڪيش جو قسم. منتقلي جي ڪيش قابل خاصيتن بابت اضافي معلومات مهيا ڪري ٿي.
مقرر ٿيل 4'b0000 à غير ڪيش لائق ۽ غير بفريبل
تحفظ جو قسم. ٽرانزيڪشن لاء تحفظ يونٽ جي معلومات مهيا ڪري ٿي.
مقرر ٿيل 3'b000 à عام، محفوظ ڊيٽا جي رسائي
UG0644 يوزر گائيڊ ريويوشن 5.0
7
DDR AXI آربيٽر
سگنل جو نالو m_arvalid_o
ھدايت ٻاھر
ويڪر
m_arready_i
ان پٽ
ڊيٽا چينل پڙهو
m_rid_i
ان پٽ
[3:0]m_rdata_i m_rresp_i
m_rlast_i m_rvalid_i
انپٽ ان پٽ
[(g_AXI_DWIDTH-1):0] [1:0]انپٽ ان پٽ
m_reready_o
ٻاھر
ايڊريس چينل لکو
m_awid_o
ٻاھر
m_awaddr_o
ٻاھر
[3:0] [(g_AXI_AWIDTH-1):0]UG0644 يوزر گائيڊ ريويوشن 5.0
تفصيل پڙهو پتو صحيح.
جڏهن HIGH، پڙهيل ايڊريس ۽ ڪنٽرول ڄاڻ صحيح آهي ۽ ان وقت تائين بلند رهندي جيستائين ايڊريس قبول نه ڪري سگنل، m_arready، اعلي آهي.
`1′ = پتو ۽ ڪنٽرول ڄاڻ صحيح
`0′ = پتو ۽ ڪنٽرول ڄاڻ صحيح ناهي. ائڊريس تيار. غلام هڪ پتو ۽ لاڳاپيل ڪنٽرول سگنل قبول ڪرڻ لاء تيار آهي:
1 = غلام تيار
0 = غلام تيار ناهي.
ID پڙهو tag. ID tag سگنلن جي پڙهڻ واري ڊيٽا گروپ جو. m_rid قدر Slave پاران ٺاهي وئي آهي ۽ لازمي طور تي پڙهڻ واري ٽرانزيڪشن جي m_arid قدر سان ملي ٿي جنهن تي اهو جواب ڏئي رهيو آهي. ڊيٽا پڙهو. جواب پڙهو.
پڙهڻ جي منتقلي جي حالت. قابل قبول جواب آهن OKAY، EXOKAY، SLVERR، ۽ DECERR. آخري پڙهو.
آخري منتقلي پڙهڻ واري دفن ۾. صحيح پڙهو. گهربل پڙهيل ڊيٽا موجود آهي ۽ پڙهڻ جي منتقلي مڪمل ٿي سگهي ٿي:
1 = پڙهيل ڊيٽا موجود
0 = پڙهيل ڊيٽا دستياب ناهي. تيار پڙهو. ماسٽر پڙهيل ڊيٽا ۽ جواب جي معلومات قبول ڪري سگهي ٿو:
1 = ماسٽر تيار
0 = ماسٽر تيار ناهي.
ايڊريس ID لکو. سڃاڻپ tag سگنلن جي ايڊريس گروپ لکڻ لاءِ. ايڊريس لکو. لکت واري ٽرانزيڪشن ۾ پهرين منتقلي جو پتو مهيا ڪري ٿو. لاڳاپيل ڪنٽرول سگنل استعمال ڪيا ويندا آھن پھٽ ۾ باقي منتقلي جي پتا کي طئي ڪرڻ لاء.
8
DDR AXI آربيٽر
سگنل جو نالو m_awlen_o
ھدايت ٻاھر
ويڪر [3:0]
m_awsize_o
ٻاھر
[2:0]m_awburst_o
ٻاھر
[1:0]m_awlock_o
ٻاھر
[1:0]m_awcache_o
ٻاھر
[3:0]m_awprot_o
ٻاھر
[2:0]m_awvalid_o
ٻاھر
وصف
ڦاٽ جي ڊگھائي. فٽ ۾ منتقلي جو صحيح تعداد مهيا ڪري ٿو. اها معلومات پتي سان لاڳاپيل ڊيٽا جي منتقلي جو تعداد طئي ڪري ٿي.
ڦاٽ جي ماپ. دفن ۾ هر منتقلي جي ماپ. بائيٽ لين اسٽروبس ظاهر ڪن ٿا ته ڪهڙي بائيٽ لين کي تازه ڪاري ڪرڻي آهي.
3'b011 تائين مقرر ٿيل 8 بائيٽ في ڊيٽا جي منتقلي يا 64-بٽ منتقلي
ڦاٽ جو قسم. سائيز جي معلومات سان گڏ، تفصيلات ڪيئن فٽ جي اندر هر منتقلي لاء پتو ڳڻيو ويندو آهي.
مقرر ٿيل 2'b01 à وڌندڙ ايڊريس برسٽ
تالا جو قسم. منتقلي جي ايٽمي خاصيتن بابت اضافي معلومات مهيا ڪري ٿي.
مقرر ٿيل 2'b00 à عام رسائي
ڪيش جو قسم. ڏيکاري ٿو بفربل، ڪيش لائق، لکڻ جي ذريعي، لکڻ جي واپسي، ۽ ٽرانزيڪشن جون خاصيتون مختص.
مقرر ٿيل 4'b0000 à غير ڪيش لائق ۽ غير بفريبل
تحفظ جو قسم. ٽرانزيڪشن جي عام، امتيازي، يا محفوظ تحفظ جي سطح کي اشارو ڪري ٿو ۽ ڇا ٽرانزيڪشن ڊيٽا جي رسائي يا هدايت جي رسائي آهي.
مقرر ٿيل 3'b000 à عام، محفوظ ڊيٽا جي رسائي
صحيح پتو لکو. اشارو ڪري ٿو ته صحيح لکندڙ ايڊريس ۽ ڪنٽرول
معلومات موجود آهن:
1 = پتو ۽ ڪنٽرول معلومات دستياب آهي
0 = پتو ۽ ڪنٽرول ڄاڻ دستياب ناهي. ايڊريس ۽ ڪنٽرول جي معلومات تيستائين مستحڪم رهندي جيستائين ايڊريس سگنل تسليم نه ڪري، m_awready، HIGH ٿي وڃي.
UG0644 يوزر گائيڊ ريويوشن 5.0
9
DDR AXI آربيٽر
سگنل جو نالو m_awready_i
هدايت ان پٽ
ويڪر
ڊيٽا چينل لکو
m_wid_o
ٻاھر
[3:0]m_wdata_o m_wstrb_o
ٻاھر نڪرڻ وارو
[(g_AXI_DWIDTH-1):0]AXI_DWDITH پيرا ميٽر[7:0]
m_wlast_o m_wvalid_o
ٻاھر نڪرڻ وارو
m_wready_i
ان پٽ
جوابي چينل سگنل لکو
m_bid_i
ان پٽ
[3:0]m_bresp_i m_bvalid_i
ان پٽ
[1:0]ان پٽ
m_bready_o
ٻاھر
تفصيل لکو پتو تيار. اشارو ڪري ٿو ته غلام هڪ پتو ۽ لاڳاپيل ڪنٽرول سگنل قبول ڪرڻ لاء تيار آهي:
1 = غلام تيار
0 = غلام تيار ناهي.
ID لکو tag. ID tag لکڻ جي ڊيٽا جي منتقلي جي. m_wid قدر لازمي طور تي لکڻ واري ٽرانزيڪشن جي m_awid قدر سان ملندو. ڊيٽا لکو
اسٽروبس لکو. هي سگنل ظاهر ڪري ٿو ته ڪهڙي بائيٽ لين کي ميموري ۾ تازه ڪاري ڪرڻي آهي. هتي لکڻ واري ڊيٽا بس جي هر اٺ بٽ لاءِ هڪ لکندڙ اسٽروب آهي آخري لکو. آخري منتقلي هڪ لکڻ جي برسٽ ۾. صحيح لکو. صحيح لکڻ جي ڊيٽا ۽ اسٽروب موجود آهن:
1 = لکو ڊيٽا ۽ اسٽروب موجود آهن
0 = ڊيٽا لکڻ ۽ اسٽروب موجود نه آهن. تيار لکو. غلام لکڻ جي ڊيٽا کي قبول ڪري سگھي ٿو: 1 = غلام تيار
0 = غلام تيار ناهي.
جوابي ID. سڃاڻپ tag لکڻ جو جواب. m_bid قدر لازمي طور تي لکڻ واري ٽرانزيڪشن جي m_awid قدر سان ملندو جنهن تي غلام جواب ڏئي رهيو آهي. جواب لکو. لکڻ واري ٽرانزيڪشن جي حالت. قابل قبول جواب آهن OKAY، EXOKAY، SLVERR، ۽ DECERR. صحيح جواب لکو. صحيح لکڻ جو جواب موجود آهي:
1 = لکو جواب موجود
0 = لکڻ جو جواب دستياب ناهي. جواب تيار. ماسٽر جواب جي معلومات قبول ڪري سگهي ٿو.
1 = ماسٽر تيار
0 = ماسٽر تيار ناهي.
هيٺ ڏنل انگ اکر ڏيکاري ٿو اندروني بلاڪ ڊراگرام DDR AXI آربيٽر.
UG0644 يوزر گائيڊ ريويوشن 5.0
10
DDR AXI آربيٽر
هيٺ ڏنل انگ اکر ڏيکاري ٿو اندروني بلاڪ ڊراگرام DDR AXI آربيٽر. شڪل 4 · DDR AXI آربيٽر جو اندروني بلاڪ ڊراگرام
هر پڙهيل چينل تڏهن شروع ٿئي ٿو جڏهن اهو read_req_(x)_i ان پٽ تي هڪ اعليٰ ان پٽ سگنل حاصل ڪري ٿو. پوءِ
UG0644 يوزر گائيڊ ريويوشن 5.0
11
DDR AXI آربيٽر
هر پڙهيل چينل تڏهن شروع ٿئي ٿو جڏهن اهو read_req_(x)_i ان پٽ تي هڪ اعليٰ ان پٽ سگنل حاصل ڪري ٿو. پوءِ اهو ايسamples شروعاتي AXI ايڊريس ۽ بائيٽ پڙهڻ لاءِ ان پٽ جيڪي خارجي ماسٽر کان ان پٽ آهن. چينل خارجي ماسٽر کي toggling ذريعي تسليم ڪري ٿو read_ack_(x)_o. چينل ان پٽن تي عمل ڪري ٿو ۽ DDR-SDRAM کان ڊيٽا پڙهڻ لاءِ گهربل AXI ٽرانزيڪشن ٺاهي ٿو. 64-bit AXI فارميٽ ۾ پڙهيل ڊيٽا اندروني بفر ۾ محفوظ ڪئي ويندي آهي. گهربل ڊيٽا پڙهڻ کان پوء اندروني بفر ۾ ذخيرو ٿيل آهي، غير-پيڪر ماڊل کي فعال ڪيو ويو آهي. ان-پيڪر ماڊل هر 64-بٽ لفظ کي انپيڪ ڪري ٿو آئوٽ پٽ ڊيٽا بٽ ڊگھي ۾ ان خاص چينل لاءِ گهربلample جيڪڏھن چينل 32-bit ٻاھرين ڊيٽا جي چوٽي جي طور تي ترتيب ڏني وئي آھي، ھر 64-bit لفظ ٻن 32-bit ٻاھرين ڊيٽا لفظن جي طور تي موڪليو ويو آھي. چينل 1 لاءِ جيڪو 24-بٽ چينل آهي، ان-پيڪر هر 64-بٽ لفظ کي 24-بٽ آئوٽ پٽ ڊيٽا ۾ شامل ڪري ٿو. جيئن ته 64 24 جو هڪ کان وڌيڪ نه آهي، چينل 1 پڙهڻ لاء اڻ-پيڪر ٽن 64-bit لفظن جي هڪ گروپ کي گڏ ڪري ٿو اٺ 24-bit ڊيٽا لفظن کي پيدا ڪرڻ لاء. هي ريڊ چينل 1 تي هڪ رڪاوٽ رکي ٿو ته خارجي ماسٽر پاران درخواست ڪيل ڊيٽا بائيٽ کي 8 ذريعي ورهائي سگهجي ٿو. پڙهو چينل 2، 3، ۽ 4 کي ترتيب ڏئي سگهجي ٿو 8-bit، 24bit، ۽ 32-bit ڊيٽا جي چوٽي، جيڪا آهي. g_RD_CHANNEL(X) _VIDEO_DATA_WIDTH گلوبل ڪنفيگريشن پيراميٽر طرفان طئي ٿيل. جيڪڏهن انهن کي 24-bit طور ترتيب ڏنو ويو آهي، مٿي ڄاڻايل پابندي انهن مان هر هڪ تي لاڳو ٿيندي. پر جيڪڏهن انهن کي 8-bit يا 32-bit جي طور تي ترتيب ڏنو ويو آهي، اتي اهڙي ڪا به رڪاوٽ نه آهي جيئن 64 32 ۽ 8 جو هڪ کان وڌيڪ آهي. انهن حالتن ۾، هر 64-bit لفظ کي ٻن 32-bit ڊيٽا لفظن يا اٺ 8 ۾ شامل ڪيو ويندو آهي. -bit ڊيٽا لفظ.
پڙهو چينل 1 ان پيڪ 64-بٽ ڊيٽا لفظن کي DDR-SDRAM مان 24-bit آئوٽ پٽ ڊيٽا لفظن کي 48 64-bit لفظن جي بيچ ۾ پڙهي ٿو، اهو آهي جڏهن 48 64-bit لفظ موجود آهن پڙهڻ واري چينل 1 جي اندروني بفر ۾، ان-پيڪر 24-bit آئوٽ پٽ ڊيٽا ڏيڻ لاءِ ان کي پيڪ ڪرڻ شروع ڪري ٿو. جيڪڏهن پڙهڻ لاءِ درخواست ڪيل ڊيٽا بائيٽس 48 64-bit لفظن کان گهٽ آهن، ته اڻ-پيڪر صرف ان کان پوءِ چالو ڪيو ويندو آهي جڏهن مڪمل ڊيٽا DDR-SDRAM مان پڙهي ويندي آهي. باقي ٽن پڙھيل چينلن ۾، غير-پيڪر صرف پڙھڻ واري ڊيٽا کي موڪلڻ شروع ڪري ٿو صرف ڊي ڊي آر-SDRAM مان بائيٽ جي مڪمل درخواست ٿيل تعداد پڙھڻ کان پوء.
جڏهن هڪ پڙهڻ وارو چينل 24-bit آئوٽ پُٽ جي چوٽي لاءِ ترتيب ڏنو ويو آهي، شروعاتي پڙهڻ واري ايڊريس کي 24-بائيٽ جي حد سان ترتيب ڏيڻ گهرجي. اهو ضروري آهي ته ان پابندي کي پورو ڪرڻ لاءِ ته اڻ-پيڪر ٽن 64-بٽ لفظن جي هڪ گروپ کي اٺ 24-بٽ آئوٽ پٽ لفظن پيدا ڪرڻ لاءِ.
سڀ پڙھيل چينل ٻاھرين ماسٽر ڏانھن پڙھيل ٻاھرين ٻاھر پيدا ڪن ٿا، بعد ۾ درخواست ٿيل بائٽس خارجي ماسٽر ڏانھن موڪليا وڃن ٿا.
چينل لکڻ جي صورت ۾، خارجي ماسٽر کي خاص چينل ۾ گهربل ڊيٽا داخل ڪرڻي پوندي. لکڻ وارو چينل ان پٽ ڊيٽا وٺي ٿو ۽ انهن کي 64-bit لفظن ۾ پيڪ ڪري ٿو ۽ انهن کي اندروني اسٽوريج ۾ محفوظ ڪري ٿو. گهربل ڊيٽا محفوظ ٿيڻ کان پوء، خارجي ماسٽر کي لکڻ جي درخواست سان گڏ لکڻ جي شروعاتي ايڊريس ۽ بائيٽ مهيا ڪرڻي پوندي. تي ايسampانهن ان پٽن کي لنگھڻ سان، لکڻ واري چينل خارجي ماسٽر کي تسليم ڪري ٿو. ان کان پوء، چينل ٺاهي ٿو AXI لکڻ جي ٽرانزيڪشن کي DDR-SDRAM ۾ ذخيرو ٿيل ڊيٽا لکڻ لاء. سڀ لکڻ وارا چينل ٺاھيو لکت ٿيل ٻاھرين ماسٽر ڏانھن ھڪڙي ھڪڙي درخواست ٿيل بائيٽس کي DDR-SDRAM ۾ لکيو ويو آھي. ڪنهن به لکڻ واري چينل کي لکڻ جي درخواست ڏيڻ کان پوء، نئين ڊيٽا کي لکڻ جي چينل ۾ نه لکيو وڃي، جيستائين موجوده ٽرانزيڪشن مڪمل ٿيڻ جي وضاحت ڪئي وئي آهي wr_done_(x)_o
چينل لکو 1 ۽ 2 کي ترتيب ڏئي سگھجي ٿو 8-bit، 24-bit، ۽ 32-bit ڊيٽا جي چوٽي، جيڪا طئي ڪئي وئي آھي g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH گلوبل ڪنفيگريشن پيراميٽر. جيڪڏهن اهي 24 بٽ جي طور تي ترتيب ڏنل آهن، پوء لکڻ لاء بائيٽ اٺن مان گھڻا هجڻ گهرجن جيئن اندروني پيڪر اٺ 24-بٽ ڊيٽا لفظن کي پيڪ ڪرڻ لاء ٽي 64-bit ڊيٽا لفظن کي پيدا ڪرڻ لاء. پر جيڪڏهن اهي ترتيب ڏنل آهن 8-bit يا 32-bit، اهڙي ڪا به رڪاوٽ نه آهي.
32-bit چينل لاء، گهٽ ۾ گهٽ ٻه 32-bit لفظ پڙهڻ گهرجن. 8-bit چينل لاءِ، گھٽ ۾ گھٽ 8-bit لفظن کي پڙھڻ جي ضرورت آھي، ڇاڪاڻ ته اتي آربيٽر ماڊل پاران مهيا ڪيل ڪو به پيڊنگ نه آھي. سڀني پڙهڻ ۽ لکڻ جي چينلن ۾، اندروني بفر جي کوٽائي ڊسپلي جي افقي ويڪر جي گھڻائي آھي. اندروني بفر جي کوٽائي هيٺ ڏنل حساب ڪئي وئي آهي:
g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION* g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH * g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
ڪٿي، X = چينل نمبر
اندروني بفر جي چوٽي AXI ڊيٽا بس جي چوٽي طرفان طئي ڪئي وئي آهي، ترتيب جي پيٽرولر
UG0644 يوزر گائيڊ ريويوشن 5.0
12
DDR AXI آربيٽر
اندروني بفر جي چوٽي AXI ڊيٽا بس جي چوٽي طرفان طئي ڪئي وئي آهي، ترتيب واري پيٽرولر g_AXI_DWIDTH.
AXI پڙهڻ ۽ لکڻ واري ٽرانزيڪشن کي ARM AMBA AXI وضاحتن مطابق انجام ڏنو ويندو آهي. هر ڊيٽا جي منتقلي لاء ٽرانزيڪشن سائيز 64-bit تي مقرر ڪئي وئي آهي. بلاڪ 16 بيٽس جي مقرر ٿيل برسٽ ڊگھائي جي AXI ٽرانزيڪشن ٺاهي ٿو. بلاڪ اهو به چيڪ ڪري ٿو ته ڇا ڪو هڪ دفن 4 KByte جي AXI پتي جي حد کي پار ڪري ٿو. جيڪڏهن هڪڙو دفن 4 KByte جي حد کي پار ڪري ٿو، ته دفن کي 2 KByte جي حد تي 4 دفن ۾ ورهايو ويندو آهي.
3.3
تشڪيل جي پيراگراف
هيٺ ڏنل جدول DDR AXI Arbiter جي هارڊويئر تي عمل درآمد ۾ استعمال ٿيل ترتيبن جي ماپن جي لسٽ ڪري ٿو. اهي عام پيٽرولر آهن ۽ ايپليڪيشن گهرجن جي بنياد تي مختلف ٿي سگهن ٿيون.
جدول 2 · ٺاھ جوڙ جا پيرا ميٽر
نالو g_AXI_AWIDTH g_AXI_DWIDTH g_RD_CHANNEL1_AXI_BUFF_AWIDTH
g_RD_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL3_AXI_BUFF_AWIDTH
g_RD_CHANNEL4_AXI_BUFF_AWIDTH
g_WR_CHANNEL1_AXI_BUFF_AWIDTH
g_WR_CHANNEL2_AXI_BUFF_AWIDTH
1 HORIZONTAL_RESOLUTION g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_RD_CHANNEL3_VIDEO_DATA_WIDTH g_RD_CHANNEL4_VIDEO_DATA_WIDTH g_RD_CHANNEL1_VIDEO_DATA_WIDTH_WIDTH_WIDTH_WIDTH_WIDTH_ NNEL2_VIDEO_DATA_WIDTH g_RD_CHANNEL1_BUFFER_LINE_STORAGE
وصف
AXI پتي بس جي چوٽي
AXI ڊيٽا بس ويڪر
ايڊريس بس جي چوٽي پڙهڻ لاءِ چينل 1 اندروني بفر، جيڪو AXI پڙهڻ واري ڊيٽا کي محفوظ ڪري ٿو.
ايڊريس بس جي چوٽي پڙهڻ لاءِ چينل 2 اندروني بفر، جيڪو AXI پڙهڻ واري ڊيٽا کي محفوظ ڪري ٿو.
ايڊريس بس جي چوٽي پڙهڻ لاءِ چينل 3 اندروني بفر، جيڪو AXI پڙهڻ واري ڊيٽا کي محفوظ ڪري ٿو.
ايڊريس بس جي چوٽي پڙهڻ لاءِ چينل 4 اندروني بفر، جيڪو AXI پڙهڻ واري ڊيٽا کي محفوظ ڪري ٿو.
ايڊريس بس ويڪر لکڻ لاءِ چينل 1 اندروني بفر، جيڪو AXI لکندڙ ڊيٽا کي محفوظ ڪري ٿو.
ايڊريس بس ويڪر لکڻ لاءِ چينل 2 اندروني بفر، جيڪو AXI لکندڙ ڊيٽا کي محفوظ ڪري ٿو.
وڊيو ڊسپلي افقي قرارداد پڙهڻ لاءِ چينل 1
وڊيو ڊسپلي افقي قرارداد پڙهڻ لاءِ چينل 2
وڊيو ڊسپلي افقي قرارداد پڙهڻ لاءِ چينل 3
وڊيو ڊسپلي افقي قرارداد پڙهڻ لاءِ چينل 4
چينل 1 لکڻ لاءِ وڊيو ڊسپلي افقي قرارداد
چينل 2 لکڻ لاءِ وڊيو ڊسپلي افقي قرارداد
پڙهو چينل 1 وڊيو آئوٽ بٽ ويٿ
پڙهو چينل 2 وڊيو آئوٽ بٽ ويٿ
پڙهو چينل 3 وڊيو آئوٽ بٽ ويٿ
پڙهو چينل 4 وڊيو آئوٽ بٽ ويٿ
لکو چينل 1 وڊيو انپٽ بٽ ويٿ.
لکو چينل 2 وڊيو انپٽ بٽ ويٿ.
ڊسپلي افقي لائينن جي تعداد جي لحاظ کان چينل 1 پڙهڻ لاءِ اندروني بفر جي کوٽائي. بفر جي کوٽائي آهي g_RD_CHANNEL1_HORIZONTAL_RESOLUTION * g_RD_CHANNEL1_VIDEO_DATA_WIDTH * g_RD_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
UG0644 يوزر گائيڊ ريويوشن 5.0
13
DDR AXI آربيٽر
3.4
نالو g_RD_CHANNEL2_BUFFER_LINE_STORAGE g_RD_CHANNEL3_BUFFER_LINE_STORAGE g_RD_CHANNEL4_BUFFER_LINE_STORAGE g_WR_CHANNEL1_BUFFER_LINE_STORAGE g_WR_CHANNEL_BUFFER_LINE_STORAGE
وصف
ڊسپلي افقي لائينن جي تعداد جي لحاظ کان چينل 2 پڙهڻ لاءِ اندروني بفر جي کوٽائي. بفر جي کوٽائي آهي g_RD_CHANNEL2_HORIZONTAL_RESOLUTION * g_RD_CHANNEL2_VIDEO_DATA_WIDTH * g_RD_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
ڊسپلي افقي لائينن جي تعداد جي لحاظ کان چينل 3 پڙهڻ لاءِ اندروني بفر جي کوٽائي. بفر جي کوٽائي آهي g_RD_CHANNEL3_HORIZONTAL_RESOLUTION * g_RD_CHANNEL3_VIDEO_DATA_WIDTH * g_RD_CHANNEL3_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
ڊسپلي افقي لائينن جي تعداد جي لحاظ کان چينل 4 پڙهڻ لاءِ اندروني بفر جي کوٽائي. بفر جي کوٽائي آهي g_RD_CHANNEL4_HORIZONTAL_RESOLUTION * g_RD_CHANNEL4_VIDEO_DATA_WIDTH * g_RD_CHANNEL4_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
ڊسپلي افقي لائينن جي تعداد جي لحاظ کان چينل 1 لکڻ لاءِ اندروني بفر جي کوٽائي. بفر جي کوٽائي آهي g_WR_CHANNEL1_HORIZONTAL_RESOLUTION * g_WR_CHANNEL1_VIDEO_DATA_WIDTH * g_WR_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
ڊسپلي افقي لائينن جي تعداد جي لحاظ کان چينل 2 لکڻ لاءِ اندروني بفر جي کوٽائي. بفر جي کوٽائي آهي g_WR_CHANNEL2_HORIZONTAL_RESOLUTION * g_WR_CHANNEL2_VIDEO_DATA_WIDTH * g_WR_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
ٽائمنگ ڊراگرام
ھيٺ ڏنل انگ اکر پڙھڻ ۽ لکڻ جي درخواست جي انپٽس جو ڪنيڪشن ڏيکاري ٿو، شروعاتي ميموري ايڊريس، خارجي ماسٽر کان پڙھڻ يا لکڻ لاءِ بائيٽس، اقرار پڙھڻ يا لکڻ، ۽ آربيٽر پاران ڏنل مڪمل نتيجن کي پڙھڻ يا لکڻ.
شڪل 5 · AXI انٽرفيس ذريعي لکڻ/پڙهڻ ۾ استعمال ٿيندڙ سگنلن لاءِ ٽائمنگ ڊراگرام
UG0644 يوزر گائيڊ ريويوشن 5.0
14
DDR AXI آربيٽر
هيٺ ڏنل انگ اکر ڏيکاري ٿو لکت واري ڊيٽا ان پٽ جي وچ ۾ ڪنيڪشن خارجي ماسٽر کان ڊيٽا ان پٽ سان گڏ ٻنهي لکڻ جي چينلن لاءِ صحيح. شڪل 6 · اندروني اسٽوريج ۾ لکڻ لاءِ ٽائمنگ ڊاگرام
هيٺ ڏنل انگ اکر ڏيکاري ٿو ريڊ ڊيٽا آئوٽ پٽ جي وچ ۾ ڪنيڪشن خارجي ماسٽر ڏانهن ڊيٽا آئوٽ پٽ سان گڏ سڀني ريڊ چينلز 2، 3 ۽ 4 لاءِ صحيح آهي. شڪل 7 · ريڊ چينلز 2، 3 لاءِ DDR AXI آربيٽر ذريعي حاصل ڪيل ڊيٽا لاءِ ٽائمنگ ڊاگرام ، ۽ 4
هيٺ ڏنل انگ اکر ڏيکاري ٿو ريڊ چينل 1 لاءِ ريڊ ڊيٽا آئوٽ پٽ جي وچ ۾ جڏهن g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION 128 کان وڌيڪ آهي (هن صورت ۾ = 256). شڪل 8 · DDR AXI آربيٽر ريڊ چينل 1 ذريعي حاصل ڪيل ڊيٽا لاءِ ٽائمنگ ڊائريگرام (128 بائيٽ کان وڏو)
UG0644 يوزر گائيڊ ريويوشن 5.0
15
DDR AXI آربيٽر
هيٺ ڏنل انگ اکر ڏيکاري ٿو ريڊ چينل 1 لاءِ ريڊ ڊيٽا آئوٽ پٽ جي وچ ۾ جڏهن g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION 128 کان گهٽ يا برابر آهي (هن صورت ۾ = 64). شڪل 9 · DDR AXI آربيٽر ريڊ چينل 1 ذريعي حاصل ڪيل ڊيٽا لاءِ ٽائمنگ ڊائريگرام (128 بائيٽ کان گھٽ يا برابر)
3.5
ٽيسٽ بينچ
ڊي ڊي آر آربيٽر ڪور جي ڪارڪردگي کي جانچڻ لاءِ هڪ ٽيسٽ بينچ فراهم ڪئي وئي آهي. ھيٺ ڏنل جدول انھن پيرا ميٽرن کي لسٽ ڪري ٿو جيڪي ايپليڪيشن جي مطابق ترتيب ڏئي سگھجن ٿيون.
جدول 3 · ٽيسٽ بينچ ڪنفيگريشن پيرا ميٽرس
نالو IMAGE_1_FILE_NAME IMAGE_2_FILE_NAME g_DATA_WIDTH WIDTH HEIGHT
وضاحت ان پٽ file تصوير جو نالو لکڻ لاءِ چينل 1 انپٽ ذريعي لکيو وڃي file تصوير جو نالو لکڻ لاءِ چينل 2 وڊيو ڊيٽا جي چوٽي پڙهڻ يا لکڻ جي چينل جي افقي ريزوليوشن تصوير جي افقي ريزوليوشن جيڪا لکڻ ۽ پڙهڻ واري چينلز طرفان لکيل ۽ پڙهڻ لاءِ آهي تصوير جي عمودي ريزوليوشن جيڪا لکڻ ۽ پڙهڻ لاءِ آهي. چينلز
UG0644 يوزر گائيڊ ريويوشن 5.0
16
DDR AXI آربيٽر
هيٺ ڏنل قدم بيان ڪري ٿو ته ٽيسٽ بينچ ڪيئن استعمال ڪيو ويندو آهي ڪور کي نقل ڪرڻ لاءِ Libero SoC ذريعي. 1. ڊيزائن فلو ونڊو ۾، سمارٽ ڊزائين ٺاهڻ لاءِ صحيح ڪلڪ ڪريو ۽ SmartDesign ٺاهڻ لاءِ رن تي ڪلڪ ڪريو.
شڪل 10 · SmartDesign ٺاهيو
2. Create New SmartDesign ڊائلاگ باڪس ۾ video_dma طور نئين ڊيزائن جو نالو داخل ڪريو ۽ OK تي ڪلڪ ڪريو. هڪ SmartDesign ٺاهي وئي آهي، ۽ هڪ ڪئنوس ڊزائين فلو پين جي ساڄي پاسي ڏيکاريل آهي.
تصوير 11 · نالو ڏيڻ SmartDesign
3. ڪيٽلاگ ونڊو ۾، سمارٽ ڊيزائن ڪينواس ۾ حل-ويڊيو ۽ ڊريگ-اينڊ-ڊراپ SF2 DDR ميموري آربيٽر کي وڌايو.
UG0644 يوزر گائيڊ ريويوشن 5.0
17
DDR AXI آربيٽر
شڪل 12 · Libero SoC Catalog ۾ DDR ميموري آربيٽر
DDR Memory Arbiter Core ڏيکاريل آھي، جيئن ھيٺ ڏنل شڪل ۾ ڏيکاريل آھي. جيڪڏهن گهربل هجي ته ثالث کي ترتيب ڏيڻ لاءِ ڪور تي ڊبل ڪلڪ ڪريو.
UG0644 يوزر گائيڊ ريويوشن 5.0
18
DDR AXI آربيٽر
تصوير 13 · SmartDesign Canvas ۾ DDR ميموري آربيٽر ڪور
4. ڪور جي سڀني بندرگاهن کي چونڊيو ۽ ساڄي ڪلڪ ڪريو ۽ پوءِ ڪلڪ ڪريو پروموٽ ٽو ٽاپ ليول، جيئن ڏيکاريل آهي
UG0644 يوزر گائيڊ ريويوشن 5.0
19
DDR AXI آربيٽر
4. ڪور جي سڀني بندرگاهن کي چونڊيو ۽ ساڄي ڪلڪ ڪريو ۽ پوءِ ڪلڪ ڪريو Promote to Top Level، جيئن هيٺ ڏنل شڪل ۾ ڏيکاريل آهي. شڪل 14 · اعليٰ سطحي آپشن ڏانھن ترقي ڪريو
ٽول بار ۾ generate component icon تي ڪلڪ ڪرڻ کان اڳ سڀني بندرگاهن کي مٿين سطح تائين وڌائڻ جي پڪ ڪريو.
5. SmartDesign ٽول بار ۾ Generate Component آئڪن تي ڪلڪ ڪريو، جيئن ھيٺ ڏنل شڪل ۾ ڏيکاريل آھي.
UG0644 يوزر گائيڊ ريويوشن 5.0
20
DDR AXI آربيٽر
5. SmartDesign ٽول بار ۾ Generate Component آئڪن تي ڪلڪ ڪريو، جيئن ھيٺ ڏنل شڪل ۾ ڏيکاريل آھي. SmartDesign جزو ٺاھيو ويو آھي. شڪل 15 · جز پيدا ڪريو
6. ڏانهن وڃو View > ونڊوز > Fileايس. جي Files dialog box ڏيکاريل آهي. 7. سموليشن فولڊر تي صحيح ڪلڪ ڪريو ۽ درآمد تي ڪلڪ ڪريو Files، جيئن هيٺ ڏنل شڪل ۾ ڏيکاريل آهي.
شڪل 16 · درآمد File
8. تصوير جي محرک کي درآمد ڪرڻ لاء file, نيويگيٽ ڪريو ۽ ھيٺين مان ھڪڙي درآمد ڪريو files ۽ اوپن تي ڪلڪ ڪريو.
UG0644 يوزر گائيڊ ريويوشن 5.0
21
DDR AXI آربيٽر
8. تصوير جي محرک کي درآمد ڪرڻ لاء file, نيويگيٽ ڪريو ۽ ھيٺين مان ھڪڙي درآمد ڪريو files ۽ اوپن تي ڪلڪ ڪريو. هڪ اي ايسample RGB_in.txt file هيٺ ڏنل رستي تي testbench سان مهيا ڪيل آهي:
..Project_name componentMicrosemiSolutionCore ddr_memory_arbiter 2.0.0Stimulus
ايس کي درآمد ڪرڻ لاءampلي ٽيسٽ بينچ ان پٽ تصوير، براؤز ڪريو ايسample testbench ان پٽ تصوير file، ۽ ڪلڪ ڪريو اوپن، جيئن هيٺ ڏنل شڪل ۾ ڏيکاريل آهي. تصوير 17 · ان پٽ تصوير File چونڊ
ب. هڪ مختلف تصوير درآمد ڪرڻ لاء، فولڊر کي براؤز ڪريو جنهن ۾ گهربل تصوير شامل آهي file، ۽ اوپن تي ڪلڪ ڪريو. درآمد ٿيل تصوير جو محرک file سموليشن ڊاريڪٽري هيٺ ڏنل آهي، جيئن هيٺ ڏنل شڪل ۾ ڏيکاريل آهي. تصوير 18 · ان پٽ تصوير File Simulation ڊاريڪٽري ۾
9. ddr BFM درآمد ڪريو fileايس. ٻه files جيڪي برابر آهن
UG0644 يوزر گائيڊ ريويوشن 5.0
۽
22
DDR AXI آربيٽر
9. ddr BFM درآمد ڪريو fileايس. ٻه files جيڪي DDR BFM جي برابر آهن - ddr3.v ۽ ddr3_parameters.v هيٺ ڏنل رستي تي ٽيسٽ بينچ سان مهيا ڪيا ويا آهن: ..Project_namecomponentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0Stimulus. stimulus فولڊر تي صحيح ڪلڪ ڪريو ۽ درآمد ڪريو چونڊيو Files آپشن، ۽ پوءِ مٿي بيان ڪيل BFM چونڊيو fileايس. درآمد ٿيل DDR BFM files stimulus هيٺ ڏنل آهن، جيئن هيٺ ڏنل شڪل ۾ ڏيکاريل آهي. شڪل 19 · درآمد ٿيل File
10. ڏانهن وڃو File > درآمد > ٻيا. درآمد Files dialog box ڏيکاريل آهي. شڪل 20 · Import Testbench File
11. testbench ۽ MSS جزو درآمد ڪريو files (top_tb.cxf، mss_top_sb_MSS.cxf، mss_top.cxf، ۽ mss
..Project_name componentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0Stimulus
UG0644 يوزر گائيڊ ريويوشن 5.0
23
11.
DDR AXI آربيٽر
شڪل 21 · ٽيسٽ بينچ ۽ ايم ايس ايس اجزاء درآمد ڪريو Files
شڪل 22 · top_tb ٺهيل
UG0644 يوزر گائيڊ ريويوشن 5.0
24
DDR AXI آربيٽر
3.5.1
ايم ايس ايس سمارٽ ڊيزائن کي ترتيب ڏيڻ
ھيٺيون ھدايتون بيان ڪن ٿيون ته MSS SmartDesign کي ڪيئن ٺاھيو وڃي:
1. ڪلڪ ڪريو Design Hierarchy ٽئب ۽ منتخب ڪريو Component مان شو ڊراپ ڊائون لسٽ. درآمد ٿيل MSS SmartDesign ڏيکاريل آهي.
2. ڪم جي تحت mss_top تي ساڄي ڪلڪ ڪريو ۽ Open Component تي ڪلڪ ڪريو، جيئن ھيٺ ڏنل شڪل ۾ ڏيکاريل آھي. mss_top_sb_0 جزو ڏيکاريل آھي.
شڪل 23 · کليل جزو
3. mss_top_sb_0 جزو تي ساڄي ڪلڪ ڪريو ۽ ڪلڪ ڪريو ترتيب ڏيو، جيئن ھيٺ ڏنل شڪل ۾ ڏيکاريل آھي.
UG0644 يوزر گائيڊ ريويوشن 5.0
25
DDR AXI آربيٽر
3. mss_top_sb_0 جزو تي ساڄي ڪلڪ ڪريو ۽ ڪلڪ ڪريو ترتيب ڏيو، جيئن ھيٺ ڏنل شڪل ۾ ڏيکاريل آھي. شڪل 24 · اجزاء کي ترتيب ڏيو
MSS ڪنفيگريشن ونڊو ڏيکاريل آھي، جيئن ھيٺ ڏنل شڪل ۾ ڏيکاريل آھي. شڪل 25 · MSS ڪنفيگريشن ونڊو
4. ڪلڪ ڪريو اڳيون سڀني ترتيبن جي ٽيب ذريعي، جيئن هيٺ ڏنل تصوير ۾ ڏيکاريل آهي.
UG0644 يوزر گائيڊ ريويوشن 5.0
26
DDR AXI آربيٽر
4. ڪلڪ ڪريو اڳيون سڀني ترتيبن جي ٽيب ذريعي، جيئن هيٺ ڏنل تصوير ۾ ڏيکاريل آهي. شڪل 26 · ڪنفيگريشن ٽيب
MSS ترتيب ڏنل آھي ان کان پوءِ Interrupts ٽيب ترتيب ڏنل آھي. هيٺ ڏنل انگ اکر ڏيکاري ٿو MSS ترتيب جي ترقي. شڪل 27 · MSS ڪنفيگريشن ونڊو ٺاھڻ کان پوءِ
5. ٺاھ جوڙ مڪمل ٿيڻ کان پوءِ اڳيون ڪلڪ ڪريو. ميموري ميپ ونڊو ظاهر ٿئي ٿي، جيئن هيٺ ڏنل شڪل ۾ ڏيکاريل آهي.
تصوير 28 · ياداشت جو نقشو
6. ڪلڪ ڪريو ختم.
7. ڪلڪ ڪريو Generate Component from SmartDesign Toolbar مان MSS ٺاھڻ لاءِ، جيئن ڏيکاريل آھي
UG0644 يوزر گائيڊ ريويوشن 5.0
27
DDR AXI آربيٽر
7. ڪلڪ ڪريو Generate Component مان SmartDesign Toolbar مان MSS ٺاھڻ لاءِ، جيئن ھيٺ ڏنل شڪل ۾ ڏيکاريل آھي. شڪل 29 · جز پيدا ڪريو
8. Design Hierarchy ونڊو ۾، ڪم جي ھيٺان mss_top تي ساڄي ڪلڪ ڪريو ۽ Set As Root تي ڪلڪ ڪريو، جيئن ھيٺ ڏنل شڪل ۾ ڏيکاريل آھي. شڪل 30 · MSS کي روٽ طور سيٽ ڪريو
9. ڊيزائن فلو ونڊو ۾، وڌاء ويريفي پري-سنٿيسز ٿيل ڊيزائن کي ٺاھيو ڊيزائن تحت، ساڄي ڪلڪ ڪريو
UG0644 يوزر گائيڊ ريويوشن 5.0
28
DDR AXI آربيٽر
9. ڊيزائن فلو ونڊو ۾، وڌايو ويريفي پري-سئنٿيز ٿيل ڊيزائن کي Create Design تحت، ساڄي ڪلڪ ڪريو Simulate ۽ ڪلڪ ڪريو Open Interactively. اهو MSS کي نقل ڪري ٿو. شڪل 31 · اڳ ۾ ٺهيل ڊيزائن کي نقل ڪريو
10. ڪلڪ نه ڪريو جيڪڏهن هڪ خبرداري پيغام ڏيکاريل آهي ٽيسٽ بينچ اسٽيمولس کي MSS سان لاڳاپيل ڪرڻ لاءِ. 11. سموليشن مڪمل ٿيڻ کان پوءِ ماڊلسم ونڊو بند ڪريو.
شڪل 32 · سموليشن ونڊو
UG0644 يوزر گائيڊ ريويوشن 5.0
29
DDR AXI آربيٽر
3.5.2
Simulating Testbench
هيٺ ڏنل هدايتون بيان ڪن ٿيون ته ٽيسٽ بينچ کي ڪيئن ٺاهيو وڃي:
1. چونڊيو top_tb SmartDesign Testbench ۽ ڪلڪ ڪريو Generate Component from SmartDesign Toolbar to generate testbench، جيئن هيٺ ڏنل شڪل ۾ ڏيکاريل آهي.
شڪل 33 · هڪ جز پيدا ڪرڻ
2. Stimulus Hierarchy ونڊو ۾، right-click top_tb (top_tb.v) testbench file ۽ ڪلڪ ڪريو Set as active stimulus. محرک کي چالو ڪيو ويو آهي top_tb ٽيسٽ بينچ لاءِ file.
3. Stimulus Hierarchy ونڊو ۾، ساڄي ڪلڪ ڪريو top_tb (
UG0644 يوزر گائيڊ ريويوشن 5.0
) ٽيسٽ بينچ file ۽ اوپن تي ڪلڪ ڪريو
30
DDR AXI آربيٽر
3. Stimulus Hierarchy ونڊو ۾، right-click top_tb (top_tb.v) testbench file ۽ ڪلڪ ڪريو Open Interactively from Simulate Pre-Synth Design. هي هڪ فريم لاء ڪور کي نقل ڪري ٿو. شڪل 34 · ٺاھڻ کان اڳ واري ٺاھ جوڙ
4. جيڪڏهن DO ۾ رن ٽائم جي حد جي ڪري تخليق ۾ خلل پوي ٿو file، استعمال ڪريو run-all ڪمانڊ کي مڪمل ڪرڻ لاءِ. تخليق مڪمل ٿيڻ کان پوء، ڏانهن وڃو View > Files > simulation to view ٽيسٽ بينچ جي پيداوار واري تصوير file simulation فولڊر ۾.
تصوير جي ھڪڙي فريم جي برابر متن جي تخليق جو ٻاھر، Read_out_rd_ch(x).txt متن ۾ محفوظ ٿيل آھي. file استعمال ٿيل پڙهڻ واري چينل تي منحصر آهي. اهو هڪ تصوير ۾ تبديل ٿي سگهي ٿو ۽ اصل تصوير سان مقابلو ڪري سگهجي ٿو.
3.6
وسيلن جي استعمال
DDR آربيٽر بلاڪ M2S150T SmartFusion®2 سسٽم-آن-چپ (SoC) FPGA تي لاڳو ڪيو ويو آهي
FC1152 پيڪيج) ۽ پولار فائر FPGA (MPF300TS_ES - 1FCG1152E پيڪيج).
جدول 4 · DDR AXI آربيٽر لاءِ وسيلن جو استعمال
وسيلا DFFs 4-ان پٽ LUTs MACC RAM1Kx18
استعمال 2992 4493 0 20
(لاء:
g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION = 1280
g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE = 1
g_WR_CHANNEL(X)_BUFFER_LINE_STORAGE = 1
g_AXI_DWIDTH = 64
g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH = 24
رام 64x18
g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH = 32) 0
UG0644 يوزر گائيڊ ريويوشن 5.0
31
DDR AXI آربيٽر
Microsemi ڪارپوريٽ هيڊ ڪوارٽر One Enterprise, Aliso Viejo, CA 92656 USA USA اندر: +1 800-713-4113 آمريڪا کان ٻاهر: +1 949-380-6100 فيڪس: +1 949-215-4996 اي ميل: sales.support@microsemi.com www.microsemi.com
© 2018 Microsemi Corporation. سڀ حق محفوظ آهن. Microsemi ۽ Microsemi لوگو Microsemi Corporation جا ٽريڊ مارڪ آھن. ٻيا سڀئي ٽريڊ مارڪ ۽ سروس جا نشان انهن جي لاڳاپيل مالڪن جي ملڪيت آهن.
Microsemi هتي موجود معلومات يا ڪنهن خاص مقصد لاءِ ان جي پروڊڪٽس ۽ خدمتن جي موزونيت جي حوالي سان ڪا به وارنٽي، نمائندگي، يا گارنٽي نه ٿو ڏئي، ۽ نه ئي مائڪروسيمي ڪنهن به پروڊڪٽ يا سرڪٽ جي ايپليڪيشن يا استعمال مان پيدا ٿيندڙ ڪا ذميواري قبول ڪري ٿي. ھتي وڪرو ڪيل پراڊڪٽس ۽ مائيڪروسيمي پاران وڪرو ڪيل ٻيون شيون محدود جاچ جي تابع آھن ۽ مشن جي نازڪ سامان يا ايپليڪيشنن سان گڏ استعمال نه ٿيڻ گھرجي. ڪنهن به ڪارڪردگي جي وضاحتن کي مڃيو وڃي ٿو قابل اعتماد پر تصديق ٿيل نه آهي، ۽ خريد ڪندڙ کي لازمي طور تي سڀني ڪارڪردگي ۽ مصنوعات جي ٻين جانچ کي مڪمل ڪرڻ ۽ مڪمل ڪرڻ گهرجي، اڪيلو ۽ گڏوگڏ، يا نصب ٿيل، ڪنهن به آخري پراڊڪٽس ۾. خريد ڪندڙ ڪنهن به ڊيٽا ۽ ڪارڪردگي جي وضاحتن تي ڀروسو نه ڪندو يا مائڪروسيمي پاران مهيا ڪيل پيٽرولر. اهو خريد ڪندڙ جي ذميواري آهي آزاديء سان ڪنهن به پروڊڪٽ جي مناسبيت جو تعين ڪرڻ ۽ ان جي جانچ ۽ تصديق ڪرڻ. Microsemi پاران مهيا ڪيل معلومات هتي ڏنل آهي "جيئن آهي، ڪٿي آهي" ۽ سڀني غلطين سان، ۽ اهڙي معلومات سان لاڳاپيل سڄو خطرو مڪمل طور تي خريد ڪندڙ سان آهي. Microsemi، واضح طور تي يا واضح طور تي، ڪنهن به پارٽي کي پيٽرن جا حق، لائسنس، يا ڪي ٻيا IP حق نه ڏئي ٿو، چاهي اهڙي معلومات جي حوالي سان يا اهڙي معلومات طرفان بيان ڪيل ڪنهن به شيءِ جي حوالي سان. هن دستاويز ۾ مهيا ڪيل معلومات Microsemi جي ملڪيت آهي، ۽ Microsemi ڪنهن به وقت بغير اطلاع جي هن دستاويز ۾ معلومات يا ڪنهن به پروڊڪٽس ۽ خدمتن ۾ ڪا به تبديلي ڪرڻ جو حق محفوظ رکي ٿي.
Microsemi Corporation (Nasdaq: MSCC) هڪ جامع پورٽ فوليو پيش ڪري ٿو سيمي ڪنڊڪٽر ۽ سسٽم حل لاءِ ايرو اسپيس ۽ دفاع، ڪميونيڪيشن، ڊيٽا سينٽر ۽ صنعتي مارڪيٽن. مصنوعات شامل آهن اعلي ڪارڪردگي ۽ تابڪاري-سخت اينالاگ مخلوط سگنل انٽيگريڊ سرڪٽس، FPGAs، SoCs ۽ ASICs؛ پاور مينيجمينٽ پراڊڪٽس؛ وقت ۽ هم وقت سازي ڊوائيسز ۽ صحيح وقت حل، وقت لاء دنيا جي معيار کي ترتيب ڏيڻ؛ آواز پروسيسنگ ڊوائيسز؛ آر ايف حل؛ جدا جدا اجزاء؛ انٽرپرائز اسٽوريج ۽ مواصلاتي حل؛ سيڪيورٽي ٽيڪنالاجيون ۽ اسپيبلبل اينٽي ٽيamper مصنوعات؛ Ethernet حل؛ پاور-اوور-ايٿرنيٽ ICs ۽ وچين اسپين؛ گڏوگڏ ڪسٽم ڊيزائن صلاحيتون ۽ خدمتون. Microsemi جو هيڊ ڪوارٽر Aliso Viejo، ڪيليفورنيا ۾ آهي ۽ عالمي سطح تي تقريبن 4,800 ملازم آهن. وڌيڪ سکو www.microsemi.com تي.
50200644
UG0644 يوزر گائيڊ ريويوشن 5.0
32
دستاويز / وسيلا
 |
مائڪروچپ UG0644 DDR AXI آربيٽر [pdf] استعمال ڪندڙ ھدايت UG0644 DDR AXI Arbiter, UG0644, DDR AXI ثالث, AXI ثالث |
