UG0644 DDR AXI آربیټر
د محصول معلومات
د DDR AXI آربیټر د هارډویر برخه ده چې چمتو کوي a
د DDR-SDRAM آن چپ کنټرولرانو ته د 64-bit AXI ماسټر انٹرفیس.
دا عموما د بفرینګ او ویډیو غوښتنلیکونو کې کارول کیږي
د ویډیو پکسل ډیټا پروسس کول. د محصول کارونکي لارښود چمتو کوي
د هارډویر پلي کولو په اړه تفصيلي معلومات او لارښوونې،
سمول، او د سرچینو کارول.
د هارډویر تطبیق
د DDR AXI آربیټر د DDR-SDRAM سره د انٹرفیس لپاره ډیزاین شوی
پر چپ کنټرولر. دا د 64-bit AXI ماسټر انٹرفیس چمتو کوي
کوم چې د ویډیو پکسل ډیټا ګړندي پروسس کولو وړ کوي. د محصول کاروونکي
لارښود د DDR AXI تفصيلي ډیزاین توضیحات وړاندې کوي
آربیټر او د هغې هارډویر پلي کول.
سمول
د محصول کارونکي لارښود د سمولو لارښوونې وړاندې کوي
د DDR AXI آربیټر د MSS سمارټ ډیزاین او ټیسټ بینچ اوزار کاروي. دا
وسیلې کارونکي ته وړتیا ورکوي چې د ډیزاین درستیت تایید کړي او
د هارډویر برخې مناسب فعالیت ډاډمن کړئ.
د سرچینو کارول
د DDR AXI آربیټر د سیسټم سرچینې لکه منطق کاروي
حجرې، د حافظې بلاکونه، او د لارې سرچینې. د محصول کاروونکي
لارښود د سرچینو د کارولو مفصل راپور وړاندې کوي کوم چې
د DDR AXI آربیټر د سرچینو اړتیاوې په ګوته کوي. دا
معلومات د دې لپاره کارول کیدی شي چې ډاډ ترلاسه شي چې د هارډویر برخې کولی شي
د شته سیسټم سرچینو کې پلي شي.
د محصول کارولو لارښوونې
لاندې لارښوونې د کارولو څرنګوالي په اړه لارښوونې وړاندې کوي
DDR AXI آربیټر:
1 ګام: د هارډویر پلي کول
انٹرفیس ته د DDR AXI آربیټر هارډویر اجزا پلي کړئ
د DDR-SDRAM آن چپ کنټرولرونو سره. ډیزاین تعقیب کړئ
توضیحات د محصول کارونکي لارښود کې چمتو شوي ترڅو مناسب ډاډ ترلاسه کړي
د هارډویر برخې پلي کول.
2 ګام: سمول
د MSS سمارټ ډیزاین او په کارولو سره د DDR AXI آربیټر ډیزاین سمول کړئ
د ټیسټ بینچ وسیلې. په محصول کې ورکړل شوي لارښوونې تعقیب کړئ
د کارونکي لارښود ترڅو د ډیزاین درستیت تایید کړي او ډاډ ترلاسه کړي
د هارډویر برخې مناسب فعالیت.
دریم ګام: د سرچینو کارول
Review د سرچینې کارولو راپور په محصول کې چمتو شوی
د DDR AXI د سرچینو اړتیاو ټاکلو لپاره د کارونکي لارښود
آربیټر. ډاډ ترلاسه کړئ چې د هارډویر برخې پلي کیدی شي
د شته سیسټم سرچینو دننه.
د دې لارښوونو په تعقیب، تاسو کولی شئ په مؤثره توګه د DDR څخه کار واخلئ
د ویډیو پکسل ډیټا بفرینګ لپاره د AXI آربیټر هارډویر اجزا او
په ویډیو غوښتنلیکونو کې پروسس کول.
د UG0644 کارن لارښود
DDR AXI آربیټر
فبروري ۲۰۲۲
DDR AXI آربیټر
منځپانګې
1 د بیاکتنې تاریخ …………………………………………………………………………………………………….. 1
1.1 بیاکتنه 5.0 ………………………………………………………………………………………………………. 1 1.2 بیاکتنه 4.0 ………………………………………………………………………………………………………. 1 1.3 بیاکتنه 3.0 ………………………………………………………………………………………………………. 1 1.4 بیاکتنه 2.0 ………………………………………………………………………………………………………. 1 1.5 بیاکتنه 1.0 ………………………………………………………………………………………………………………. 1
2 پیژندنه ………………………………………………………………………………………………………….. 2 3 هارډویر تطبیق ……………………………………………………………………………………… 3
3.1 د ډیزاین توضیحات ……………………………………………………………………………………………………… 3 3.2 داخلې او پایلې ……………………………………………………………………………………………………….. 5 3.3 د ترتیب کولو پیرامیټونه ……… …………………………………………………………………………………. 13 3.4 د وخت ډیاګرام ………………………………………………………………………………………………. 14 3.5 ټیسټ بنچ ………………………………………………………………………………………………………………………. 16
3.5.1 د MSS سمارټ ډیزاین ………………………………………………………………………………………. 25 3.5.2 د ټیسټ بنچ سمول ……………………………………………………………………………………………. 30 3.6 د سرچینو کارول ……………………………………………………………………………………………………… 31
UG0644 د کارن لارښود بیاکتنه 5.0
DDR AXI آربیټر
1
د بیاکتنې تاریخ
د بیاکتنې تاریخ هغه بدلونونه بیانوي چې په سند کې پلي شوي. بدلونونه د بیاکتنې لخوا لیست شوي، د خورا اوسني خپرونې سره پیل کیږي.
1.1
بیاکتنه 5.0
د دې سند په 5.0 بیاکتنه کې، د سرچینې کارولو برخه او د سرچینې کارولو راپور
تازه شوي د لا زیاتو معلوماتو لپاره، د سرچینو کارول (د 31 مخ وګورئ).
1.2
بیاکتنه 4.0
لاندې د دې سند د بیاکتنې 4.0 کې د بدلونونو لنډیز دی.
په جدول کې د ټیسټ بینچ ترتیب کولو پیرامیټونه اضافه شوي. د نورو معلوماتو لپاره، د ترتیب پیرامیټونه وګورئ (د 16 مخ وګورئ). د نورو معلوماتو لپاره، Testbench وګورئ (16 پاڼه وګورئ). په جدول کې د DDR AXI آربیټر ارزښتونو لپاره د سرچینو کارول تازه کړل. د لا زیاتو معلوماتو لپاره، د سرچینو کارول (د 31 مخ وګورئ).
1.3
بیاکتنه 3.0
لاندې د دې سند د بیاکتنې 3.0 کې د بدلونونو لنډیز دی.
د لیکلو چینل 8 او 1 لپاره 2-بټ معلومات اضافه شوي. د نورو معلوماتو لپاره د ډیزاین توضیحات وګورئ (پاڼه 3 وګورئ). د ټیسټ بینچ برخه تازه شوې. د نورو معلوماتو لپاره، Testbench وګورئ (16 پاڼه وګورئ).
1.4
بیاکتنه 2.0
د دې سند په 2.0 بیاکتنه کې، ارقام او میزونه د ټیسټ بینچ برخه کې تازه شوي.
د نورو معلوماتو لپاره، Testbench وګورئ (16 پاڼه وګورئ).
1.5
بیاکتنه 1.0
بیاکتنه 1.0 د دې سند لومړۍ خپرونه وه
UG0644 د کارن لارښود بیاکتنه 5.0
1
DDR AXI آربیټر
2
پیژندنه
یادونه د هرډول ویډیو او ګرافیک غوښتنلیکونو لازمي برخه ده. دوی د ویډیو پکسل ډیټا بفر کولو لپاره کارول کیږي. یو عام بفرینګ پخوانیample د ښودلو فریم بفرونه دي په کوم کې چې د فریم لپاره بشپړ ویډیو پکسل ډیټا په حافظه کې بفر کیږي.
د ډبل ډیټا نرخ (DDR) - همغږي DRAM (SDRAM) د بفرینګ لپاره د ویډیو غوښتنلیکونو کې یو له عام کارول شوي یادونو څخه دی. SDRAM د دې سرعت له امله کارول کیږي کوم چې په ویډیو سیسټمونو کې د ګړندي پروسس کولو لپاره اړین دی.
لاندې ارقام یو پخوانی ښیېampد DDR-SDRAM حافظې د سیسټم کچې ډیاګرام چې د ویډیو غوښتنلیک سره مداخله کوي.
شکل 1 · د DDR-SDRAM حافظه انٹرفیس کول
په Microsemi SmartFusion®2 System-on-Chip (SoC) کې، دوه آن چپ DDR کنټرولرونه شتون لري چې د 64-bit پرمختللي توسع وړ انټرفیس (AXI) او 32-bit پرمختللي لوړ فعالیت بس (AHB) غلام انٹرفیسونه د ساحې په لور د پروګرام وړ وړ دي. د دروازې سرې (FPGA) پارچه. د DDR-SDRAM حافظې لوستلو او لیکلو لپاره د AXI یا AHB ماسټر انٹرفیس ته اړتیا ده چې آن چپ DDR کنټرولرونو ته انٹرفیس شوي.
UG0644 د کارن لارښود بیاکتنه 5.0
2
DDR AXI آربیټر
3
د هارډویر تطبیق
3.1
ډیزاین توضیحات
د DDR AXI آربیټر د DDR-SDRAM آن چپ کنټرولرانو ته د 64-bit AXI ماسټر انٹرفیس چمتو کوي
د سمارټ فیوژن 2 وسایل. د DDR AXI آربیټر څلور د لوستلو چینلونه او دوه د لیکلو چینلونه لري
د کارونکي منطق. بلاک د څلورو لوستلو چینلونو ترمنځ منځګړیتوب کوي ترڅو د AXI لوستلو ته لاسرسی چمتو کړي
چینل په ګردي روبین ډول. تر هغه چې د لوستلو چینل 1 ماسټر لوستلو غوښتنه لوړه وي ، AXI
د لوستلو چینل ورته تخصیص شوی دی. د لوستلو چینل 1 د 24-bit د محصول ډیټا عرض ټاکلی دی. چینلونه 2, 3 ولولئ
او 4 د 8-bit، 24-bit، یا 32-bit ډیټا تولید پراخوالی په توګه تنظیم کیدی شي. دا د نړیوال لخوا غوره شوی
د ترتیب پیرامیټر
دا بلاک د دوه لیکلو چینلونو ترمنځ منځګړیتوب هم کوي ترڅو د AXI لیکلو چینل ته په رانډ رابین ډول لاسرسی چمتو کړي. د لیکلو دواړه چینلونه مساوي لومړیتوب لري. د ولیکئ چینل 1 او 2 د 8-bit، 24-bit، یا 32-bit ان پټ ډیټا عرض په توګه تنظیم کیدی شي.
UG0644 د کارن لارښود بیاکتنه 5.0
3
DDR AXI آربیټر
لاندې ارقام د DDR AXI آربیټر د لوړې کچې پن آوټ ډیاګرام ښیې. شکل 2 · د DDR AXI آربیټر بلاک د لوړې کچې بلاک ډیاګرام
UG0644 د کارن لارښود بیاکتنه 5.0
4
DDR AXI آربیټر
لاندې ارقام د DDR AXI آربیټر بلاک سره د سیسټم لوړ کچې بلاک ډیاګرام ښیې چې په SmartFusion2 وسیله کې پورټ شوی. شکل 3 · په SmartFusion2 وسیلې کې د DDR AXI آربیټر سیسټم کچې بلاک ډیاګرام
3.2
داخلې او محصولات
لاندې جدول د DDR AXI آربیټر داخل او محصول بندرونه لیست کوي.
جدول 1 · د DDR AXI آربیټر داخل او محصول بندرونه
د سیګنال نوم RESET_N_I
د لارښونې انډول
عرض
SYS_CLOCK_I BUFF_READ_CLOCK_I
Input Input
rd_req_1_i rd_ack_o
ننوتۍ وتنه
rd_done_1_o start_read_addr_1_i
وتۍ وتنه
bytes_to_read_1_i
داخلول
video_rdata_1_o
محصول
[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL1_AXI_BUFF_ AWIDTH + 3) – 1 : 0] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH1):0]تفصیل
د ډیزاین لپاره فعال ټیټ اسینکرونوس ری سیٹ سیګنال
سیسټم ساعت
د چینل داخلي بفر لوستلو ساعت ولیکئ، باید د SYS_CLOCK_I فریکونسۍ دوه چنده وي
د ماسټر 1 څخه غوښتنه ولولئ
د ماسټر 1 څخه د غوښتنې لوستلو لپاره د آربیټر اعتراف
ماسټر 1 ته بشپړول ولولئ
د DDR پته له کوم ځای څخه چې لوستل باید د لوستلو چینل 1 لپاره پیل شي
د لوستلو چینل 1 څخه د لوستلو لپاره بایټس
د لوستلو چینل 1 څخه د ویډیو ډیټا محصول
UG0644 د کارن لارښود بیاکتنه 5.0
5
DDR AXI آربیټر
د سیګنال نوم rdata_valid_1_o rd_req_2_i rd_ack_2_o
rd_done_2_o start_read_addr_2_i
bytes_to_read_2_i
video_rdata_2_o
rdata_valid_2_o rd_req_3_i rd_ack_3_o
rd_done_3_o start_read_addr_3_i
bytes_to_read_3_i
video_rdata_3_o
rdata_valid_3_o rd_req_4_i rd_ack_4_o
rd_done_4_o start_read_addr_4_i
bytes_to_read_4_i
video_rdata_4_o
rdata_valid_4_o wr_req_1_i wr_ack_1_o
wr_done_1_o start_write_addr_1_i
bytes_to_write_1_i
video_wdata_1_i
wdata_valid_1_i wr_req_2_i
د لارښوونو آووټ پوټ ان پټ آوټ
وتۍ وتنه
داخلول
محصول
Output Input Output
وتۍ وتنه
داخلول
محصول
Output Input Output
وتۍ وتنه
داخلول
محصول
Output Input Output
وتۍ وتنه
داخلول
داخلول
Input Input
عرض
[(g_AXI_AWIDTH-1) 0) – 2 : 3] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH0 ):2] [(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL1_AXI_BUFF_AWIDTH + 0) - 3 : 3] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH0):3] [(g_AXI_AWIDTH_1) AWIDTH + 0) - 1: 0 ] [(g_WR_CHANNEL4_VIDEO_DATA_WIDTH3):1]
توضیحات د لوستلو چینل څخه معتبر معلومات ولولئ 1 د ماسټر 2 آربیټر څخه د لوستلو غوښتنه لوستل د ماسټر 2 څخه د لوستلو غوښتنه د ماسټر 2 DDR پته ته د لوستلو بشپړول له کوم ځای څخه چې لوستل باید د لوستلو چینل 2 بایټس لپاره پیل شي ترڅو د لوستل شوي چینل 2 څخه لوستل شي د ویډیو ډیټا د لوستلو چینل څخه تولید 2 د لوستلو چینل څخه د اعتبار وړ ډیټا ولولئ 2 د ماسټر 3 څخه غوښتنه لوستل د ماسټر 3 څخه د لوستلو آربیټر اعتراف د ماسټر 3 څخه د لوستلو بشپړول د ماسټر 3 DDR پته ته له هغه ځایه چې لوستل باید د لوستلو چینل 3 بایټ لپاره پیل شي ترڅو له لوستلو څخه لوستل شي چینل 3 د لوستلو چینل څخه د ویډیو ډیټا محصول 3 د لوستل شوي چینل څخه معتبر ډیټا لوستل 4 د ماسټر 4 آربیټر څخه غوښتنه لوستل د ماسټر 4 څخه د غوښتنې لوستلو اعتراف د ماسټر 4 DDR پته ته لوستل بشپړول له کوم ځای څخه چې لوستل باید د لوستلو چینل 4 بایټس لپاره پیل شي د لوستلو چینل څخه لوستل 4 د لوستلو چینل څخه د ویډیو ډیټا محصول 4 د لوستلو چینل څخه د اعتبار وړ ډیټا ولولئ 1 د ماسټر 1 څخه غوښتنه ولیکئ آربیټر اعتراف د ماسټر 1 څخه د غوښتنې لیکلو لپاره د ماسټر 1 DDR پتې ته بشپړول ولیکئ کوم چې لیکل باید د لیکلو چینل 1 څخه پیښ شي د لیکلو چینل 1 څخه د لیکلو لپاره بایټونه د چینل XNUMX لیکلو لپاره د ویډیو ډیټا داخلول
د چینل 1 لیکلو لپاره د اعتبار وړ ډاټا ولیکئ د ماسټر 1 څخه غوښتنه ولیکئ
UG0644 د کارن لارښود بیاکتنه 5.0
6
DDR AXI آربیټر
د سیګنال نوم wr_ack_2_o
د لارښود محصول
wr_done_2_o start_write_addr_2_i
وتۍ وتنه
bytes_to_write_2_i
داخلول
video_wdata_2_i
داخلول
wdata_valid_2_i AXI I/F سیګنالونه د ادرس چینل لوستل m_arid_o
ننوتۍ وتنه
m_araddr_o
محصول
m_arlen_o
محصول
m_arsize_o m_arburst_o
د محصول محصول
m_arlock_o
محصول
m_arcache_o
محصول
m_arprot_o
محصول
عرض
[(g_AXI_AWIDTH-1):0] [(g_WR_CHANNEL2_AXI_BUFF_AWIDTH + 3) – 1 : 0] [(g_WR_CHANNEL2_VIDEO_DATA_WIDTH1):0]
د ماسټر 2 څخه د غوښتنې لیکلو لپاره د آربیټر اقرار د ماسټر 2 DDR پته ته د بشپړیدو ولیکئ کوم چې باید د لیکلو چینل څخه پیښ شي 2 بایټ د لیکلو چینل څخه لیکل کیږي 2 د چینل 2 لیکلو لپاره د ویډیو ډیټا داخل کړئ
د 2 چینل لیکلو لپاره معتبر ډاټا ولیکئ
د ادرس ID ولولئ. پیژندنه tag د سیګنالونو د لوستلو پته ګروپ لپاره.
ادرس ولولئ. د لوستلو برسټ لیږد لومړنی پته چمتو کوي. یوازې د چاودنې پیل پته چمتو شوې.
د سوځیدنې اوږدوالی. په برسټ کې د لیږد دقیق شمیر چمتو کوي. دا معلومات د پتې سره تړلې د معلوماتو لیږد شمیر ټاکي
د ټوټې اندازه. په برسټ کې د هر لیږد اندازه
د چاودنې ډول. د اندازې معلوماتو سره یوځای، توضیحات چې څنګه د هر لیږد لپاره پته په برسټ کې محاسبه کیږي.
2'b01 ته ثابت شوی à زیاتیدونکي پته برسټ
د بند ډول. د لیږد د اټومي ځانګړتیاو په اړه اضافي معلومات وړاندې کوي.
د 2'b00 à نورمال لاسرسي ته فکس شوی
د کیش ډول. د لیږد وړ وړ ځانګړتیاو په اړه اضافي معلومات چمتو کوي.
4'b0000 ته ټاکل شوی à غیر کیچ وړ او غیر بفر وړ
د ساتنې ډول. د لیږد لپاره د محافظت واحد معلومات چمتو کوي.
3'b000 à نورمال ، خوندي ډیټا لاسرسي ته فکس شوی
UG0644 د کارن لارښود بیاکتنه 5.0
7
DDR AXI آربیټر
د سیګنال نوم m_arvalid_o
د لارښود محصول
عرض
m_arready_i
داخلول
د ډیټا چینل ولولئ
m_rid_i
داخلول
[3:0]m_rdata_i m_rresp_i
m_rlast_i m_rvalid_i
Input Input
[(g_AXI_DWIDTH-1):0] [1:0]Input Input
m_reready_o
محصول
د چینل پته ولیکئ
m_awid_o
محصول
m_awaddr_o
محصول
[3:0] [(g_AXI_AWIDTH-1):0]UG0644 د کارن لارښود بیاکتنه 5.0
تفصیل لوستل ادرس اعتبار لري.
کله چې لوړ وي، د لوستلو پته او کنټرول معلومات اعتبار لري او تر هغه پورې لوړ پاتې کیږي تر څو چې پته سیګنال ومني، m_arready، لوړ وي.
`1′ = د پته او کنټرول معلومات معتبر
`0′ = د پته او کنټرول معلومات د اعتبار وړ ندي. د لوستلو پته چمتو ده. غلام چمتو دی چې پته ومني او اړوند کنټرول سیګنالونه:
1 = غلام چمتو دی
۰ = غلام تیار نه دی.
ID ولولئ tag. ID tag د سیګنالونو د لوستلو ډاټا ګروپ. د m_rid ارزښت د غلام لخوا رامینځته شوی او باید د لوستل شوي راکړې ورکړې m_arid ارزښت سره سمون ولري کوم چې دا ځواب ورکوي. ډاټا ولولئ. ځواب ولولئ.
د لوستلو لیږد حالت. د منلو وړ ځوابونه OKAY، EXOKAY، SLVERR، او DECERR دي. وروستی ولولئ.
وروستی لیږد په لوستلو کې. د اعتبار وړ لوستل. د لوستلو اړین معلومات شتون لري او د لوستلو لیږد بشپړ کیدی شي:
1 = د معلوماتو لوستل
0 = د لوستلو ډاټا شتون نلري. چمتو لوستل. ماسټر کولی شي د لوستلو ډاټا او ځواب معلومات ومني:
1= ماسټر چمتو دی
0 = ماسټر چمتو نه دی.
د ادرس ID ولیکئ. پیژندنه tag د سیګنالونو د ادرس ګروپ لیکلو لپاره. ادرس ولیکئ. د لیکلو برسټ لیږد کې د لومړي لیږد پته چمتو کوي. اړوند کنټرول سیګنالونه په برسټ کې د پاتې لیږدونو پته ټاکلو لپاره کارول کیږي.
8
DDR AXI آربیټر
د سیګنال نوم m_awlen_o
د لارښود محصول
عرض [3:0]
m_awsize_o
محصول
[2:0]m_awburst_o
محصول
[1:0]m_awlock_o
محصول
[1:0]m_awcache_o
محصول
[3:0]m_awprot_o
محصول
[2:0]m_awvalid_o
محصول
تفصیل
د سوځیدنې اوږدوالی. په برسټ کې د لیږد دقیق شمیر چمتو کوي. دا معلومات د پتې سره تړلې د معلوماتو لیږد شمیر ټاکي.
د ټوټې اندازه. په برسټ کې د هر لیږد اندازه. د بایټ لین سټروبونه دقیقا په ګوته کوي چې کوم بایټ لین باید تازه شي.
د هر ډیټا لیږد یا د 3-bit لیږد لپاره 011'b8 à 64 بایټ ته ټاکل شوی
د چاودنې ډول. د اندازې معلوماتو سره یوځای، توضیحات چې څنګه د هر لیږد لپاره پته په برسټ کې محاسبه کیږي.
2'b01 ته ثابت شوی à زیاتیدونکي پته برسټ
د بند ډول. د لیږد د اټومي ځانګړتیاو په اړه اضافي معلومات وړاندې کوي.
د 2'b00 à نورمال لاسرسي ته فکس شوی
د کیش ډول. د بفر وړ، د کیچ وړ، د لیکلو له لارې، لیکلو بیرته، او د لیږد ځانګړتیاوې مشخصوي.
4'b0000 ته ټاکل شوی à غیر کیچ وړ او غیر بفر وړ
د ساتنې ډول. د معاملې نورمال، امتیاز یا خوندي محافظت کچه په ګوته کوي او ایا دا معامله ډیټا ته لاسرسی یا لارښوونې لاسرسی دی.
3'b000 à نورمال ، خوندي ډیټا لاسرسي ته فکس شوی
د اعتبار وړ پته ولیکئ. په ګوته کوي چې د اعتبار ليک پته او کنټرول
معلومات شتون لري:
1 = پته او کنټرول معلومات شتون لري
0 = پته او کنټرول معلومات شتون نلري. د پته او کنټرول معلومات تر هغه پورې ثابت پاتې کیږي تر څو چې پته سیګنال ومني، m_awready، لوړ شي.
UG0644 د کارن لارښود بیاکتنه 5.0
9
DDR AXI آربیټر
د سیګنال نوم m_awready_i
د لارښونې انډول
عرض
د ډیټا چینل ولیکئ
m_wid_o
محصول
[3:0]m_wdata_o m_wstrb_o
د محصول محصول
[(g_AXI_DWIDTH-1):0]AXI_DWDITH پیرامیټر[7:0]
m_wlast_o m_wvalid_o
د محصول محصول
m_wready_i
داخلول
د ځواب چینل سیګنالونه ولیکئ
m_bid_i
داخلول
[3:0]m_bresp_i m_bvalid_i
داخلول
[1:0]داخلول
m_bready_o
محصول
تفصیل ولیکئ پته چمتو ده. دا په ګوته کوي چې غلام د پتې او اړونده کنټرول سیګنالونو منلو ته چمتو دی:
1 = غلام چمتو دی
۰ = غلام تیار نه دی.
ID ولیکئ tag. ID tag د لیکلو ډاټا لیږد. د m_wid ارزښت باید د لیکلو لیږد د m_awid ارزښت سره سمون ولري. ډاټا ولیکئ
سټروبونه ولیکئ. دا سیګنال په ګوته کوي چې کوم بایټ لین په حافظه کې تازه کیږي. د لیکلو ډیټا بس د وروستي لیکلو هر اتو بټونو لپاره د لیکلو سټروب شتون لري. وروستی لیږد په لیکلو برسټ کې. د اعتبار وړ ولیکئ. د اعتبار وړ لیکلو ډاټا او سټروبونه شتون لري:
1 = ډاټا او سټروبونه ولیکئ
0 = ډیټا لیکل او سټروبونه شتون نلري. چمتو ولیکئ. غلام کولی شي د لیکلو ډاټا ومني: 1 = غلام چمتو دی
۰ = غلام تیار نه دی.
د ځواب ID پیژندنه tag د لیکلو ځواب. د m_bid ارزښت باید د لیکلو لیږد د m_awid ارزښت سره سمون ولري چې غلام ورته ځواب ورکوي. ځواب ولیکئ. د لیکلو لیږد حالت. د منلو وړ ځوابونه OKAY، EXOKAY، SLVERR، او DECERR دي. ځواب ولیکئ معتبر. د اعتبار وړ لیک ځواب شتون لري:
1 = د ځواب لیکلو شتون شتون لري
0 = ځواب لیکل شتون نلري. ځواب چمتو دی. ماسټر کولی شي د ځواب معلومات ومني.
1 = ماسټر چمتو دی
0 = ماسټر چمتو نه دی.
لاندې شکل د DDR AXI آربیټر داخلي بلاک ډیاګرام ښیې.
UG0644 د کارن لارښود بیاکتنه 5.0
10
DDR AXI آربیټر
لاندې شکل د DDR AXI آربیټر داخلي بلاک ډیاګرام ښیې. شکل 4 · د DDR AXI آربیټر د داخلي بلاک ډیاګرام
هر لوستلی چینل هغه وخت پیل کیږي کله چې دا په read_req_(x)_i ان پټ کې د لوړ ان پټ سیګنال ترلاسه کوي. بیا دا
UG0644 د کارن لارښود بیاکتنه 5.0
11
DDR AXI آربیټر
هر لوستلی چینل هغه وخت پیل کیږي کله چې دا په read_req_(x)_i ان پټ کې د لوړ ان پټ سیګنال ترلاسه کوي. بیا دا دampد پیل شوي AXI پته او د ان پټونو لوستلو لپاره بایټونه چې د بهرني ماسټر څخه داخل شوي دي. چینل د read_ack_(x)_o په توګل کولو سره بهرنی ماسټر مني. چینل داخلې پروسس کوي او د DDR-SDRAM څخه د معلوماتو لوستلو لپاره اړین AXI لیږدونه رامینځته کوي. هغه معلومات چې په 64-bit AXI بڼه لوستل کیږي په داخلي بفر کې زیرمه کیږي. وروسته له دې چې اړین معلومات ولوستل شي او په داخلي بفر کې زیرمه شي، د غیر پیکر ماډل فعال شوی. د غیر پیکر ماډل هر 64-بټ کلمه د محصول ډیټا بټ اوږدوالي کې خلاصوي چې د دې ځانګړي چینل لپاره د پخواني لپاره اړین ديampکه چیرې چینل د 32-bit محصول ډیټا پلنوالي په توګه تنظیم شوی وي ، هر 64-bit کلمه د دوه 32-bit محصول ډیټا کلمو په توګه لیږل کیږي. د چینل 1 لپاره چې د 24-bit چینل دی، غیر پیکر هر 64-bit کلمه په 24-bit محصول ډیټا کې خلاصوي. لکه څنګه چې 64 د 24 ډیری نه دی، د لوستلو چینل 1 لپاره غیر پیکر د دریو 64-bit کلمو ګروپ سره یوځای کوي ترڅو اته 24-bit ډیټا کلمې رامینځته کړي. دا د لوستلو چینل 1 کې یو خنډ رامینځته کوي چې د بهرني ماسټر لخوا غوښتل شوي ډیټا بایټونه باید په 8 ویشل شي. د لوستلو چینل 2، 3، او 4 کیدای شي د 8-bit، 24bit، او 32-bit ډیټا عرض په توګه ترتیب شي، کوم چې دا دی. د g_RD_CHANNEL(X) _VIDEO_DATA_WIDTH نړیوال ترتیب کولو پیرامیټر لخوا ټاکل شوی. که دوی د 24-bit په توګه تنظیم شوي وي، پورته ذکر شوي محدودیت به د دوی هر یو باندې هم تطبیق شي. مګر که دوی د 8-bit یا 32-bit په توګه ترتیب شوي وي، هیڅ ډول خنډ شتون نلري ځکه چې 64 د 32 او 8 څخه ډیری دی. پدې حالتونو کې، هر 64-bit کلمه په دوو 32-bit ډیټا کلمو یا اتو 8 کې خلاصیږي. - د بټ ډیټا کلمې.
د چینل 1 لوستل د 64-bit ډیټا کلمې خلاصوي د DDR-SDRAM څخه 24-bit محصول ډیټا کلمو ته د 48 64-bit کلمو په بسته کې لوستل کیږي ، دا هغه وخت دی چې د لوستلو چینل 48 داخلي بفر کې 64 1-bit ټکي شتون ولري ، غیر پیکر د 24-bit محصول ډیټا ورکولو لپاره د دوی پیک کول پیل کوي. که د لوستلو لپاره غوښتل شوي ډیټا بایټونه د 48 64-bit کلمو څخه کم وي ، نو پیکر یوازې د DDR-SDRAM څخه بشپړ ډیټا لوستلو وروسته فعال کیږي. په پاتې دریو لوستلو چینلونو کې ، غیر پیکر یوازې وروسته له هغه د لوستلو ډیټا لیږل پیل کوي کله چې د DDR-SDRAM څخه د بشپړ غوښتل شوي بایټس لوستل کیږي.
کله چې د لوستلو چینل د 24-bit محصول عرض لپاره ترتیب شوی وي، د پیل شوي لوستلو پته باید د 24-بایټ حد سره سمون ولري. دا د دې محدودیت پوره کولو لپاره اړین دی چې غیر پیکر د دریو 64-bit کلمو یوه ډله خلاصوي ترڅو اته 24-bit کلمې تولید کړي.
ټول لوستل شوي چینلونه بهرني ماسټر ته لوستل شوي محصول تولیدوي وروسته له دې چې غوښتل شوي بایټونه بهرني ماسټر ته واستول شي.
د لیکلو چینلونو په صورت کې، بهرنی ماسټر باید اړین معلومات ځانګړي چینل ته داخل کړي. د لیکلو چینل د ان پټ ډیټا اخلي او په 64-bit کلمو کې یې بسته کوي او په داخلي ذخیره کې یې ساتي. وروسته له دې چې اړین معلومات ذخیره شي، بهرنی ماسټر باید د لیکلو غوښتنه د پیل پته او د لیکلو لپاره بایټ سره چمتو کړي. پر sampد دې آخذونو سره، د لیکلو چینل بهرنی ماسټر مني. له دې وروسته، چینل د AXI لیکلو لیږد رامینځته کوي ترڅو ذخیره شوي ډاټا په DDR-SDRAM کې ولیکي. د لیکلو ټول چینلونه بهرني ماسټر ته د لیکلو ترسره شوي محصول تولیدوي کله چې غوښتل شوي بایټونه په DDR-SDRAM کې ولیکل شي. وروسته له دې چې د لیکلو غوښتنه کوم د لیکلو چینل ته ورکړل شي، نوي معلومات باید د لیکلو چینل کې ونه لیکل شي، تر هغه چې د اوسني لیږد بشپړیدل د wr_done_(x)_o د ادعا له مخې ښودل شوي وي.
د لیکلو چینلونه 1 او 2 د 8-bit، 24-bit، او 32-bit ډیټا عرض په توګه تنظیم کیدی شي، کوم چې د g_WR_CHANNEL(X) _VIDEO_DATA_WIDTH نړیوال ترتیب پیرامیټر لخوا ټاکل کیږي. که دوی د 24bit په توګه تنظیم شوي وي، نو بیا لیکل شوي بایټونه باید د اتو څخه څو وي ځکه چې داخلي پیکر اته 24-bit ډیټا ټکي بسته کوي ترڅو درې 64-bit ډیټا کلمې رامینځته کړي. مګر که دوی د 8-bit یا 32-bit په توګه تنظیم شوي وي، داسې کوم خنډ شتون نلري.
د 32-bit چینل لپاره، لږترلږه دوه 32-bit کلمې باید لوستل شي. د 8-bit چینل لپاره، لږترلږه 8-bit ټکي باید ولوستل شي، ځکه چې د آربیټر ماډل لخوا هیڅ پیډینګ شتون نلري. د لوستلو او لیکلو په ټولو چینلونو کې، د داخلي بفرونو ژوروالی د افقی چوکۍ ډیری دی. د داخلي بفر ژوروالی په لاندې ډول محاسبه کیږي:
g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION* g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH * g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
چیرته، X = د چینل شمیره
د داخلي بفر عرض د AXI ډیټا بس پلنوالی لخوا ټاکل کیږي چې د ترتیب پیرامیټر دی
UG0644 د کارن لارښود بیاکتنه 5.0
12
DDR AXI آربیټر
د داخلي بفر عرض د AXI ډیټا بس پلنوالی لخوا ټاکل کیږي چې د ترتیب کولو پیرامیټر g_AXI_DWIDTH دی.
د AXI د لوستلو او لیکلو لیږدونه د ARM AMBA AXI مشخصاتو سره سم ترسره کیږي. د هر ډیټا لیږد لپاره د لیږد اندازه 64-bit ته ټاکل شوې. بلاک د 16 بیټونو د ثابت برسټ اوږدوالي AXI لیږدونه رامینځته کوي. بلاک دا هم ګوري چې ایا کوم یو برسټ د 4 KByte AXI پته حد څخه تیریږي. که چیرې یو برسټ د 4 KByte حد څخه تیریږي، برسټ د 2 KByte حد کې په 4 برسټ ویشل کیږي.
3.3
د ترتیب پارامترونه
لاندې جدول د ترتیب کولو پیرامیټونه لیست کوي چې د DDR AXI آربیټر هارډویر پلي کولو کې کارول کیږي. دا عمومي پیرامیټونه دي او د غوښتنلیک اړتیاو پراساس توپیر کیدی شي.
جدول 2 · د ترتیب کولو پیرامیټونه
نوم g_AXI_AWIDTH g_AXI_DWIDTH g_RD_CHANNEL1_AXI_BUFF_AWIDTH
g_RD_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL3_AXI_BUFF_AWIDTH
g_RD_CHANNEL4_AXI_BUFF_AWIDTH
g_WR_CHANNEL1_AXI_BUFF_AWIDTH
g_WR_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL1_HORIZONTAL_RESOLUTION g_RD_CHANNEL2_HORIZONTAL_RESOLUTION g_RD_CHANNEL3_HORIZONTAL_RESOLUTION g_RD_CHANNEL4_HORIZONTAL_RESOLUTION g_WR_CHANNEL1_HORIZONTAL_RESOLUTION ORIZONTAL_RESOLUTION g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_RD_CHANNEL1_VIDEO_DATA_WIDTH g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_RD_CHANNEL3_VIDEO_DATA_WIDTH_CHANNEL4_VIDEO_DATA_WIDTH_WIDTH_CHANNEL_1 EL2_VIDEO_DATA_WIDTH g_RD_CHANNEL1_BUFFER_LINE_STORAGE
تفصیل
د AXI پته بس عرض
د AXI ډیټا بس عرض
د لوستلو چینل 1 داخلي بفر لپاره د آدرس بس پلنوالی، کوم چې د AXI لوستلو ډاټا ذخیره کوي.
د لوستلو چینل 2 داخلي بفر لپاره د آدرس بس پلنوالی، کوم چې د AXI لوستلو ډاټا ذخیره کوي.
د لوستلو چینل 3 داخلي بفر لپاره د آدرس بس پلنوالی، کوم چې د AXI لوستلو ډاټا ذخیره کوي.
د لوستلو چینل 4 داخلي بفر لپاره د آدرس بس پلنوالی، کوم چې د AXI لوستلو ډاټا ذخیره کوي.
د چینل 1 داخلي بفر لیکلو لپاره د آدرس بس پلنوالی، کوم چې د AXI لیکلو ډاټا ذخیره کوي.
د چینل 2 داخلي بفر لیکلو لپاره د آدرس بس پلنوالی، کوم چې د AXI لیکلو ډاټا ذخیره کوي.
د چینل 1 لوستلو لپاره د ویډیو افقی ریزولوشن ښودل
د چینل 2 لوستلو لپاره د ویډیو افقی ریزولوشن ښودل
د چینل 3 لوستلو لپاره د ویډیو افقی ریزولوشن ښودل
د چینل 4 لوستلو لپاره د ویډیو افقی ریزولوشن ښودل
د چینل 1 لیکلو لپاره د ویډیو افقی ریزولوشن ښودل
د چینل 2 لیکلو لپاره د ویډیو افقی ریزولوشن ښودل
د چینل 1 ویډیو تولید بټ عرض ولولئ
د چینل 2 ویډیو تولید بټ عرض ولولئ
د چینل 3 ویډیو تولید بټ عرض ولولئ
د چینل 4 ویډیو تولید بټ عرض ولولئ
د چینل 1 ویډیو ولیکئ د بیټ پراخوالی داخل کړئ.
د چینل 2 ویډیو ولیکئ د بیټ پراخوالی داخل کړئ.
د چینل 1 لوستلو لپاره د داخلي بفر ژوروالی د افقی لینونو د شمیر له مخې. د بفر ژوروالی دی g_RD_CHANNEL1_HORIZONTAL_RESOLUTION * g_RD_CHANNEL1_VIDEO_DATA_WIDTH * g_RD_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
UG0644 د کارن لارښود بیاکتنه 5.0
13
DDR AXI آربیټر
3.4
نوم g_RD_CHANNEL2_BUFFER_LINE_STORAGE g_RD_CHANNEL3_BUFFER_LINE_STORAGE g_RD_CHANNEL4_BUFFER_LINE_STORAGE g_WR_CHANNEL1_BUFFER_LINE_STORAGE g_WR_CHANNEL_BUFFER_LINE_STORAGE
تفصیل
د چینل 2 لوستلو لپاره د داخلي بفر ژوروالی د افقی لینونو د شمیر له مخې. د بفر ژوروالی دی g_RD_CHANNEL2_HORIZONTAL_RESOLUTION * g_RD_CHANNEL2_VIDEO_DATA_WIDTH * g_RD_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
د چینل 3 لوستلو لپاره د داخلي بفر ژوروالی د افقی لینونو د شمیر له مخې. د بفر ژوروالی دی g_RD_CHANNEL3_HORIZONTAL_RESOLUTION * g_RD_CHANNEL3_VIDEO_DATA_WIDTH * g_RD_CHANNEL3_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
د چینل 4 لوستلو لپاره د داخلي بفر ژوروالی د افقی لینونو د شمیر له مخې. د بفر ژوروالی دی g_RD_CHANNEL4_HORIZONTAL_RESOLUTION * g_RD_CHANNEL4_VIDEO_DATA_WIDTH * g_RD_CHANNEL4_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
د چینل 1 لیکلو لپاره د داخلي بفر ژوروالی د افقی لینونو د شمیر له مخې. د بفر ژوروالی دی g_WR_CHANNEL1_HORIZONTAL_RESOLUTION * g_WR_CHANNEL1_VIDEO_DATA_WIDTH * g_WR_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
د چینل 2 لیکلو لپاره د داخلي بفر ژوروالی د افقی لینونو د شمیر له مخې. د بفر ژوروالی دی g_WR_CHANNEL2_HORIZONTAL_RESOLUTION * g_WR_CHANNEL2_VIDEO_DATA_WIDTH * g_WR_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
د وخت ډیاګرامونه
لاندې شکل د لوستلو او لیکلو غوښتنې ان پټونو پیوستون ښیې ، د حافظې پته پیل کول ، د بهرني ماسټر څخه د لوستلو یا لیکلو لپاره بایټونه ، د لوستلو یا لیکلو اعتراف ، او د آربیټر لخوا ورکړل شوي لوستل یا لیکل بشپړیدو پایلې ښیې.
شکل 5 د سیګنالونو لپاره د وخت ډیاګرام د AXI انٹرفیس له لارې په لیکلو / لوستلو کې کارول کیږي
UG0644 د کارن لارښود بیاکتنه 5.0
14
DDR AXI آربیټر
لاندې شکل د بهرني ماسټر څخه د لیکلو ډیټا ان پټ سره اړیکه ښیې او د ډیټا ان پټ سره د دواړو لیکلو چینلونو لپاره اعتبار لري. شکل 6 · په داخلي زیرمه کې د لیکلو لپاره د وخت ډیاګرام
لاندې شکل د ټولو لوستلو چینلونو 2، 3 او 4 لپاره د اعتبار وړ ډیټا محصول سره د بهرني ماسټر په لور د لوستلو ډیټا محصول ترمینځ اړیکه ښیې. شکل 7 · د ډیټا لپاره د وخت ډیاګرام د لوستلو چینلونو 2, 3 لپاره د DDR AXI آربیټر له لارې ترلاسه شوي. ، او 4
لاندې ارقام د لوستلو چینل 1 لپاره د لوستلو ډیټا محصول ترمینځ اړیکه ښیې کله چې g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION له 128 څخه لوی وي (په دې حالت کې = 256). شکل 8 · د DDR AXI آربیټر لوستلو چینل 1 له لارې ترلاسه شوي ډیټا لپاره د وخت ډیاګرام (له 128 بایټ څخه لوی)
UG0644 د کارن لارښود بیاکتنه 5.0
15
DDR AXI آربیټر
لاندې ارقام د لوستلو چینل 1 لپاره د لوستلو ډاټا محصول تر مینځ اړیکه ښیې کله چې g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION د 128 څخه کم یا مساوي وي (په دې حالت کې = 64). شکل 9 · د ډیټا لپاره د وخت ډیاګرام د DDR AXI آربیټر لوستلو چینل 1 له لارې ترلاسه شوی (له 128 بایټ څخه لږ یا مساوي)
3.5
ټیسټ بینچ
د DDR آربیټر کور فعالیت چیک کولو لپاره د ټیسټ بینچ چمتو شوی. لاندې جدول هغه پیرامیټونه لیست کوي چې د غوښتنلیک سره سم تنظیم کیدی شي.
جدول 3 · د ټیسټ بینچ ترتیب پارامترونه
نوم IMAGE_1_FILE_NAME IMAGE_2_FILE_NAME g_DATA_WIDTH WIDTH HEIGHT
توضیحات داخلول file د انځور لپاره نوم چې د لیکلو چینل 1 ان پټ لخوا لیکل کیږي file د انځور لپاره نوم چې د لیکلو چینل لخوا لیکل کیږي 2 د ویډیو ډیټا د لوستلو یا لیکلو چینل پلنوالی د عکس افقی ریزولوشن د لیکلو او لوستلو چینلونو لخوا لیکل شوی او لوستل کیږي د عکس عمودی ریزولوشن د لیکلو او لوستلو لخوا لیکل کیږي او لوستل کیږي چینلونه
UG0644 د کارن لارښود بیاکتنه 5.0
16
DDR AXI آربیټر
لاندې مرحلې تشریح کوي چې څنګه د لیبرو SoC له لارې د کور سمولو لپاره ټیسټ بینچ کارول کیږي. 1. د ډیزاین فلو کړکۍ کې، د سمارټ ډیزاین جوړ کړئ ښي کلیک وکړئ او د سمارټ ډیزاین جوړولو لپاره په چلولو کلیک وکړئ.
شکل 10 · د سمارټ ډیزاین جوړ کړئ
2. د نوي سمارټ ډیزاین جوړ کړئ ډیالوګ بکس کې د ویډیو_dma په توګه د نوي ډیزاین نوم دننه کړئ او په OK کلیک وکړئ. یو سمارټ ډیزاین رامینځته شوی ، او کینوس د ډیزاین فلو پین په ښي خوا کې ښودل شوی.
شکل 11 · د سمارټ ډیزاین نوم ورکول
3. د کتلاګ کړکۍ کې، د حل ویډیو پراخه کړئ او په سمارټ ډیزاین کینوس کې د SF2 DDR میموري آربیټر ډریګ او ډراپ کړئ.
UG0644 د کارن لارښود بیاکتنه 5.0
17
DDR AXI آربیټر
شکل 12 · د DDR حافظې آربیټر په Libero SoC کتلاګ کې
د DDR حافظې آربیټر کور ښودل شوی، لکه څنګه چې په لاندې شکل کې ښودل شوی. د اړتیا په صورت کې د ثالث تنظیم کولو لپاره په کور دوه ځله کلیک وکړئ.
UG0644 د کارن لارښود بیاکتنه 5.0
18
DDR AXI آربیټر
شکل 13 · په سمارټ ډیزاین کینوس کې د DDR حافظې آربیټر کور
4. د کور ټول بندرونه وټاکئ او ښي کلیک وکړئ او بیا د لوړ کچې ته وده ورکړئ کلیک وکړئ، لکه څنګه چې په کې ښودل شوي.
UG0644 د کارن لارښود بیاکتنه 5.0
19
DDR AXI آربیټر
4. د کور ټول پورټونه وټاکئ او ښي کلیک وکړئ او بیا د پورته کچې ته وده ورکړئ کلیک وکړئ، لکه څنګه چې په لاندې شکل کې ښودل شوي. شکل 14 · د لوړې کچې اختیار ته وده ورکړئ
ډاډ ترلاسه کړئ چې ټول بندرونه لوړې کچې ته وده ورکړئ مخکې لدې چې په تول پټه کې د تولید اجزا عکس باندې کلیک وکړئ.
5. د SmartDesign Toolbar کې د Generate Component icon باندې کلیک وکړئ، لکه څنګه چې په لاندې شکل کې ښودل شوي.
UG0644 د کارن لارښود بیاکتنه 5.0
20
DDR AXI آربیټر
5. د SmartDesign Toolbar کې د Generate Component icon باندې کلیک وکړئ، لکه څنګه چې په لاندې شکل کې ښودل شوي. د سمارټ ډیزاین برخه رامینځته کیږي. 15 شکل · اجزا پیدا کړئ
6. ته لاړشئ View > وینډوز > Files. د Fileد ډیالوګ بکس ښکاره کیږي. 7. د سمولیشن فولډر ښیې کلیک وکړئ او په واردولو کلیک وکړئ Files، لکه څنګه چې په لاندې شکل کې ښودل شوي.
شکل 16 · واردول File
8. د عکس محرک واردولو لپاره file، له لاندې څخه یو یې واستوئ او وارد کړئ files او خلاص کلیک وکړئ.
UG0644 د کارن لارښود بیاکتنه 5.0
21
DDR AXI آربیټر
8. د عکس محرک واردولو لپاره file، له لاندې څخه یو یې واستوئ او وارد کړئ files او خلاص کلیک وکړئ. a. ا سample RGB_in.txt file په لاندې لار کې د ټیسټ بینچ سره چمتو شوی:
.. د پروژې_نوم اجزاو مایکروسیمي حل کور ddr_memory_arbiter 2.0.0Stimulus
د واردولو لپارهample test bench input image، s ته لټون وکړئampد ټیسټ بینچ ان پټ انځور file، او په خلاص کلیک وکړئ، لکه څنګه چې په لاندې شکل کې ښودل شوي. 17 شکل · د انځور داخلول File انتخاب
ب. د بل عکس واردولو لپاره، هغه فولډر ته لټون وکړئ چې غوښتل شوي عکس ولري file، او خلاص کلیک وکړئ. د وارد شوي عکس محرک file د سمولیشن لارښود لاندې لیست شوی، لکه څنګه چې په لاندې شکل کې ښودل شوي. 18 شکل · د انځور داخلول File د سمولو لارښود کې
9. د ddr BFM وارد کړئ files. دوه files چې سره مساوي دي
UG0644 د کارن لارښود بیاکتنه 5.0
او
22
DDR AXI آربیټر
9. د ddr BFM وارد کړئ files. دوه files چې د DDR BFM سره مساوي دي — ddr3.v او ddr3_parameters.v په لاندې لار کې د ټیسټ بینچ سره چمتو شوي: ..Project_namecomponentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0Stimulus. د محرک فولډر ښیې کلیک وکړئ او واردات غوره کړئ Files اختیار، او بیا پورته ذکر شوی BFM غوره کړئ files. وارد شوی DDR BFM files د محرک الندې لیست شوي، لکه څنګه چې په لاندې شکل کې ښودل شوي. انځور 19 · وارد شوی File
10. ته لاړشئ File > واردول > نور. واردات Fileد ډیالوګ بکس ښکاره کیږي. شکل 20 · د ټیسټ بینچ واردول File
11. د ټیسټ بینچ او MSS برخې وارد کړئ files (top_tb.cxf، mss_top_sb_MSS.cxf، mss_top.cxf، او mss
.. د پروژې_نوم اجزاو مایکروسیمي حل کورډډر_میموري_آربیټر 2.0.0 محرک
UG0644 د کارن لارښود بیاکتنه 5.0
23
11.
DDR AXI آربیټر
شکل 21 · د ټیسټ بینچ او MSS اجزا وارد کړئ Files
انځور 22 · top_tb جوړ شوی
UG0644 د کارن لارښود بیاکتنه 5.0
24
DDR AXI آربیټر
3.5.1
د MSS سمارټ ډیزاین سمول
لاندې لارښوونې تشریح کوي چې څنګه د MSS سمارټ ډیزاین انډول کول:
1. د ډیزاین درجه بندي ټب باندې کلیک وکړئ او د ښودلو ډراپ-ډاون لیست څخه اجزا غوره کړئ. وارد شوی MSS سمارټ ډیزاین ښودل شوی.
2. د Work لاندې mss_top ښیې کلیک وکړئ او د خلاصې برخې کلیک وکړئ، لکه څنګه چې په لاندې شکل کې ښودل شوي. د mss_top_sb_0 برخه ښکاره کیږي.
23 شکل · خلاص جز
3. د mss_top_sb_0 برخې ښي کلیک وکړئ او په ترتیب کلیک وکړئ، لکه څنګه چې په لاندې شکل کې ښودل شوي.
UG0644 د کارن لارښود بیاکتنه 5.0
25
DDR AXI آربیټر
3. د mss_top_sb_0 برخې ښي کلیک وکړئ او په ترتیب کلیک وکړئ، لکه څنګه چې په لاندې شکل کې ښودل شوي. شکل 24 · اجزا ترتیب کړئ
د MSS ترتیب کړکۍ ښکاره کیږي، لکه څنګه چې په لاندې انځور کې ښودل شوي. 25 شکل · د MSS ترتیب کړکۍ
4. د ټولو ترتیب کولو ټبونو له لارې بل کلیک وکړئ، لکه څنګه چې په لاندې عکس کې ښودل شوي.
UG0644 د کارن لارښود بیاکتنه 5.0
26
DDR AXI آربیټر
4. د ټولو ترتیب کولو ټبونو له لارې بل کلیک وکړئ، لکه څنګه چې په لاندې عکس کې ښودل شوي. 26 شکل · د ترتیب کولو ټب
MSS د مداخلې ټب تنظیم کولو وروسته تنظیم شوی. لاندې انځور د MSS ترتیب پرمختګ ښیي. 27 شکل · د ترتیب کولو وروسته د MSS ترتیب کړکۍ
5. وروسته له دې چې ترتیب بشپړ شي په بل کلیک وکړئ. د یادښت نقشه کړکۍ ښکاره کیږي، لکه څنګه چې په لاندې انځور کې ښودل شوي.
انځور 28 · د حافظې نقشه
6. په پای کلیک وکړئ.
7. د MSS د تولید لپاره د سمارټ ډیزاین تولبار څخه د تولید اجزا کلیک وکړئ، لکه څنګه چې په کې ښودل شوي.
UG0644 د کارن لارښود بیاکتنه 5.0
27
DDR AXI آربیټر
7. د MSS د جوړولو لپاره د سمارټ ډیزاین تولبار څخه د تولید اجزا کلیک وکړئ، لکه څنګه چې په لاندې شکل کې ښودل شوي. 29 شکل · اجزا پیدا کړئ
8. د ډیزاین درجه بندي کړکۍ کې، د Work لاندې mss_top ښیې کلیک وکړئ او د روټ په توګه تنظیم کړئ، لکه څنګه چې په لاندې انځور کې ښودل شوي. 30 شکل · MSS د روټ په توګه تنظیم کړئ
9. د ډیزاین فلو کړکۍ کې، د جوړ ډیزاین لاندې د تصدیق دمخه ترکیب شوي ډیزاین پراخه کړئ، ښي کلیک وکړئ
UG0644 د کارن لارښود بیاکتنه 5.0
28
DDR AXI آربیټر
9. د ډیزاین فلو کړکۍ کې، د Create Design لاندې Verify Pre-Synthesized Design پراخه کړئ، سمولټ کې ښي کلیک وکړئ او په متقابل ډول خلاص کلیک وکړئ. دا د MSS تقلید کوي. 31 شکل · مخکې له مخکې ترکیب شوی ډیزاین انډول کړئ
10. که چیرې د MSS سره د ټیسټ بینچ محرک شریکولو لپاره د خبرتیا پیغام څرګند شي په نه کلیک وکړئ. 11. د موډلسیم کړکۍ د سمولو بشپړیدو وروسته بند کړئ.
32 شکل · د سمولو کړکۍ
UG0644 د کارن لارښود بیاکتنه 5.0
29
DDR AXI آربیټر
3.5.2
د ټیسټ بینچ سمول
لاندې لارښوونې تشریح کوي چې څنګه د ټیسټ بینچ انډول کول:
1. د ټاپ_ټي بی سمارټ ډیزائن ټیسټ بینچ غوره کړئ او د ټیسټ بینچ رامینځته کولو لپاره د سمارټ ډیزاین تول بار څخه د تولید اجزا کلیک وکړئ ، لکه څنګه چې په لاندې شکل کې ښودل شوي.
33 شکل · د یوې برخې تولید
2. د محرک درجه بندي کړکۍ کې، د top_tb (top_tb.v) ټیسټ بینچ ښي کلیک وکړئ file او د فعال محرک په توګه تنظیم کړئ کلیک وکړئ. محرک د top_tb ټیسټ بینچ لپاره فعال شوی file.
3. د محرک درجه بندي کړکۍ کې، ښي کلیک top_tb (
UG0644 د کارن لارښود بیاکتنه 5.0
) testbench file او خلاص کلیک وکړئ
30
DDR AXI آربیټر
3. د محرک درجه بندي کړکۍ کې، د top_tb (top_tb.v) ټیسټ بینچ ښي کلیک وکړئ file او د سمولټ پری سنټ ډیزاین څخه په متقابل ډول خلاص کلیک وکړئ. دا د یو چوکاټ لپاره کور انډول کوي. 34 شکل · د مخکینۍ ترکیب ډیزاین سمول
4. که سمولیشن په DO کې د چلولو وخت محدودیت له امله مداخله وکړي fileد سمولو بشپړولو لپاره د run-all کمانډ وکاروئ. وروسته له دې چې سمول بشپړ شي، ته لاړ شئ View > Files> ته سمول view د ازموینې بنچ محصول عکس file د سمولو فولډر کې.
د سمولیشن محصول د عکس د یو چوکاټ سره مساوي متن په Read_out_rd_ch(x).txt متن کې زیرمه شوی. file د کارول شوي لوستلو چینل پورې اړه لري. دا په عکس کې بدل کیدی شي او د اصلي عکس سره پرتله کیدی شي.
3.6
د سرچینو کارول
د DDR آربیټر بلاک په M2S150T SmartFusion®2 سیسټم-on-Chip (SoC) FPGA کې پلي کیږي
FC1152 بسته) او PolarFire FPGA (MPF300TS_ES – 1FCG1152E بسته).
جدول 4 · د DDR AXI آربیټر لپاره د سرچینو کارول
سرچینې DFFs 4-input LUTs MACC RAM1Kx18
کارول 2992 4493 0 20
(ددې لپاره:
g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION = 1280
g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE = 1
g_WR_CHANNEL(X)_BUFFER_LINE_STORAGE = 1
g_AXI_DWIDTH = 64
g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH = 24
RAM64x18
g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH = 32) 0
UG0644 د کارن لارښود بیاکتنه 5.0
31
DDR AXI آربیټر
د مایکروسیمي کارپوریټ مرکزي دفتر یو تصدۍ، الیسو ویجو، CA 92656 USA په متحده ایالاتو کې: +1 800-713-4113 د متحده ایالاتو څخه بهر: +1 949-380-6100 فکس: +1 949-215-4996 بریښنالیک: sales.support@microsemi.com www.microsemi.com
© 2018 Microsemi Corporation. ټول حقونه خوندي دي. Microsemi او Microsemi لوگو د Microsemi Corporation سوداګریزې نښې دي. نورې ټولې سوداګریزې نښې او د خدماتو نښان د دوی د اړوندو مالکینو ملکیت دی.
مایکروسیمي دلته د معلوماتو یا د کوم ځانګړي هدف لپاره د دې محصولاتو او خدماتو مناسبیت په اړه هیڅ تضمین ، نمایندګي یا تضمین نه کوي ، او نه هم مایکروسمي د کوم محصول یا سرکټ د غوښتنلیک یا کارولو څخه رامینځته شوي کوم مسؤلیت په غاړه اخلي. لاندې پلورل شوي محصولات او نور کوم محصولات چې د مایکروسمي لخوا پلورل شوي د محدود ازموینې تابع دي او باید د ماموریت مهم تجهیزاتو یا غوښتنلیکونو سره په ګډه ونه کارول شي. د فعالیت هر ډول مشخصات باوري دي مګر تایید شوي ندي ، او پیرودونکی باید د محصولاتو ټول فعالیت او نور ازموینې ترسره او بشپړ کړي ، یوازې او په ګډه د هر ډول پای محصولاتو سره یوځای یا نصب کړي. پیرودونکی باید د مایکروسيمي لخوا چمتو شوي هیڅ ډیټا او د فعالیت مشخصاتو یا پیرامیټونو باندې تکیه ونه کړي. دا د پیرودونکي مسؤلیت دی چې په خپلواکه توګه د هر محصول مناسبیت وټاکي او ورته ازموینه او تصدیق کړي. دلته د مایکروسيمي لخوا چمتو شوي معلومات "لکه څنګه چې دي، چیرته دي" او د ټولو غلطیو سره چمتو شوي، او د دې ډول معلوماتو سره تړلی ټول خطر په بشپړ ډول د پیرودونکي سره دی. مایکروسیمي هیڅ ګوند ته په ښکاره یا ښکاره توګه د پیټینټ حقونه، جوازونه، یا کوم بل IP حقونه نه ورکوي، که دا پخپله د داسې معلوماتو په اړه وي یا د داسې معلوماتو لخوا تشریح شوي. په دې سند کې چمتو شوي معلومات د مایکروسمي ملکیت دی، او مایکروسمي حق لري چې په دې سند کې معلومات یا هر محصول او خدماتو ته هر وخت پرته له خبرتیا څخه کوم بدلون راولي.
Microsemi Corporation (Nasdaq: MSCC) د فضا او دفاع، مخابراتو، معلوماتو مرکز او صنعتي بازارونو لپاره د سیمیکمډکټر او سیسټم حلونو جامع پورټ فولیو وړاندې کوي. په محصولاتو کې لوړ فعالیت او د وړانګو سخت انلاګ مخلوط سیګنل مدغم سرکټونه ، FPGAs ، SoCs او ASICs شامل دي؛ د بریښنا مدیریت محصولات؛ د وخت او همغږي کولو وسایل او دقیق وخت حلونه، د وخت لپاره د نړۍ معیار تنظیم کول؛ د غږ پروسس کولو وسایل؛ د RF حلونه؛ جلا اجزا؛ د تصدۍ ذخیره او مخابراتي حلونه؛ امنیتي ټیکنالوژي او د توزیع وړ انټي tamper محصولات؛ ایترنیټ حلونه؛ د بریښنا څخه ډیر ایترنیټ ICs او مینځپانګه؛ همدارنګه د دودیز ډیزاین وړتیاوې او خدمات. مایکروسیمي مرکزي دفتر د کالیفورنیا په الیسو ویجو کې دی او په ټوله نړۍ کې نږدې 4,800 کارمندان لري. په www.microsemi.com کې نور معلومات زده کړئ.
50200644
UG0644 د کارن لارښود بیاکتنه 5.0
32
اسناد / سرچینې
 |
مایکروچپ UG0644 DDR AXI آربیټر [pdf] د کارونکي لارښود UG0644 DDR AXI Arbiter, UG0644, DDR AXI آربیټر, AXI آربیټر |
