UG0644 DDR AXI ਆਰਬਿਟਰ

ਉਤਪਾਦ ਜਾਣਕਾਰੀ

DDR AXI ਆਰਬਿਟਰ ਇੱਕ ਹਾਰਡਵੇਅਰ ਕੰਪੋਨੈਂਟ ਹੈ ਜੋ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ
DDR-SDRAM ਆਨ-ਚਿੱਪ ਕੰਟਰੋਲਰਾਂ ਲਈ 64-ਬਿੱਟ AXI ਮਾਸਟਰ ਇੰਟਰਫੇਸ।
ਇਹ ਆਮ ਤੌਰ 'ਤੇ ਬਫਰਿੰਗ ਲਈ ਵੀਡੀਓ ਐਪਲੀਕੇਸ਼ਨਾਂ ਵਿੱਚ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ ਅਤੇ
ਵੀਡੀਓ ਪਿਕਸਲ ਡੇਟਾ ਦੀ ਪ੍ਰਕਿਰਿਆ। ਉਤਪਾਦ ਉਪਭੋਗਤਾ ਮੈਨੂਅਲ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ
ਹਾਰਡਵੇਅਰ ਲਾਗੂ ਕਰਨ ਬਾਰੇ ਵਿਸਤ੍ਰਿਤ ਜਾਣਕਾਰੀ ਅਤੇ ਨਿਰਦੇਸ਼,
ਸਿਮੂਲੇਸ਼ਨ, ਅਤੇ ਸਰੋਤ ਉਪਯੋਗਤਾ।

ਹਾਰਡਵੇਅਰ ਲਾਗੂ ਕਰਨਾ

DDR AXI ਆਰਬਿਟਰ ਨੂੰ DDR-SDRAM ਨਾਲ ਇੰਟਰਫੇਸ ਕਰਨ ਲਈ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਹੈ
ਆਨ-ਚਿੱਪ ਕੰਟਰੋਲਰ। ਇਹ ਇੱਕ 64-ਬਿੱਟ AXI ਮਾਸਟਰ ਇੰਟਰਫੇਸ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ
ਜੋ ਵੀਡੀਓ ਪਿਕਸਲ ਡੇਟਾ ਦੀ ਤੇਜ਼ ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਂਦਾ ਹੈ। ਉਤਪਾਦ ਉਪਭੋਗਤਾ
ਮੈਨੂਅਲ DDR AXI ਦਾ ਵਿਸਤ੍ਰਿਤ ਡਿਜ਼ਾਈਨ ਵੇਰਵਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ
ਆਰਬਿਟਰ ਅਤੇ ਇਸਦਾ ਹਾਰਡਵੇਅਰ ਲਾਗੂ ਕਰਨਾ।

ਸਿਮੂਲੇਸ਼ਨ

ਉਤਪਾਦ ਉਪਭੋਗਤਾ ਮੈਨੂਅਲ ਦੀ ਨਕਲ ਕਰਨ ਲਈ ਨਿਰਦੇਸ਼ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ
MSS ਸਮਾਰਟਡਿਜ਼ਾਈਨ ਅਤੇ ਟੈਸਟਬੈਂਚ ਟੂਲਸ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ DDR AXI ਆਰਬਿਟਰ। ਇਹ
ਟੂਲ ਉਪਭੋਗਤਾ ਨੂੰ ਡਿਜ਼ਾਈਨ ਦੀ ਸ਼ੁੱਧਤਾ ਨੂੰ ਪ੍ਰਮਾਣਿਤ ਕਰਨ ਦੇ ਯੋਗ ਬਣਾਉਂਦੇ ਹਨ ਅਤੇ
ਹਾਰਡਵੇਅਰ ਕੰਪੋਨੈਂਟ ਦੇ ਸਹੀ ਕੰਮ ਨੂੰ ਯਕੀਨੀ ਬਣਾਓ।

ਸਰੋਤ ਉਪਯੋਗਤਾ

DDR AXI ਆਰਬਿਟਰ ਸਿਸਟਮ ਸਰੋਤਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ ਜਿਵੇਂ ਕਿ ਤਰਕ
ਸੈੱਲ, ਮੈਮੋਰੀ ਬਲਾਕ, ਅਤੇ ਰੂਟਿੰਗ ਸਰੋਤ। ਉਤਪਾਦ ਉਪਭੋਗਤਾ
ਮੈਨੂਅਲ ਇੱਕ ਵਿਸਤ੍ਰਿਤ ਸਰੋਤ ਉਪਯੋਗਤਾ ਰਿਪੋਰਟ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ ਜੋ
DDR AXI ਆਰਬਿਟਰ ਦੀਆਂ ਸਰੋਤ ਲੋੜਾਂ ਦੀ ਰੂਪਰੇਖਾ ਤਿਆਰ ਕਰਦਾ ਹੈ। ਇਹ
ਜਾਣਕਾਰੀ ਦੀ ਵਰਤੋਂ ਇਹ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ ਕਿ ਹਾਰਡਵੇਅਰ ਕੰਪੋਨੈਂਟ ਕਰ ਸਕਦਾ ਹੈ
ਉਪਲਬਧ ਸਿਸਟਮ ਸਰੋਤਾਂ ਦੇ ਅੰਦਰ ਲਾਗੂ ਕੀਤਾ ਜਾਵੇਗਾ।

ਉਤਪਾਦ ਵਰਤੋਂ ਨਿਰਦੇਸ਼

ਹੇਠਾਂ ਦਿੱਤੀਆਂ ਹਿਦਾਇਤਾਂ ਇਸਦੀ ਵਰਤੋਂ ਕਰਨ ਬਾਰੇ ਮਾਰਗਦਰਸ਼ਨ ਪ੍ਰਦਾਨ ਕਰਦੀਆਂ ਹਨ
DDR AXI ਆਰਬਿਟਰ:

ਕਦਮ 1: ਹਾਰਡਵੇਅਰ ਲਾਗੂ ਕਰਨਾ

ਇੰਟਰਫੇਸ ਲਈ DDR AXI ਆਰਬਿਟਰ ਹਾਰਡਵੇਅਰ ਕੰਪੋਨੈਂਟ ਨੂੰ ਲਾਗੂ ਕਰੋ
DDR-SDRAM ਆਨ-ਚਿੱਪ ਕੰਟਰੋਲਰਾਂ ਨਾਲ। ਡਿਜ਼ਾਈਨ ਦੀ ਪਾਲਣਾ ਕਰੋ
ਉਚਿਤ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਉਤਪਾਦ ਉਪਭੋਗਤਾ ਮੈਨੂਅਲ ਵਿੱਚ ਦਿੱਤਾ ਗਿਆ ਵੇਰਵਾ
ਹਾਰਡਵੇਅਰ ਕੰਪੋਨੈਂਟ ਨੂੰ ਲਾਗੂ ਕਰਨਾ।

ਕਦਮ 2: ਸਿਮੂਲੇਸ਼ਨ

MSS SmartDesign ਅਤੇ ਵਰਤ ਕੇ DDR AXI ਆਰਬਿਟਰ ਡਿਜ਼ਾਈਨ ਦੀ ਨਕਲ ਕਰੋ
ਟੈਸਟਬੈਂਚ ਟੂਲ। ਉਤਪਾਦ ਵਿੱਚ ਦਿੱਤੀਆਂ ਹਿਦਾਇਤਾਂ ਦੀ ਪਾਲਣਾ ਕਰੋ
ਡਿਜ਼ਾਈਨ ਦੀ ਸ਼ੁੱਧਤਾ ਨੂੰ ਪ੍ਰਮਾਣਿਤ ਕਰਨ ਅਤੇ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਉਪਭੋਗਤਾ ਮੈਨੂਅਲ
ਹਾਰਡਵੇਅਰ ਕੰਪੋਨੈਂਟ ਦਾ ਸਹੀ ਕੰਮ ਕਰਨਾ।

ਕਦਮ 3: ਸਰੋਤ ਉਪਯੋਗਤਾ

Review ਉਤਪਾਦ ਵਿੱਚ ਪ੍ਰਦਾਨ ਕੀਤੀ ਸਰੋਤ ਉਪਯੋਗਤਾ ਰਿਪੋਰਟ
DDR AXI ਦੀਆਂ ਸਰੋਤ ਲੋੜਾਂ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਨ ਲਈ ਉਪਭੋਗਤਾ ਮੈਨੂਅਲ
ਆਰਬਿਟਰ. ਯਕੀਨੀ ਬਣਾਓ ਕਿ ਹਾਰਡਵੇਅਰ ਕੰਪੋਨੈਂਟ ਨੂੰ ਲਾਗੂ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ
ਉਪਲਬਧ ਸਿਸਟਮ ਸਰੋਤਾਂ ਦੇ ਅੰਦਰ।

ਇਹਨਾਂ ਹਦਾਇਤਾਂ ਦੀ ਪਾਲਣਾ ਕਰਕੇ, ਤੁਸੀਂ DDR ਦੀ ਪ੍ਰਭਾਵੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ
ਵੀਡੀਓ ਪਿਕਸਲ ਡਾਟਾ ਬਫਰਿੰਗ ਲਈ AXI ਆਰਬਿਟਰ ਹਾਰਡਵੇਅਰ ਕੰਪੋਨੈਂਟ ਅਤੇ
ਵੀਡੀਓ ਐਪਲੀਕੇਸ਼ਨਾਂ ਵਿੱਚ ਪ੍ਰੋਸੈਸਿੰਗ.

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ
DDR AXI ਆਰਬਿਟਰ
ਫਰਵਰੀ 2018

DDR AXI ਆਰਬਿਟਰ
ਸਮੱਗਰੀ
1 ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ ……………………………………………………………………………………………………….. 1
1.1 ਸੰਸ਼ੋਧਨ 5.0 ………………………………………………………………………………………………………………. 1 1.2 ਸੰਸ਼ੋਧਨ 4.0 ………………………………………………………………………………………………………………. 1 1.3 ਸੰਸ਼ੋਧਨ 3.0 ………………………………………………………………………………………………………………. 1 1.4 ਸੰਸ਼ੋਧਨ 2.0 ………………………………………………………………………………………………………………. 1 1.5 ਸੰਸ਼ੋਧਨ 1.0 ………………………………………………………………………………………………………………. 1
2 ਜਾਣ-ਪਛਾਣ ………………………………………………………………………………………………………………….. 2 3 ਹਾਰਡਵੇਅਰ ਲਾਗੂ ਕਰਨਾ ……………………………………………………………………………………………… 3
3.1 ਡਿਜ਼ਾਈਨ ਵਰਣਨ ……………………………………………………………………………………………………… 3 3.2 ਇਨਪੁਟਸ ਅਤੇ ਆਉਟਪੁੱਟ ……………………………………………………………………………………………………….. 5 3.3 ਸੰਰਚਨਾ ਪੈਰਾਮੀਟਰ ……… …………………………………………………………………………………………. 13 3.4 ਟਾਈਮਿੰਗ ਡਾਇਗ੍ਰਾਮ ………………………………………………………………………………………………………. 14 3.5 ਟੈਸਟ ਬੈਂਚ ………………………………………………………………………………………………………………………. 16
3.5.1 MSS ਸਮਾਰਟਡਿਜ਼ਾਈਨ ਦੀ ਨਕਲ ਕਰਨਾ …………………………………………………………………………………………. 25 3.5.2 ਟੈਸਟਬੈਂਚ ਦੀ ਨਕਲ ਕਰਨਾ ……………………………………………………………………………………………………. 30 3.6 ਸਰੋਤ ਉਪਯੋਗਤਾ ……………………………………………………………………………………………………………………… 31
UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

DDR AXI ਆਰਬਿਟਰ

1

ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ

ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ ਉਹਨਾਂ ਤਬਦੀਲੀਆਂ ਦਾ ਵਰਣਨ ਕਰਦਾ ਹੈ ਜੋ ਦਸਤਾਵੇਜ਼ ਵਿੱਚ ਲਾਗੂ ਕੀਤੇ ਗਏ ਸਨ। ਪਰਿਵਰਤਨ ਸਭ ਤੋਂ ਮੌਜੂਦਾ ਪ੍ਰਕਾਸ਼ਨ ਨਾਲ ਸ਼ੁਰੂ ਕਰਦੇ ਹੋਏ, ਸੰਸ਼ੋਧਨ ਦੁਆਰਾ ਸੂਚੀਬੱਧ ਕੀਤੇ ਗਏ ਹਨ।

1.1

ਸੰਸ਼ੋਧਨ 5.0

ਇਸ ਦਸਤਾਵੇਜ਼ ਦੇ ਸੰਸ਼ੋਧਨ 5.0 ਵਿੱਚ, ਸਰੋਤ ਉਪਯੋਗਤਾ ਭਾਗ ਅਤੇ ਸਰੋਤ ਉਪਯੋਗਤਾ ਰਿਪੋਰਟ

ਅੱਪਡੇਟ ਕੀਤੇ ਗਏ ਸਨ। ਹੋਰ ਜਾਣਕਾਰੀ ਲਈ, ਸਰੋਤ ਉਪਯੋਗਤਾ ਵੇਖੋ (ਪੰਨਾ 31 ਦੇਖੋ)।

1.2

ਸੰਸ਼ੋਧਨ 4.0

ਹੇਠਾਂ ਇਸ ਦਸਤਾਵੇਜ਼ ਦੇ ਸੰਸ਼ੋਧਨ 4.0 ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਦਾ ਸਾਰ ਹੈ।

ਟੇਬਲ ਵਿੱਚ ਟੈਸਟਬੈਂਚ ਕੌਂਫਿਗਰੇਸ਼ਨ ਪੈਰਾਮੀਟਰ ਸ਼ਾਮਲ ਕੀਤੇ ਗਏ। ਵਧੇਰੇ ਜਾਣਕਾਰੀ ਲਈ, ਕੌਂਫਿਗਰੇਸ਼ਨ ਪੈਰਾਮੀਟਰ (ਪੰਨਾ 16 ਦੇਖੋ) ਦੇਖੋ।. ਟੈਸਟਬੈਂਚ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਕੋਰ ਦੀ ਨਕਲ ਕਰਨ ਲਈ ਜਾਣਕਾਰੀ ਜੋੜੀ ਗਈ। ਹੋਰ ਜਾਣਕਾਰੀ ਲਈ, ਟੈਸਟਬੈਂਚ (ਪੰਨਾ 16 ਦੇਖੋ) ਦੇਖੋ। ਸਾਰਣੀ ਵਿੱਚ DDR AXI ਆਰਬਿਟਰ ਮੁੱਲਾਂ ਲਈ ਸਰੋਤ ਉਪਯੋਗਤਾ ਨੂੰ ਅੱਪਡੇਟ ਕੀਤਾ ਗਿਆ। ਹੋਰ ਜਾਣਕਾਰੀ ਲਈ, ਸਰੋਤ ਉਪਯੋਗਤਾ ਵੇਖੋ (ਪੰਨਾ 31 ਦੇਖੋ)।

1.3

ਸੰਸ਼ੋਧਨ 3.0

ਹੇਠਾਂ ਇਸ ਦਸਤਾਵੇਜ਼ ਦੇ ਸੰਸ਼ੋਧਨ 3.0 ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਦਾ ਸਾਰ ਹੈ।

ਰਾਈਟ ਚੈਨਲ 8 ਅਤੇ 1 ਲਈ 2-ਬਿੱਟ ਜਾਣਕਾਰੀ ਸ਼ਾਮਲ ਕੀਤੀ ਗਈ। ਹੋਰ ਜਾਣਕਾਰੀ ਲਈ, ਡਿਜ਼ਾਈਨ ਵਰਣਨ (ਪੰਨਾ 3 ਦੇਖੋ) ਦੇਖੋ। ਅਪਡੇਟ ਕੀਤਾ ਟੈਸਟਬੈਂਚ ਸੈਕਸ਼ਨ। ਹੋਰ ਜਾਣਕਾਰੀ ਲਈ, ਟੈਸਟਬੈਂਚ (ਪੰਨਾ 16 ਦੇਖੋ) ਦੇਖੋ।

1.4

ਸੰਸ਼ੋਧਨ 2.0

ਇਸ ਦਸਤਾਵੇਜ਼ ਦੇ ਸੰਸ਼ੋਧਨ 2.0 ਵਿੱਚ, ਟੈਸਟਬੈਂਚ ਸੈਕਸ਼ਨ ਵਿੱਚ ਅੰਕੜੇ ਅਤੇ ਟੇਬਲ ਅੱਪਡੇਟ ਕੀਤੇ ਗਏ ਸਨ।

ਹੋਰ ਜਾਣਕਾਰੀ ਲਈ, ਟੈਸਟਬੈਂਚ (ਪੰਨਾ 16 ਦੇਖੋ) ਦੇਖੋ।

1.5

ਸੰਸ਼ੋਧਨ 1.0

ਸੰਸ਼ੋਧਨ 1.0 ਇਸ ਦਸਤਾਵੇਜ਼ ਦਾ ਪਹਿਲਾ ਪ੍ਰਕਾਸ਼ਨ ਸੀ

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

1

DDR AXI ਆਰਬਿਟਰ

2

ਜਾਣ-ਪਛਾਣ

ਯਾਦਾਂ ਕਿਸੇ ਵੀ ਆਮ ਵੀਡੀਓ ਅਤੇ ਗ੍ਰਾਫਿਕਸ ਐਪਲੀਕੇਸ਼ਨਾਂ ਦਾ ਇੱਕ ਅਨਿੱਖੜਵਾਂ ਅੰਗ ਹਨ। ਇਹਨਾਂ ਦੀ ਵਰਤੋਂ ਵੀਡੀਓ ਪਿਕਸਲ ਡੇਟਾ ਬਫਰਿੰਗ ਲਈ ਕੀਤੀ ਜਾਂਦੀ ਹੈ। ਇੱਕ ਆਮ ਬਫਰਿੰਗ ਸਾਬਕਾample ਡਿਸਪਲੇਅ ਫਰੇਮ ਬਫਰ ਹੈ ਜਿਸ ਵਿੱਚ ਇੱਕ ਫਰੇਮ ਲਈ ਪੂਰਾ ਵੀਡੀਓ ਪਿਕਸਲ ਡੇਟਾ ਮੈਮੋਰੀ ਵਿੱਚ ਬਫਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।

ਡੁਅਲ ਡਾਟਾ ਰੇਟ (DDR)-ਸਿੰਕ੍ਰੋਨਸ DRAM (SDRAM) ਬਫਰਿੰਗ ਲਈ ਵੀਡੀਓ ਐਪਲੀਕੇਸ਼ਨਾਂ ਵਿੱਚ ਆਮ ਤੌਰ 'ਤੇ ਵਰਤੀਆਂ ਜਾਣ ਵਾਲੀਆਂ ਯਾਦਾਂ ਵਿੱਚੋਂ ਇੱਕ ਹੈ। SDRAM ਦੀ ਵਰਤੋਂ ਇਸਦੀ ਗਤੀ ਦੇ ਕਾਰਨ ਕੀਤੀ ਜਾਂਦੀ ਹੈ ਜੋ ਵੀਡੀਓ ਪ੍ਰਣਾਲੀਆਂ ਵਿੱਚ ਤੇਜ਼ ਪ੍ਰਕਿਰਿਆ ਲਈ ਲੋੜੀਂਦੀ ਹੈ।

ਹੇਠ ਦਿੱਤੀ ਤਸਵੀਰ ਇੱਕ ਸਾਬਕਾ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈampਵੀਡੀਓ ਐਪਲੀਕੇਸ਼ਨ ਨਾਲ ਇੰਟਰਫੇਸ ਕਰਨ ਵਾਲੀ DDR-SDRAM ਮੈਮੋਰੀ ਦੇ ਸਿਸਟਮ-ਪੱਧਰ ਦੇ ਚਿੱਤਰ ਦਾ le.

ਚਿੱਤਰ 1 · DDR-SDRAM ਮੈਮੋਰੀ ਇੰਟਰਫੇਸਿੰਗ

Microsemi SmartFusion®2 ਸਿਸਟਮ-ਆਨ-ਚਿੱਪ (SoC) ਵਿੱਚ, ਫੀਲਡ ਪ੍ਰੋਗਰਾਮੇਬਲ ਵੱਲ 64-ਬਿੱਟ ਐਡਵਾਂਸਡ ਐਕਸਟੈਂਸੀਬਲ ਇੰਟਰਫੇਸ (AXI) ਅਤੇ 32-ਬਿੱਟ ਐਡਵਾਂਸਡ ਹਾਈ-ਪ੍ਰਫਾਰਮੈਂਸ ਬੱਸ (ਏਐਚਬੀ) ਸਲੇਵ ਇੰਟਰਫੇਸ ਵਾਲੇ ਦੋ ਆਨ-ਚਿੱਪ ਡੀਡੀਆਰ ਕੰਟਰੋਲਰ ਹਨ। ਗੇਟ ਐਰੇ (FPGA) ਫੈਬਰਿਕ। ਆਨ-ਚਿੱਪ DDR ਕੰਟਰੋਲਰਾਂ ਨਾਲ ਇੰਟਰਫੇਸ ਕੀਤੀ DDR-SDRAM ਮੈਮੋਰੀ ਨੂੰ ਪੜ੍ਹਨ ਅਤੇ ਲਿਖਣ ਲਈ ਇੱਕ AXI ਜਾਂ AHB ਮਾਸਟਰ ਇੰਟਰਫੇਸ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

2

DDR AXI ਆਰਬਿਟਰ

3

ਹਾਰਡਵੇਅਰ ਲਾਗੂ ਕਰਨਾ

3.1

ਡਿਜ਼ਾਇਨ ਵੇਰਵਾ

DDR AXI ਆਰਬਿਟਰ DDR-SDRAM ਆਨ-ਚਿੱਪ ਕੰਟਰੋਲਰਾਂ ਨੂੰ 64-ਬਿੱਟ AXI ਮਾਸਟਰ ਇੰਟਰਫੇਸ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ

SmartFusion2 ਡਿਵਾਈਸਾਂ। DDR AXI ਆਰਬਿਟਰ ਦੇ ਵੱਲ ਚਾਰ ਰੀਡ ਚੈਨਲ ਅਤੇ ਦੋ ਰਾਈਟ ਚੈਨਲ ਹਨ

ਉਪਭੋਗਤਾ ਤਰਕ. AXI ਰੀਡ ਤੱਕ ਪਹੁੰਚ ਪ੍ਰਦਾਨ ਕਰਨ ਲਈ ਬਲਾਕ ਚਾਰ ਰੀਡ ਚੈਨਲਾਂ ਵਿਚਕਾਰ ਆਰਬਿਟਰੇਟ ਕਰਦਾ ਹੈ

ਰਾਉਂਡ-ਰੋਬਿਨ ਤਰੀਕੇ ਨਾਲ ਚੈਨਲ। ਜਿੰਨਾ ਚਿਰ ਰੀਡ ਚੈਨਲ 1 ਮਾਸਟਰ ਦੀ ਰੀਡ ਬੇਨਤੀ ਜ਼ਿਆਦਾ ਹੈ, AXI

ਰੀਡ ਚੈਨਲ ਇਸ ਨੂੰ ਨਿਰਧਾਰਤ ਕੀਤਾ ਗਿਆ ਹੈ। ਰੀਡ ਚੈਨਲ 1 ਨੇ 24-ਬਿੱਟ ਦੀ ਆਉਟਪੁੱਟ ਡਾਟਾ ਚੌੜਾਈ ਫਿਕਸ ਕੀਤੀ ਹੈ। ਚੈਨਲ 2, 3 ਪੜ੍ਹੋ,

ਅਤੇ 4 ਨੂੰ 8-ਬਿੱਟ, 24-ਬਿੱਟ, ਜਾਂ 32-ਬਿੱਟ ਡਾਟਾ ਆਉਟਪੁੱਟ ਚੌੜਾਈ ਦੇ ਰੂਪ ਵਿੱਚ ਸੰਰਚਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਇਹ ਗਲੋਬਲ ਦੁਆਰਾ ਚੁਣਿਆ ਗਿਆ ਹੈ

ਸੰਰਚਨਾ ਪੈਰਾਮੀਟਰ.

ਬਲਾਕ ਰਾਊਂਡ-ਰੋਬਿਨ ਤਰੀਕੇ ਨਾਲ AXI ਰਾਈਟ ਚੈਨਲ ਤੱਕ ਪਹੁੰਚ ਪ੍ਰਦਾਨ ਕਰਨ ਲਈ ਦੋ ਰਾਈਟ ਚੈਨਲਾਂ ਵਿਚਕਾਰ ਆਰਬਿਟਰੇਟ ਵੀ ਕਰਦਾ ਹੈ। ਦੋਵੇਂ ਰਾਈਟ ਚੈਨਲਾਂ ਦੀ ਬਰਾਬਰ ਤਰਜੀਹ ਹੈ। ਰਾਈਟ ਚੈਨਲ 1 ਅਤੇ 2 ਨੂੰ 8-ਬਿੱਟ, 24-ਬਿੱਟ, ਜਾਂ 32-ਬਿੱਟ ਇਨਪੁਟ ਡੇਟਾ ਚੌੜਾਈ ਦੇ ਰੂਪ ਵਿੱਚ ਸੰਰਚਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

3

DDR AXI ਆਰਬਿਟਰ
ਹੇਠਾਂ ਦਿੱਤਾ ਚਿੱਤਰ DDR AXI ਆਰਬਿਟਰ ਦਾ ਸਿਖਰ-ਪੱਧਰ ਦਾ ਪਿੰਨ-ਆਊਟ ਚਿੱਤਰ ਦਿਖਾਉਂਦਾ ਹੈ। ਚਿੱਤਰ 2 · DDR AXI ਆਰਬਿਟਰ ਬਲਾਕ ਦਾ ਟੌਪ-ਲੈਵਲ ਬਲਾਕ ਡਾਇਗ੍ਰਾਮ

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

4

DDR AXI ਆਰਬਿਟਰ
ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ DDR AXI ਆਰਬਿਟਰ ਬਲਾਕ ਦੇ ਨਾਲ ਇੱਕ ਸਿਸਟਮ ਦਾ ਉੱਚ-ਪੱਧਰੀ ਬਲਾਕ ਚਿੱਤਰ ਦਿਖਾਉਂਦਾ ਹੈ ਜੋ SmartFusion2 ਡਿਵਾਈਸ ਵਿੱਚ ਪੋਰਟ ਕੀਤਾ ਗਿਆ ਹੈ। ਚਿੱਤਰ 3 · SmartFusion2 ਡਿਵਾਈਸ 'ਤੇ DDR AXI ਆਰਬਿਟਰ ਦਾ ਸਿਸਟਮ-ਲੈਵਲ ਬਲਾਕ ਡਾਇਗ੍ਰਾਮ

3.2

ਇਨਪੁਟਸ ਅਤੇ ਆਉਟਪੁੱਟ
ਹੇਠ ਦਿੱਤੀ ਸਾਰਣੀ DDR AXI ਆਰਬਿਟਰ ਦੇ ਇਨਪੁਟ ਅਤੇ ਆਉਟਪੁੱਟ ਪੋਰਟਾਂ ਨੂੰ ਸੂਚੀਬੱਧ ਕਰਦੀ ਹੈ।

ਸਾਰਣੀ 1 · DDR AXI ਆਰਬਿਟਰ ਦੇ ਇਨਪੁਟ ਅਤੇ ਆਉਟਪੁੱਟ ਪੋਰਟ

ਸਿਗਨਲ ਨਾਮ RESET_N_I

ਦਿਸ਼ਾ ਇੰਪੁੱਟ

ਚੌੜਾਈ

SYS_CLOCK_I BUFF_READ_CLOCK_I

ਇੰਪੁੱਟ ਇੰਪੁੱਟ

rd_req_1_i rd_ack_o

ਇੰਪੁੱਟ ਆਉਟਪੁੱਟ

rd_done_1_o start_read_addr_1_i

ਆਉਟਪੁੱਟ ਇੰਪੁੱਟ

bytes_to_read_1_i

ਇੰਪੁੱਟ

video_rdata_1_o

ਆਉਟਪੁੱਟ

[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL1_AXI_BUFF_ AWIDTH + 3) – 1 : 0] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH1):0]

ਵਰਣਨ
ਡਿਜ਼ਾਈਨ ਕਰਨ ਲਈ ਕਿਰਿਆਸ਼ੀਲ ਘੱਟ ਅਸਿੰਕ੍ਰੋਨਸ ਰੀਸੈਟ ਸਿਗਨਲ
ਸਿਸਟਮ ਘੜੀ
ਚੈਨਲ ਦੀ ਅੰਦਰੂਨੀ ਬਫਰ ਰੀਡ ਕਲਾਕ ਲਿਖੋ, SYS_CLOCK_I ਬਾਰੰਬਾਰਤਾ ਤੋਂ ਦੁੱਗਣੀ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ
ਮਾਸਟਰ 1 ਤੋਂ ਬੇਨਤੀ ਪੜ੍ਹੋ
ਮਾਸਟਰ 1 ਤੋਂ ਬੇਨਤੀ ਨੂੰ ਪੜ੍ਹਨ ਲਈ ਆਰਬਿਟਰ ਰਸੀਦ
ਮਾਸਟਰ 1 ਲਈ ਸੰਪੂਰਨਤਾ ਪੜ੍ਹੋ
ਡੀਡੀਆਰ ਪਤਾ ਜਿੱਥੋਂ ਰੀਡ ਚੈਨਲ 1 ਲਈ ਰੀਡ ਸ਼ੁਰੂ ਕਰਨਾ ਹੈ
ਰੀਡ ਚੈਨਲ 1 ਤੋਂ ਪੜ੍ਹਨ ਲਈ ਬਾਈਟਸ
ਰੀਡ ਚੈਨਲ 1 ਤੋਂ ਵੀਡੀਓ ਡਾਟਾ ਆਉਟਪੁੱਟ

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

5

DDR AXI ਆਰਬਿਟਰ

ਸਿਗਨਲ ਨਾਮ rdata_valid_1_o rd_req_2_i rd_ack_2_o
rd_done_2_o start_read_addr_2_i
bytes_to_read_2_i
video_rdata_2_o
rdata_valid_2_o rd_req_3_i rd_ack_3_o
rd_done_3_o start_read_addr_3_i
bytes_to_read_3_i
video_rdata_3_o
rdata_valid_3_o rd_req_4_i rd_ack_4_o
rd_done_4_o start_read_addr_4_i
bytes_to_read_4_i
video_rdata_4_o
rdata_valid_4_o wr_req_1_i wr_ack_1_o
wr_done_1_o start_write_addr_1_i
ਬਾਈਟਸ_ਲਈ_ਲਿਖਣ_1_i
video_wdata_1_i
wdata_valid_1_i wr_req_2_i

ਦਿਸ਼ਾ ਆਉਟਪੁੱਟ ਇੰਪੁੱਟ ਆਉਟਪੁੱਟ
ਆਉਟਪੁੱਟ ਇੰਪੁੱਟ
ਇੰਪੁੱਟ
ਆਉਟਪੁੱਟ
ਆਉਟਪੁੱਟ ਇੰਪੁੱਟ ਆਉਟਪੁੱਟ
ਆਉਟਪੁੱਟ ਇੰਪੁੱਟ
ਇੰਪੁੱਟ
ਆਉਟਪੁੱਟ
ਆਉਟਪੁੱਟ ਇੰਪੁੱਟ ਆਉਟਪੁੱਟ
ਆਉਟਪੁੱਟ ਇੰਪੁੱਟ
ਇੰਪੁੱਟ
ਆਉਟਪੁੱਟ
ਆਉਟਪੁੱਟ ਇੰਪੁੱਟ ਆਉਟਪੁੱਟ
ਆਉਟਪੁੱਟ ਇੰਪੁੱਟ
ਇੰਪੁੱਟ
ਇੰਪੁੱਟ
ਇੰਪੁੱਟ ਇੰਪੁੱਟ

ਚੌੜਾਈ
[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL2_AXI_BUFF_AWIDTH + 3) – 1 : 0] [(g_RD_CHANNEL2_VIDEO_DATA_WIDTH1):0] [(g_AXI_AWIDTH-1) + 0) – 3 : 3] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH0 ):3] [(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL1_AXI_BUFF_AWIDTH + 0) – 4 : 3] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH0):4] [(g_AXI_AWIDTH-1):0] [(g_AXI_AWIDTH_1) _AWIDTH + 0) - 1 : 3 ] [(g_WR_CHANNEL1_VIDEO_DATA_WIDTH0):1]

ਵਰਣਨ ਰੀਡ ਚੈਨਲ ਤੋਂ ਵੈਧ ਡਾਟਾ ਪੜ੍ਹੋ 1 ਮਾਸਟਰ 2 ਆਰਬਿਟਰ ਤੋਂ ਬੇਨਤੀ ਪੜ੍ਹੋ ਮਾਸਟਰ 2 ਤੋਂ ਮਾਸਟਰ 2 ਡੀਡੀਆਰ ਐਡਰੈੱਸ ਤੱਕ ਰੀਡ ਕੰਪਲੀਸ਼ਨ ਨੂੰ ਪੜ੍ਹਣ ਦੀ ਰਸੀਦ ਜਿੱਥੋਂ ਰੀਡ ਚੈਨਲ 2 ਬਾਈਟਸ ਨੂੰ ਰੀਡ ਚੈਨਲ 2 ਤੋਂ ਪੜ੍ਹੇ ਜਾਣ ਲਈ ਰੀਡ ਸ਼ੁਰੂ ਕਰਨਾ ਹੈ ਵੀਡੀਓ ਡਾਟਾ ਰੀਡ ਚੈਨਲ ਤੋਂ ਆਉਟਪੁੱਟ 2 ਰੀਡ ਚੈਨਲ ਤੋਂ ਡਾਟਾ ਵੈਧ ਪੜ੍ਹੋ 2 ਮਾਸਟਰ 3 ਆਰਬਿਟਰ ਤੋਂ ਬੇਨਤੀ ਪੜ੍ਹੋ ਮਾਸਟਰ 3 ਤੋਂ ਮਾਸਟਰ 3 ਡੀਡੀਆਰ ਐਡਰੈੱਸ ਤੱਕ ਰੀਡ ਕੰਪਲੀਸ਼ਨ ਪੜ੍ਹੋ ਜਿੱਥੋਂ ਰੀਡ ਚੈਨਲ 3 ਬਾਈਟਸ ਨੂੰ ਰੀਡ ਤੋਂ ਰੀਡ ਆਊਟ ਕਰਨ ਲਈ ਰੀਡ ਸ਼ੁਰੂ ਕਰਨਾ ਹੈ ਚੈਨਲ 3 ਰੀਡ ਚੈਨਲ ਤੋਂ ਵੀਡੀਓ ਡਾਟਾ ਆਉਟਪੁੱਟ 3 ਰੀਡ ਚੈਨਲ ਤੋਂ ਡਾਟਾ ਵੈਧ ਪੜ੍ਹੋ 3 ਮਾਸਟਰ 4 ਆਰਬਿਟਰ ਤੋਂ ਬੇਨਤੀ ਪੜ੍ਹੋ ਮਾਸਟਰ 4 ਤੋਂ ਮਾਸਟਰ 4 ਡੀਡੀਆਰ ਐਡਰੈੱਸ ਤੱਕ ਰੀਡ ਕੰਪਲੀਸ਼ਨ ਪੜ੍ਹਣ ਦੀ ਰਸੀਦ ਜਿੱਥੋਂ ਰੀਡ ਚੈਨਲ 4 ਬਾਈਟਸ ਲਈ ਰੀਡ ਸ਼ੁਰੂ ਕਰਨਾ ਹੈ ਰੀਡ ਚੈਨਲ ਤੋਂ ਪੜ੍ਹੋ 4 ਰੀਡ ਚੈਨਲ ਤੋਂ ਵੀਡੀਓ ਡਾਟਾ ਆਉਟਪੁੱਟ 4 ਰੀਡ ਚੈਨਲ ਤੋਂ ਡਾਟਾ ਵੈਧ ਪੜ੍ਹੋ 4 ਮਾਸਟਰ 1 ਤੋਂ ਬੇਨਤੀ ਲਿਖੋ ਆਰਬਿਟਰ ਮਾਸਟਰ 1 ਤੋਂ ਬੇਨਤੀ ਲਿਖਣ ਲਈ ਰਸੀਦ ਮਾਸਟਰ 1 ਡੀਡੀਆਰ ਪਤੇ 'ਤੇ ਸੰਪੂਰਨਤਾ ਲਿਖੋ ਜਿਸ ਲਈ ਰਾਈਟ ਚੈਨਲ 1 ਤੋਂ ਲਿਖਣਾ ਹੈ ਰਾਈਟ ਚੈਨਲ 1 ਤੋਂ ਲਿਖੇ ਜਾਣ ਵਾਲੇ ਬਾਈਟਸ ਚੈਨਲ 1 ਨੂੰ ਲਿਖਣ ਲਈ ਵੀਡੀਓ ਡਾਟਾ ਇਨਪੁਟ
ਚੈਨਲ 1 ਲਿਖਣ ਲਈ ਵੈਧ ਡੇਟਾ ਲਿਖੋ ਮਾਸਟਰ 1 ਤੋਂ ਬੇਨਤੀ ਲਿਖੋ

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

6

DDR AXI ਆਰਬਿਟਰ

ਸਿਗਨਲ ਨਾਮ wr_ack_2_o

ਦਿਸ਼ਾ ਆਉਟਪੁੱਟ

wr_done_2_o start_write_addr_2_i

ਆਉਟਪੁੱਟ ਇੰਪੁੱਟ

ਬਾਈਟਸ_ਲਈ_ਲਿਖਣ_2_i

ਇੰਪੁੱਟ

video_wdata_2_i

ਇੰਪੁੱਟ

wdata_valid_2_i AXI I/F ਸਿਗਨਲ ਪੜ੍ਹੋ ਪਤਾ ਚੈਨਲ m_arid_o

ਇੰਪੁੱਟ ਆਉਟਪੁੱਟ

m_araddr_o

ਆਉਟਪੁੱਟ

m_arlen_o

ਆਉਟਪੁੱਟ

m_arsize_o m_arburst_o

ਆਉਟਪੁੱਟ ਆਉਟਪੁੱਟ

m_arlock_o

ਆਉਟਪੁੱਟ

m_arcache_o

ਆਉਟਪੁੱਟ

m_arprot_o

ਆਉਟਪੁੱਟ

ਚੌੜਾਈ
[(g_AXI_AWIDTH-1):0] [(g_WR_CHANNEL2_AXI_BUFF_AWIDTH + 3) – 1 : 0] [(g_WR_CHANNEL2_VIDEO_DATA_WIDTH1):0]

ਵਰਣਨ ਆਰਬਿਟਰ ਰਸੀਦ ਮਾਸਟਰ 2 ਤੋਂ ਬੇਨਤੀ ਲਿਖਣ ਲਈ ਮਾਸਟਰ 2 ਡੀਡੀਆਰ ਪਤੇ 'ਤੇ ਸੰਪੂਰਨਤਾ ਲਿਖੋ ਜਿਸ 'ਤੇ ਲਿਖਣਾ ਚੈਨਲ 2 ਤੋਂ ਲਿਖਣਾ ਹੈ 2 ਬਾਈਟ ਲਿਖਣਾ ਚੈਨਲ 2 ਤੋਂ ਲਿਖਣ ਲਈ ਵੀਡੀਓ ਡਾਟਾ ਇਨਪੁਟ ਚੈਨਲ XNUMX ਨੂੰ ਲਿਖਣ ਲਈ
ਚੈਨਲ 2 ਲਿਖਣ ਲਈ ਡੇਟਾ ਵੈਧ ਲਿਖੋ

[3:0] [(g_AXI_AWIDTH-1):0] [3:0] [2:0] [1:0] [1:0] [3:0] [2:0]

ਪਤਾ ID ਪੜ੍ਹੋ। ਪਛਾਣ tag ਸਿਗਨਲਾਂ ਦੇ ਰੀਡ ਐਡਰੈੱਸ ਗਰੁੱਪ ਲਈ।
ਪਤਾ ਪੜ੍ਹੋ। ਰੀਡ ਬਰਸਟ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਦਾ ਸ਼ੁਰੂਆਤੀ ਪਤਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਸਿਰਫ਼ ਬਰਸਟ ਦਾ ਸ਼ੁਰੂਆਤੀ ਪਤਾ ਦਿੱਤਾ ਗਿਆ ਹੈ।
ਬਰਸਟ ਲੰਬਾਈ. ਇੱਕ ਬਰਸਟ ਵਿੱਚ ਟ੍ਰਾਂਸਫਰ ਦੀ ਸਹੀ ਸੰਖਿਆ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਇਹ ਜਾਣਕਾਰੀ ਪਤੇ ਨਾਲ ਜੁੜੇ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਦੀ ਸੰਖਿਆ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਦੀ ਹੈ
ਬਰਸਟ ਦਾ ਆਕਾਰ. ਬਰਸਟ ਵਿੱਚ ਹਰੇਕ ਟ੍ਰਾਂਸਫਰ ਦਾ ਆਕਾਰ
ਬਰਸਟ ਕਿਸਮ. ਆਕਾਰ ਦੀ ਜਾਣਕਾਰੀ ਦੇ ਨਾਲ, ਵੇਰਵੇ ਦਿੰਦਾ ਹੈ ਕਿ ਬਰਸਟ ਦੇ ਅੰਦਰ ਹਰੇਕ ਟ੍ਰਾਂਸਫਰ ਲਈ ਪਤੇ ਦੀ ਗਣਨਾ ਕਿਵੇਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।
2'b01 'ਤੇ ਸਥਿਰ à ਇਨਕਰੀਮੈਂਟਲ ਐਡਰੈੱਸ ਬਰਸਟ
ਲਾਕ ਦੀ ਕਿਸਮ. ਟ੍ਰਾਂਸਫਰ ਦੀਆਂ ਪਰਮਾਣੂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਬਾਰੇ ਵਾਧੂ ਜਾਣਕਾਰੀ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।
2'b00 à ਸਧਾਰਣ ਪਹੁੰਚ ਲਈ ਸਥਿਰ
ਕੈਸ਼ ਦੀ ਕਿਸਮ। ਟ੍ਰਾਂਸਫਰ ਦੀਆਂ ਕੈਸ਼ਯੋਗ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਬਾਰੇ ਵਾਧੂ ਜਾਣਕਾਰੀ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।
4'b0000 'ਤੇ ਸਥਿਰ à ਗੈਰ-ਕੈਸ਼ਯੋਗ ਅਤੇ ਗੈਰ-ਬਫਰਬਲ
ਸੁਰੱਖਿਆ ਦੀ ਕਿਸਮ. ਲੈਣ-ਦੇਣ ਲਈ ਸੁਰੱਖਿਆ ਯੂਨਿਟ ਜਾਣਕਾਰੀ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।
3'b000 à ਸਧਾਰਣ, ਸੁਰੱਖਿਅਤ ਡੇਟਾ ਐਕਸੈਸ ਲਈ ਸਥਿਰ

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

7

DDR AXI ਆਰਬਿਟਰ
ਸਿਗਨਲ ਦਾ ਨਾਮ m_arvalid_o

ਦਿਸ਼ਾ ਆਉਟਪੁੱਟ

ਚੌੜਾਈ

m_arready_i

ਇੰਪੁੱਟ

ਡਾਟਾ ਚੈਨਲ ਪੜ੍ਹੋ

m_rid_i

ਇੰਪੁੱਟ

[3:0]

m_rdata_i m_rresp_i
m_rlast_i m_rvalid_i

ਇੰਪੁੱਟ ਇੰਪੁੱਟ

[(g_AXI_DWIDTH-1):0] [1:0]

ਇੰਪੁੱਟ ਇੰਪੁੱਟ

m_rready_o

ਆਉਟਪੁੱਟ

ਐਡਰੈੱਸ ਚੈਨਲ ਲਿਖੋ

m_awid_o

ਆਉਟਪੁੱਟ

m_awaddr_o

ਆਉਟਪੁੱਟ

[3:0] [(g_AXI_AWIDTH-1):0]

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

ਵੇਰਵਾ ਪੜ੍ਹੋ ਪਤਾ ਵੈਧ ਹੈ।
ਜਦੋਂ ਉੱਚਾ ਹੁੰਦਾ ਹੈ, ਪੜ੍ਹਿਆ ਪਤਾ ਅਤੇ ਨਿਯੰਤਰਣ ਜਾਣਕਾਰੀ ਵੈਧ ਹੁੰਦੀ ਹੈ ਅਤੇ ਉਦੋਂ ਤੱਕ ਉੱਚੀ ਰਹਿੰਦੀ ਹੈ ਜਦੋਂ ਤੱਕ ਪਤਾ ਸਿਗਨਲ, m_arready, ਉੱਚਾ ਨਹੀਂ ਹੁੰਦਾ ਹੈ।
`1′ = ਪਤਾ ਅਤੇ ਕੰਟਰੋਲ ਜਾਣਕਾਰੀ ਵੈਧ
`0′ = ਪਤਾ ਅਤੇ ਕੰਟਰੋਲ ਜਾਣਕਾਰੀ ਵੈਧ ਨਹੀਂ ਹੈ। ਪੜ੍ਹੋ ਪਤਾ ਤਿਆਰ ਹੈ। ਸਲੇਵ ਇੱਕ ਪਤੇ ਅਤੇ ਸੰਬੰਧਿਤ ਨਿਯੰਤਰਣ ਸੰਕੇਤਾਂ ਨੂੰ ਸਵੀਕਾਰ ਕਰਨ ਲਈ ਤਿਆਰ ਹੈ:
1 = ਦਾਸ ਤਿਆਰ ਹੈ
0 = ਨੌਕਰ ਤਿਆਰ ਨਹੀਂ।
ਆਈਡੀ ਪੜ੍ਹੋ tag. ਆਈ.ਡੀ tag ਸਿਗਨਲਾਂ ਦੇ ਰੀਡ ਡਾਟਾ ਗਰੁੱਪ ਦਾ। m_rid ਮੁੱਲ ਸਲੇਵ ਦੁਆਰਾ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਹੈ ਅਤੇ ਪੜ੍ਹਨ ਵਾਲੇ ਲੈਣ-ਦੇਣ ਦੇ m_arid ਮੁੱਲ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ ਜਿਸਦਾ ਇਹ ਜਵਾਬ ਦੇ ਰਿਹਾ ਹੈ। ਡਾਟਾ ਪੜ੍ਹੋ। ਜਵਾਬ ਪੜ੍ਹੋ।
ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਦੀ ਸਥਿਤੀ। ਮਨਜ਼ੂਰਸ਼ੁਦਾ ਜਵਾਬ OKAY, EXOKAY, SLVERR, ਅਤੇ DECERR ਹਨ। ਆਖਰੀ ਪੜ੍ਹੋ.
ਰੀਡ ਬਰਸਟ ਵਿੱਚ ਆਖਰੀ ਟ੍ਰਾਂਸਫਰ। ਵੈਧ ਪੜ੍ਹੋ। ਲੋੜੀਂਦਾ ਰੀਡ ਡੇਟਾ ਉਪਲਬਧ ਹੈ ਅਤੇ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਪੂਰਾ ਹੋ ਸਕਦਾ ਹੈ:
1 = ਉਪਲਬਧ ਡਾਟਾ ਪੜ੍ਹੋ
0 = ਪੜ੍ਹਿਆ ਡਾਟਾ ਉਪਲਬਧ ਨਹੀਂ ਹੈ। ਤਿਆਰ ਪੜ੍ਹੋ. ਮਾਸਟਰ ਪੜ੍ਹਿਆ ਡਾਟਾ ਅਤੇ ਜਵਾਬ ਜਾਣਕਾਰੀ ਨੂੰ ਸਵੀਕਾਰ ਕਰ ਸਕਦਾ ਹੈ:
1 = ਮਾਸਟਰ ਤਿਆਰ
0 = ਮਾਸਟਰ ਤਿਆਰ ਨਹੀਂ ਹੈ।
ਪਤਾ ID ਲਿਖੋ। ਪਛਾਣ tag ਸਿਗਨਲਾਂ ਦੇ ਐਡਰੈੱਸ ਗਰੁੱਪ ਲਿਖਣ ਲਈ। ਪਤਾ ਲਿਖੋ। ਰਾਈਟ ਬਰਸਟ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਵਿੱਚ ਪਹਿਲੇ ਟ੍ਰਾਂਸਫਰ ਦਾ ਪਤਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਸੰਬੰਧਿਤ ਨਿਯੰਤਰਣ ਸਿਗਨਲ ਬਰਸਟ ਵਿੱਚ ਬਾਕੀ ਬਚੇ ਟ੍ਰਾਂਸਫਰ ਦੇ ਪਤੇ ਨਿਰਧਾਰਤ ਕਰਨ ਲਈ ਵਰਤੇ ਜਾਂਦੇ ਹਨ।
8

DDR AXI ਆਰਬਿਟਰ
ਸਿਗਨਲ ਦਾ ਨਾਮ m_awlen_o

ਦਿਸ਼ਾ ਆਉਟਪੁੱਟ

ਚੌੜਾਈ [3:0]

m_awsize_o

ਆਉਟਪੁੱਟ

[2:0]

m_awburst_o

ਆਉਟਪੁੱਟ

[1:0]

m_awlock_o

ਆਉਟਪੁੱਟ

[1:0]

m_awcache_o

ਆਉਟਪੁੱਟ

[3:0]

m_awprot_o

ਆਉਟਪੁੱਟ

[2:0]

m_awvalid_o

ਆਉਟਪੁੱਟ

ਵਰਣਨ
ਬਰਸਟ ਲੰਬਾਈ. ਇੱਕ ਬਰਸਟ ਵਿੱਚ ਟ੍ਰਾਂਸਫਰ ਦੀ ਸਹੀ ਸੰਖਿਆ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਇਹ ਜਾਣਕਾਰੀ ਪਤੇ ਨਾਲ ਜੁੜੇ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਦੀ ਸੰਖਿਆ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਦੀ ਹੈ।
ਬਰਸਟ ਆਕਾਰ. ਬਰਸਟ ਵਿੱਚ ਹਰੇਕ ਟ੍ਰਾਂਸਫਰ ਦਾ ਆਕਾਰ। ਬਾਈਟ ਲੇਨ ਸਟ੍ਰੋਬ ਦਰਸਾਉਂਦੇ ਹਨ ਕਿ ਕਿਹੜੀਆਂ ਬਾਈਟ ਲੇਨਾਂ ਨੂੰ ਅੱਪਡੇਟ ਕਰਨਾ ਹੈ।
3'b011 à 8 ਬਾਈਟ ਪ੍ਰਤੀ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ ਜਾਂ 64-ਬਿੱਟ ਟ੍ਰਾਂਸਫਰ 'ਤੇ ਸਥਿਰ ਕੀਤਾ ਗਿਆ ਹੈ
ਬਰਸਟ ਕਿਸਮ. ਆਕਾਰ ਦੀ ਜਾਣਕਾਰੀ ਦੇ ਨਾਲ, ਵੇਰਵੇ ਦਿੰਦਾ ਹੈ ਕਿ ਬਰਸਟ ਦੇ ਅੰਦਰ ਹਰੇਕ ਟ੍ਰਾਂਸਫਰ ਲਈ ਪਤੇ ਦੀ ਗਣਨਾ ਕਿਵੇਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।
2'b01 'ਤੇ ਸਥਿਰ à ਇਨਕਰੀਮੈਂਟਲ ਐਡਰੈੱਸ ਬਰਸਟ
ਲਾਕ ਦੀ ਕਿਸਮ. ਟ੍ਰਾਂਸਫਰ ਦੀਆਂ ਪਰਮਾਣੂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਬਾਰੇ ਵਾਧੂ ਜਾਣਕਾਰੀ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।
2'b00 à ਸਧਾਰਣ ਪਹੁੰਚ ਲਈ ਸਥਿਰ
ਕੈਸ਼ ਦੀ ਕਿਸਮ। ਲੈਣ-ਦੇਣ ਦੇ ਬਫਰਬਲ, ਕੈਸ਼ੇਬਲ, ਰਾਈਟ-ਥਰੂ, ਰਾਈਟ-ਬੈਕ, ਅਤੇ ਐਲੋਕੇਟ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ।
4'b0000 'ਤੇ ਸਥਿਰ à ਗੈਰ-ਕੈਸ਼ਯੋਗ ਅਤੇ ਗੈਰ-ਬਫਰਬਲ
ਸੁਰੱਖਿਆ ਦੀ ਕਿਸਮ. ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਦੇ ਆਮ, ਵਿਸ਼ੇਸ਼ ਅਧਿਕਾਰ, ਜਾਂ ਸੁਰੱਖਿਅਤ ਸੁਰੱਖਿਆ ਪੱਧਰ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਅਤੇ ਕੀ ਲੈਣ-ਦੇਣ ਇੱਕ ਡੇਟਾ ਐਕਸੈਸ ਜਾਂ ਇੱਕ ਨਿਰਦੇਸ਼ ਪਹੁੰਚ ਹੈ।
3'b000 à ਸਧਾਰਣ, ਸੁਰੱਖਿਅਤ ਡੇਟਾ ਐਕਸੈਸ ਲਈ ਸਥਿਰ
ਪਤਾ ਲਿਖੋ ਵੈਧ। ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਵੈਧ ਲਿਖਣ ਦਾ ਪਤਾ ਅਤੇ ਨਿਯੰਤਰਣ
ਜਾਣਕਾਰੀ ਉਪਲਬਧ ਹੈ:
1 = ਪਤਾ ਅਤੇ ਕੰਟਰੋਲ ਜਾਣਕਾਰੀ ਉਪਲਬਧ ਹੈ
0 = ਪਤਾ ਅਤੇ ਕੰਟਰੋਲ ਜਾਣਕਾਰੀ ਉਪਲਬਧ ਨਹੀਂ ਹੈ। ਪਤਾ ਅਤੇ ਨਿਯੰਤਰਣ ਜਾਣਕਾਰੀ ਉਦੋਂ ਤੱਕ ਸਥਿਰ ਰਹਿੰਦੀ ਹੈ ਜਦੋਂ ਤੱਕ ਪਤਾ ਸਿਗਨਲ, m_awready, ਉੱਚਾ ਨਹੀਂ ਹੋ ਜਾਂਦਾ ਹੈ।

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

9

DDR AXI ਆਰਬਿਟਰ

ਸਿਗਨਲ ਨਾਮ m_awready_i

ਦਿਸ਼ਾ ਇੰਪੁੱਟ

ਚੌੜਾਈ

ਡਾਟਾ ਚੈਨਲ ਲਿਖੋ

m_wid_o

ਆਉਟਪੁੱਟ

[3:0]

m_wdata_o m_wstrb_o

ਆਉਟਪੁੱਟ ਆਉਟਪੁੱਟ

[(g_AXI_DWIDTH-1):0]AXI_DWDITH ਪੈਰਾਮੀਟਰ
[7:0]

m_wlast_o m_wvalid_o

ਆਉਟਪੁੱਟ ਆਉਟਪੁੱਟ

m_wready_i

ਇੰਪੁੱਟ

ਜਵਾਬ ਚੈਨਲ ਸਿਗਨਲ ਲਿਖੋ

m_bid_i

ਇੰਪੁੱਟ

[3:0]

m_bresp_i m_bvalid_i

ਇੰਪੁੱਟ

[1:0]

ਇੰਪੁੱਟ

m_bready_o

ਆਉਟਪੁੱਟ

ਵੇਰਵਾ ਲਿਖੋ ਪਤਾ ਤਿਆਰ ਹੈ। ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਸਲੇਵ ਇੱਕ ਪਤੇ ਅਤੇ ਸੰਬੰਧਿਤ ਨਿਯੰਤਰਣ ਸੰਕੇਤਾਂ ਨੂੰ ਸਵੀਕਾਰ ਕਰਨ ਲਈ ਤਿਆਰ ਹੈ:
1 = ਦਾਸ ਤਿਆਰ ਹੈ
0 = ਨੌਕਰ ਤਿਆਰ ਨਹੀਂ।
ID ਲਿਖੋ tag. ਆਈ.ਡੀ tag ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ ਲਿਖਣ ਦਾ। m_wid ਮੁੱਲ ਲਿਖਣ ਦੇ ਲੈਣ-ਦੇਣ ਦੇ m_awid ਮੁੱਲ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ। ਡਾਟਾ ਲਿਖੋ
ਸਟ੍ਰੋਬਸ ਲਿਖੋ. ਇਹ ਸਿਗਨਲ ਦੱਸਦਾ ਹੈ ਕਿ ਮੈਮੋਰੀ ਵਿੱਚ ਕਿਹੜੀਆਂ ਬਾਈਟ ਲੇਨਾਂ ਨੂੰ ਅੱਪਡੇਟ ਕਰਨਾ ਹੈ। ਰਾਈਟ ਡਾਟਾ ਬੱਸ ਰਾਈਟ ਲਾਸਟ ਦੇ ਹਰ ਅੱਠ ਬਿੱਟ ਲਈ ਇੱਕ ਰਾਈਟ ਸਟ੍ਰੋਬ ਹੈ। ਇੱਕ ਰਾਈਟ ਬਰਸਟ ਵਿੱਚ ਆਖਰੀ ਟ੍ਰਾਂਸਫਰ। ਵੈਧ ਲਿਖੋ। ਵੈਧ ਲਿਖਣ ਡੇਟਾ ਅਤੇ ਸਟ੍ਰੋਬ ਉਪਲਬਧ ਹਨ:
1 = ਡਾਟਾ ਅਤੇ ਸਟ੍ਰੋਬ ਉਪਲਬਧ ਲਿਖੋ
0 = ਡਾਟਾ ਲਿਖਣਾ ਅਤੇ ਸਟ੍ਰੋਬ ਉਪਲਬਧ ਨਹੀਂ ਹਨ। ਤਿਆਰ ਲਿਖੋ. ਸਲੇਵ ਲਿਖਤੀ ਡੇਟਾ ਨੂੰ ਸਵੀਕਾਰ ਕਰ ਸਕਦਾ ਹੈ: 1 = ਨੌਕਰ ਤਿਆਰ
0 = ਨੌਕਰ ਤਿਆਰ ਨਹੀਂ।
ਜਵਾਬ ID। ਪਛਾਣ tag ਲਿਖਣ ਦੇ ਜਵਾਬ ਦੇ. m_bid ਮੁੱਲ ਲਿਖਣ ਦੇ ਲੈਣ-ਦੇਣ ਦੇ m_awid ਮੁੱਲ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ ਜਿਸ ਲਈ ਸਲੇਵ ਜਵਾਬ ਦੇ ਰਿਹਾ ਹੈ। ਜਵਾਬ ਲਿਖੋ। ਲਿਖਤੀ ਲੈਣ-ਦੇਣ ਦੀ ਸਥਿਤੀ। ਮਨਜ਼ੂਰਸ਼ੁਦਾ ਜਵਾਬ OKAY, EXOKAY, SLVERR, ਅਤੇ DECERR ਹਨ। ਜਵਾਬ ਵੈਧ ਲਿਖੋ। ਵੈਧ ਲਿਖਤ ਜਵਾਬ ਉਪਲਬਧ ਹੈ:
1 = ਉਪਲਬਧ ਜਵਾਬ ਲਿਖੋ
0 = ਜਵਾਬ ਲਿਖਣਾ ਉਪਲਬਧ ਨਹੀਂ ਹੈ। ਜਵਾਬ ਤਿਆਰ ਹੈ। ਮਾਸਟਰ ਜਵਾਬ ਜਾਣਕਾਰੀ ਨੂੰ ਸਵੀਕਾਰ ਕਰ ਸਕਦਾ ਹੈ.
1 = ਮਾਸਟਰ ਤਿਆਰ
0 = ਮਾਸਟਰ ਤਿਆਰ ਨਹੀਂ ਹੈ।

ਹੇਠਾਂ ਦਿੱਤਾ ਚਿੱਤਰ DDR AXI ਆਰਬਿਟਰ ਦਾ ਅੰਦਰੂਨੀ ਬਲਾਕ ਚਿੱਤਰ ਦਿਖਾਉਂਦਾ ਹੈ।

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

10

DDR AXI ਆਰਬਿਟਰ
ਹੇਠਾਂ ਦਿੱਤਾ ਚਿੱਤਰ DDR AXI ਆਰਬਿਟਰ ਦਾ ਅੰਦਰੂਨੀ ਬਲਾਕ ਚਿੱਤਰ ਦਿਖਾਉਂਦਾ ਹੈ। ਚਿੱਤਰ 4 · DDR AXI ਆਰਬਿਟਰ ਦਾ ਅੰਦਰੂਨੀ ਬਲਾਕ ਚਿੱਤਰ

ਹਰ ਰੀਡ ਚੈਨਲ ਉਦੋਂ ਚਾਲੂ ਹੋ ਜਾਂਦਾ ਹੈ ਜਦੋਂ ਇਸਨੂੰ read_req_(x)_i ਇਨਪੁਟ 'ਤੇ ਉੱਚ ਇਨਪੁਟ ਸਿਗਨਲ ਮਿਲਦਾ ਹੈ। ਫਿਰ ਇਹ

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

11

DDR AXI ਆਰਬਿਟਰ
ਹਰ ਰੀਡ ਚੈਨਲ ਉਦੋਂ ਚਾਲੂ ਹੋ ਜਾਂਦਾ ਹੈ ਜਦੋਂ ਇਸਨੂੰ read_req_(x)_i ਇਨਪੁਟ 'ਤੇ ਉੱਚ ਇਨਪੁਟ ਸਿਗਨਲ ਮਿਲਦਾ ਹੈ। ਫਿਰ ਇਹ ਐੱਸamples ਸ਼ੁਰੂਆਤੀ AXI ਐਡਰੈੱਸ ਅਤੇ ਇਨਪੁਟਸ ਨੂੰ ਪੜ੍ਹਨ ਲਈ ਬਾਈਟਸ ਜੋ ਕਿ ਬਾਹਰੀ ਮਾਸਟਰ ਤੋਂ ਇਨਪੁਟ ਹਨ। ਚੈਨਲ read_ack_(x)_o ਨੂੰ ਟੌਗਲ ਕਰਕੇ ਬਾਹਰੀ ਮਾਸਟਰ ਨੂੰ ਸਵੀਕਾਰ ਕਰਦਾ ਹੈ। ਚੈਨਲ ਇਨਪੁਟਸ ਦੀ ਪ੍ਰਕਿਰਿਆ ਕਰਦਾ ਹੈ ਅਤੇ DDR-SDRAM ਤੋਂ ਡੇਟਾ ਨੂੰ ਪੜ੍ਹਨ ਲਈ ਲੋੜੀਂਦੇ AXI ਟ੍ਰਾਂਜੈਕਸ਼ਨਾਂ ਨੂੰ ਤਿਆਰ ਕਰਦਾ ਹੈ। 64-ਬਿੱਟ AXI ਫਾਰਮੈਟ ਵਿੱਚ ਪੜ੍ਹਿਆ ਗਿਆ ਡੇਟਾ ਅੰਦਰੂਨੀ ਬਫਰ ਵਿੱਚ ਸਟੋਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਲੋੜੀਂਦੇ ਡੇਟਾ ਨੂੰ ਪੜ੍ਹਨ ਅਤੇ ਅੰਦਰੂਨੀ ਬਫਰ ਵਿੱਚ ਸਟੋਰ ਕੀਤੇ ਜਾਣ ਤੋਂ ਬਾਅਦ, ਅਨ-ਪੈਕਰ ਮੋਡੀਊਲ ਨੂੰ ਸਮਰੱਥ ਬਣਾਇਆ ਜਾਂਦਾ ਹੈ। ਅਨ-ਪੈਕਰ ਮੋਡੀਊਲ ਹਰੇਕ 64-ਬਿੱਟ ਸ਼ਬਦ ਨੂੰ ਆਊਟਪੁੱਟ ਡੇਟਾ ਬਿੱਟ ਲੰਬਾਈ ਵਿੱਚ ਖੋਲ੍ਹਦਾ ਹੈ ਜੋ ਉਸ ਖਾਸ ਚੈਨਲ ਲਈ ਸਾਬਕਾ ਲਈ ਲੋੜੀਂਦਾ ਹੈample ਜੇਕਰ ਚੈਨਲ ਨੂੰ 32-ਬਿੱਟ ਆਉਟਪੁੱਟ ਡੇਟਾ ਚੌੜਾਈ ਦੇ ਰੂਪ ਵਿੱਚ ਸੰਰਚਿਤ ਕੀਤਾ ਗਿਆ ਹੈ, ਤਾਂ ਹਰੇਕ 64-ਬਿੱਟ ਸ਼ਬਦ ਨੂੰ ਦੋ 32-ਬਿੱਟ ਆਉਟਪੁੱਟ ਡੇਟਾ ਸ਼ਬਦਾਂ ਦੇ ਰੂਪ ਵਿੱਚ ਭੇਜਿਆ ਜਾਂਦਾ ਹੈ। ਚੈਨਲ 1 ਲਈ ਜੋ ਕਿ ਇੱਕ 24-ਬਿੱਟ ਚੈਨਲ ਹੈ, ਅਨ-ਪੈਕਰ ਹਰੇਕ 64-ਬਿੱਟ ਸ਼ਬਦ ਨੂੰ 24-ਬਿੱਟ ਆਉਟਪੁੱਟ ਡੇਟਾ ਵਿੱਚ ਖੋਲ੍ਹਦਾ ਹੈ। ਕਿਉਂਕਿ 64 24 ਦਾ ਮਲਟੀਪਲ ਨਹੀਂ ਹੈ, ਰੀਡ ਚੈਨਲ 1 ਲਈ ਅਨ-ਪੈਕਰ ਅੱਠ 64-ਬਿੱਟ ਡੇਟਾ ਸ਼ਬਦ ਬਣਾਉਣ ਲਈ ਤਿੰਨ 24-ਬਿੱਟ ਸ਼ਬਦਾਂ ਦੇ ਸਮੂਹ ਨੂੰ ਜੋੜਦਾ ਹੈ। ਇਹ ਰੀਡ ਚੈਨਲ 1 'ਤੇ ਇੱਕ ਰੁਕਾਵਟ ਪਾਉਂਦਾ ਹੈ ਕਿ ਬਾਹਰੀ ਮਾਸਟਰ ਦੁਆਰਾ ਬੇਨਤੀ ਕੀਤੇ ਗਏ ਡੇਟਾ ਬਾਈਟਾਂ ਨੂੰ 8 ਨਾਲ ਵੰਡਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ। ਰੀਡ ਚੈਨਲ 2, 3, ਅਤੇ 4 ਨੂੰ 8-ਬਿੱਟ, 24 ਬਿੱਟ, ਅਤੇ 32-ਬਿੱਟ ਡੇਟਾ ਚੌੜਾਈ ਦੇ ਤੌਰ ਤੇ ਸੰਰਚਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਜੋ ਕਿ ਹੈ। g_RD_CHANNEL(X) _VIDEO_DATA_WIDTH ਗਲੋਬਲ ਕੌਂਫਿਗਰੇਸ਼ਨ ਪੈਰਾਮੀਟਰ ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਕੀਤਾ ਗਿਆ। ਜੇਕਰ ਉਹਨਾਂ ਨੂੰ 24-ਬਿੱਟ ਦੇ ਤੌਰ 'ਤੇ ਕੌਂਫਿਗਰ ਕੀਤਾ ਗਿਆ ਹੈ, ਤਾਂ ਉੱਪਰ ਦਿੱਤੀ ਪਾਬੰਦੀ ਉਹਨਾਂ ਵਿੱਚੋਂ ਹਰੇਕ 'ਤੇ ਵੀ ਲਾਗੂ ਹੋਵੇਗੀ। ਪਰ ਜੇਕਰ ਉਹਨਾਂ ਨੂੰ 8-ਬਿੱਟ ਜਾਂ 32-ਬਿੱਟ ਦੇ ਰੂਪ ਵਿੱਚ ਕੌਂਫਿਗਰ ਕੀਤਾ ਗਿਆ ਹੈ, ਤਾਂ ਇਸ ਵਿੱਚ ਕੋਈ ਰੁਕਾਵਟ ਨਹੀਂ ਹੈ ਕਿਉਂਕਿ 64 32 ਅਤੇ 8 ਦਾ ਮਲਟੀਪਲ ਹੈ। ਇਹਨਾਂ ਮਾਮਲਿਆਂ ਵਿੱਚ, ਹਰੇਕ 64-ਬਿੱਟ ਸ਼ਬਦ ਨੂੰ ਦੋ 32-ਬਿੱਟ ਡੇਟਾ ਸ਼ਬਦਾਂ ਜਾਂ ਅੱਠ 8 ਵਿੱਚ ਅਨਪੈਕ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। -ਬਿੱਟ ਡਾਟਾ ਸ਼ਬਦ.
ਰੀਡ ਚੈਨਲ 1 64 24-ਬਿੱਟ ਸ਼ਬਦਾਂ ਦੇ ਬੈਚਾਂ ਵਿੱਚ DDR-SDRAM ਤੋਂ 48-ਬਿੱਟ ਆਉਟਪੁੱਟ ਡੇਟਾ ਸ਼ਬਦਾਂ ਨੂੰ ਪੜ੍ਹੇ ਜਾਣ ਵਾਲੇ 64-ਬਿੱਟ ਡੇਟਾ ਸ਼ਬਦਾਂ ਨੂੰ ਅਨਪੈਕ ਕਰਦਾ ਹੈ, ਭਾਵ ਜਦੋਂ ਵੀ 48 64-ਬਿੱਟ ਸ਼ਬਦ ਰੀਡ ਚੈਨਲ 1 ਦੇ ਅੰਦਰੂਨੀ ਬਫਰ ਵਿੱਚ ਉਪਲਬਧ ਹੁੰਦੇ ਹਨ, ਅਨ-ਪੈਕਰ 24-ਬਿੱਟ ਆਉਟਪੁੱਟ ਡੇਟਾ ਦੇਣ ਲਈ ਉਹਨਾਂ ਨੂੰ ਅਨਪੈਕ ਕਰਨਾ ਸ਼ੁਰੂ ਕਰਦਾ ਹੈ। ਜੇਕਰ ਪੜ੍ਹਨ ਲਈ ਬੇਨਤੀ ਕੀਤੇ ਡੇਟਾ ਬਾਈਟ 48 64-ਬਿੱਟ ਸ਼ਬਦਾਂ ਤੋਂ ਘੱਟ ਹਨ, ਤਾਂ ਅਨ-ਪੈਕਰ ਸਿਰਫ਼ DDR-SDRAM ਤੋਂ ਪੂਰਾ ਡੇਟਾ ਪੜ੍ਹੇ ਜਾਣ ਤੋਂ ਬਾਅਦ ਹੀ ਸਮਰੱਥ ਹੁੰਦਾ ਹੈ। ਬਾਕੀ ਬਚੇ ਤਿੰਨ ਰੀਡ ਚੈਨਲਾਂ ਵਿੱਚ, ਅਨ-ਪੈਕਰ ਡੀਡੀਆਰ-ਐਸਡੀਆਰਐਮ ਤੋਂ ਪੂਰੀ ਬੇਨਤੀ ਕੀਤੀ ਬਾਈਟਸ ਦੀ ਸੰਖਿਆ ਨੂੰ ਪੜ੍ਹੇ ਜਾਣ ਤੋਂ ਬਾਅਦ ਹੀ ਪੜ੍ਹਿਆ ਡਾਟਾ ਭੇਜਣਾ ਸ਼ੁਰੂ ਕਰਦਾ ਹੈ।
ਜਦੋਂ ਇੱਕ ਰੀਡ ਚੈਨਲ 24-ਬਿੱਟ ਆਉਟਪੁੱਟ ਚੌੜਾਈ ਲਈ ਕੌਂਫਿਗਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਸ਼ੁਰੂਆਤੀ ਰੀਡ ਐਡਰੈੱਸ ਨੂੰ 24-ਬਾਈਟ ਸੀਮਾ ਨਾਲ ਇਕਸਾਰ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ। ਇਹ ਇਸ ਰੁਕਾਵਟ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਲੋੜੀਂਦਾ ਹੈ ਕਿ ਅਨ-ਪੈਕਰ ਅੱਠ 64-ਬਿੱਟ ਆਉਟਪੁੱਟ ਸ਼ਬਦਾਂ ਨੂੰ ਬਣਾਉਣ ਲਈ ਤਿੰਨ 24-ਬਿੱਟ ਸ਼ਬਦਾਂ ਦੇ ਸਮੂਹ ਨੂੰ ਖੋਲ੍ਹਦਾ ਹੈ।
ਬੇਨਤੀ ਕੀਤੇ ਬਾਈਟਾਂ ਨੂੰ ਬਾਹਰੀ ਮਾਸਟਰ ਨੂੰ ਭੇਜੇ ਜਾਣ ਤੋਂ ਬਾਅਦ ਸਾਰੇ ਰੀਡ ਚੈਨਲ ਬਾਹਰੀ ਮਾਸਟਰ ਨੂੰ ਪੜ੍ਹਿਆ ਗਿਆ ਆਉਟਪੁੱਟ ਤਿਆਰ ਕਰਦੇ ਹਨ।
ਚੈਨਲ ਲਿਖਣ ਦੇ ਮਾਮਲੇ ਵਿੱਚ, ਬਾਹਰੀ ਮਾਸਟਰ ਨੂੰ ਖਾਸ ਚੈਨਲ ਨੂੰ ਲੋੜੀਂਦਾ ਡੇਟਾ ਇਨਪੁਟ ਕਰਨਾ ਪੈਂਦਾ ਹੈ। ਰਾਈਟ ਚੈਨਲ ਇਨਪੁਟ ਡੇਟਾ ਲੈਂਦਾ ਹੈ ਅਤੇ ਉਹਨਾਂ ਨੂੰ 64-ਬਿੱਟ ਸ਼ਬਦਾਂ ਵਿੱਚ ਪੈਕ ਕਰਦਾ ਹੈ ਅਤੇ ਉਹਨਾਂ ਨੂੰ ਅੰਦਰੂਨੀ ਸਟੋਰੇਜ ਵਿੱਚ ਸਟੋਰ ਕਰਦਾ ਹੈ। ਲੋੜੀਂਦਾ ਡੇਟਾ ਸਟੋਰ ਕੀਤੇ ਜਾਣ ਤੋਂ ਬਾਅਦ, ਬਾਹਰੀ ਮਾਸਟਰ ਨੂੰ ਲਿਖਣ ਲਈ ਸ਼ੁਰੂਆਤੀ ਪਤੇ ਅਤੇ ਬਾਈਟਾਂ ਦੇ ਨਾਲ ਲਿਖਣ ਦੀ ਬੇਨਤੀ ਪ੍ਰਦਾਨ ਕਰਨੀ ਪੈਂਦੀ ਹੈ। 'ਤੇ ਐੱਸampਇਹਨਾਂ ਇਨਪੁਟਸ ਨੂੰ ਲੈ ਕੇ, ਰਾਈਟ ਚੈਨਲ ਬਾਹਰੀ ਮਾਸਟਰ ਨੂੰ ਸਵੀਕਾਰ ਕਰਦਾ ਹੈ। ਇਸ ਤੋਂ ਬਾਅਦ, ਚੈਨਲ ਸਟੋਰ ਕੀਤੇ ਡੇਟਾ ਨੂੰ DDR-SDRAM ਵਿੱਚ ਲਿਖਣ ਲਈ AXI ਰਾਈਟ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਬਣਾਉਂਦਾ ਹੈ। ਇੱਕ ਵਾਰ ਬੇਨਤੀ ਕੀਤੇ ਬਾਈਟਾਂ ਨੂੰ DDR-SDRAM ਵਿੱਚ ਲਿਖੇ ਜਾਣ ਤੋਂ ਬਾਅਦ ਸਾਰੇ ਰਾਈਟ ਚੈਨਲ ਬਾਹਰੀ ਮਾਸਟਰ ਨੂੰ ਲਿਖਤੀ ਆਉਟਪੁੱਟ ਤਿਆਰ ਕਰਦੇ ਹਨ। ਕਿਸੇ ਵੀ ਰਾਈਟ ਚੈਨਲ ਨੂੰ ਲਿਖਤੀ ਬੇਨਤੀ ਦਿੱਤੇ ਜਾਣ ਤੋਂ ਬਾਅਦ, ਨਵਾਂ ਡੇਟਾ ਰਾਈਟ ਚੈਨਲ ਵਿੱਚ ਨਹੀਂ ਲਿਖਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ, ਜਦੋਂ ਤੱਕ ਮੌਜੂਦਾ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਸੰਪੂਰਨਤਾ wr_done_(x)_o ਦੇ ਦਾਅਵੇ ਦੁਆਰਾ ਦਰਸਾਈ ਜਾਂਦੀ ਹੈ।
ਰਾਈਟ ਚੈਨਲ 1 ਅਤੇ 2 ਨੂੰ 8-ਬਿੱਟ, 24-ਬਿੱਟ ਅਤੇ 32-ਬਿੱਟ ਡਾਟਾ ਚੌੜਾਈ ਦੇ ਤੌਰ 'ਤੇ ਕੌਂਫਿਗਰ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਜੋ g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH ਗਲੋਬਲ ਕੌਂਫਿਗਰੇਸ਼ਨ ਪੈਰਾਮੀਟਰ ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਜੇਕਰ ਉਹਨਾਂ ਨੂੰ 24 ਬਿੱਟ ਦੇ ਰੂਪ ਵਿੱਚ ਕੌਂਫਿਗਰ ਕੀਤਾ ਗਿਆ ਹੈ, ਤਾਂ ਲਿਖੇ ਜਾਣ ਵਾਲੇ ਬਾਈਟਸ ਅੱਠ ਦੇ ਮਲਟੀਪਲ ਹੋਣੇ ਚਾਹੀਦੇ ਹਨ ਕਿਉਂਕਿ ਅੰਦਰੂਨੀ ਪੈਕਰ ਤਿੰਨ 24-ਬਿੱਟ ਡੇਟਾ ਸ਼ਬਦ ਬਣਾਉਣ ਲਈ ਅੱਠ 64-ਬਿੱਟ ਡੇਟਾ ਸ਼ਬਦਾਂ ਨੂੰ ਪੈਕ ਕਰਦਾ ਹੈ। ਪਰ ਜੇ ਉਹਨਾਂ ਨੂੰ 8-ਬਿੱਟ ਜਾਂ 32-ਬਿੱਟ ਦੇ ਰੂਪ ਵਿੱਚ ਕੌਂਫਿਗਰ ਕੀਤਾ ਗਿਆ ਹੈ, ਤਾਂ ਅਜਿਹੀ ਕੋਈ ਰੁਕਾਵਟ ਨਹੀਂ ਹੈ।
ਇੱਕ 32-ਬਿੱਟ ਚੈਨਲ ਲਈ, ਘੱਟੋ-ਘੱਟ ਦੋ 32-ਬਿੱਟ ਸ਼ਬਦ ਪੜ੍ਹੇ ਜਾਣੇ ਚਾਹੀਦੇ ਹਨ। ਇੱਕ 8-ਬਿੱਟ ਚੈਨਲ ਲਈ, ਘੱਟੋ-ਘੱਟ 8-ਬਿੱਟ ਸ਼ਬਦਾਂ ਨੂੰ ਪੜ੍ਹਨ ਦੀ ਲੋੜ ਹੈ, ਕਿਉਂਕਿ ਆਰਬਿਟਰ ਮੋਡੀਊਲ ਦੁਆਰਾ ਕੋਈ ਪੈਡਿੰਗ ਪ੍ਰਦਾਨ ਨਹੀਂ ਕੀਤੀ ਗਈ ਹੈ। ਸਾਰੇ ਰੀਡ ਅਤੇ ਰਾਈਟ ਚੈਨਲਾਂ ਵਿੱਚ, ਅੰਦਰੂਨੀ ਬਫਰਾਂ ਦੀ ਡੂੰਘਾਈ ਡਿਸਪਲੇ ਦੀ ਹਰੀਜੱਟਲ ਚੌੜਾਈ ਦੇ ਗੁਣਾਂ ਹੁੰਦੀ ਹੈ। ਅੰਦਰੂਨੀ ਬਫਰ ਡੂੰਘਾਈ ਦੀ ਗਣਨਾ ਇਸ ਤਰ੍ਹਾਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ:
g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION* g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH * g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
ਕਿੱਥੇ, X = ਚੈਨਲ ਨੰਬਰ

ਅੰਦਰੂਨੀ ਬਫਰ ਚੌੜਾਈ AXI ਡੇਟਾ ਬੱਸ ਚੌੜਾਈ ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਜੋ ਕਿ, ਸੰਰਚਨਾ ਪੈਰਾਮੀਟਰ ਹੈ

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

12

DDR AXI ਆਰਬਿਟਰ

ਅੰਦਰੂਨੀ ਬਫਰ ਚੌੜਾਈ AXI ਡੇਟਾ ਬੱਸ ਚੌੜਾਈ ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਸੰਰਚਨਾ ਪੈਰਾਮੀਟਰ g_AXI_DWIDTH।
AXI ਪੜ੍ਹਨ ਅਤੇ ਲਿਖਣ ਦੇ ਲੈਣ-ਦੇਣ ARM AMBA AXI ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਅਨੁਸਾਰ ਕੀਤੇ ਜਾਂਦੇ ਹਨ। ਹਰੇਕ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਲਈ ਲੈਣ-ਦੇਣ ਦਾ ਆਕਾਰ 64-ਬਿੱਟ ਤੱਕ ਨਿਸ਼ਚਿਤ ਕੀਤਾ ਗਿਆ ਹੈ। ਬਲਾਕ 16 ਬੀਟਸ ਦੀ ਸਥਿਰ ਬਰਸਟ ਲੰਬਾਈ ਦੇ AXI ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਬਣਾਉਂਦਾ ਹੈ। ਬਲਾਕ ਇਹ ਵੀ ਜਾਂਚ ਕਰਦਾ ਹੈ ਕਿ ਕੀ ਕੋਈ ਸਿੰਗਲ ਬਰਸਟ 4 KByte ਦੀ AXI ਐਡਰੈੱਸ ਸੀਮਾ ਨੂੰ ਪਾਰ ਕਰਦਾ ਹੈ। ਜੇਕਰ ਇੱਕ ਬਰਸਟ 4 KByte ਸੀਮਾ ਨੂੰ ਪਾਰ ਕਰਦਾ ਹੈ, ਤਾਂ ਬਰਸਟ 2 KByte ਸੀਮਾ 'ਤੇ 4 ਬਰਸਟ ਵਿੱਚ ਵੰਡਿਆ ਜਾਂਦਾ ਹੈ।

3.3

ਸੰਰਚਨਾ ਪੈਰਾਮੀਟਰ
ਹੇਠ ਦਿੱਤੀ ਸਾਰਣੀ DDR AXI ਆਰਬਿਟਰ ਦੇ ਹਾਰਡਵੇਅਰ ਲਾਗੂ ਕਰਨ ਵਿੱਚ ਵਰਤੇ ਗਏ ਸੰਰਚਨਾ ਮਾਪਦੰਡਾਂ ਨੂੰ ਸੂਚੀਬੱਧ ਕਰਦੀ ਹੈ। ਇਹ ਆਮ ਮਾਪਦੰਡ ਹਨ ਅਤੇ ਐਪਲੀਕੇਸ਼ਨ ਲੋੜਾਂ ਦੇ ਆਧਾਰ 'ਤੇ ਵੱਖ-ਵੱਖ ਹੋ ਸਕਦੇ ਹਨ।

ਸਾਰਣੀ 2 · ਸੰਰਚਨਾ ਮਾਪਦੰਡ
ਨਾਮ g_AXI_AWIDTH g_AXI_DWIDTH g_RD_CHANNEL1_AXI_BUFF_AWIDTH
g_RD_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL3_AXI_BUFF_AWIDTH
g_RD_CHANNEL4_AXI_BUFF_AWIDTH
g_WR_CHANNEL1_AXI_BUFF_AWIDTH
g_WR_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL1_HORIZONTAL_RESOLUTION g_RD_CHANNEL2_HORIZONTAL_RESOLUTION g_RD_CHANNEL3_HORIZONTAL_RESOLUTION g_RD_CHANNEL4_HORIZONTAL_RESOLUTION g_WR_CHANNEL1_HORIZONTAL_RESOLUTION ਜੀ. _HORIZONTAL_RESOLUTION g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_RD_CHANNEL1_VIDEO_DATA_WIDTH g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_RD_CHANNEL3_VIDEO_DATA_WIDTH_GG_RD_CHANNEL4_VIDEO_DATA_WID_WIDTH_WID_WID CHANNEL1_VIDEO_DATA_WIDTH g_RD_CHANNEL2_BUFFER_LINE_STORAGE

ਵਰਣਨ
AXI ਪਤਾ ਬੱਸ ਦੀ ਚੌੜਾਈ
AXI ਡਾਟਾ ਬੱਸ ਚੌੜਾਈ
ਰੀਡ ਚੈਨਲ 1 ਅੰਦਰੂਨੀ ਬਫਰ ਲਈ ਐਡਰੈੱਸ ਬੱਸ ਚੌੜਾਈ, ਜੋ AXI ਰੀਡ ਡੇਟਾ ਨੂੰ ਸਟੋਰ ਕਰਦਾ ਹੈ।
ਰੀਡ ਚੈਨਲ 2 ਅੰਦਰੂਨੀ ਬਫਰ ਲਈ ਐਡਰੈੱਸ ਬੱਸ ਚੌੜਾਈ, ਜੋ AXI ਰੀਡ ਡੇਟਾ ਨੂੰ ਸਟੋਰ ਕਰਦਾ ਹੈ।
ਰੀਡ ਚੈਨਲ 3 ਅੰਦਰੂਨੀ ਬਫਰ ਲਈ ਐਡਰੈੱਸ ਬੱਸ ਚੌੜਾਈ, ਜੋ AXI ਰੀਡ ਡੇਟਾ ਨੂੰ ਸਟੋਰ ਕਰਦਾ ਹੈ।
ਰੀਡ ਚੈਨਲ 4 ਅੰਦਰੂਨੀ ਬਫਰ ਲਈ ਐਡਰੈੱਸ ਬੱਸ ਚੌੜਾਈ, ਜੋ AXI ਰੀਡ ਡੇਟਾ ਨੂੰ ਸਟੋਰ ਕਰਦਾ ਹੈ।
ਰਾਈਟ ਚੈਨਲ 1 ਅੰਦਰੂਨੀ ਬਫਰ ਲਈ ਐਡਰੈੱਸ ਬੱਸ ਚੌੜਾਈ, ਜੋ AXI ਰਾਈਟ ਡੇਟਾ ਨੂੰ ਸਟੋਰ ਕਰਦਾ ਹੈ।
ਰਾਈਟ ਚੈਨਲ 2 ਅੰਦਰੂਨੀ ਬਫਰ ਲਈ ਐਡਰੈੱਸ ਬੱਸ ਚੌੜਾਈ, ਜੋ AXI ਰਾਈਟ ਡੇਟਾ ਨੂੰ ਸਟੋਰ ਕਰਦਾ ਹੈ।
ਚੈਨਲ 1 ਨੂੰ ਪੜ੍ਹਨ ਲਈ ਵੀਡੀਓ ਡਿਸਪਲੇਅ ਹਰੀਜੱਟਲ ਰੈਜ਼ੋਲਿਊਸ਼ਨ
ਚੈਨਲ 2 ਨੂੰ ਪੜ੍ਹਨ ਲਈ ਵੀਡੀਓ ਡਿਸਪਲੇਅ ਹਰੀਜੱਟਲ ਰੈਜ਼ੋਲਿਊਸ਼ਨ
ਚੈਨਲ 3 ਨੂੰ ਪੜ੍ਹਨ ਲਈ ਵੀਡੀਓ ਡਿਸਪਲੇਅ ਹਰੀਜੱਟਲ ਰੈਜ਼ੋਲਿਊਸ਼ਨ
ਚੈਨਲ 4 ਨੂੰ ਪੜ੍ਹਨ ਲਈ ਵੀਡੀਓ ਡਿਸਪਲੇਅ ਹਰੀਜੱਟਲ ਰੈਜ਼ੋਲਿਊਸ਼ਨ
ਚੈਨਲ 1 ਨੂੰ ਲਿਖਣ ਲਈ ਵੀਡੀਓ ਡਿਸਪਲੇਅ ਹਰੀਜੱਟਲ ਰੈਜ਼ੋਲਿਊਸ਼ਨ
ਚੈਨਲ 2 ਨੂੰ ਲਿਖਣ ਲਈ ਵੀਡੀਓ ਡਿਸਪਲੇਅ ਹਰੀਜੱਟਲ ਰੈਜ਼ੋਲਿਊਸ਼ਨ
ਚੈਨਲ 1 ਵੀਡੀਓ ਆਉਟਪੁੱਟ ਬਿੱਟ ਚੌੜਾਈ ਪੜ੍ਹੋ
ਚੈਨਲ 2 ਵੀਡੀਓ ਆਉਟਪੁੱਟ ਬਿੱਟ ਚੌੜਾਈ ਪੜ੍ਹੋ
ਚੈਨਲ 3 ਵੀਡੀਓ ਆਉਟਪੁੱਟ ਬਿੱਟ ਚੌੜਾਈ ਪੜ੍ਹੋ
ਚੈਨਲ 4 ਵੀਡੀਓ ਆਉਟਪੁੱਟ ਬਿੱਟ ਚੌੜਾਈ ਪੜ੍ਹੋ
ਚੈਨਲ 1 ਵੀਡੀਓ ਇਨਪੁਟ ਬਿੱਟ ਚੌੜਾਈ ਲਿਖੋ।
ਚੈਨਲ 2 ਵੀਡੀਓ ਇਨਪੁਟ ਬਿੱਟ ਚੌੜਾਈ ਲਿਖੋ।
ਡਿਸਪਲੇਅ ਹਰੀਜੱਟਲ ਲਾਈਨਾਂ ਦੀ ਸੰਖਿਆ ਦੇ ਰੂਪ ਵਿੱਚ ਰੀਡ ਚੈਨਲ 1 ਲਈ ਅੰਦਰੂਨੀ ਬਫਰ ਦੀ ਡੂੰਘਾਈ। ਬਫਰ ਦੀ ਡੂੰਘਾਈ g_RD_CHANNEL1_HORIZONTAL_RESOLUTION * g_RD_CHANNEL1_VIDEO_DATA_WIDTH * g_RD_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH ਹੈ

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

13

DDR AXI ਆਰਬਿਟਰ

3.4

ਨਾਮ g_RD_CHANNEL2_BUFFER_LINE_STORAGE g_RD_CHANNEL3_BUFFER_LINE_STORAGE g_RD_CHANNEL4_BUFFER_LINE_STORAGE g_WR_CHANNEL1_BUFFER_LINE_STORAGE g_WR_CHANNEL_BUFFER_LINE_STORAGE g_WR_CHANNEL_BUFFER_LINE_STORAGE2

ਵਰਣਨ
ਡਿਸਪਲੇਅ ਹਰੀਜੱਟਲ ਲਾਈਨਾਂ ਦੀ ਸੰਖਿਆ ਦੇ ਰੂਪ ਵਿੱਚ ਰੀਡ ਚੈਨਲ 2 ਲਈ ਅੰਦਰੂਨੀ ਬਫਰ ਦੀ ਡੂੰਘਾਈ। ਬਫਰ ਦੀ ਡੂੰਘਾਈ g_RD_CHANNEL2_HORIZONTAL_RESOLUTION * g_RD_CHANNEL2_VIDEO_DATA_WIDTH * g_RD_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH ਹੈ
ਡਿਸਪਲੇਅ ਹਰੀਜੱਟਲ ਲਾਈਨਾਂ ਦੀ ਸੰਖਿਆ ਦੇ ਰੂਪ ਵਿੱਚ ਰੀਡ ਚੈਨਲ 3 ਲਈ ਅੰਦਰੂਨੀ ਬਫਰ ਦੀ ਡੂੰਘਾਈ। ਬਫਰ ਦੀ ਡੂੰਘਾਈ g_RD_CHANNEL3_HORIZONTAL_RESOLUTION * g_RD_CHANNEL3_VIDEO_DATA_WIDTH * g_RD_CHANNEL3_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH ਹੈ
ਡਿਸਪਲੇਅ ਹਰੀਜੱਟਲ ਲਾਈਨਾਂ ਦੀ ਸੰਖਿਆ ਦੇ ਰੂਪ ਵਿੱਚ ਰੀਡ ਚੈਨਲ 4 ਲਈ ਅੰਦਰੂਨੀ ਬਫਰ ਦੀ ਡੂੰਘਾਈ। ਬਫਰ ਦੀ ਡੂੰਘਾਈ g_RD_CHANNEL4_HORIZONTAL_RESOLUTION * g_RD_CHANNEL4_VIDEO_DATA_WIDTH * g_RD_CHANNEL4_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH ਹੈ
ਡਿਸਪਲੇਅ ਹਰੀਜੱਟਲ ਲਾਈਨਾਂ ਦੀ ਸੰਖਿਆ ਦੇ ਰੂਪ ਵਿੱਚ ਚੈਨਲ 1 ਨੂੰ ਲਿਖਣ ਲਈ ਅੰਦਰੂਨੀ ਬਫਰ ਦੀ ਡੂੰਘਾਈ। ਬਫਰ ਦੀ ਡੂੰਘਾਈ g_WR_CHANNEL1_HORIZONTAL_RESOLUTION * g_WR_CHANNEL1_VIDEO_DATA_WIDTH * g_WR_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH ਹੈ
ਡਿਸਪਲੇਅ ਹਰੀਜੱਟਲ ਲਾਈਨਾਂ ਦੀ ਸੰਖਿਆ ਦੇ ਰੂਪ ਵਿੱਚ ਚੈਨਲ 2 ਨੂੰ ਲਿਖਣ ਲਈ ਅੰਦਰੂਨੀ ਬਫਰ ਦੀ ਡੂੰਘਾਈ। ਬਫਰ ਦੀ ਡੂੰਘਾਈ g_WR_CHANNEL2_HORIZONTAL_RESOLUTION * g_WR_CHANNEL2_VIDEO_DATA_WIDTH * g_WR_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH ਹੈ

ਟਾਈਮਿੰਗ ਡਾਇਗ੍ਰਾਮ
ਹੇਠਾਂ ਦਿੱਤਾ ਚਿੱਤਰ ਰੀਡ ਐਂਡ ਰਾਈਟ ਰਿਵੇਸਟ ਇਨਪੁਟਸ, ਸ਼ੁਰੂਆਤੀ ਮੈਮੋਰੀ ਐਡਰੈੱਸ, ਬਾਹਰੀ ਮਾਸਟਰ ਤੋਂ ਇਨਪੁਟਸ ਨੂੰ ਪੜ੍ਹਨ ਜਾਂ ਲਿਖਣ ਲਈ ਬਾਈਟਸ, ਰੀਡ ਜਾਂ ਰਾਈਟ ਐਕਨੋਲੇਜਮੈਂਟ, ਅਤੇ ਆਰਬਿਟਰ ਦੁਆਰਾ ਦਿੱਤੇ ਗਏ ਕੰਪਲੀਸ਼ਨ ਆਉਟਪੁੱਟ ਨੂੰ ਪੜ੍ਹ ਜਾਂ ਲਿਖਣ ਦਾ ਕਨੈਕਸ਼ਨ ਦਿਖਾਉਂਦਾ ਹੈ।

ਚਿੱਤਰ 5 · AXI ਇੰਟਰਫੇਸ ਦੁਆਰਾ ਲਿਖਣ/ਪੜ੍ਹਨ ਵਿੱਚ ਵਰਤੇ ਜਾਣ ਵਾਲੇ ਸਿਗਨਲਾਂ ਲਈ ਸਮਾਂ ਚਿੱਤਰ

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

14

DDR AXI ਆਰਬਿਟਰ
ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ ਦੋਨਾਂ ਰਾਈਟ ਚੈਨਲਾਂ ਲਈ ਵੈਧ ਡੇਟਾ ਇੰਪੁੱਟ ਦੇ ਨਾਲ ਬਾਹਰੀ ਮਾਸਟਰ ਤੋਂ ਰਾਈਟ ਡੇਟਾ ਇੰਪੁੱਟ ਵਿਚਕਾਰ ਕਨੈਕਸ਼ਨ ਦਿਖਾਉਂਦਾ ਹੈ। ਚਿੱਤਰ 6 · ਅੰਦਰੂਨੀ ਸਟੋਰੇਜ਼ ਵਿੱਚ ਲਿਖਣ ਲਈ ਸਮਾਂ ਚਿੱਤਰ
ਹੇਠਾਂ ਦਿੱਤਾ ਚਿੱਤਰ ਸਾਰੇ ਰੀਡ ਚੈਨਲਾਂ 2, 3 ਅਤੇ 4 ਲਈ ਵੈਧ ਡੇਟਾ ਆਉਟਪੁੱਟ ਦੇ ਨਾਲ ਬਾਹਰੀ ਮਾਸਟਰ ਵੱਲ ਰੀਡ ਡੇਟਾ ਆਉਟਪੁੱਟ ਦੇ ਵਿਚਕਾਰ ਕਨੈਕਸ਼ਨ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਚਿੱਤਰ 7 · ਰੀਡ ਚੈਨਲ 2, 3 ਲਈ DDR AXI ਆਰਬਿਟਰ ਦੁਆਰਾ ਪ੍ਰਾਪਤ ਕੀਤੇ ਡੇਟਾ ਲਈ ਟਾਈਮਿੰਗ ਡਾਇਗਰਾਮ। , ਅਤੇ 4
ਹੇਠਾਂ ਦਿੱਤਾ ਚਿੱਤਰ ਰੀਡ ਚੈਨਲ 1 ਲਈ ਰੀਡ ਡੇਟਾ ਆਉਟਪੁੱਟ ਦੇ ਵਿਚਕਾਰ ਕਨੈਕਸ਼ਨ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਜਦੋਂ g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION 128 (ਇਸ ਕੇਸ ਵਿੱਚ = 256) ਤੋਂ ਵੱਧ ਹੁੰਦਾ ਹੈ। ਚਿੱਤਰ 8 · DDR AXI ਆਰਬਿਟਰ ਰੀਡ ਚੈਨਲ 1 (128 ਬਾਈਟਸ ਤੋਂ ਵੱਧ) ਦੁਆਰਾ ਪ੍ਰਾਪਤ ਕੀਤੇ ਡੇਟਾ ਲਈ ਸਮਾਂ ਚਿੱਤਰ

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

15

DDR AXI ਆਰਬਿਟਰ
ਹੇਠਾਂ ਦਿੱਤਾ ਚਿੱਤਰ ਰੀਡ ਚੈਨਲ 1 ਲਈ ਰੀਡ ਡੇਟਾ ਆਉਟਪੁੱਟ ਦੇ ਵਿਚਕਾਰ ਕਨੈਕਸ਼ਨ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਜਦੋਂ g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION 128 ਤੋਂ ਘੱਟ ਜਾਂ ਬਰਾਬਰ ਹੁੰਦਾ ਹੈ (ਇਸ ਕੇਸ ਵਿੱਚ = 64)। ਚਿੱਤਰ 9 · DDR AXI ਆਰਬਿਟਰ ਰੀਡ ਚੈਨਲ 1 (128 ਬਾਈਟ ਤੋਂ ਘੱਟ ਜਾਂ ਬਰਾਬਰ) ਦੁਆਰਾ ਪ੍ਰਾਪਤ ਕੀਤੇ ਡੇਟਾ ਲਈ ਸਮਾਂ ਚਿੱਤਰ

3.5

ਟੈਸਟਬੈਂਚ
DDR ਆਰਬਿਟਰ ਕੋਰ ਦੀ ਕਾਰਜਕੁਸ਼ਲਤਾ ਦੀ ਜਾਂਚ ਕਰਨ ਲਈ ਇੱਕ ਟੈਸਟਬੈਂਚ ਪ੍ਰਦਾਨ ਕੀਤਾ ਗਿਆ ਹੈ। ਹੇਠ ਦਿੱਤੀ ਸਾਰਣੀ ਉਹਨਾਂ ਮਾਪਦੰਡਾਂ ਨੂੰ ਸੂਚੀਬੱਧ ਕਰਦੀ ਹੈ ਜੋ ਐਪਲੀਕੇਸ਼ਨ ਦੇ ਅਨੁਸਾਰ ਕੌਂਫਿਗਰ ਕੀਤੇ ਜਾ ਸਕਦੇ ਹਨ।

ਸਾਰਣੀ 3 · ਟੈਸਟਬੈਂਚ ਕੌਂਫਿਗਰੇਸ਼ਨ ਪੈਰਾਮੀਟਰ

ਨਾਮ IMAGE_1_FILE_NAME IMAGE_2_FILE_NAME g_DATA_WIDTH WIDTH HEIGHT

ਵਰਣਨ ਇੰਪੁੱਟ file ਚੈਨਲ 1 ਇਨਪੁਟ ਦੁਆਰਾ ਲਿਖੇ ਜਾਣ ਵਾਲੇ ਚਿੱਤਰ ਲਈ ਨਾਮ file ਰਾਈਟ ਚੈਨਲ ਦੁਆਰਾ ਲਿਖੇ ਜਾਣ ਵਾਲੇ ਚਿੱਤਰ ਦਾ ਨਾਮ 2 ਰੀਡ ਜਾਂ ਰਾਈਟ ਚੈਨਲ ਦੀ ਵੀਡੀਓ ਡਾਟਾ ਚੌੜਾਈ, ਲਿਖਣ ਅਤੇ ਪੜ੍ਹਣ ਵਾਲੇ ਚੈਨਲਾਂ ਦੁਆਰਾ ਲਿਖੇ ਅਤੇ ਪੜ੍ਹੇ ਜਾਣ ਵਾਲੇ ਚਿੱਤਰ ਦਾ ਹਰੀਜੱਟਲ ਰੈਜ਼ੋਲਿਊਸ਼ਨ, ਲਿਖਣ ਅਤੇ ਪੜ੍ਹਣ ਦੁਆਰਾ ਲਿਖੇ ਅਤੇ ਪੜ੍ਹੇ ਜਾਣ ਵਾਲੇ ਚਿੱਤਰ ਦਾ ਵਰਟੀਕਲ ਰੈਜ਼ੋਲਿਊਸ਼ਨ ਚੈਨਲ

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

16

DDR AXI ਆਰਬਿਟਰ
ਹੇਠਾਂ ਦਿੱਤੇ ਕਦਮ ਦੱਸਦੇ ਹਨ ਕਿ ਲਿਬੇਰੋ ਐਸਓਸੀ ਦੁਆਰਾ ਕੋਰ ਦੀ ਨਕਲ ਕਰਨ ਲਈ ਟੈਸਟਬੈਂਚ ਦੀ ਵਰਤੋਂ ਕਿਵੇਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ। 1. ਡਿਜ਼ਾਈਨ ਫਲੋ ਵਿੰਡੋ ਵਿੱਚ, ਸਮਾਰਟਡਿਜ਼ਾਈਨ ਬਣਾਓ ਅਤੇ ਸਮਾਰਟ ਡਿਜ਼ਾਇਨ ਬਣਾਉਣ ਲਈ ਰਨ 'ਤੇ ਸੱਜਾ ਕਲਿੱਕ ਕਰੋ।
ਚਿੱਤਰ 10 · ਸਮਾਰਟ ਡਿਜ਼ਾਈਨ ਬਣਾਓ

2. ਨਵਾਂ ਸਮਾਰਟ ਡਿਜ਼ਾਇਨ ਬਣਾਓ ਡਾਇਲਾਗ ਬਾਕਸ ਵਿੱਚ video_dma ਦੇ ਰੂਪ ਵਿੱਚ ਨਵੇਂ ਡਿਜ਼ਾਈਨ ਦਾ ਨਾਮ ਦਰਜ ਕਰੋ ਅਤੇ ਠੀਕ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਇੱਕ ਸਮਾਰਟ ਡਿਜ਼ਾਈਨ ਬਣਾਇਆ ਗਿਆ ਹੈ, ਅਤੇ ਇੱਕ ਕੈਨਵਸ ਡਿਜ਼ਾਈਨ ਫਲੋ ਪੈਨ ਦੇ ਸੱਜੇ ਪਾਸੇ ਪ੍ਰਦਰਸ਼ਿਤ ਕੀਤਾ ਗਿਆ ਹੈ।
ਚਿੱਤਰ 11 · ਸਮਾਰਟ ਡਿਜ਼ਾਈਨ ਦਾ ਨਾਮਕਰਨ

3. ਕੈਟਾਲਾਗ ਵਿੰਡੋ ਵਿੱਚ, ਸਮਾਰਟਡਿਜ਼ਾਈਨ ਕੈਨਵਸ ਵਿੱਚ ਹੱਲ-ਵੀਡੀਓ ਅਤੇ ਡਰੈਗ-ਐਂਡ-ਡ੍ਰੌਪ SF2 DDR ਮੈਮੋਰੀ ਆਰਬਿਟਰ ਦਾ ਵਿਸਤਾਰ ਕਰੋ।

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

17

DDR AXI ਆਰਬਿਟਰ
ਚਿੱਤਰ 12 · Libero SoC ਕੈਟਾਲਾਗ ਵਿੱਚ DDR ਮੈਮੋਰੀ ਆਰਬਿਟਰ

DDR ਮੈਮੋਰੀ ਆਰਬਿਟਰ ਕੋਰ ਪ੍ਰਦਰਸ਼ਿਤ ਕੀਤਾ ਗਿਆ ਹੈ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੇ ਚਿੱਤਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। ਜੇਕਰ ਲੋੜ ਹੋਵੇ ਤਾਂ ਆਰਬਿਟਰ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਨ ਲਈ ਕੋਰ 'ਤੇ ਦੋ ਵਾਰ ਕਲਿੱਕ ਕਰੋ।

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

18

DDR AXI ਆਰਬਿਟਰ
ਚਿੱਤਰ 13 · ਸਮਾਰਟਡਿਜ਼ਾਈਨ ਕੈਨਵਸ ਵਿੱਚ ਡੀਡੀਆਰ ਮੈਮੋਰੀ ਆਰਬਿਟਰ ਕੋਰ

4. ਕੋਰ ਦੇ ਸਾਰੇ ਪੋਰਟਾਂ ਨੂੰ ਚੁਣੋ ਅਤੇ ਸੱਜਾ-ਕਲਿਕ ਕਰੋ ਅਤੇ ਫਿਰ ਪ੍ਰਮੋਟ ਟੂ ਟਾਪ ਲੈਵਲ 'ਤੇ ਕਲਿੱਕ ਕਰੋ, ਜਿਵੇਂ ਕਿ

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

19

DDR AXI ਆਰਬਿਟਰ
4. ਕੋਰ ਦੇ ਸਾਰੇ ਪੋਰਟਾਂ ਨੂੰ ਚੁਣੋ ਅਤੇ ਸੱਜਾ-ਕਲਿਕ ਕਰੋ ਅਤੇ ਫਿਰ ਪ੍ਰਮੋਟ ਟੂ ਟਾਪ ਲੈਵਲ 'ਤੇ ਕਲਿੱਕ ਕਰੋ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। ਚਿੱਤਰ 14 · ਸਿਖਰਲੇ ਪੱਧਰ ਦੇ ਵਿਕਲਪ 'ਤੇ ਤਰੱਕੀ ਕਰੋ

ਟੂਲਬਾਰ ਵਿੱਚ ਜਨਰੇਟ ਕੰਪੋਨੈਂਟ ਆਈਕਨ 'ਤੇ ਕਲਿੱਕ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਸਾਰੀਆਂ ਪੋਰਟਾਂ ਨੂੰ ਚੋਟੀ ਦੇ ਪੱਧਰ 'ਤੇ ਉਤਸ਼ਾਹਿਤ ਕਰਨਾ ਯਕੀਨੀ ਬਣਾਓ।

5. ਸਮਾਰਟਡਿਜ਼ਾਈਨ ਟੂਲਬਾਰ ਵਿੱਚ ਜਨਰੇਟ ਕੰਪੋਨੈਂਟ ਆਈਕਨ 'ਤੇ ਕਲਿੱਕ ਕਰੋ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

20

DDR AXI ਆਰਬਿਟਰ
5. ਸਮਾਰਟਡਿਜ਼ਾਈਨ ਟੂਲਬਾਰ ਵਿੱਚ ਜਨਰੇਟ ਕੰਪੋਨੈਂਟ ਆਈਕਨ 'ਤੇ ਕਲਿੱਕ ਕਰੋ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। SmartDesign ਕੰਪੋਨੈਂਟ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਹੈ। ਚਿੱਤਰ 15 · ਕੰਪੋਨੈਂਟ ਤਿਆਰ ਕਰੋ
6. 'ਤੇ ਨੈਵੀਗੇਟ ਕਰੋ View > ਵਿੰਡੋਜ਼ > Fileਐੱਸ. ਦ Files ਡਾਇਲਾਗ ਬਾਕਸ ਪ੍ਰਦਰਸ਼ਿਤ ਹੁੰਦਾ ਹੈ। 7. ਸਿਮੂਲੇਸ਼ਨ ਫੋਲਡਰ 'ਤੇ ਸੱਜਾ-ਕਲਿਕ ਕਰੋ ਅਤੇ ਆਯਾਤ 'ਤੇ ਕਲਿੱਕ ਕਰੋ Files, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੇ ਚਿੱਤਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।
ਚਿੱਤਰ 16 · ਆਯਾਤ ਕਰੋ File

8. ਚਿੱਤਰ ਉਤੇਜਨਾ ਨੂੰ ਆਯਾਤ ਕਰਨ ਲਈ file, ਨੈਵੀਗੇਟ ਕਰੋ ਅਤੇ ਇਹਨਾਂ ਵਿੱਚੋਂ ਇੱਕ ਨੂੰ ਆਯਾਤ ਕਰੋ files ਅਤੇ ਓਪਨ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

21

DDR AXI ਆਰਬਿਟਰ
8. ਚਿੱਤਰ ਉਤੇਜਨਾ ਨੂੰ ਆਯਾਤ ਕਰਨ ਲਈ file, ਨੈਵੀਗੇਟ ਕਰੋ ਅਤੇ ਇਹਨਾਂ ਵਿੱਚੋਂ ਇੱਕ ਨੂੰ ਆਯਾਤ ਕਰੋ files ਅਤੇ ਓਪਨ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। a ਏ ਐੱਸample RGB_in.txt file ਹੇਠ ਦਿੱਤੇ ਮਾਰਗ 'ਤੇ ਟੈਸਟਬੈਂਚ ਨਾਲ ਪ੍ਰਦਾਨ ਕੀਤਾ ਗਿਆ ਹੈ:
..Project_namecomponentMicrosemiSolutionCore ddr_memory_arbiter 2.0.0Stimulus
ਇੰਪੋਰਟ ਕਰਨ ਲਈ ਐੱਸample ਟੈਸਟ ਬੈਂਚ ਇੰਪੁੱਟ ਚਿੱਤਰ, s ਨੂੰ ਬ੍ਰਾਊਜ਼ ਕਰੋample testbench ਇੰਪੁੱਟ ਚਿੱਤਰ file, ਅਤੇ ਓਪਨ 'ਤੇ ਕਲਿੱਕ ਕਰੋ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। ਚਿੱਤਰ 17 · ਇੰਪੁੱਟ ਚਿੱਤਰ File ਚੋਣ
ਬੀ. ਇੱਕ ਵੱਖਰੀ ਚਿੱਤਰ ਨੂੰ ਆਯਾਤ ਕਰਨ ਲਈ, ਲੋੜੀਂਦੇ ਚਿੱਤਰ ਵਾਲੇ ਫੋਲਡਰ ਨੂੰ ਬ੍ਰਾਊਜ਼ ਕਰੋ file, ਅਤੇ ਓਪਨ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਆਯਾਤ ਚਿੱਤਰ ਉਤੇਜਨਾ file ਸਿਮੂਲੇਸ਼ਨ ਡਾਇਰੈਕਟਰੀ ਦੇ ਅਧੀਨ ਸੂਚੀਬੱਧ ਕੀਤਾ ਗਿਆ ਹੈ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੇ ਚਿੱਤਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। ਚਿੱਤਰ 18 · ਇੰਪੁੱਟ ਚਿੱਤਰ File ਸਿਮੂਲੇਸ਼ਨ ਡਾਇਰੈਕਟਰੀ ਵਿੱਚ

9. ddr BFM ਆਯਾਤ ਕਰੋ fileਐੱਸ. ਦੋ files ਦੇ ਬਰਾਬਰ ਹਨ
UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

ਅਤੇ
22

DDR AXI ਆਰਬਿਟਰ
9. ddr BFM ਆਯਾਤ ਕਰੋ fileਐੱਸ. ਦੋ files ਜੋ ਕਿ DDR BFM ਦੇ ਬਰਾਬਰ ਹਨ — ddr3.v ਅਤੇ ddr3_parameters.v ਹੇਠ ਦਿੱਤੇ ਮਾਰਗ 'ਤੇ ਟੈਸਟਬੈਂਚ ਦੇ ਨਾਲ ਪ੍ਰਦਾਨ ਕੀਤੇ ਗਏ ਹਨ: ..Project_namecomponentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0Stimulus. ਉਤੇਜਨਾ ਫੋਲਡਰ 'ਤੇ ਸੱਜਾ-ਕਲਿੱਕ ਕਰੋ ਅਤੇ ਆਯਾਤ ਚੁਣੋ Files ਵਿਕਲਪ, ਅਤੇ ਫਿਰ ਉਪਰੋਕਤ BFM ਦੀ ਚੋਣ ਕਰੋ fileਐੱਸ. ਆਯਾਤ ਕੀਤਾ DDR BFM files ਨੂੰ ਉਤੇਜਨਾ ਅਧੀਨ ਸੂਚੀਬੱਧ ਕੀਤਾ ਗਿਆ ਹੈ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੇ ਚਿੱਤਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। ਚਿੱਤਰ 19 · ਆਯਾਤ ਕੀਤਾ ਗਿਆ File
10. 'ਤੇ ਨੈਵੀਗੇਟ ਕਰੋ File > ਆਯਾਤ > ਹੋਰ। ਆਯਾਤ Files ਡਾਇਲਾਗ ਬਾਕਸ ਪ੍ਰਦਰਸ਼ਿਤ ਹੁੰਦਾ ਹੈ। ਚਿੱਤਰ 20 · ਟੈਸਟਬੈਂਚ ਆਯਾਤ ਕਰੋ File

11. ਟੈਸਟਬੈਂਚ ਅਤੇ MSS ਕੰਪੋਨੈਂਟ ਨੂੰ ਆਯਾਤ ਕਰੋ files (top_tb.cxf, mss_top_sb_MSS.cxf, mss_top.cxf, ਅਤੇ mss
..Project_namecomponentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0Stimulus

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

23

11.
DDR AXI ਆਰਬਿਟਰ
ਚਿੱਤਰ 21 · ਟੈਸਟਬੈਂਚ ਅਤੇ MSS ਕੰਪੋਨੈਂਟ ਆਯਾਤ ਕਰੋ Files
ਚਿੱਤਰ 22 · top_tb ਬਣਾਇਆ ਗਿਆ

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

24

DDR AXI ਆਰਬਿਟਰ

3.5.1

MSS ਸਮਾਰਟ ਡਿਜ਼ਾਈਨ ਦੀ ਨਕਲ ਕਰਨਾ
ਹੇਠ ਲਿਖੀਆਂ ਹਦਾਇਤਾਂ ਦੱਸਦੀਆਂ ਹਨ ਕਿ MSS SmartDesign ਦੀ ਨਕਲ ਕਿਵੇਂ ਕਰਨੀ ਹੈ:
1. ਡਿਜ਼ਾਈਨ ਹਾਇਰਾਰਕੀ ਟੈਬ 'ਤੇ ਕਲਿੱਕ ਕਰੋ ਅਤੇ ਸ਼ੋਅ ਡਰਾਪ-ਡਾਉਨ ਸੂਚੀ ਵਿੱਚੋਂ ਕੰਪੋਨੈਂਟ ਚੁਣੋ। ਆਯਾਤ ਕੀਤਾ MSS ਸਮਾਰਟ ਡਿਜ਼ਾਇਨ ਪ੍ਰਦਰਸ਼ਿਤ ਹੁੰਦਾ ਹੈ।
2. ਵਰਕ ਦੇ ਅਧੀਨ mss_top 'ਤੇ ਸੱਜਾ-ਕਲਿਕ ਕਰੋ ਅਤੇ ਓਪਨ ਕੰਪੋਨੈਂਟ 'ਤੇ ਕਲਿੱਕ ਕਰੋ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। mss_top_sb_0 ਕੰਪੋਨੈਂਟ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।
ਚਿੱਤਰ 23 · ਓਪਨ ਕੰਪੋਨੈਂਟ

3. mss_top_sb_0 ਕੰਪੋਨੈਂਟ 'ਤੇ ਸੱਜਾ-ਕਲਿਕ ਕਰੋ ਅਤੇ ਸੰਰਚਨਾ 'ਤੇ ਕਲਿੱਕ ਕਰੋ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

25

DDR AXI ਆਰਬਿਟਰ
3. mss_top_sb_0 ਕੰਪੋਨੈਂਟ 'ਤੇ ਸੱਜਾ-ਕਲਿਕ ਕਰੋ ਅਤੇ ਸੰਰਚਨਾ 'ਤੇ ਕਲਿੱਕ ਕਰੋ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। ਚਿੱਤਰ 24 · ਕੰਪੋਨੈਂਟ ਕੌਂਫਿਗਰ ਕਰੋ
MSS ਸੰਰਚਨਾ ਵਿੰਡੋ ਪ੍ਰਦਰਸ਼ਿਤ ਹੁੰਦੀ ਹੈ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। ਚਿੱਤਰ 25 · MSS ਸੰਰਚਨਾ ਵਿੰਡੋ

4. ਸਾਰੀਆਂ ਸੰਰਚਨਾ ਟੈਬਾਂ ਰਾਹੀਂ ਅੱਗੇ 'ਤੇ ਕਲਿੱਕ ਕਰੋ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

26

DDR AXI ਆਰਬਿਟਰ
4. ਸਾਰੀਆਂ ਸੰਰਚਨਾ ਟੈਬਾਂ ਰਾਹੀਂ ਅੱਗੇ 'ਤੇ ਕਲਿੱਕ ਕਰੋ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। ਚਿੱਤਰ 26 · ਸੰਰਚਨਾ ਟੈਬਸ
MSS ਨੂੰ ਇੰਟਰੱਪਟਸ ਟੈਬ ਦੀ ਸੰਰਚਨਾ ਕਰਨ ਤੋਂ ਬਾਅਦ ਸੰਰਚਿਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਹੇਠਲਾ ਚਿੱਤਰ MSS ਕੌਂਫਿਗਰੇਸ਼ਨ ਦੀ ਤਰੱਕੀ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਚਿੱਤਰ 27 · ਸੰਰਚਨਾ ਤੋਂ ਬਾਅਦ MSS ਸੰਰਚਨਾ ਵਿੰਡੋ

5. ਸੰਰਚਨਾ ਪੂਰੀ ਹੋਣ ਤੋਂ ਬਾਅਦ ਅੱਗੇ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਮੈਮੋਰੀ ਮੈਪ ਵਿੰਡੋ ਦਿਖਾਈ ਜਾਂਦੀ ਹੈ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।
ਚਿੱਤਰ 28 · ਮੈਮੋਰੀ ਨਕਸ਼ਾ

6. Finish 'ਤੇ ਕਲਿੱਕ ਕਰੋ।

7. MSS ਬਣਾਉਣ ਲਈ SmartDesign ਟੂਲਬਾਰ ਤੋਂ ਜਨਰੇਟ ਕੰਪੋਨੈਂਟ 'ਤੇ ਕਲਿੱਕ ਕਰੋ, ਜਿਵੇਂ ਕਿ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

27

DDR AXI ਆਰਬਿਟਰ
7. MSS ਬਣਾਉਣ ਲਈ SmartDesign ਟੂਲਬਾਰ ਤੋਂ ਜਨਰੇਟ ਕੰਪੋਨੈਂਟ 'ਤੇ ਕਲਿੱਕ ਕਰੋ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। ਚਿੱਤਰ 29 · ਕੰਪੋਨੈਂਟ ਤਿਆਰ ਕਰੋ
8. ਡਿਜ਼ਾਈਨ ਹਾਇਰਾਰਕੀ ਵਿੰਡੋ ਵਿੱਚ, ਵਰਕ ਦੇ ਹੇਠਾਂ mss_top ਤੇ ਸੱਜਾ-ਕਲਿਕ ਕਰੋ ਅਤੇ ਹੇਠਾਂ ਦਿੱਤੇ ਚਿੱਤਰ ਵਿੱਚ ਦਰਸਾਏ ਅਨੁਸਾਰ, ਰੂਟ ਦੇ ਰੂਪ ਵਿੱਚ ਸੈੱਟ ਕਰੋ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਚਿੱਤਰ 30 · MSS ਨੂੰ ਰੂਟ ਵਜੋਂ ਸੈੱਟ ਕਰੋ

9. ਡਿਜ਼ਾਈਨ ਫਲੋ ਵਿੰਡੋ ਵਿੱਚ, ਡਿਜ਼ਾਇਨ ਬਣਾਓ ਦੇ ਅਧੀਨ ਪ੍ਰੀ-ਸਿੰਥੇਸਾਈਜ਼ਡ ਡਿਜ਼ਾਈਨ ਦੀ ਪੁਸ਼ਟੀ ਕਰੋ ਦਾ ਵਿਸਤਾਰ ਕਰੋ, ਸੱਜਾ-ਕਲਿੱਕ ਕਰੋ

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

28

DDR AXI ਆਰਬਿਟਰ
9. ਡਿਜ਼ਾਈਨ ਫਲੋ ਵਿੰਡੋ ਵਿੱਚ, ਡਿਜ਼ਾਈਨ ਬਣਾਓ ਦੇ ਅਧੀਨ ਪ੍ਰੀ-ਸਿੰਥੇਸਾਈਜ਼ਡ ਡਿਜ਼ਾਈਨ ਦੀ ਪੁਸ਼ਟੀ ਕਰੋ ਦਾ ਵਿਸਤਾਰ ਕਰੋ, ਸਿਮੂਲੇਟ ਉੱਤੇ ਸੱਜਾ-ਕਲਿੱਕ ਕਰੋ ਅਤੇ ਇੰਟਰਐਕਟਿਵ ਤੌਰ 'ਤੇ ਓਪਨ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਇਹ MSS ਦੀ ਨਕਲ ਕਰਦਾ ਹੈ। ਚਿੱਤਰ 31 · ਪ੍ਰੀ-ਸਿੰਥੇਸਾਈਜ਼ਡ ਡਿਜ਼ਾਈਨ ਦੀ ਨਕਲ ਕਰੋ
10. ਜੇਕਰ ਟੈਸਟਬੈਂਚ ਉਤੇਜਨਾ ਨੂੰ MSS ਨਾਲ ਜੋੜਨ ਲਈ ਕੋਈ ਚੇਤਾਵਨੀ ਸੁਨੇਹਾ ਪ੍ਰਦਰਸ਼ਿਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਤਾਂ ਨਹੀਂ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। 11. ਸਿਮੂਲੇਸ਼ਨ ਪੂਰਾ ਹੋਣ ਤੋਂ ਬਾਅਦ ਮਾਡਲਸਿਮ ਵਿੰਡੋ ਨੂੰ ਬੰਦ ਕਰੋ।
ਚਿੱਤਰ 32 · ਸਿਮੂਲੇਸ਼ਨ ਵਿੰਡੋ

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

29

DDR AXI ਆਰਬਿਟਰ

3.5.2

ਟੈਸਟਬੈਂਚ ਦੀ ਨਕਲ ਕਰਨਾ
ਹੇਠ ਲਿਖੀਆਂ ਹਦਾਇਤਾਂ ਦੱਸਦੀਆਂ ਹਨ ਕਿ ਟੈਸਟਬੈਂਚ ਦੀ ਨਕਲ ਕਿਵੇਂ ਕਰਨੀ ਹੈ:
1. ਟੌਪ_ਟੀਬੀ ਸਮਾਰਟਡਿਜ਼ਾਈਨ ਟੈਸਟਬੈਂਚ ਦੀ ਚੋਣ ਕਰੋ ਅਤੇ ਟੈਸਟਬੈਂਚ ਬਣਾਉਣ ਲਈ ਸਮਾਰਟਡਿਜ਼ਾਈਨ ਟੂਲਬਾਰ ਤੋਂ ਜਨਰੇਟ ਕੰਪੋਨੈਂਟ 'ਤੇ ਕਲਿੱਕ ਕਰੋ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।
ਚਿੱਤਰ 33 · ਇੱਕ ਕੰਪੋਨੈਂਟ ਤਿਆਰ ਕਰਨਾ

2. ਸਟੀਮੂਲਸ ਲੜੀਵਾਰ ਵਿੰਡੋ ਵਿੱਚ, top_tb (top_tb.v) ਟੈਸਟਬੈਂਚ ਉੱਤੇ ਸੱਜਾ-ਕਲਿੱਕ ਕਰੋ file ਅਤੇ ਕਿਰਿਆਸ਼ੀਲ ਉਤੇਜਨਾ ਵਜੋਂ ਸੈੱਟ ਕਰੋ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਟੌਪ_ਟੀਬੀ ਟੈਸਟਬੈਂਚ ਲਈ ਉਤੇਜਨਾ ਨੂੰ ਕਿਰਿਆਸ਼ੀਲ ਕੀਤਾ ਜਾਂਦਾ ਹੈ file.

3. ਸਟੀਮੂਲਸ ਲੜੀਵਾਰ ਵਿੰਡੋ ਵਿੱਚ, top_tb ਉੱਤੇ ਸੱਜਾ-ਕਲਿੱਕ ਕਰੋ (
UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

) ਟੈਸਟਬੈਂਚ file ਅਤੇ ਓਪਨ 'ਤੇ ਕਲਿੱਕ ਕਰੋ
30

DDR AXI ਆਰਬਿਟਰ
3. ਸਟੀਮੂਲਸ ਲੜੀਵਾਰ ਵਿੰਡੋ ਵਿੱਚ, top_tb (top_tb.v) ਟੈਸਟਬੈਂਚ ਉੱਤੇ ਸੱਜਾ-ਕਲਿੱਕ ਕਰੋ file ਅਤੇ ਸਿਮੂਲੇਟ ਪ੍ਰੀ-ਸਿੰਥ ਡਿਜ਼ਾਈਨ ਤੋਂ ਇੰਟਰਐਕਟਿਵਲੀ ਓਪਨ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਇਹ ਇੱਕ ਫਰੇਮ ਲਈ ਕੋਰ ਦੀ ਨਕਲ ਕਰਦਾ ਹੈ। ਚਿੱਤਰ 34 · ਪ੍ਰੀ-ਸਿੰਥੇਸਿਸ ਡਿਜ਼ਾਈਨ ਦੀ ਨਕਲ ਕਰਨਾ

4. ਜੇਕਰ DO ਵਿੱਚ ਰਨਟਾਈਮ ਸੀਮਾ ਦੇ ਕਾਰਨ ਸਿਮੂਲੇਸ਼ਨ ਵਿੱਚ ਰੁਕਾਵਟ ਆਉਂਦੀ ਹੈ file, ਸਿਮੂਲੇਸ਼ਨ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ run -all ਕਮਾਂਡ ਦੀ ਵਰਤੋਂ ਕਰੋ। ਸਿਮੂਲੇਸ਼ਨ ਪੂਰਾ ਹੋਣ ਤੋਂ ਬਾਅਦ, 'ਤੇ ਨੈਵੀਗੇਟ ਕਰੋ View > Files > ਨੂੰ ਸਿਮੂਲੇਸ਼ਨ view ਟੈਸਟ ਬੈਂਚ ਆਉਟਪੁੱਟ ਚਿੱਤਰ file ਸਿਮੂਲੇਸ਼ਨ ਫੋਲਡਰ ਵਿੱਚ.
ਚਿੱਤਰ ਦੇ ਇੱਕ ਫਰੇਮ ਦੇ ਬਰਾਬਰ ਟੈਕਸਟ ਸਿਮੂਲੇਸ਼ਨ ਦਾ ਆਉਟਪੁੱਟ, Read_out_rd_ch(x).txt ਟੈਕਸਟ ਵਿੱਚ ਸਟੋਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। file ਵਰਤੇ ਗਏ ਰੀਡ ਚੈਨਲ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ। ਇਸਨੂੰ ਇੱਕ ਚਿੱਤਰ ਵਿੱਚ ਬਦਲਿਆ ਜਾ ਸਕਦਾ ਹੈ ਅਤੇ ਅਸਲ ਚਿੱਤਰ ਨਾਲ ਤੁਲਨਾ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ।

3.6

ਸਰੋਤ ਉਪਯੋਗਤਾ

DDR ਆਰਬਿਟਰ ਬਲਾਕ ਨੂੰ M2S150T SmartFusion®2 ਸਿਸਟਮ-ਆਨ-ਚਿੱਪ (SoC) FPGA 'ਤੇ ਲਾਗੂ ਕੀਤਾ ਗਿਆ ਹੈ

FC1152 ਪੈਕੇਜ) ਅਤੇ ਪੋਲਰਫਾਇਰ FPGA (MPF300TS_ES – 1FCG1152E ਪੈਕੇਜ)।

ਸਾਰਣੀ 4 · DDR AXI ਆਰਬਿਟਰ ਲਈ ਸਰੋਤ ਉਪਯੋਗਤਾ

ਸਰੋਤ DFFs 4-ਇਨਪੁਟ LUTs MACC RAM1Kx18

ਵਰਤੋਂ 2992 4493 0 20

(ਲਈ:

g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION = 1280

g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE = 1

g_WR_CHANNEL(X)_BUFFER_LINE_STORAGE = 1

g_AXI_DWIDTH = 64

g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH = 24

RAM64x18

g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH = 32) 0

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

31

DDR AXI ਆਰਬਿਟਰ

ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਾਰਪੋਰੇਟ ਹੈੱਡਕੁਆਰਟਰ ਵਨ ਐਂਟਰਪ੍ਰਾਈਜ਼, ਅਲੀਸੋ ਵਿਏਜੋ, CA 92656 USA ਅਮਰੀਕਾ ਦੇ ਅੰਦਰ: +1 800-713-4113 ਅਮਰੀਕਾ ਤੋਂ ਬਾਹਰ: +1 949-380-6100 ਫੈਕਸ: +1 949-215-4996 ਈਮੇਲ: sales.support@microsemi.com www.microsemi.com
© 2018 ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਾਰਪੋਰੇਸ਼ਨ। ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. ਮਾਈਕ੍ਰੋਸੇਮੀ ਅਤੇ ਮਾਈਕ੍ਰੋਸੇਮੀ ਲੋਗੋ ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਾਰਪੋਰੇਸ਼ਨ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। ਹੋਰ ਸਾਰੇ ਟ੍ਰੇਡਮਾਰਕ ਅਤੇ ਸੇਵਾ ਚਿੰਨ੍ਹ ਉਹਨਾਂ ਦੇ ਸਬੰਧਤ ਮਾਲਕਾਂ ਦੀ ਸੰਪਤੀ ਹਨ।

ਮਾਈਕ੍ਰੋਸੇਮੀ ਇੱਥੇ ਮੌਜੂਦ ਜਾਣਕਾਰੀ ਜਾਂ ਕਿਸੇ ਖਾਸ ਉਦੇਸ਼ ਲਈ ਇਸਦੇ ਉਤਪਾਦਾਂ ਅਤੇ ਸੇਵਾਵਾਂ ਦੀ ਅਨੁਕੂਲਤਾ ਦੇ ਸੰਬੰਧ ਵਿੱਚ ਕੋਈ ਵਾਰੰਟੀ, ਪ੍ਰਤੀਨਿਧਤਾ, ਜਾਂ ਗਾਰੰਟੀ ਨਹੀਂ ਦਿੰਦਾ ਹੈ, ਅਤੇ ਨਾ ਹੀ ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਿਸੇ ਉਤਪਾਦ ਜਾਂ ਸਰਕਟ ਦੀ ਐਪਲੀਕੇਸ਼ਨ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕਿਸੇ ਵੀ ਜ਼ਿੰਮੇਵਾਰੀ ਨੂੰ ਮੰਨਦੀ ਹੈ। ਇੱਥੇ ਵੇਚੇ ਗਏ ਉਤਪਾਦ ਅਤੇ ਮਾਈਕ੍ਰੋਸੇਮੀ ਦੁਆਰਾ ਵੇਚੇ ਗਏ ਕੋਈ ਵੀ ਹੋਰ ਉਤਪਾਦ ਸੀਮਤ ਜਾਂਚ ਦੇ ਅਧੀਨ ਹਨ ਅਤੇ ਮਿਸ਼ਨ-ਨਾਜ਼ੁਕ ਉਪਕਰਣਾਂ ਜਾਂ ਐਪਲੀਕੇਸ਼ਨਾਂ ਦੇ ਨਾਲ ਨਹੀਂ ਵਰਤੇ ਜਾਣੇ ਚਾਹੀਦੇ ਹਨ। ਕਿਸੇ ਵੀ ਪ੍ਰਦਰਸ਼ਨ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਭਰੋਸੇਯੋਗ ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ ਪਰ ਪ੍ਰਮਾਣਿਤ ਨਹੀਂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਅਤੇ ਖਰੀਦਦਾਰ ਨੂੰ ਕਿਸੇ ਵੀ ਅੰਤਮ-ਉਤਪਾਦਾਂ ਦੇ ਨਾਲ, ਇਕੱਲੇ ਅਤੇ ਇਕੱਠੇ, ਜਾਂ ਸਥਾਪਤ ਕੀਤੇ ਉਤਪਾਦਾਂ ਦੇ ਸਾਰੇ ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਹੋਰ ਜਾਂਚਾਂ ਨੂੰ ਪੂਰਾ ਕਰਨਾ ਅਤੇ ਪੂਰਾ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। ਖਰੀਦਦਾਰ ਮਾਈਕ੍ਰੋਸੇਮੀ ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੇ ਗਏ ਕਿਸੇ ਵੀ ਡੇਟਾ ਅਤੇ ਪ੍ਰਦਰਸ਼ਨ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਜਾਂ ਮਾਪਦੰਡਾਂ 'ਤੇ ਭਰੋਸਾ ਨਹੀਂ ਕਰੇਗਾ। ਇਹ ਖਰੀਦਦਾਰ ਦੀ ਜਿੰਮੇਵਾਰੀ ਹੈ ਕਿ ਉਹ ਸੁਤੰਤਰ ਤੌਰ 'ਤੇ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਦੀ ਅਨੁਕੂਲਤਾ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰੇ ਅਤੇ ਉਸ ਦੀ ਜਾਂਚ ਅਤੇ ਪੁਸ਼ਟੀ ਕਰੇ। ਮਾਈਕ੍ਰੋਸੇਮੀ ਦੁਆਰਾ ਇੱਥੇ ਦਿੱਤੀ ਗਈ ਜਾਣਕਾਰੀ "ਜਿਵੇਂ ਹੈ, ਕਿੱਥੇ ਹੈ" ਅਤੇ ਸਾਰੀਆਂ ਨੁਕਸਾਂ ਦੇ ਨਾਲ ਪ੍ਰਦਾਨ ਕੀਤੀ ਗਈ ਹੈ, ਅਤੇ ਅਜਿਹੀ ਜਾਣਕਾਰੀ ਨਾਲ ਜੁੜਿਆ ਸਾਰਾ ਜੋਖਮ ਪੂਰੀ ਤਰ੍ਹਾਂ ਖਰੀਦਦਾਰ ਨਾਲ ਹੈ। ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਿਸੇ ਵੀ ਪਾਰਟੀ ਨੂੰ ਕੋਈ ਪੇਟੈਂਟ ਅਧਿਕਾਰ, ਲਾਇਸੈਂਸ, ਜਾਂ ਕੋਈ ਹੋਰ IP ਅਧਿਕਾਰ ਨਹੀਂ ਦਿੰਦਾ, ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਜਾਂ ਅਪ੍ਰਤੱਖ ਤੌਰ 'ਤੇ, ਭਾਵੇਂ ਅਜਿਹੀ ਜਾਣਕਾਰੀ ਦੇ ਸੰਬੰਧ ਵਿੱਚ ਜਾਂ ਅਜਿਹੀ ਜਾਣਕਾਰੀ ਦੁਆਰਾ ਵਰਣਨ ਕੀਤੀ ਗਈ ਕਿਸੇ ਵੀ ਚੀਜ਼ ਦੇ ਸਬੰਧ ਵਿੱਚ। ਇਸ ਦਸਤਾਵੇਜ਼ ਵਿੱਚ ਪ੍ਰਦਾਨ ਕੀਤੀ ਗਈ ਜਾਣਕਾਰੀ ਮਾਈਕ੍ਰੋਸੇਮੀ ਦੀ ਮਲਕੀਅਤ ਹੈ, ਅਤੇ ਮਾਈਕ੍ਰੋਸੇਮੀ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਇਸ ਦਸਤਾਵੇਜ਼ ਜਾਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਜਾਣਕਾਰੀ ਵਿੱਚ ਕੋਈ ਬਦਲਾਅ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦੀ ਹੈ।
ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਾਰਪੋਰੇਸ਼ਨ (ਨੈਸਡੈਕ: MSCC) ਏਰੋਸਪੇਸ ਅਤੇ ਰੱਖਿਆ, ਸੰਚਾਰ, ਡਾਟਾ ਸੈਂਟਰ ਅਤੇ ਉਦਯੋਗਿਕ ਬਾਜ਼ਾਰਾਂ ਲਈ ਸੈਮੀਕੰਡਕਟਰ ਅਤੇ ਸਿਸਟਮ ਹੱਲਾਂ ਦਾ ਇੱਕ ਵਿਆਪਕ ਪੋਰਟਫੋਲੀਓ ਪੇਸ਼ ਕਰਦਾ ਹੈ। ਉਤਪਾਦਾਂ ਵਿੱਚ ਉੱਚ-ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਰੇਡੀਏਸ਼ਨ-ਸਖਤ ਐਨਾਲਾਗ ਮਿਕਸਡ-ਸਿਗਨਲ ਏਕੀਕ੍ਰਿਤ ਸਰਕਟ, FPGAs, SoCs ਅਤੇ ASICs ਸ਼ਾਮਲ ਹਨ; ਪਾਵਰ ਪ੍ਰਬੰਧਨ ਉਤਪਾਦ; ਟਾਈਮਿੰਗ ਅਤੇ ਸਿੰਕ੍ਰੋਨਾਈਜ਼ੇਸ਼ਨ ਡਿਵਾਈਸਾਂ ਅਤੇ ਸਹੀ ਸਮੇਂ ਦੇ ਹੱਲ, ਸਮੇਂ ਲਈ ਵਿਸ਼ਵ ਦੇ ਮਿਆਰ ਨੂੰ ਸੈੱਟ ਕਰਨਾ; ਵੌਇਸ ਪ੍ਰੋਸੈਸਿੰਗ ਡਿਵਾਈਸਾਂ; ਆਰਐਫ ਹੱਲ; ਵੱਖਰੇ ਹਿੱਸੇ; ਐਂਟਰਪ੍ਰਾਈਜ਼ ਸਟੋਰੇਜ ਅਤੇ ਸੰਚਾਰ ਹੱਲ; ਸੁਰੱਖਿਆ ਤਕਨਾਲੋਜੀਆਂ ਅਤੇ ਸਕੇਲੇਬਲ ਐਂਟੀ-ਟੀamper ਉਤਪਾਦ; ਈਥਰਨੈੱਟ ਹੱਲ; ਪਾਵਰ-ਓਵਰ-ਈਥਰਨੈੱਟ ਆਈਸੀ ਅਤੇ ਮਿਡਸਪੈਨ; ਨਾਲ ਹੀ ਕਸਟਮ ਡਿਜ਼ਾਈਨ ਸਮਰੱਥਾਵਾਂ ਅਤੇ ਸੇਵਾਵਾਂ। ਮਾਈਕ੍ਰੋਸੇਮੀ ਦਾ ਮੁੱਖ ਦਫਤਰ ਅਲੀਸੋ ਵੀਜੋ, ਕੈਲੀਫੋਰਨੀਆ ਵਿੱਚ ਹੈ, ਅਤੇ ਵਿਸ਼ਵ ਪੱਧਰ 'ਤੇ ਲਗਭਗ 4,800 ਕਰਮਚਾਰੀ ਹਨ। www.microsemi.com 'ਤੇ ਹੋਰ ਜਾਣੋ।
50200644

UG0644 ਯੂਜ਼ਰ ਗਾਈਡ ਰੀਵਿਜ਼ਨ 5.0

32

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

ਮਾਈਕ੍ਰੋਚਿੱਪ UG0644 DDR AXI ਆਰਬਿਟਰ [pdf] ਯੂਜ਼ਰ ਗਾਈਡ UG0644 DDR AXI ਆਰਬਿਟਰ, UG0644, DDR AXI ਆਰਬਿਟਰ, AXI ਆਰਬਿਟਰ

ਹਵਾਲੇ

• ਯੂਜ਼ਰ ਮੈਨੂਅਲ