intel MNL-AVABUSREF Avalon ਇੰਟਰਫੇਸ ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਸਮੱਗਰੀ ਓਹਲੇ

1 MNL-AVABUSREF Avalon ਇੰਟਰਫੇਸ

2 ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

2.1 ਹਵਾਲੇ

3 ਸੰਬੰਧਿਤ ਪੋਸਟਾਂ

MNL-AVABUSREF Avalon ਇੰਟਰਫੇਸ

View Fullscreen

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ
Intel® Quartus® Prime Design Suite ਲਈ ਅੱਪਡੇਟ ਕੀਤਾ ਗਿਆ: 20.1

ਔਨਲਾਈਨ ਸੰਸਕਰਣ ਫੀਡਬੈਕ ਭੇਜੋ

MNL- AVABUSREF

ID: 683091 ਸੰਸਕਰਣ: 2022.01.24

ਸਮੱਗਰੀ

ਸਮੱਗਰੀ
1. Avalon® ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨਾਲ ਜਾਣ-ਪਛਾਣ……………………………………………… 4 1.1. ਐਵਲੋਨ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਅਤੇ ਮਾਪਦੰਡ…………………………………………………………………. 5 1.2. ਸਿਗਨਲ ਰੋਲ……………………………………………………………………………………………….5 1.3. ਇੰਟਰਫੇਸ ਟਾਈਮਿੰਗ………………………………………………………………………………. 5 1.4. ਸਾਬਕਾample: ਸਿਸਟਮ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਐਵਲੋਨ ਇੰਟਰਫੇਸ…………………………………………………. 5
2. ਐਵਲੋਨ ਕਲਾਕ ਅਤੇ ਰੀਸੈਟ ਇੰਟਰਫੇਸ………………………………………………………………………। 8 2.1. ਐਵਲੋਨ ਕਲਾਕ ਸਿੰਕ ਸਿਗਨਲ ਰੋਲ ……………………………………………………………………….. 8 2.2. ਕਲਾਕ ਸਿੰਕ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ……………………………………………………………………………………… 9 2.3. ਸੰਬੰਧਿਤ ਘੜੀ ਇੰਟਰਫੇਸ ……………………………………………………………………… 9 2.4. ਐਵਲੋਨ ਕਲਾਕ ਸੋਰਸ ਸਿਗਨਲ ਰੋਲ…………………………………………………………………..9 2.5. ਘੜੀ ਸਰੋਤ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ……………………………………………………………………………… 9 2.6. ਸਿੰਕ ਰੀਸੈਟ ਕਰੋ………………………………………………………………………………………. 10 2.7. ਸਿੰਕ ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਰੀਸੈਟ ਕਰੋ…………………………………………………………………… 10 2.8. ਸੰਬੰਧਿਤ ਰੀਸੈਟ ਇੰਟਰਫੇਸ ………………………………………………………………………10 2.9. ਸਰੋਤ ਰੀਸੈਟ ਕਰੋ………………………………………………………………………………………….10 2.10. ਸਰੋਤ ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਰੀਸੈਟ ਕਰੋ……………………………………………………………….11
3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ……………………………………………………………………….12 3.1. ਐਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸਾਂ ਨਾਲ ਜਾਣ-ਪਛਾਣ……………………………………………… 12 3.2. ਐਵਲੋਨ ਮੈਮੋਰੀ ਮੈਪਡ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਰੋਲ………………………………………………………14 3.3. ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ………………………………………………………………………………….17 3.4. ਸਮਾਂ………………………………………………………………………………………….20 3.5. ਤਬਾਦਲੇ……………………………………………………………………………………… 20 3.5.1. ਆਮ ਪੜ੍ਹੋ ਅਤੇ ਲਿਖੋ ਟ੍ਰਾਂਸਫਰ………………………………………………………. 21 3.5.2. ਉਡੀਕ ਬੇਨਤੀ ਭੱਤੇ ਦੀ ਜਾਇਦਾਦ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਟ੍ਰਾਂਸਫਰ………………………………… 23 3.5.3. ਸਥਿਰ ਉਡੀਕ ਅਵਸਥਾਵਾਂ ਦੇ ਨਾਲ ਟ੍ਰਾਂਸਫਰ ਪੜ੍ਹੋ ਅਤੇ ਲਿਖੋ ………………………………….. 26 3.5.4. ਪਾਈਪਲਾਈਨ ਟ੍ਰਾਂਸਫਰਸ……………………………………………………………………….. 27 3.5.5. ਬਰਸਟ ਟ੍ਰਾਂਸਫਰਸ………………………………………………………………………. 30 3.5.6. ਜਵਾਬ ਪੜ੍ਹੋ ਅਤੇ ਲਿਖੋ……………………………………………………………… 34 3.6. ਪਤਾ ਅਲਾਈਨਮੈਂਟ………………………………………………………………………………….. 36 3.7. Avalon-MM ਏਜੰਟ ਦਾ ਪਤਾ ……………………………………………………………………… 36
4. ਐਵਲੋਨ ਇੰਟਰੱਪਟ ਇੰਟਰਫੇਸ……………………………………………………………………………… 38 4.1. ਵਿਘਨ ਭੇਜਣ ਵਾਲਾ……………………………………………………………………………………..38 4.1.1. ਏਵਲੋਨ ਇੰਟਰੱਪਟ ਭੇਜਣ ਵਾਲੇ ਸਿਗਨਲ ਰੋਲ………………………………………………….38 4.1.2. ਵਿਘਨ ਭੇਜਣ ਵਾਲੇ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ……………………………………………………………….. 38 4.2. ਇੰਟਰੱਪਟ ਰਿਸੀਵਰ……………………………………………………………………………………… 39 4.2.1. ਏਵਲੋਨ ਇੰਟਰੱਪਟ ਰਿਸੀਵਰ ਸਿਗਨਲ ਰੋਲ……………………………………………………….. 39 4.2.2. ਇੰਟਰੱਪਟ ਰਿਸੀਵਰ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ……………………………………………………………… 39 4.2.3. ਰੁਕਾਵਟ ਟਾਈਮਿੰਗ………………………………………………………………………….. 39
5. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ………………………………………………………………………. 40 5.1. ਨਿਯਮ ਅਤੇ ਧਾਰਨਾਵਾਂ……………………………………………………………………………… 41 5.2. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਰੋਲ……………………………………………………………….. 42 5.3. ਸਿਗਨਲ ਕ੍ਰਮ ਅਤੇ ਸਮਾਂ ……………………………………………………………………… 43 5.3.1. ਸਮਕਾਲੀ ਇੰਟਰਫੇਸ……………………………………………………………………… 43 5.3.2. ਘੜੀ ਯੋਗ ਕਰਦੀ ਹੈ……………………………………………………………………………… 43

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 2

ਫੀਡਬੈਕ ਭੇਜੋ

ਸਮੱਗਰੀ
5.4 Avalon-ST ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ …………………………………………………………………………….43 5.5. ਆਮ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ ……………………………………………………………………………… 44 5.6. ਸਿਗਨਲ ਵੇਰਵੇ……………………………………………………………………………………… 44 5.7. ਡਾਟਾ ਲੇਆਉਟ …………………………………………………………………………………. 45 5.8. ਬੈਕਪ੍ਰੈਸ਼ਰ ਤੋਂ ਬਿਨਾਂ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ……………………………………………………………….. 46 5.9. ਬੈਕਪ੍ਰੈਸ਼ਰ ਦੇ ਨਾਲ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ…………………………………………………………. 46
5.9.1 ਰੈਡੀ ਲੇਟੈਂਸੀ ਅਤੇ ਰੈਡੀ ਅਲਾਉਂਸ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ………………………….. 47 5.9.2. ਰੈਡੀ ਲੇਟੈਂਸੀ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ………………………………………………. 49 5.10। ਪੈਕੇਟ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ …………………………………………………………………………….. 50 5.11. ਸਿਗਨਲ ਵੇਰਵੇ ……………………………………………………………………………………… 51 5.12. ਪ੍ਰੋਟੋਕੋਲ ਵੇਰਵੇ ……………………………………………………………………………….52
6. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ……………………………………………………………………… 53 6.1। ਨਿਯਮ ਅਤੇ ਧਾਰਨਾਵਾਂ……………………………………………………………………………… 53 6.2. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਰੋਲ……………………………………………….. 54 6.2.1. ਸਮਕਾਲੀ ਇੰਟਰਫੇਸ………………………………………………………………………55 6.2.2. ਆਮ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ ……………………………………………………………………….56 6.2.3. ਕ੍ਰੈਡਿਟ ਵਾਪਸ ਕਰਨਾ………………………………………………………………. 57 6.3. Avalon ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਉਪਭੋਗਤਾ ਸਿਗਨਲ……………………………………………………………… 58 6.3.1. ਪ੍ਰਤੀ-ਪ੍ਰਤੀਕ ਯੂਜ਼ਰ ਸਿਗਨਲ…………………………………………………………. 58 6.3.2. ਪ੍ਰਤੀ-ਪੈਕੇਟ ਉਪਭੋਗਤਾ ਸਿਗਨਲ …………………………………………………………………… 59
7. ਐਵਲੋਨ ਕੰਡਿਊਟ ਇੰਟਰਫੇਸ………………………………………………………………………………………60 7.1। ਐਵਲੋਨ ਕੰਡਿਊਟ ਸਿਗਨਲ ਰੋਲ………………………………………………………………. 61 7.2. ਕੰਡਿਊਟ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ …………………………………………………………………………. 61
8. ਏਵਲੋਨ ਟ੍ਰਾਈਸਟੇਟ ਕੰਡਿਊਟ ਇੰਟਰਫੇਸ……………………………………………………………………………… 62 8.1। ਐਵਲੋਨ ਟ੍ਰਾਈਸਟੇਟ ਕੰਡਿਊਟ ਸਿਗਨਲ ਰੋਲ……………………………………………………………………….. 64 8.2. ਟ੍ਰਾਈਸਟੇਟ ਕੰਡਿਊਟ ਪ੍ਰਾਪਰਟੀਜ਼……………………………………………………………………………… 65 8.3. ਟ੍ਰਾਈਸਟੇਟ ਕੰਡਿਊਟ ਟਾਈਮਿੰਗ …………………………………………………………………………….65
A. ਨਾਪਸੰਦ ਸਿਗਨਲ…………………………………………………………………………. 67
B. ਏਵਲੋਨ ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ ਲਈ ਦਸਤਾਵੇਜ਼ ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ……………………………… 68

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 3

683091 | 2022.01.24 ਫੀਡਬੈਕ ਭੇਜੋ

1. Avalon® ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨਾਲ ਜਾਣ-ਪਛਾਣ

Avalon® ਇੰਟਰਫੇਸ ਤੁਹਾਨੂੰ Intel® FPGA ਵਿੱਚ ਭਾਗਾਂ ਨੂੰ ਆਸਾਨੀ ਨਾਲ ਕਨੈਕਟ ਕਰਨ ਦੀ ਇਜਾਜ਼ਤ ਦੇ ਕੇ ਸਿਸਟਮ ਡਿਜ਼ਾਈਨ ਨੂੰ ਸਰਲ ਬਣਾਉਂਦੇ ਹਨ। Avalon ਇੰਟਰਫੇਸ ਪਰਿਵਾਰ ਹਾਈ-ਸਪੀਡ ਡੇਟਾ ਨੂੰ ਸਟ੍ਰੀਮ ਕਰਨ, ਰਜਿਸਟਰਾਂ ਨੂੰ ਪੜ੍ਹਨ ਅਤੇ ਲਿਖਣਾ ਅਤੇ ਮੈਮੋਰੀ, ਅਤੇ ਆਫ-ਚਿੱਪ ਡਿਵਾਈਸਾਂ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਨ ਲਈ ਢੁਕਵੇਂ ਇੰਟਰਫੇਸਾਂ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ। ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਵਿੱਚ ਉਪਲਬਧ ਹਿੱਸੇ ਇਹਨਾਂ ਮਿਆਰੀ ਇੰਟਰਫੇਸਾਂ ਨੂੰ ਸ਼ਾਮਲ ਕਰਦੇ ਹਨ। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਤੁਸੀਂ ਡਿਜ਼ਾਈਨ ਦੀ ਅੰਤਰ-ਕਾਰਜਸ਼ੀਲਤਾ ਨੂੰ ਵਧਾਉਂਦੇ ਹੋਏ, ਕਸਟਮ ਕੰਪੋਨੈਂਟਸ ਵਿੱਚ ਏਵਲੋਨ ਇੰਟਰਫੇਸ ਨੂੰ ਸ਼ਾਮਲ ਕਰ ਸਕਦੇ ਹੋ।
ਇਹ ਨਿਰਧਾਰਨ ਸਾਰੇ Avalon ਇੰਟਰਫੇਸਾਂ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ। ਇਸ ਨਿਰਧਾਰਨ ਨੂੰ ਪੜ੍ਹਨ ਤੋਂ ਬਾਅਦ, ਤੁਹਾਨੂੰ ਇਹ ਸਮਝਣਾ ਚਾਹੀਦਾ ਹੈ ਕਿ ਤੁਹਾਡੇ ਕੰਪੋਨੈਂਟਸ ਲਈ ਕਿਹੜੇ ਇੰਟਰਫੇਸ ਢੁਕਵੇਂ ਹਨ ਅਤੇ ਖਾਸ ਵਿਵਹਾਰਾਂ ਲਈ ਕਿਹੜੀਆਂ ਸਿਗਨਲ ਭੂਮਿਕਾਵਾਂ ਦੀ ਵਰਤੋਂ ਕਰਨੀ ਹੈ। ਇਹ ਨਿਰਧਾਰਨ ਹੇਠ ਦਿੱਤੇ ਸੱਤ ਇੰਟਰਫੇਸਾਂ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ:
· Avalon ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ (Avalon-ST)-ਇੱਕ ਇੰਟਰਫੇਸ ਜੋ ਮਲਟੀਪਲੈਕਸਡ ਸਟ੍ਰੀਮਾਂ, ਪੈਕੇਟ, ਅਤੇ DSP ਡੇਟਾ ਸਮੇਤ ਡੇਟਾ ਦੇ ਇੱਕ ਦਿਸ਼ਾਹੀਣ ਪ੍ਰਵਾਹ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ।
· ਐਵਲੋਨ ਮੈਮੋਰੀ ਮੈਪਡ ਇੰਟਰਫੇਸ (ਐਵਲੋਨ-ਐੱਮ.ਐੱਮ.)-ਹੋਸਟ-ਏਜੰਟ ਕੁਨੈਕਸ਼ਨਾਂ ਦਾ ਇੱਕ ਐਡਰੈੱਸ-ਅਧਾਰਿਤ ਰੀਡ/ਰਾਈਟ ਇੰਟਰਫੇਸ।
· ਐਵਲੋਨ ਕੰਡਿਊਟ ਇੰਟਰਫੇਸ- ਇੱਕ ਇੰਟਰਫੇਸ ਕਿਸਮ ਜੋ ਵਿਅਕਤੀਗਤ ਸਿਗਨਲਾਂ ਜਾਂ ਸਿਗਨਲਾਂ ਦੇ ਸਮੂਹਾਂ ਨੂੰ ਅਨੁਕੂਲਿਤ ਕਰਦਾ ਹੈ ਜੋ ਕਿ ਕਿਸੇ ਵੀ ਹੋਰ ਐਵਲੋਨ ਕਿਸਮਾਂ ਵਿੱਚ ਫਿੱਟ ਨਹੀਂ ਹੁੰਦੇ। ਤੁਸੀਂ ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਸਿਸਟਮ ਦੇ ਅੰਦਰ ਕੰਡਿਊਟ ਇੰਟਰਫੇਸ ਨੂੰ ਜੋੜ ਸਕਦੇ ਹੋ। ਵਿਕਲਪਕ ਤੌਰ 'ਤੇ, ਤੁਸੀਂ ਉਹਨਾਂ ਨੂੰ ਡਿਜ਼ਾਈਨ ਦੇ ਦੂਜੇ ਮੋਡੀਊਲਾਂ ਜਾਂ FPGA ਪਿੰਨਾਂ ਨਾਲ ਕਨੈਕਟ ਕਰਨ ਲਈ ਨਿਰਯਾਤ ਕਰ ਸਕਦੇ ਹੋ।
· Avalon Tri-State Conduit Interface (Avalon-TC) - ਇੱਕ ਇੰਟਰਫੇਸ ਆਫ-ਚਿੱਪ ਪੈਰੀਫਿਰਲਾਂ ਨਾਲ ਕੁਨੈਕਸ਼ਨਾਂ ਦਾ ਸਮਰਥਨ ਕਰਨ ਲਈ। ਮਲਟੀਪਲ ਪੈਰੀਫਿਰਲ ਸਿਗਨਲ ਮਲਟੀਪਲੈਕਸਿੰਗ ਦੁਆਰਾ ਪਿੰਨ ਸਾਂਝੇ ਕਰ ਸਕਦੇ ਹਨ, FPGA ਦੀ ਪਿੰਨ ਗਿਣਤੀ ਅਤੇ PCB 'ਤੇ ਟਰੇਸ ਦੀ ਗਿਣਤੀ ਨੂੰ ਘਟਾ ਸਕਦੇ ਹਨ।
· ਐਵਲੋਨ ਇੰਟਰੱਪਟ ਇੰਟਰਫੇਸ-ਇੱਕ ਇੰਟਰਫੇਸ ਜੋ ਭਾਗਾਂ ਨੂੰ ਦੂਜੇ ਭਾਗਾਂ ਨੂੰ ਘਟਨਾਵਾਂ ਨੂੰ ਸੰਕੇਤ ਕਰਨ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ।
· ਐਵਲੋਨ ਕਲਾਕ ਇੰਟਰਫੇਸ-ਇੱਕ ਇੰਟਰਫੇਸ ਜੋ ਘੜੀਆਂ ਨੂੰ ਚਲਾਉਂਦਾ ਜਾਂ ਪ੍ਰਾਪਤ ਕਰਦਾ ਹੈ।
· ਏਵਲੋਨ ਰੀਸੈਟ ਇੰਟਰਫੇਸ–ਇੱਕ ਇੰਟਰਫੇਸ ਜੋ ਰੀਸੈਟ ਕਨੈਕਟੀਵਿਟੀ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।
ਇੱਕ ਸਿੰਗਲ ਕੰਪੋਨੈਂਟ ਵਿੱਚ ਇਹਨਾਂ ਇੰਟਰਫੇਸ ਦੀ ਕੋਈ ਵੀ ਗਿਣਤੀ ਸ਼ਾਮਲ ਹੋ ਸਕਦੀ ਹੈ ਅਤੇ ਇੱਕੋ ਇੰਟਰਫੇਸ ਕਿਸਮ ਦੀਆਂ ਕਈ ਉਦਾਹਰਨਾਂ ਵੀ ਸ਼ਾਮਲ ਹੋ ਸਕਦੀਆਂ ਹਨ।

ਨੋਟ:

Avalon ਇੰਟਰਫੇਸ ਇੱਕ ਓਪਨ ਸਟੈਂਡਰਡ ਹਨ। Avalon ਇੰਟਰਫੇਸ ਦੀ ਵਰਤੋਂ ਕਰਨ ਵਾਲੇ ਜਾਂ ਆਧਾਰਿਤ ਉਤਪਾਦਾਂ ਨੂੰ ਵਿਕਸਤ ਕਰਨ ਅਤੇ ਵੇਚਣ ਲਈ ਕਿਸੇ ਲਾਇਸੈਂਸ ਜਾਂ ਰਾਇਲਟੀ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ।

ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ
· Intel FPGA IP ਕੋਰ ਦੀ ਜਾਣ-ਪਛਾਣ ਸਾਰੇ Intel FPGA IP ਕੋਰਾਂ ਬਾਰੇ ਆਮ ਜਾਣਕਾਰੀ ਪ੍ਰਦਾਨ ਕਰਦੀ ਹੈ, ਜਿਸ ਵਿੱਚ ਪੈਰਾਮੀਟਰਾਈਜ਼ਿੰਗ, ਜਨਰੇਟਿੰਗ, ਅੱਪਗਰੇਡ ਅਤੇ IP ਕੋਰ ਦੀ ਨਕਲ ਸ਼ਾਮਲ ਹੈ।
· ਇੱਕ ਸੰਯੁਕਤ ਸਿਮੂਲੇਟਰ ਸੈੱਟਅੱਪ ਸਕ੍ਰਿਪਟ ਤਿਆਰ ਕਰਨਾ ਸਿਮੂਲੇਸ਼ਨ ਸਕ੍ਰਿਪਟਾਂ ਬਣਾਓ ਜਿਨ੍ਹਾਂ ਨੂੰ ਸੌਫਟਵੇਅਰ ਜਾਂ IP ਸੰਸਕਰਣ ਅੱਪਗਰੇਡਾਂ ਲਈ ਮੈਨੂਅਲ ਅੱਪਡੇਟ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ।

ਇੰਟੇਲ ਕਾਰਪੋਰੇਸ਼ਨ. ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. Intel, Intel ਲੋਗੋ, ਅਤੇ ਹੋਰ Intel ਚਿੰਨ੍ਹ Intel ਕਾਰਪੋਰੇਸ਼ਨ ਜਾਂ ਇਸਦੀਆਂ ਸਹਾਇਕ ਕੰਪਨੀਆਂ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। Intel ਆਪਣੇ FPGA ਅਤੇ ਸੈਮੀਕੰਡਕਟਰ ਉਤਪਾਦਾਂ ਦੇ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ Intel ਦੀ ਸਟੈਂਡਰਡ ਵਾਰੰਟੀ ਦੇ ਅਨੁਸਾਰ ਮੌਜੂਦਾ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਲਈ ਵਾਰੰਟ ਦਿੰਦਾ ਹੈ, ਪਰ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦਾ ਹੈ। ਇੰਟੇਲ ਇੱਥੇ ਵਰਣਿਤ ਕਿਸੇ ਵੀ ਜਾਣਕਾਰੀ, ਉਤਪਾਦ, ਜਾਂ ਸੇਵਾ ਦੀ ਅਰਜ਼ੀ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕੋਈ ਜ਼ਿੰਮੇਵਾਰੀ ਜਾਂ ਜ਼ਿੰਮੇਵਾਰੀ ਨਹੀਂ ਲੈਂਦਾ, ਸਿਵਾਏ ਇੰਟੇਲ ਦੁਆਰਾ ਲਿਖਤੀ ਤੌਰ 'ਤੇ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਸਹਿਮਤ ਹੋਏ। Intel ਗਾਹਕਾਂ ਨੂੰ ਕਿਸੇ ਵੀ ਪ੍ਰਕਾਸ਼ਿਤ ਜਾਣਕਾਰੀ 'ਤੇ ਭਰੋਸਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਉਤਪਾਦਾਂ ਜਾਂ ਸੇਵਾਵਾਂ ਲਈ ਆਰਡਰ ਦੇਣ ਤੋਂ ਪਹਿਲਾਂ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਪ੍ਰਾਪਤ ਕਰਨ ਦੀ ਸਲਾਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ। *ਹੋਰ ਨਾਵਾਂ ਅਤੇ ਬ੍ਰਾਂਡਾਂ 'ਤੇ ਦੂਜਿਆਂ ਦੀ ਸੰਪਤੀ ਵਜੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।

ISO 9001:2015 ਰਜਿਸਟਰਡ

1. Avalon® ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ 683091 ਨਾਲ ਜਾਣ-ਪਛਾਣ | 2022.01.24
· ਤੁਹਾਡੇ ਪ੍ਰੋਜੈਕਟ ਅਤੇ IP ਦੇ ਕੁਸ਼ਲ ਪ੍ਰਬੰਧਨ ਅਤੇ ਪੋਰਟੇਬਿਲਟੀ ਲਈ ਪ੍ਰੋਜੈਕਟ ਪ੍ਰਬੰਧਨ ਵਧੀਆ ਅਭਿਆਸ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ files.
1.1 Avalon ਵਿਸ਼ੇਸ਼ਤਾ ਅਤੇ ਮਾਪਦੰਡ
ਐਵਲੋਨ ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਨਾਲ ਉਹਨਾਂ ਦੇ ਵਿਵਹਾਰ ਦਾ ਵਰਣਨ ਕਰਦੇ ਹਨ। ਹਰੇਕ ਇੰਟਰਫੇਸ ਕਿਸਮ ਲਈ ਨਿਰਧਾਰਨ ਸਾਰੇ ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਅਤੇ ਡਿਫੌਲਟ ਮੁੱਲਾਂ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ। ਸਾਬਕਾ ਲਈample, Avalon-ST ਇੰਟਰਫੇਸ ਦੀ maxChannel ਵਿਸ਼ੇਸ਼ਤਾ ਤੁਹਾਨੂੰ ਇੰਟਰਫੇਸ ਦੁਆਰਾ ਸਮਰਥਿਤ ਚੈਨਲਾਂ ਦੀ ਸੰਖਿਆ ਨਿਰਧਾਰਤ ਕਰਨ ਦੀ ਆਗਿਆ ਦਿੰਦੀ ਹੈ। ਐਵਲੋਨ ਕਲਾਕ ਇੰਟਰਫੇਸ ਦੀ ਕਲਾਕਰੇਟ ਵਿਸ਼ੇਸ਼ਤਾ ਇੱਕ ਘੜੀ ਸਿਗਨਲ ਦੀ ਬਾਰੰਬਾਰਤਾ ਪ੍ਰਦਾਨ ਕਰਦੀ ਹੈ।
1.2 ਸਿਗਨਲ ਰੋਲ
ਹਰੇਕ Avalon ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਰੋਲ ਅਤੇ ਉਹਨਾਂ ਦੇ ਵਿਵਹਾਰ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ। ਕਈ ਸਿਗਨਲ ਰੋਲ ਵਿਕਲਪਿਕ ਹਨ। ਤੁਹਾਡੇ ਕੋਲ ਲੋੜੀਂਦੀ ਕਾਰਜਕੁਸ਼ਲਤਾ ਨੂੰ ਲਾਗੂ ਕਰਨ ਲਈ ਜ਼ਰੂਰੀ ਸਿਗਨਲ ਰੋਲ ਚੁਣਨ ਦੀ ਲਚਕਤਾ ਹੈ। ਸਾਬਕਾ ਲਈample, Avalon-MM ਇੰਟਰਫੇਸ ਵਿੱਚ ਉਹਨਾਂ ਭਾਗਾਂ ਲਈ ਵਿਕਲਪਿਕ ਬਿਗਨਬਰਸਟ ਟ੍ਰਾਂਸਫਰ ਅਤੇ ਬਰਸਟਕਾਉਂਟ ਸਿਗਨਲ ਰੋਲ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ ਜੋ ਬਰਸਟਿੰਗ ਦਾ ਸਮਰਥਨ ਕਰਦੇ ਹਨ। Avalon-ST ਇੰਟਰਫੇਸ ਵਿੱਚ ਪੈਕੇਟਾਂ ਦਾ ਸਮਰਥਨ ਕਰਨ ਵਾਲੇ ਇੰਟਰਫੇਸਾਂ ਲਈ ਵਿਕਲਪਿਕ ਸ਼ੁਰੂਆਤੀ ਪੈਕੇਟ ਅਤੇ ਐਂਡੋਫਪੈਕੇਟ ਸਿਗਨਲ ਰੋਲ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ।
Avalon Conduit ਇੰਟਰਫੇਸਾਂ ਨੂੰ ਛੱਡ ਕੇ, ਹਰੇਕ ਇੰਟਰਫੇਸ ਵਿੱਚ ਹਰੇਕ ਸਿਗਨਲ ਰੋਲ ਦਾ ਸਿਰਫ਼ ਇੱਕ ਸਿਗਨਲ ਸ਼ਾਮਲ ਹੋ ਸਕਦਾ ਹੈ। ਕਈ ਸਿਗਨਲ ਰੋਲ ਸਰਗਰਮ-ਘੱਟ ਸਿਗਨਲਾਂ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦੇ ਹਨ। ਸਰਗਰਮ-ਉੱਚ ਸਿਗਨਲ ਆਮ ਤੌਰ 'ਤੇ ਇਸ ਦਸਤਾਵੇਜ਼ ਵਿੱਚ ਵਰਤਿਆ ਗਿਆ ਹੈ.
1.3 ਇੰਟਰਫੇਸ ਟਾਈਮਿੰਗ
ਇਸ ਦਸਤਾਵੇਜ਼ ਦੇ ਅਗਲੇ ਅਧਿਆਵਾਂ ਵਿੱਚ ਸਮੇਂ ਦੀ ਜਾਣਕਾਰੀ ਸ਼ਾਮਲ ਹੈ ਜੋ ਵਿਅਕਤੀਗਤ ਇੰਟਰਫੇਸ ਕਿਸਮਾਂ ਲਈ ਟ੍ਰਾਂਸਫਰ ਦਾ ਵਰਣਨ ਕਰਦੀ ਹੈ। ਇਹਨਾਂ ਵਿੱਚੋਂ ਕਿਸੇ ਵੀ ਇੰਟਰਫੇਸ ਲਈ ਕੋਈ ਗਾਰੰਟੀਸ਼ੁਦਾ ਪ੍ਰਦਰਸ਼ਨ ਨਹੀਂ ਹੈ। ਅਸਲ ਪ੍ਰਦਰਸ਼ਨ ਕਈ ਕਾਰਕਾਂ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ, ਜਿਸ ਵਿੱਚ ਕੰਪੋਨੈਂਟ ਡਿਜ਼ਾਈਨ ਅਤੇ ਸਿਸਟਮ ਲਾਗੂ ਕਰਨਾ ਸ਼ਾਮਲ ਹੈ।
ਜ਼ਿਆਦਾਤਰ Avalon ਇੰਟਰਫੇਸ ਘੜੀ ਅਤੇ ਰੀਸੈਟ ਤੋਂ ਇਲਾਵਾ ਹੋਰ ਸਿਗਨਲਾਂ ਲਈ ਕਿਨਾਰੇ ਸੰਵੇਦਨਸ਼ੀਲ ਨਹੀਂ ਹੋਣੇ ਚਾਹੀਦੇ। ਹੋਰ ਸਿਗਨਲ ਸਥਿਰ ਹੋਣ ਤੋਂ ਪਹਿਲਾਂ ਕਈ ਵਾਰ ਬਦਲ ਸਕਦੇ ਹਨ। ਘੜੀ ਦੇ ਕਿਨਾਰਿਆਂ ਵਿਚਕਾਰ ਸਿਗਨਲਾਂ ਦਾ ਸਹੀ ਸਮਾਂ ਚੁਣੇ ਗਏ Intel FPGA ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ। ਇਹ ਨਿਰਧਾਰਨ ਬਿਜਲਈ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਨਿਰਧਾਰਤ ਨਹੀਂ ਕਰਦਾ ਹੈ। ਇਲੈਕਟ੍ਰੀਕਲ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਲਈ ਉਚਿਤ ਡਿਵਾਈਸ ਦਸਤਾਵੇਜ਼ਾਂ ਨੂੰ ਵੇਖੋ।
1.4. ਸਾਬਕਾample: ਸਿਸਟਮ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਐਵਲੋਨ ਇੰਟਰਫੇਸ
ਇਸ ਵਿੱਚ ਸਾਬਕਾampਈਥਰਨੈੱਟ ਕੰਟਰੋਲਰ ਵਿੱਚ ਛੇ ਵੱਖ-ਵੱਖ ਇੰਟਰਫੇਸ ਕਿਸਮਾਂ ਸ਼ਾਮਲ ਹਨ: · Avalon-MM · Avalon-ST · Avalon Conduit · Avalon-TC · Avalon Interrupt · Avalon Clock।
Nios® II ਪ੍ਰੋਸੈਸਰ ਇੱਕ Avalon-MM ਇੰਟਰਫੇਸ ਦੁਆਰਾ ਔਨ-ਚਿੱਪ ਕੰਪੋਨੈਂਟਸ ਦੇ ਨਿਯੰਤਰਣ ਅਤੇ ਸਥਿਤੀ ਰਜਿਸਟਰਾਂ ਤੱਕ ਪਹੁੰਚ ਕਰਦਾ ਹੈ। ਸਕੈਟਰ ਇਕੱਠੇ ਕਰਦੇ ਹਨ DMAs Avalon-ST ਇੰਟਰਫੇਸ ਦੁਆਰਾ ਡੇਟਾ ਭੇਜਦੇ ਅਤੇ ਪ੍ਰਾਪਤ ਕਰਦੇ ਹਨ। ਚਾਰ ਭਾਗਾਂ ਵਿੱਚ ਰੁਕਾਵਟ ਸ਼ਾਮਲ ਹੈ

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 5

1. Avalon® ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ 683091 ਨਾਲ ਜਾਣ-ਪਛਾਣ | 2022.01.24

ਚਿੱਤਰ 1.

Nios II ਪ੍ਰੋਸੈਸਰ 'ਤੇ ਚੱਲ ਰਹੇ ਸੌਫਟਵੇਅਰ ਦੁਆਰਾ ਸੇਵਾ ਕੀਤੇ ਇੰਟਰਫੇਸ। ਇੱਕ PLL ਇੱਕ Avalon ਕਲਾਕ ਸਿੰਕ ਇੰਟਰਫੇਸ ਦੁਆਰਾ ਇੱਕ ਘੜੀ ਨੂੰ ਸਵੀਕਾਰ ਕਰਦਾ ਹੈ ਅਤੇ ਦੋ ਘੜੀ ਸਰੋਤ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਔਫ-ਚਿੱਪ ਯਾਦਾਂ ਨੂੰ ਐਕਸੈਸ ਕਰਨ ਲਈ ਦੋ ਹਿੱਸਿਆਂ ਵਿੱਚ Avalon-TC ਇੰਟਰਫੇਸ ਸ਼ਾਮਲ ਹਨ। ਅੰਤ ਵਿੱਚ, DDR3 ਕੰਟਰੋਲਰ ਇੱਕ Avalon Conduit ਇੰਟਰਫੇਸ ਦੁਆਰਾ ਬਾਹਰੀ DDR3 ਮੈਮੋਰੀ ਤੱਕ ਪਹੁੰਚ ਕਰਦਾ ਹੈ।

ਸਕੈਟਰ ਗੈਦਰ ਡੀਐਮਏ ਕੰਟਰੋਲਰ ਅਤੇ ਨਿਓਸ II ਪ੍ਰੋਸੈਸਰ ਦੇ ਨਾਲ ਇੱਕ ਸਿਸਟਮ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਏਵਲੋਨ ਇੰਟਰਫੇਸ

ਪ੍ਰਿੰਟਿਡ ਸਰਕਟ ਬੋਰਡ

SSRAM ਫਲੈਸ਼

DDR3

ਇੰਟੇਲ ਐਫਪੀਜੀਏ
M Avalon-MM ਹੋਸਟ Cn Avalon Conduit S Avalon-MM AgentTCM Avalon-TC ਹੋਸਟ Src Avalon-ST ਸਰੋਤ TCS Avalon-TC ਏਜੰਟ Snk Avalon-ST ਸਿੰਕ CSrc ਐਵਲੋਨ ਘੜੀ ਸਰੋਤ
CSnk Avalon ਘੜੀ ਸਿੰਕ

Cn ਟ੍ਰਾਈਸਟੇਟ ਕੰਡਿਊਟ
ਬ੍ਰਿਜ ਟੀ.ਸੀ.ਐਸ
TCM ਟ੍ਰਾਈਸਟੇਟ ਕੰਡਿਊਟ
ਪਿੰਨ ਸ਼ੇਅਰਰ TCS TCS

IRQ4 IRQ3 Nios II

IRQ1 C1

UART ਐੱਸ

IRQ2 ਟਾਈਮਰ

ਟੀ.ਸੀ.ਐਮ

ਟ੍ਰਾਈਸਟੇਟ Cntrl SSRAM

Tristate Cntrl ਫਲੈਸ਼

Cn DDR3 ਕੰਟਰੋਲਰ
S

ਐਵਲੋਨ-ਐਮ.ਐਮ

ਨਦੀ

Cn Src Avalon-ST

ਈਥਰਨੈੱਟ ਕੰਟਰੋਲਰ
Snk

FIFO ਬਫਰ Avalon-ST

ਐਵਲੋਨ-ਐਸ.ਟੀ

FIFO ਬਫਰ

SM ਸਕੈਟਰ GatheIrRQ4
DMA Snk

S C2

ਐਵਲੋਨ-ਐਸ.ਟੀ

ਐਸ.ਆਰ.ਸੀ

M IRQ3

ਸਕੈਟਰ ਇਕੱਠਾ DMA

ਸੀ.ਐਸ.ਆਰ.ਸੀ

CSnkPLL C1

ਰੈਫ Clk

ਸੀ.ਐਸ.ਆਰ.ਸੀ

ਹੇਠਾਂ ਦਿੱਤੀ ਚਿੱਤਰ ਵਿੱਚ, ਇੱਕ ਬਾਹਰੀ ਪ੍ਰੋਸੈਸਰ ਐਵਲੋਨ-ਐਮਐਮ ਇੰਟਰਫੇਸ ਦੇ ਨਾਲ ਇੱਕ ਬਾਹਰੀ ਬੱਸ ਬ੍ਰਿਜ ਦੁਆਰਾ ਔਨ-ਚਿੱਪ ਕੰਪੋਨੈਂਟਸ ਦੇ ਨਿਯੰਤਰਣ ਅਤੇ ਸਥਿਤੀ ਰਜਿਸਟਰਾਂ ਤੱਕ ਪਹੁੰਚ ਕਰਦਾ ਹੈ। PCI ਐਕਸਪ੍ਰੈਸ ਰੂਟ ਪੋਰਟ ਇੱਕ AvalonMM ਹੋਸਟ ਇੰਟਰਫੇਸ ਦੇ ਨਾਲ ਇੱਕ ਆਨ-ਚਿੱਪ PCI ਐਕਸਪ੍ਰੈਸ ਐਂਡਪੁਆਇੰਟ ਚਲਾ ਕੇ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ ਅਤੇ FPGA ਦੇ ਦੂਜੇ ਭਾਗਾਂ 'ਤੇ ਡਿਵਾਈਸਾਂ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਦਾ ਹੈ। ਇੱਕ ਬਾਹਰੀ ਪ੍ਰੋਸੈਸਰ ਪੰਜ ਹਿੱਸਿਆਂ ਤੋਂ ਰੁਕਾਵਟਾਂ ਨੂੰ ਸੰਭਾਲਦਾ ਹੈ। ਇੱਕ PLL ਇੱਕ Avalon ਕਲਾਕ ਸਿੰਕ ਇੰਟਰਫੇਸ ਦੁਆਰਾ ਇੱਕ ਹਵਾਲਾ ਘੜੀ ਨੂੰ ਸਵੀਕਾਰ ਕਰਦਾ ਹੈ ਅਤੇ ਦੋ ਘੜੀ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 6

ਫੀਡਬੈਕ ਭੇਜੋ

1. Avalon® ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ 683091 ਨਾਲ ਜਾਣ-ਪਛਾਣ | 2022.01.24

ਚਿੱਤਰ 2.

ਸਰੋਤ। ਫਲੈਸ਼ ਅਤੇ SRAM ਯਾਦਾਂ ਇੱਕ Avalon-TC ਇੰਟਰਫੇਸ ਦੁਆਰਾ FPGA ਪਿਨਾਂ ਨੂੰ ਸਾਂਝਾ ਕਰਦੀਆਂ ਹਨ। ਅੰਤ ਵਿੱਚ, ਇੱਕ SDRAM ਕੰਟਰੋਲਰ ਇੱਕ Avalon Conduit ਇੰਟਰਫੇਸ ਦੁਆਰਾ ਇੱਕ ਬਾਹਰੀ SDRAM ਮੈਮੋਰੀ ਤੱਕ ਪਹੁੰਚ ਕਰਦਾ ਹੈ।
PCI ਐਕਸਪ੍ਰੈਸ ਐਂਡਪੁਆਇੰਟ ਅਤੇ ਬਾਹਰੀ ਪ੍ਰੋਸੈਸਰ ਦੇ ਨਾਲ ਇੱਕ ਸਿਸਟਮ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਏਵਲੋਨ ਇੰਟਰਫੇਸ

ਪ੍ਰਿੰਟਿਡ ਸਰਕਟ ਬੋਰਡ

PCI ਐਕਸਪ੍ਰੈਸ ਰੂਟ ਪੋਰਟ

ਬਾਹਰੀ CPU

ਇੰਟੇਲ ਐਫਪੀਜੀਏ
IRQ1
ਈਥਰਨੈੱਟ MAC

IRQ2 ਕਸਟਮ ਤਰਕ
M
ਐਵਲੋਨ-ਐਮ.ਐਮ

PCI ਐਕਸਪ੍ਰੈਸ ਐਂਡਪੁਆਇੰਟ

IRQ3 IRQ5 IRQ4 IRQ3
IRQ2 IRQ1

ਬਾਹਰੀ ਬੱਸ ਪ੍ਰੋਟੋਕੋਲ ਬ੍ਰਿਜ
M

ਟ੍ਰਾਈਸਟੇਟ Cntrl SSRAM TCS

ਟ੍ਰਾਈਸਟੇਟ Cntrl ਫਲੈਸ਼ TCS

SDRAM ਕੰਟਰੋਲਰ

IRQ4

IRQ5

UART C2

ਕਸਟਮ ਤਰਕ C2

TCM TCM ਟ੍ਰਾਈਸਟੇਟ ਕੰਡਿਊਟ
ਪਿੰਨ ਸ਼ੇਅਰਰ TCS
TCM ਟ੍ਰਾਈਸਟੇਟ ਕੰਡਿਊਟ
ਬ੍ਰਿਜ ਸੀ.ਐਨ

ਰੈਫ Clk

CSrc CSnk PLL C1
CSrc C2

SSRAM

ਫਲੈਸ਼

Cn SDRAM

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 7

683091 | 2022.01.24 ਫੀਡਬੈਕ ਭੇਜੋ

2. ਐਵਲੋਨ ਕਲਾਕ ਅਤੇ ਰੀਸੈਟ ਇੰਟਰਫੇਸ

ਚਿੱਤਰ 3.

Avalon ਕਲਾਕ ਇੰਟਰਫੇਸ ਘੜੀ ਜਾਂ ਘੜੀਆਂ ਨੂੰ ਇੱਕ ਕੰਪੋਨੈਂਟ ਦੁਆਰਾ ਵਰਤੀਆਂ ਜਾਂਦੀਆਂ ਹਨ। ਕੰਪੋਨੈਂਟਸ ਵਿੱਚ ਘੜੀ ਇਨਪੁਟਸ, ਕਲਾਕ ਆਉਟਪੁੱਟ, ਜਾਂ ਦੋਵੇਂ ਹੋ ਸਕਦੇ ਹਨ। ਇੱਕ ਫੇਜ਼ ਲਾਕਡ ਲੂਪ (PLL) ਇੱਕ ਸਾਬਕਾ ਹੈampਇੱਕ ਕੰਪੋਨੈਂਟ ਦਾ le ਜਿਸ ਵਿੱਚ ਘੜੀ ਇਨਪੁਟ ਅਤੇ ਕਲਾਕ ਆਉਟਪੁੱਟ ਦੋਵੇਂ ਹਨ।

ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ ਇੱਕ ਸਰਲੀਕ੍ਰਿਤ ਉਦਾਹਰਣ ਹੈ ਜੋ ਇੱਕ PLL ਕੰਪੋਨੈਂਟ ਦੇ ਸਭ ਤੋਂ ਮਹੱਤਵਪੂਰਨ ਇਨਪੁਟਸ ਅਤੇ ਆਉਟਪੁੱਟ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈ।

PLL ਕੋਰ ਕਲਾਕ ਆਉਟਪੁੱਟ ਅਤੇ ਇਨਪੁਟਸ

PLL ਕੋਰ

altpll Intel FPGA IP

ਰੀਸੈਟ

ਰੀਸੈਟ ਕਰੋ

ਘੜੀ

ਸਿੰਕ

ਸਰੋਤ

ਘੜੀ ਆਉਟਪੁੱਟ ਇੰਟਰਫੇਸ 1

ਘੜੀ ਦਾ ਸਰੋਤ

ਘੜੀ ਆਉਟਪੁੱਟ ਇੰਟਰਫੇਸ 2

ref_clk

ਘੜੀ

ਸਿੰਕ

ਸਰੋਤ

ਘੜੀ ਆਉਟਪੁੱਟ ਇੰਟਰਫੇਸ_n

2.1 ਐਵਲੋਨ ਕਲਾਕ ਸਿੰਕ ਸਿਗਨਲ ਰੋਲ

ਇੱਕ ਘੜੀ ਸਿੰਕ ਹੋਰ ਇੰਟਰਫੇਸਾਂ ਅਤੇ ਅੰਦਰੂਨੀ ਤਰਕ ਲਈ ਇੱਕ ਸਮਾਂ ਸੰਦਰਭ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।

ਸਾਰਣੀ 1.

ਘੜੀ ਸਿੰਕ ਸਿਗਨਲ ਰੋਲ

ਸਿਗਨਲ ਰੋਲ clk

ਚੌੜਾਈ 1

ਦਿਸ਼ਾ ਇੰਪੁੱਟ

ਲੋੜੀਂਦਾ ਹਾਂ

ਵਰਣਨ
ਇੱਕ ਘੜੀ ਸਿਗਨਲ। ਅੰਦਰੂਨੀ ਤਰਕ ਅਤੇ ਹੋਰ ਇੰਟਰਫੇਸਾਂ ਲਈ ਸਮਕਾਲੀਕਰਨ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।

ISO 9001:2015 ਰਜਿਸਟਰਡ

2. ਐਵਲੋਨ ਕਲਾਕ ਅਤੇ ਰੀਸੈਟ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

2.2 ਘੜੀ ਸਿੰਕ ਵਿਸ਼ੇਸ਼ਤਾ

ਸਾਰਣੀ 2.

ਘੜੀ ਸਿੰਕ ਵਿਸ਼ੇਸ਼ਤਾ

ਨਾਮ ਘੜੀ ਦੀ ਦਰ

ਪੂਰਵ-ਨਿਰਧਾਰਤ ਮੁੱਲ 0

ਕਾਨੂੰਨੀ ਮੁੱਲ 0

ਵਰਣਨ
ਕਲਾਕ ਸਿੰਕ ਇੰਟਰਫੇਸ ਦੀ Hz ਵਿੱਚ ਬਾਰੰਬਾਰਤਾ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਜੇਕਰ 0, ਘੜੀ ਦੀ ਦਰ ਕਿਸੇ ਵੀ ਬਾਰੰਬਾਰਤਾ ਦੀ ਆਗਿਆ ਦਿੰਦੀ ਹੈ। ਜੇਕਰ ਗੈਰ-ਜ਼ੀਰੋ, ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਇੱਕ ਚੇਤਾਵਨੀ ਜਾਰੀ ਕਰਦਾ ਹੈ ਜੇਕਰ ਕਨੈਕਟ ਕੀਤੀ ਘੜੀ ਦਾ ਸਰੋਤ ਨਿਰਧਾਰਤ ਬਾਰੰਬਾਰਤਾ ਨਹੀਂ ਹੈ।

2.3 ਸੰਬੰਧਿਤ ਘੜੀ ਇੰਟਰਫੇਸ
ਸਾਰੇ ਸਮਕਾਲੀ ਇੰਟਰਫੇਸਾਂ ਵਿੱਚ ਇੱਕ ਸੰਬੰਧਿਤ ਕਲਾਕ ਵਿਸ਼ੇਸ਼ਤਾ ਹੁੰਦੀ ਹੈ ਜੋ ਦੱਸਦੀ ਹੈ ਕਿ ਕੰਪੋਨੈਂਟ ਉੱਤੇ ਕਿਹੜਾ ਘੜੀ ਸਰੋਤ ਇੰਟਰਫੇਸ ਲਈ ਸਮਕਾਲੀ ਸੰਦਰਭ ਵਜੋਂ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ। ਇਸ ਸੰਪਤੀ ਨੂੰ ਹੇਠਾਂ ਦਿੱਤੇ ਚਿੱਤਰ ਵਿੱਚ ਦਰਸਾਇਆ ਗਿਆ ਹੈ।
ਚਿੱਤਰ 4. ਸੰਬੰਧਿਤ ਘੜੀ ਵਿਸ਼ੇਸ਼ਤਾ

rx_clk ਘੜੀ
ਸਿੰਕ

ਦੋਹਰੀ ਘੜੀ FIFO

ਘੜੀ tx_clk
ਸਿੰਕ

rx_data ST ਸੰਬੰਧਿਤ ਘੜੀ = "rx_clk"
ਸਿੰਕ

ਸੰਬੰਧਿਤ ਘੜੀ = “tx_clk” ST tx_data
ਸਰੋਤ

2.4 Avalon ਘੜੀ ਸਰੋਤ ਸਿਗਨਲ ਰੋਲ

ਇੱਕ Avalon ਕਲਾਕ ਸਰੋਤ ਇੰਟਰਫੇਸ ਇੱਕ ਘੜੀ ਸਿਗਨਲ ਨੂੰ ਇੱਕ ਹਿੱਸੇ ਵਿੱਚੋਂ ਬਾਹਰ ਕੱਢਦਾ ਹੈ।

ਸਾਰਣੀ 3.

ਘੜੀ ਸਰੋਤ ਸਿਗਨਲ ਰੋਲ

ਸਿਗਨਲ ਰੋਲ

ਚੌੜਾਈ

ਦਿਸ਼ਾ

clk

ਆਉਟਪੁੱਟ

ਲੋੜੀਂਦਾ ਹਾਂ

ਵਰਣਨ ਇੱਕ ਆਉਟਪੁੱਟ ਘੜੀ ਸਿਗਨਲ।

2.5 ਘੜੀ ਸਰੋਤ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

ਸਾਰਣੀ 4.

ਘੜੀ ਸਰੋਤ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

ਨਾਮ ਸੰਬੰਧਿਤ DirectClock

ਪੂਰਵ-ਨਿਰਧਾਰਤ ਮੁੱਲ
N/A

ਘੜੀ ਦੀ ਦਰ

ਘੜੀ ਦੀ ਦਰ ਜਾਣੀ ਜਾਂਦੀ ਹੈ

ਝੂਠਾ

ਕਨੂੰਨੀ ਮੁੱਲ

ਵਰਣਨ

ਇੱਕ ਇੰਪੁੱਟ ਘੜੀ ਦੇ ਇੰਪੁੱਟ ਦਾ ਨਾਮ ਜੋ ਇਸ ਘੜੀ ਦੇ ਨਾਮ ਦੀ ਘੜੀ ਆਉਟਪੁੱਟ ਨੂੰ ਸਿੱਧਾ ਚਲਾਉਂਦਾ ਹੈ, ਜੇਕਰ ਕੋਈ ਹੋਵੇ।

Hz ਵਿੱਚ ਬਾਰੰਬਾਰਤਾ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਜਿਸ 'ਤੇ ਘੜੀ ਆਉਟਪੁੱਟ ਚਲਾਈ ਜਾਂਦੀ ਹੈ।

ਸੱਚ, ਝੂਠਾ

ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਜਾਣੀ ਜਾਂਦੀ ਹੈ ਜਾਂ ਨਹੀਂ। ਜੇਕਰ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਜਾਣੀ ਜਾਂਦੀ ਹੈ, ਤਾਂ ਤੁਸੀਂ ਸਿਸਟਮ ਵਿੱਚ ਹੋਰ ਭਾਗਾਂ ਨੂੰ ਅਨੁਕੂਲਿਤ ਕਰ ਸਕਦੇ ਹੋ।

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 9

2. ਐਵਲੋਨ ਕਲਾਕ ਅਤੇ ਰੀਸੈਟ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

2.6 ਸਿੰਕ ਨੂੰ ਰੀਸੈਟ ਕਰੋ

ਸਾਰਣੀ 5.

ਇਨਪੁਟ ਸਿਗਨਲ ਰੋਲ ਰੀਸੈਟ ਕਰੋ
reset_req ਸਿਗਨਲ ਇੱਕ ਵਿਕਲਪਿਕ ਸਿਗਨਲ ਹੈ ਜਿਸਦੀ ਵਰਤੋਂ ਤੁਸੀਂ ਇੱਕ ਅਸਿੰਕਰੋਨਸ ਰੀਸੈਟ ਦਾਅਵੇ ਤੋਂ ਪਹਿਲਾਂ ਰੀਸੈਟ ਹੈਂਡਸ਼ੇਕ ਕਰਕੇ ਮੈਮੋਰੀ ਸਮੱਗਰੀ ਦੇ ਭ੍ਰਿਸ਼ਟਾਚਾਰ ਨੂੰ ਰੋਕਣ ਲਈ ਕਰ ਸਕਦੇ ਹੋ।

ਸਿਗਨਲ ਰੋਲ

ਚੌੜਾਈ

ਦਿਸ਼ਾ

ਲੋੜੀਂਦਾ ਹੈ

ਵਰਣਨ

ਰੀਸੈਟ, ਰੀਸੈਟ_ਐਨ

ਇੰਪੁੱਟ

ਹਾਂ

ਕਿਸੇ ਇੰਟਰਫੇਸ ਜਾਂ ਕੰਪੋਨੈਂਟ ਦੇ ਅੰਦਰੂਨੀ ਤਰਕ ਨੂੰ ਰੀਸੈਟ ਕਰਦਾ ਹੈ

ਇੱਕ ਉਪਭੋਗਤਾ ਦੁਆਰਾ ਪਰਿਭਾਸ਼ਿਤ ਸਥਿਤੀ ਵਿੱਚ. ਦੀਆਂ ਸਮਕਾਲੀ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

ਰੀਸੈਟ ਨੂੰ ਸਮਕਾਲੀ ਕਿਨਾਰਿਆਂ ਦੁਆਰਾ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤਾ ਗਿਆ ਹੈ

ਪੈਰਾਮੀਟਰ।

reset_req

ਇੰਪੁੱਟ

ਨੰ

ਰੀਸੈਟ ਸਿਗਨਲ ਦਾ ਸ਼ੁਰੂਆਤੀ ਸੰਕੇਤ। ਇਹ ਸਿਗਨਲ ਏ

ROM ਲਈ ਬਕਾਇਆ ਰੀਸੈਟ ਦੀ ਘੱਟੋ-ਘੱਟ ਇੱਕ-ਚੱਕਰ ਚੇਤਾਵਨੀ

ਆਦਿਮ ਘੜੀ ਸਮਰੱਥ ਨੂੰ ਅਯੋਗ ਕਰਨ ਲਈ reset_req ਦੀ ਵਰਤੋਂ ਕਰੋ

ਜਾਂ ਆਨ-ਚਿੱਪ ਮੈਮੋਰੀ ਦੇ ਐਡਰੈੱਸ ਬੱਸ ਨੂੰ ਮਾਸਕ ਕਰੋ, ਨੂੰ

ਪਤੇ ਨੂੰ ਬਦਲਣ ਤੋਂ ਰੋਕੋ ਜਦੋਂ ਇੱਕ

ਅਸਿੰਕ੍ਰੋਨਸ ਰੀਸੈਟ ਇਨਪੁਟ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਗਿਆ ਹੈ।

2.7 ਸਿੰਕ ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਰੀਸੈਟ ਕਰੋ

ਸਾਰਣੀ 6.

ਇਨਪੁਟ ਸਿਗਨਲ ਰੋਲ ਰੀਸੈਟ ਕਰੋ

ਨਾਮ ਸੰਬੰਧਿਤ ਘੜੀ

ਪੂਰਵ-ਨਿਰਧਾਰਤ ਮੁੱਲ
N/A

ਸਮਕਾਲੀ-ਕਿਨਾਰੇ

DEASSERT

ਕਨੂੰਨੀ ਮੁੱਲ

ਵਰਣਨ

ਇੱਕ ਘੜੀ ਦਾ ਨਾਮ

ਇੱਕ ਘੜੀ ਦਾ ਨਾਮ ਜਿਸ ਨਾਲ ਇਹ ਇੰਟਰਫੇਸ ਸਮਕਾਲੀ ਹੈ। ਲੋੜੀਂਦਾ ਹੈ ਜੇਕਰ ਸਮਕਾਲੀ ਕਿਨਾਰਿਆਂ ਦਾ ਮੁੱਲ DEASSERT ਜਾਂ ਦੋਵੇਂ ਹੈ।

ਕੋਈ ਵੀ ਡੀਸਰਟ ਨਹੀਂ
ਦੋਵੇਂ

ਰੀਸੈਟ ਇਨਪੁਟ ਲਈ ਲੋੜੀਂਦੇ ਸਮਕਾਲੀਕਰਨ ਦੀ ਕਿਸਮ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਹੇਠ ਦਿੱਤੇ ਮੁੱਲ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤੇ ਗਏ ਹਨ:
· NONEno ਸਿੰਕ੍ਰੋਨਾਈਜ਼ੇਸ਼ਨ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ ਕਿਉਂਕਿ ਕੰਪੋਨੈਂਟ ਵਿੱਚ ਰੀਸੈਟ ਸਿਗਨਲ ਦੇ ਅੰਦਰੂਨੀ ਸਮਕਾਲੀਕਰਨ ਲਈ ਤਰਕ ਸ਼ਾਮਲ ਹੁੰਦਾ ਹੈ।
· DEASSERT ਰੀਸੈਟ ਦਾਅਵਾ ਅਸਿੰਕ੍ਰੋਨਸ ਹੈ ਅਤੇ ਡੀਸਰਸ਼ਨ ਸਮਕਾਲੀ ਹੈ।
ਦੋਨੋ ਰੀਸੈਟ ਦਾਅਵਾ ਅਤੇ ਨਿਰਾਸ਼ਾ ਸਮਕਾਲੀ ਹਨ।

2.8 ਸੰਬੰਧਿਤ ਰੀਸੈਟ ਇੰਟਰਫੇਸ
ਸਾਰੇ ਸਮਕਾਲੀ ਇੰਟਰਫੇਸਾਂ ਵਿੱਚ ਇੱਕ ਸੰਬੰਧਿਤ ਰੀਸੈਟ ਵਿਸ਼ੇਸ਼ਤਾ ਹੁੰਦੀ ਹੈ ਜੋ ਦੱਸਦੀ ਹੈ ਕਿ ਕਿਹੜਾ ਰੀਸੈਟ ਸਿਗਨਲ ਇੰਟਰਫੇਸ ਤਰਕ ਨੂੰ ਰੀਸੈੱਟ ਕਰਦਾ ਹੈ।

2.9 ਸਰੋਤ ਰੀਸੈਟ ਕਰੋ

ਸਾਰਣੀ 7.

ਆਉਟਪੁੱਟ ਸਿਗਨਲ ਰੋਲ ਰੀਸੈਟ ਕਰੋ
reset_req ਸਿਗਨਲ ਇੱਕ ਵਿਕਲਪਿਕ ਸਿਗਨਲ ਹੈ ਜਿਸਦੀ ਵਰਤੋਂ ਤੁਸੀਂ ਇੱਕ ਅਸਿੰਕਰੋਨਸ ਰੀਸੈਟ ਦਾਅਵੇ ਤੋਂ ਪਹਿਲਾਂ ਰੀਸੈਟ ਹੈਂਡਸ਼ੇਕ ਕਰਕੇ ਮੈਮੋਰੀ ਸਮੱਗਰੀ ਦੇ ਭ੍ਰਿਸ਼ਟਾਚਾਰ ਨੂੰ ਰੋਕਣ ਲਈ ਕਰ ਸਕਦੇ ਹੋ।

ਸਿਗਨਲ ਰੋਲ

ਚੌੜਾਈ

ਦਿਸ਼ਾ

ਲੋੜੀਂਦਾ ਹੈ

ਵਰਣਨ

ਰੀਸੈਟ reset_n

ਆਉਟਪੁੱਟ

ਹਾਂ

ਕਿਸੇ ਇੰਟਰਫੇਸ ਜਾਂ ਕੰਪੋਨੈਂਟ ਦੇ ਅੰਦਰੂਨੀ ਤਰਕ ਨੂੰ ਰੀਸੈਟ ਕਰਦਾ ਹੈ

ਇੱਕ ਉਪਭੋਗਤਾ ਦੁਆਰਾ ਪਰਿਭਾਸ਼ਿਤ ਸਥਿਤੀ ਵਿੱਚ.

reset_req

ਆਉਟਪੁੱਟ

ਵਿਕਲਪਿਕ ਰੀਸੈਟ ਬੇਨਤੀ ਪੀੜ੍ਹੀ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਂਦਾ ਹੈ, ਜੋ ਕਿ ਇੱਕ ਸ਼ੁਰੂਆਤੀ ਹੈ

ਸਿਗਨਲ ਜੋ ਰੀਸੈਟ ਦਾਅਵੇ ਤੋਂ ਪਹਿਲਾਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਇੱਕ ਵਾਰ

ਦਾਅਵਾ ਕੀਤਾ ਗਿਆ ਹੈ, ਜਦੋਂ ਤੱਕ ਰੀਸੈਟ ਨਹੀਂ ਹੁੰਦਾ, ਇਸ ਨੂੰ ਰੱਦ ਨਹੀਂ ਕੀਤਾ ਜਾ ਸਕਦਾ

ਪੂਰਾ ਕੀਤਾ।

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 10

ਫੀਡਬੈਕ ਭੇਜੋ

2. ਐਵਲੋਨ ਕਲਾਕ ਅਤੇ ਰੀਸੈਟ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

2.10 ਸਰੋਤ ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਰੀਸੈਟ ਕਰੋ

ਸਾਰਣੀ 8.

ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਰੀਸੈਟ ਕਰੋ

ਨਾਮ

ਪੂਰਵ-ਨਿਰਧਾਰਤ ਮੁੱਲ

ਕਨੂੰਨੀ ਮੁੱਲ

ਵਰਣਨ

ਸੰਬੰਧਿਤ ਘੜੀ

N/A

ਇੱਕ ਘੜੀ

ਇੱਕ ਘੜੀ ਦਾ ਨਾਮ ਜਿਸ ਵਿੱਚ ਇਹ ਇੰਟਰਫੇਸ ਹੈ

ਨਾਮ

ਸਮਕਾਲੀ. ਦਾ ਮੁੱਲ ਜੇਕਰ ਲੋੜੀਂਦਾ ਹੈ

synchronousEdges DEASSERT ਜਾਂ ਦੋਵੇਂ ਹਨ।

ਸੰਬੰਧਿਤ ਡਾਇਰੈਕਟ ਰੀਸੈਟ

N/A

ਇੱਕ ਰੀਸੈਟ

ਰੀਸੈਟ ਇਨਪੁਟ ਦਾ ਨਾਮ ਜੋ ਇਸਨੂੰ ਸਿੱਧਾ ਚਲਾਉਂਦਾ ਹੈ

ਨਾਮ

ਇੱਕ-ਤੋਂ-ਇੱਕ ਲਿੰਕ ਰਾਹੀਂ ਸਰੋਤ ਨੂੰ ਰੀਸੈਟ ਕਰੋ।

ਸੰਬੰਧਿਤ ਰੀਸੈੱਟਸਿੰਕਸ

N/A

ਇੱਕ ਰੀਸੈਟ

ਰੀਸੈਟ ਇਨਪੁਟਸ ਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰਦਾ ਹੈ ਜੋ ਰੀਸੈਟ ਸਰੋਤ ਦਾ ਕਾਰਨ ਬਣਦਾ ਹੈ

ਨਾਮ

ਰੀਸੈੱਟ ਦਾ ਦਾਅਵਾ. ਸਾਬਕਾ ਲਈample, ਇੱਕ ਰੀਸੈਟ ਸਿੰਕ੍ਰੋਨਾਈਜ਼ਰ ਜੋ ਕਿ

ਲਈ ਮਲਟੀਪਲ ਰੀਸੈਟ ਇਨਪੁਟਸ ਦੇ ਨਾਲ ਇੱਕ OR ਕਾਰਵਾਈ ਕਰਦਾ ਹੈ

ਇੱਕ ਰੀਸੈਟ ਆਉਟਪੁੱਟ ਤਿਆਰ ਕਰੋ.

ਸਮਕਾਲੀ ਕਿਨਾਰੇ

DEASSERT

ਕੋਈ ਵੀ ਡੀਸਰਟ ਨਹੀਂ
ਦੋਵੇਂ

ਰੀਸੈਟ ਆਉਟਪੁੱਟ ਦੇ ਸਮਕਾਲੀਕਰਨ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਹੇਠ ਦਿੱਤੇ ਮੁੱਲ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤੇ ਗਏ ਹਨ:
· ਕੋਈ ਨਹੀਂ ਰੀਸੈਟ ਇੰਟਰਫੇਸ ਅਸਿੰਕ੍ਰੋਨਸ ਹੈ।
· DEASSERT ਰੀਸੈਟ ਦਾਅਵਾ ਅਸਿੰਕ੍ਰੋਨਸ ਹੈ ਅਤੇ ਡੀਸਰਸ਼ਨ ਸਮਕਾਲੀ ਹੈ।
· ਦੋਨੋ ਰੀਸੈਟ ਦਾਅਵੇ ਅਤੇ ਨਿਰਾਸ਼ਾ ਸਮਕਾਲੀ ਹਨ।

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 11

683091 | 2022.01.24 ਫੀਡਬੈਕ ਭੇਜੋ
3. ਐਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ
3.1 ਐਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ ਦੀ ਜਾਣ-ਪਛਾਣ
ਤੁਸੀਂ ਹੋਸਟ ਅਤੇ ਏਜੰਟ ਕੰਪੋਨੈਂਟਸ ਲਈ ਰੀਡ ਅਤੇ ਰਾਈਟ ਇੰਟਰਫੇਸ ਨੂੰ ਲਾਗੂ ਕਰਨ ਲਈ ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ (ਐਵਲੋਨ-ਐਮਐਮ) ਇੰਟਰਫੇਸਾਂ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ। ਹੇਠ ਦਿੱਤੇ ਸਾਬਕਾ ਹਨampਭਾਗਾਂ ਦੇ ਲੇਸ ਜਿਨ੍ਹਾਂ ਵਿੱਚ ਆਮ ਤੌਰ 'ਤੇ ਮੈਮੋਰੀ-ਮੈਪ ਕੀਤੇ ਇੰਟਰਫੇਸ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ: · ਮਾਈਕ੍ਰੋਪ੍ਰੋਸੈਸਰ · ਯਾਦਾਂ · UARTs · DMAs · ਟਾਈਮਰ Avalon-MM ਇੰਟਰਫੇਸ ਸਧਾਰਨ ਤੋਂ ਗੁੰਝਲਦਾਰ ਤੱਕ ਹੁੰਦੇ ਹਨ। ਸਾਬਕਾ ਲਈample, SRAM ਇੰਟਰਫੇਸ ਜਿਹਨਾਂ ਵਿੱਚ ਫਿਕਸਡ-ਸਾਈਕਲ ਰੀਡ ਅਤੇ ਰਾਈਟ ਟ੍ਰਾਂਸਫਰ ਹੁੰਦੇ ਹਨ ਉਹਨਾਂ ਵਿੱਚ ਸਧਾਰਨ Avalon-MM ਇੰਟਰਫੇਸ ਹੁੰਦੇ ਹਨ। ਬਰਸਟ ਟ੍ਰਾਂਸਫਰ ਦੇ ਸਮਰੱਥ ਪਾਈਪਲਾਈਨ ਵਾਲੇ ਇੰਟਰਫੇਸ ਗੁੰਝਲਦਾਰ ਹਨ।

ISO 9001:2015 ਰਜਿਸਟਰਡ

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਚਿੱਤਰ 5.

Avalon-MM ਏਜੰਟ ਟ੍ਰਾਂਸਫਰ 'ਤੇ ਫੋਕਸ ਕਰੋ
ਹੇਠਲਾ ਚਿੱਤਰ ਇੱਕ ਆਮ ਸਿਸਟਮ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ, ਜੋ ਕਿ ਇੰਟਰਕਨੈਕਟ ਫੈਬਰਿਕ ਨਾਲ ਐਵਲੋਨ-ਐਮਐਮ ਏਜੰਟ ਇੰਟਰਫੇਸ ਕੁਨੈਕਸ਼ਨ ਨੂੰ ਉਜਾਗਰ ਕਰਦਾ ਹੈ।
ਈਥਰਨੈੱਟ PHY

valon-MM ਸਿਸਟਮ
ਪ੍ਰੋਸੈਸਰ Avalon-MM
ਮੇਜ਼ਬਾਨ

ਈਥਰਨੈੱਟ MAC
Avalon-MM ਮੇਜ਼ਬਾਨ

ਕਸਟਮ ਤਰਕ
Avalon-MM ਮੇਜ਼ਬਾਨ

ਆਪਸ ਵਿੱਚ ਜੁੜੋ

Avalon-MM ਏਜੰਟ
ਫਲੈਸ਼ ਕੰਟਰੋਲਰ

Avalon-MM ਏਜੰਟ
SRAM ਕੰਟਰੋਲਰ

Avalon-MM ਏਜੰਟ
ਰੈਮ ਕੰਟਰੋਲਰ

Avalon-MM ਏਜੰਟ
UART

AvAavloanlon- MM SlaAvgeePnotrt
ਲੋਰ ਕਸਟਮ
ਤਰਕ

ਟ੍ਰਾਈਸਟੇਟ ਕੰਡਿਊਟ ਏਜੰਟ
ਟ੍ਰਾਈਸਟੇਟ ਕੰਡਿਊਟ ਪਿੰਨ ਸ਼ੇਅਰਰ ਅਤੇ ਟ੍ਰਾਈਸਟੇਟ ਕੰਡਿਊਟ ਬ੍ਰਿਜ
ਟ੍ਰਾਈਸਟੇਟ ਕੰਡਿਊਟ ਹੋਸਟ

ਟ੍ਰਾਈਸਟੇਟ ਕੰਡਿਊਟ ਏਜੰਟ
ਫਲੈਸ਼ ਮੈਮੋਰੀ

ਟ੍ਰਾਈਸਟੇਟ ਕੰਡਿਊਟ ਏਜੰਟ
SRAM ਮੈਮੋਰੀ

ਰੈਮ ਮੈਮੋਰੀ

RS-232

Avalon-MM ਭਾਗਾਂ ਵਿੱਚ ਆਮ ਤੌਰ 'ਤੇ ਸਿਰਫ਼ ਕੰਪੋਨੈਂਟ ਤਰਕ ਲਈ ਲੋੜੀਂਦੇ ਸੰਕੇਤ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ।

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 13

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਚਿੱਤਰ 6.

Exampਲੇ ਏਜੰਟ ਕੰਪੋਨੈਂਟ

ਹੇਠਾਂ ਦਿੱਤੇ ਚਿੱਤਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ 16-ਬਿੱਟ ਆਮ-ਉਦੇਸ਼ I/O ਪੈਰੀਫਿਰਲ ਸਿਰਫ ਲਿਖਣ ਦੀਆਂ ਬੇਨਤੀਆਂ ਦਾ ਜਵਾਬ ਦਿੰਦਾ ਹੈ। ਇਸ ਕੰਪੋਨੈਂਟ ਵਿੱਚ ਸਿਰਫ਼ ਲਿਖਣ ਦੇ ਟ੍ਰਾਂਸਫਰ ਲਈ ਲੋੜੀਂਦੇ ਏਜੰਟ ਸਿਗਨਲ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ।

Avalon-MM ਪੈਰੀਫਿਰਲ ਰਾਈਟ ਡੇਟਾ[15..0] D

ਐਪਲੀਕੇਸ਼ਨ-

pio_out[15..0] ਖਾਸ
ਇੰਟਰਫੇਸ

Avalon-MM ਇੰਟਰਫੇਸ
(Avalon-MM ਰਾਈਟ ਏਜੰਟ ਇੰਟਰਫੇਸ)
clk

CLK_EN

ਇੱਕ Avalon-MM ਏਜੰਟ ਵਿੱਚ ਹਰੇਕ ਸਿਗਨਲ ਬਿਲਕੁਲ ਇੱਕ Avalon-MM ਸਿਗਨਲ ਰੋਲ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ। ਇੱਕ Avalon-MM ਇੰਟਰਫੇਸ ਹਰੇਕ ਸਿਗਨਲ ਰੋਲ ਦੀ ਸਿਰਫ ਇੱਕ ਉਦਾਹਰਣ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦਾ ਹੈ।

3.2 ਐਵਲੋਨ ਮੈਮੋਰੀ ਮੈਪਡ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਰੋਲ

ਸਿਗਨਲ ਰੋਲ ਉਹਨਾਂ ਸਿਗਨਲ ਕਿਸਮਾਂ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦੇ ਹਨ ਜੋ Avalon ਮੈਮੋਰੀ ਮੈਪਡ ਹੋਸਟ ਅਤੇ ਏਜੰਟ ਪੋਰਟਾਂ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦੇ ਹਨ।

ਇਸ ਨਿਰਧਾਰਨ ਲਈ ਇੱਕ Avalon ਮੈਮੋਰੀ ਮੈਪਡ ਇੰਟਰਫੇਸ ਵਿੱਚ ਮੌਜੂਦ ਸਾਰੇ ਸਿਗਨਲਾਂ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ। ਇੱਥੇ ਕੋਈ ਇੱਕ ਸੰਕੇਤ ਨਹੀਂ ਹੈ ਜਿਸਦੀ ਹਮੇਸ਼ਾ ਲੋੜ ਹੁੰਦੀ ਹੈ। Avalon ਮੈਮੋਰੀ ਮੈਪਡ ਇੰਟਰਫੇਸ ਲਈ ਘੱਟੋ-ਘੱਟ ਲੋੜਾਂ ਇੱਕ ਰੀਡ-ਓਨਲੀ ਇੰਟਰਫੇਸ ਲਈ ਰੀਡਡੇਟਾ, ਜਾਂ ਸਿਰਫ-ਰਾਈਟ ਇੰਟਰਫੇਸ ਲਈ ਰਾਈਟ ਡਾਟਾ ਅਤੇ ਰਾਈਟ ਹਨ।

ਹੇਠ ਦਿੱਤੀ ਸਾਰਣੀ Avalon ਮੈਮੋਰੀ ਮੈਪਡ ਇੰਟਰਫੇਸ ਲਈ ਸਿਗਨਲ ਰੋਲ ਦੀ ਸੂਚੀ ਦਿੰਦੀ ਹੈ:

ਸਾਰਣੀ 9.

ਐਵਲੋਨ ਮੈਮੋਰੀ ਮੈਪਡ ਸਿਗਨਲ ਰੋਲ
ਕੁਝ Avalon ਮੈਮੋਰੀ ਮੈਪਡ ਸਿਗਨਲ ਸਰਗਰਮ ਉੱਚ ਜਾਂ ਕਿਰਿਆਸ਼ੀਲ ਘੱਟ ਹੋ ਸਕਦੇ ਹਨ। ਜਦੋਂ ਕਿਰਿਆਸ਼ੀਲ ਘੱਟ ਹੁੰਦਾ ਹੈ, ਸਿਗਨਲ ਦਾ ਨਾਮ _n ਨਾਲ ਖਤਮ ਹੁੰਦਾ ਹੈ।

ਸਿਗਨਲ ਰੋਲ

ਚੌੜਾਈ

ਦਿਸ਼ਾ

ਲੋੜੀਂਦਾ ਹੈ

ਵਰਣਨ

ਪਤਾ

1 - 64 ਹੋਸਟ ਏਜੰਟ

byteenable byteenable_n

2, 4, 8, 16,
32, 64, 128

ਹੋਸਟ ਏਜੰਟ

ਬੁਨਿਆਦੀ ਸੰਕੇਤ

ਨੰ

ਮੇਜ਼ਬਾਨ: ਮੂਲ ਰੂਪ ਵਿੱਚ, ਐਡਰੈੱਸ ਸਿਗਨਲ ਇੱਕ ਬਾਈਟ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ

ਪਤਾ। ਪਤੇ ਦਾ ਮੁੱਲ ਡਾਟਾ ਚੌੜਾਈ ਨਾਲ ਇਕਸਾਰ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।

ਇੱਕ ਡੇਟਾ ਸ਼ਬਦ ਦੇ ਅੰਦਰ ਖਾਸ ਬਾਈਟਾਂ ਨੂੰ ਲਿਖਣ ਲਈ, ਹੋਸਟ ਨੂੰ ਵਰਤਣਾ ਚਾਹੀਦਾ ਹੈ

ਬਾਈਟੇਨੇਬਲ ਸਿਗਨਲ। ਐਡਰੈੱਸ ਯੂਨਿਟ ਇੰਟਰਫੇਸ ਨੂੰ ਵੇਖੋ

ਸ਼ਬਦ ਸੰਬੋਧਨ ਲਈ ਵਿਸ਼ੇਸ਼ਤਾ.

ਏਜੰਟ: ਮੂਲ ਰੂਪ ਵਿੱਚ, ਇੰਟਰਕਨੈਕਟ ਏਜੰਟ ਦੇ ਐਡਰੈੱਸ ਸਪੇਸ ਵਿੱਚ ਬਾਈਟ ਐਡਰੈੱਸ ਨੂੰ ਇੱਕ ਸ਼ਬਦ ਪਤੇ ਵਿੱਚ ਅਨੁਵਾਦ ਕਰਦਾ ਹੈ। ਏਜੰਟ ਦੇ ਦ੍ਰਿਸ਼ਟੀਕੋਣ ਤੋਂ, ਹਰੇਕ ਏਜੰਟ ਦੀ ਪਹੁੰਚ ਡੇਟਾ ਦੇ ਇੱਕ ਸ਼ਬਦ ਲਈ ਹੈ।

ਸਾਬਕਾ ਲਈample, address = 0 ਏਜੰਟ ਦਾ ਪਹਿਲਾ ਸ਼ਬਦ ਚੁਣਦਾ ਹੈ। ਪਤਾ = 1 ਏਜੰਟ ਦਾ ਦੂਜਾ ਸ਼ਬਦ ਚੁਣਦਾ ਹੈ। ਬਾਈਟ ਐਡਰੈਸਿੰਗ ਲਈ addressUnits ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾ ਵੇਖੋ।

ਨੰ

'ਤੇ ਟ੍ਰਾਂਸਫਰ ਦੌਰਾਨ ਇੱਕ ਜਾਂ ਵਧੇਰੇ ਖਾਸ ਬਾਈਟ ਲੇਨਾਂ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਂਦਾ ਹੈ

8 ਬਿੱਟ ਤੋਂ ਵੱਧ ਚੌੜਾਈ ਵਾਲੇ ਇੰਟਰਫੇਸ। byteenable ਵਿੱਚ ਹਰ ਇੱਕ ਬਿੱਟ

ਰਾਈਟਡੇਟਾ ਅਤੇ ਰੀਡਡੇਟਾ ਵਿੱਚ ਇੱਕ ਬਾਈਟ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ। ਮੇਜਬਾਨ

ਬਿੱਟ of byteenable ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਕੀ ਬਾਈਟ ਹੋ ਰਿਹਾ ਹੈ

ਜਾਰੀ…

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 14

ਫੀਡਬੈਕ ਭੇਜੋ

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਸਿਗਨਲ ਰੋਲ
debugaccess read_n readdata ਜਵਾਬ [1:0] write write_n writedata

ਚੌੜਾਈ

ਦਿਸ਼ਾ ਦੀ ਲੋੜ ਹੈ

ਵਰਣਨ

ਨੂੰ ਲਿਖਿਆ। ਰਾਈਟਸ ਦੇ ਦੌਰਾਨ, ਬਾਈਟਨੇਬਲ ਇਹ ਦਰਸਾਉਂਦੇ ਹਨ ਕਿ ਕਿਹੜੀਆਂ ਬਾਈਟਾਂ ਨੂੰ ਲਿਖਿਆ ਜਾ ਰਿਹਾ ਹੈ। ਹੋਰ ਬਾਈਟਾਂ ਨੂੰ ਏਜੰਟ ਦੁਆਰਾ ਅਣਡਿੱਠ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ। ਰੀਡ ਦੇ ਦੌਰਾਨ, ਬਾਈਟੀਨੇਬਲ ਦਰਸਾਉਂਦੇ ਹਨ ਕਿ ਹੋਸਟ ਕਿਹੜੀਆਂ ਬਾਈਟਾਂ ਨੂੰ ਪੜ੍ਹ ਰਿਹਾ ਹੈ। ਉਹ ਏਜੰਟ ਜੋ ਬਿਨਾਂ ਕਿਸੇ ਮਾੜੇ ਪ੍ਰਭਾਵ ਦੇ ਰੀਡਡੇਟਾ ਵਾਪਸ ਕਰਦੇ ਹਨ, ਰੀਡ ਦੌਰਾਨ ਬਾਈਟੇਨੇਬਲ ਨੂੰ ਨਜ਼ਰਅੰਦਾਜ਼ ਕਰਨ ਲਈ ਸੁਤੰਤਰ ਹੁੰਦੇ ਹਨ। ਜੇਕਰ ਇੱਕ ਇੰਟਰਫੇਸ ਵਿੱਚ ਇੱਕ ਬਾਈਟੀਨੇਬਲ ਸਿਗਨਲ ਨਹੀਂ ਹੈ, ਤਾਂ ਟ੍ਰਾਂਸਫਰ ਅੱਗੇ ਵਧਦਾ ਹੈ ਜਿਵੇਂ ਕਿ ਸਾਰੇ ਬਾਈਟੀਨੇਬਲਜ਼ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਗਿਆ ਹੈ।
ਜਦੋਂ ਬਾਈਟੀਨੇਬਲ ਸਿਗਨਲ ਦੇ ਇੱਕ ਤੋਂ ਵੱਧ ਬਿੱਟ ਜ਼ੋਰ ਦਿੱਤੇ ਜਾਂਦੇ ਹਨ, ਤਾਂ ਸਾਰੀਆਂ ਜ਼ੋਰਦਾਰ ਲੇਨਾਂ ਨੇੜੇ ਹੁੰਦੀਆਂ ਹਨ।

ਹੋਸਟ ਏਜੰਟ

ਨੰ

ਜਦੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਨਿਓਸ II ਪ੍ਰੋਸੈਸਰ ਨੂੰ ਆਨ-ਚਿੱਪ ਲਿਖਣ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ

ROMs ਦੇ ਤੌਰ 'ਤੇ ਸੰਰਚਿਤ ਯਾਦਾਂ।

ਹੋਸਟ ਏਜੰਟ

ਨੰ

ਇੱਕ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਦਰਸਾਉਣ ਲਈ ਜ਼ੋਰ ਦਿੱਤਾ। ਜੇਕਰ ਮੌਜੂਦ ਹੈ, ਰੀਡਡੇਟਾ ਹੈ

ਲੋੜੀਂਦਾ ਹੈ।

8, 16, ਏਜੰਟ ਹੋਸਟ

ਨੰ

ਦੇ ਜਵਾਬ ਵਿੱਚ ਏਜੰਟ ਤੋਂ ਹੋਸਟ ਨੂੰ ਸੰਚਾਲਿਤ ਰੀਡਡੇਟਾ

32,

ਇੱਕ ਰੀਡ ਟ੍ਰਾਂਸਫਰ. ਉਹਨਾਂ ਇੰਟਰਫੇਸਾਂ ਲਈ ਲੋੜੀਂਦਾ ਹੈ ਜੋ ਪੜ੍ਹਨ ਦਾ ਸਮਰਥਨ ਕਰਦੇ ਹਨ।

64,

128,

256,

512,

1024

ਏਜੰਟ ਹੋਸਟ

ਨੰ

ਜਵਾਬ ਸਿਗਨਲ ਇੱਕ ਵਿਕਲਪਿਕ ਸਿਗਨਲ ਹੈ ਜੋ

ਜਵਾਬ ਸਥਿਤੀ.

ਨੋਟ: ਕਿਉਂਕਿ ਸਿਗਨਲ ਸਾਂਝਾ ਕੀਤਾ ਗਿਆ ਹੈ, ਇੱਕ ਇੰਟਰਫੇਸ ਉਸੇ ਘੜੀ ਦੇ ਚੱਕਰ ਵਿੱਚ ਇੱਕ ਲਿਖਤੀ ਜਵਾਬ ਅਤੇ ਇੱਕ ਰੀਡ ਜਵਾਬ ਨੂੰ ਜਾਰੀ ਜਾਂ ਸਵੀਕਾਰ ਨਹੀਂ ਕਰ ਸਕਦਾ ਹੈ।

· 00: ਠੀਕ ਹੈ-ਇੱਕ ਲੈਣ-ਦੇਣ ਲਈ ਸਫਲ ਜਵਾਬ।

· 01: ਰਿਜ਼ਰਵਡ-ਏਨਕੋਡਿੰਗ ਰਾਖਵੀਂ ਹੈ।

· 10: SLVERR–ਐਂਡਪੁਆਇੰਟ ਏਜੰਟ ਤੋਂ ਗਲਤੀ। ਇੱਕ ਅਸਫਲ ਲੈਣ-ਦੇਣ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ।

· 11: DECODEERROR - ਇੱਕ ਅਣ-ਪ੍ਰਭਾਸ਼ਿਤ ਸਥਾਨ ਤੱਕ ਪਹੁੰਚ ਦੀ ਕੋਸ਼ਿਸ਼ ਦਾ ਸੰਕੇਤ ਦਿੰਦਾ ਹੈ।

ਜਵਾਬਾਂ ਨੂੰ ਪੜ੍ਹਨ ਲਈ:

· ਹਰੇਕ ਰੀਡ ਡੇਟਾ ਦੇ ਨਾਲ ਇੱਕ ਜਵਾਬ ਭੇਜਿਆ ਜਾਂਦਾ ਹੈ। N ਦੀ ਇੱਕ ਰੀਡ ਬਰਸਟ ਲੰਬਾਈ N ਜਵਾਬਾਂ ਵਿੱਚ ਨਤੀਜਾ ਦਿੰਦੀ ਹੈ। ਗਲਤੀ ਦੀ ਸਥਿਤੀ ਵਿੱਚ ਵੀ ਘੱਟ ਜਵਾਬ ਵੈਧ ਨਹੀਂ ਹਨ। ਬਰਸਟ ਵਿੱਚ ਹਰੇਕ ਰੀਡਡੇਟਾ ਲਈ ਜਵਾਬ ਸਿਗਨਲ ਮੁੱਲ ਵੱਖਰਾ ਹੋ ਸਕਦਾ ਹੈ।

ਇੰਟਰਫੇਸ ਵਿੱਚ ਨਿਯੰਤਰਣ ਸਿਗਨਲ ਪੜ੍ਹਨੇ ਚਾਹੀਦੇ ਹਨ। ਰੀਡਡੇਟਾਵੈਲਿਡ ਸਿਗਨਲ ਨਾਲ ਪਾਈਪਲਾਈਨ ਸਹਾਇਤਾ ਸੰਭਵ ਹੈ।

· ਰੀਡ ਗਲਤੀਆਂ 'ਤੇ, ਸੰਬੰਧਿਤ ਰੀਡਡੇਟਾ "ਪਰਵਾਹ ਨਹੀਂ" ਹੈ।

ਜਵਾਬ ਲਿਖਣ ਲਈ:

· ਹਰੇਕ ਲਿਖਣ ਦੀ ਕਮਾਂਡ ਲਈ ਇੱਕ ਲਿਖਣ ਦਾ ਜਵਾਬ ਭੇਜਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ। ਇੱਕ ਰਾਈਟ ਬਰਸਟ ਦੇ ਨਤੀਜੇ ਵਜੋਂ ਕੇਵਲ ਇੱਕ ਜਵਾਬ ਹੁੰਦਾ ਹੈ, ਜੋ ਬਰਸਟ ਵਿੱਚ ਅੰਤਿਮ ਰਾਈਟ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਸਵੀਕਾਰ ਕੀਤੇ ਜਾਣ ਤੋਂ ਬਾਅਦ ਭੇਜਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।

· ਜੇਕਰ ਰਾਈਟ ਰਿਸਪੌਂਸਵੈਲਿਡ ਮੌਜੂਦ ਹੈ, ਤਾਂ ਸਾਰੀਆਂ ਲਿਖਤ ਕਮਾਂਡਾਂ ਨੂੰ ਜਵਾਬ ਲਿਖਣ ਦੇ ਨਾਲ ਪੂਰਾ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।

ਹੋਸਟ ਏਜੰਟ

ਨੰ

ਲਿਖਤੀ ਤਬਾਦਲਾ ਦਰਸਾਉਣ ਲਈ ਜ਼ੋਰ ਦਿੱਤਾ। ਜੇਕਰ ਮੌਜੂਦ ਹੈ, ਰਾਈਟ ਡਾਟਾ ਹੈ

ਲੋੜੀਂਦਾ ਹੈ।

8, 16, 32, 64, 128, 256, 512, 1024

ਹੋਸਟ ਏਜੰਟ

ਨੰ

ਟ੍ਰਾਂਸਫਰ ਲਿਖਣ ਲਈ ਡਾਟਾ। ਚੌੜਾਈ ਦੇ ਬਰਾਬਰ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ

ਰੀਡਡੇਟਾ ਦੀ ਚੌੜਾਈ ਜੇਕਰ ਦੋਵੇਂ ਮੌਜੂਦ ਹਨ। ਇੰਟਰਫੇਸ ਲਈ ਲੋੜੀਂਦਾ ਹੈ

ਉਹ ਸਮਰਥਨ ਲਿਖਦਾ ਹੈ।

ਵੇਟ-ਸਟੇਟ ਸਿਗਨਲ

ਜਾਰੀ…

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 15

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਸਿਗਨਲ ਰੋਲ ਲੌਕ
waitrequest waitrequest_ n
readdatavali d readdatavali d_n
ਲਿਖਤੀ ਜਵਾਬ ਪ੍ਰਮਾਣਿਤ ਹਨ

ਚੌੜਾਈ 1
1
1 1

ਦਿਸ਼ਾ ਦੀ ਲੋੜ ਹੈ

ਵਰਣਨ

ਹੋਸਟ ਏਜੰਟ

ਨੰ

ਲਾਕ ਇਹ ਯਕੀਨੀ ਬਣਾਉਂਦਾ ਹੈ ਕਿ ਇੱਕ ਵਾਰ ਮੇਜ਼ਬਾਨ ਆਰਬਿਟਰੇਸ਼ਨ ਜਿੱਤਦਾ ਹੈ, ਜੇਤੂ ਮੇਜ਼ਬਾਨ

ਕਈ ਲੈਣ-ਦੇਣ ਲਈ ਏਜੰਟ ਤੱਕ ਪਹੁੰਚ ਬਣਾਈ ਰੱਖਦਾ ਹੈ। ਤਾਲਾ

ਲਾਕ ਦੇ ਪਹਿਲੇ ਪੜ੍ਹਣ ਜਾਂ ਲਿਖਣ ਦੇ ਨਾਲ ਸੰਜੋਗ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ

ਲੈਣ-ਦੇਣ ਦਾ ਕ੍ਰਮ. ਫਾਈਨਲ 'ਤੇ ਡੈਜ਼ਰਟ ਨੂੰ ਲਾਕ ਕਰੋ

ਲੈਣ-ਦੇਣ ਦੇ ਇੱਕ ਤਾਲਾਬੰਦ ਕ੍ਰਮ ਦਾ ਲੈਣ-ਦੇਣ। ਤਾਲਾ ਦਾਅਵਾ

ਇਹ ਗਾਰੰਟੀ ਨਹੀਂ ਦਿੰਦਾ ਕਿ ਆਰਬਿਟਰੇਸ਼ਨ ਜਿੱਤ ਗਈ ਹੈ। ਤਾਲੇ ਤੋਂ ਬਾਅਦ-

ਦਾਅਵਾ ਕਰਨ ਵਾਲੇ ਹੋਸਟ ਨੂੰ ਮਨਜ਼ੂਰੀ ਦਿੱਤੀ ਗਈ ਹੈ, ਉਹ ਹੋਸਟ ਉਦੋਂ ਤੱਕ ਗ੍ਰਾਂਟ ਬਰਕਰਾਰ ਰੱਖਦਾ ਹੈ

ਤਾਲਾ ਬੰਦ ਹੈ।

ਲਾਕ ਨਾਲ ਲੈਸ ਹੋਸਟ ਬਰਸਟ ਹੋਸਟ ਨਹੀਂ ਹੋ ਸਕਦਾ। ਲਾਕ-ਲੇਸ ਹੋਸਟਾਂ ਲਈ ਆਰਬਿਟਰੇਸ਼ਨ ਤਰਜੀਹੀ ਮੁੱਲਾਂ ਨੂੰ ਅਣਡਿੱਠ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।

ਲਾਕ ਖਾਸ ਤੌਰ 'ਤੇ ਰੀਡ-ਮੋਡੀਫਾਈ-ਰਾਈਟ (RMW) ਓਪਰੇਸ਼ਨਾਂ ਲਈ ਉਪਯੋਗੀ ਹੈ। ਆਮ ਰੀਡ-ਸੋਡੀਫਾਈ-ਰਾਈਟ ਓਪਰੇਸ਼ਨ ਵਿੱਚ ਹੇਠਾਂ ਦਿੱਤੇ ਕਦਮ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ:

1. ਹੋਸਟ ਏ ਲਾਕ ਕਰਦਾ ਹੈ ਅਤੇ 32-ਬਿੱਟ ਡੇਟਾ ਨੂੰ ਪੜ੍ਹਦਾ ਹੈ ਜਿਸ ਵਿੱਚ ਕਈ ਬਿੱਟ ਖੇਤਰ ਹੁੰਦੇ ਹਨ।

2. ਮੇਜ਼ਬਾਨ A deasserts ਲਾਕ ਕਰਦਾ ਹੈ, ਇੱਕ ਬਿੱਟ ਖੇਤਰ ਬਦਲਦਾ ਹੈ, ਅਤੇ 32-ਬਿੱਟ ਡੇਟਾ ਨੂੰ ਵਾਪਸ ਲਿਖਦਾ ਹੈ।

ਲਾਕ ਹੋਸਟ B ਨੂੰ ਹੋਸਟ A ਦੇ ਪੜ੍ਹਨ ਅਤੇ ਲਿਖਣ ਦੇ ਵਿਚਕਾਰ ਲਿਖਣ ਤੋਂ ਰੋਕਦਾ ਹੈ।

ਏਜੰਟ ਹੋਸਟ

ਨੰ

ਇੱਕ ਏਜੰਟ ਜਵਾਬ ਦੇਣ ਵਿੱਚ ਅਸਮਰੱਥ ਹੋਣ 'ਤੇ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ

ਬੇਨਤੀ ਪੜ੍ਹੋ ਜਾਂ ਲਿਖੋ। ਹੋਸਟ ਨੂੰ ਇੰਤਜ਼ਾਰ ਕਰਨ ਲਈ ਮਜਬੂਰ ਕਰਦਾ ਹੈ

ਇੰਟਰਕਨੈਕਟ ਟ੍ਰਾਂਸਫਰ ਦੇ ਨਾਲ ਅੱਗੇ ਵਧਣ ਲਈ ਤਿਆਰ ਹੈ। ਦੀ ਸ਼ੁਰੂਆਤ 'ਤੇ

ਸਾਰੇ ਟ੍ਰਾਂਸਫਰ, ਇੱਕ ਹੋਸਟ ਟ੍ਰਾਂਸਫਰ ਸ਼ੁਰੂ ਕਰਦਾ ਹੈ ਅਤੇ ਉਦੋਂ ਤੱਕ ਉਡੀਕ ਕਰਦਾ ਹੈ

ਉਡੀਕ ਬੇਨਤੀ ਰੱਦ ਕੀਤੀ ਗਈ ਹੈ। ਇੱਕ ਹੋਸਟ ਨੂੰ ਕੋਈ ਧਾਰਨਾ ਨਹੀਂ ਬਣਾਉਣੀ ਚਾਹੀਦੀ

ਹੋਸਟ ਦੇ ਨਿਸ਼ਕਿਰਿਆ ਹੋਣ 'ਤੇ ਉਡੀਕ ਬੇਨਤੀ ਦੀ ਦਾਅਵਾ ਸਥਿਤੀ ਬਾਰੇ:

ਉਡੀਕ ਬੇਨਤੀ ਵੱਧ ਜਾਂ ਘੱਟ ਹੋ ਸਕਦੀ ਹੈ, ਸਿਸਟਮ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ

ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ।

ਜਦੋਂ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਬਿਗੇਨਬਰਸਟ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਛੱਡ ਕੇ ਏਜੰਟ ਨੂੰ ਹੋਸਟ ਕੰਟਰੋਲ ਸਿਗਨਲ ਸਥਿਰ ਰਹਿਣਾ ਚਾਹੀਦਾ ਹੈ। ਬਿਗਨਬਰਸਟ ਟ੍ਰਾਂਸਫਰ ਸਿਗਨਲ ਨੂੰ ਦਰਸਾਉਣ ਵਾਲੇ ਸਮੇਂ ਦੇ ਚਿੱਤਰ ਲਈ, ਰੀਡ ਬਰਸਟਸ ਵਿੱਚ ਚਿੱਤਰ ਵੇਖੋ।

ਇੱਕ ਐਵਲੋਨ ਮੈਮੋਰੀ ਮੈਪਡ ਏਜੰਟ ਨਿਸ਼ਕਿਰਿਆ ਚੱਕਰਾਂ ਦੌਰਾਨ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰ ਸਕਦਾ ਹੈ। ਇੱਕ Avalon ਮੈਮੋਰੀ ਮੈਪਡ ਹੋਸਟ ਇੱਕ ਲੈਣ-ਦੇਣ ਦੀ ਸ਼ੁਰੂਆਤ ਕਰ ਸਕਦਾ ਹੈ ਜਦੋਂ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਅਤੇ ਉਸ ਸਿਗਨਲ ਦੇ ਬੰਦ ਹੋਣ ਦੀ ਉਡੀਕ ਕਰੋ। ਸਿਸਟਮ ਲਾਕਅੱਪ ਤੋਂ ਬਚਣ ਲਈ, ਰੀਸੈਟ ਹੋਣ 'ਤੇ ਏਜੰਟ ਡਿਵਾਈਸ ਨੂੰ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ।

ਪਾਈਪਲਾਈਨ ਸਿਗਨਲ

ਏਜੰਟ ਹੋਸਟ

ਨੰ

ਵੇਰੀਏਬਲ-ਲੇਟੈਂਸੀ, ਪਾਈਪਲਾਈਨਡ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ। ਜਦੋਂ

ਜ਼ੋਰ ਦਿੱਤਾ ਗਿਆ, ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਰੀਡਡੇਟਾ ਸਿਗਨਲ ਵਿੱਚ ਵੈਧ ਡੇਟਾ ਹੈ।

ਬਰਸਟਕਾਉਂਟ ਮੁੱਲ ਦੇ ਨਾਲ ਰੀਡ ਬਰਸਟ ਲਈ , ਦ

readdatavalid ਸਿਗਨਲ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ ਵਾਰ, ਇੱਕ ਵਾਰ ਲਈ

ਹਰੇਕ ਰੀਡਡੇਟਾ ਆਈਟਮ। ਲੇਟੈਂਸੀ ਦਾ ਘੱਟੋ-ਘੱਟ ਇੱਕ ਚੱਕਰ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ

ਦੇ ਪੜ੍ਹਨ ਅਤੇ ਦਾਅਵੇ ਨੂੰ ਸਵੀਕਾਰ ਕਰਨ ਦੇ ਵਿਚਕਾਰ

ਰੀਡ ਡਾਟਾ ਵੈਧ। ਰੀਡਡੇਟਾਵੈਲਿਡ ਸਿਗਨਲ ਨੂੰ ਦਰਸਾਉਣ ਵਾਲੇ ਟਾਈਮਿੰਗ ਡਾਇਗ੍ਰਾਮ ਲਈ, ਵੇਰੀਏਬਲ ਲੇਟੈਂਸੀ ਦੇ ਨਾਲ ਪਾਈਪਲਾਈਨਡ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਵੇਖੋ।

ਇੱਕ ਏਜੰਟ ਹੋਸਟ ਨੂੰ ਸੁਤੰਤਰ ਤੌਰ 'ਤੇ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਕਰਨ ਲਈ ਰੀਡਡੇਟਾ ਵੈਧ ਦਾ ਦਾਅਵਾ ਕਰ ਸਕਦਾ ਹੈ ਕਿ ਕੀ ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦੇ ਨਾਲ ਇੱਕ ਨਵੀਂ ਕਮਾਂਡ ਨੂੰ ਰੋਕ ਰਿਹਾ ਹੈ।

ਲੋੜੀਂਦਾ ਹੈ ਜੇਕਰ ਹੋਸਟ ਪਾਈਪਲਾਈਨਡ ਰੀਡਜ਼ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। ਰੀਡ ਫੰਕਸ਼ਨੈਲਿਟੀ ਵਾਲੇ ਹੋਸਟਾਂ ਨੂੰ ਬਰਸਟ ਕਰਨ ਵਿੱਚ ਰੀਡਡੇਟਾਵੈਲਿਡ ਸਿਗਨਲ ਸ਼ਾਮਲ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।

ਏਜੰਟ ਹੋਸਟ

ਨੰ

ਇੱਕ ਵਿਕਲਪਿਕ ਸਿਗਨਲ। ਜੇਕਰ ਮੌਜੂਦ ਹੈ, ਇੰਟਰਫੇਸ ਮੁੱਦੇ ਲਿਖਦੇ ਹਨ

ਕਮਾਂਡਾਂ ਲਿਖਣ ਲਈ ਜਵਾਬ।

ਜਦੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਜਵਾਬ ਸਿਗਨਲ ਦਾ ਮੁੱਲ ਇੱਕ ਵੈਧ ਲਿਖਤ ਜਵਾਬ ਹੁੰਦਾ ਹੈ।

Writeresponsevalid ਕੇਵਲ ਇੱਕ ਘੜੀ ਚੱਕਰ ਜਾਂ ਇਸ ਤੋਂ ਵੱਧ ਲਿਖਣ ਦੀ ਕਮਾਂਡ ਸਵੀਕਾਰ ਕੀਤੇ ਜਾਣ ਤੋਂ ਬਾਅਦ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਕਮਾਂਡ ਸਵੀਕ੍ਰਿਤੀ ਤੋਂ ਲੈ ਕੇ ਦਾਅਵਾ ਕਰਨ ਤੱਕ ਘੱਟੋ-ਘੱਟ ਇੱਕ ਘੜੀ ਚੱਕਰ ਲੇਟੈਂਸੀ ਹੈ

ਲਿਖਤੀ ਜਵਾਬ ਯੋਗ।

ਜਾਰੀ…

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 16

ਫੀਡਬੈਕ ਭੇਜੋ

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਸਿਗਨਲ ਰੋਲ

ਚੌੜਾਈ

ਦਿਸ਼ਾ ਦੀ ਲੋੜ ਹੈ

ਵਰਣਨ

ਇੱਕ ਰਾਈਟ ਕਮਾਂਡ ਨੂੰ ਸਵੀਕਾਰ ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ ਜਦੋਂ ਏਜੰਟ ਨੂੰ ਬਰਸਟ ਦੀ ਆਖਰੀ ਬੀਟ ਜਾਰੀ ਕੀਤੀ ਜਾਂਦੀ ਹੈ ਅਤੇ ਉਡੀਕ ਬੇਨਤੀ ਘੱਟ ਹੁੰਦੀ ਹੈ। ਬਰਸਟ ਦੀ ਆਖਰੀ ਬੀਟ ਜਾਰੀ ਕੀਤੇ ਜਾਣ ਤੋਂ ਬਾਅਦ ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ ਘੜੀ ਦੇ ਚੱਕਰ ਨੂੰ ਰਾਈਟ ਰਿਸਪੌਂਸਵੈਲਿਡ ਮੰਨਿਆ ਜਾ ਸਕਦਾ ਹੈ।

burstcount

1 11 ਹੋਸਟ ਏਜੰਟ

ਬਰਸਟ ਸਿਗਨਲ

ਨੰ

ਵਿੱਚ ਟ੍ਰਾਂਸਫਰ ਦੀ ਸੰਖਿਆ ਨੂੰ ਦਰਸਾਉਣ ਲਈ ਮੇਜ਼ਬਾਨਾਂ ਨੂੰ ਫਟਣ ਦੁਆਰਾ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ

ਹਰ ਇੱਕ ਬਰਸਟ. ਵੱਧ ਤੋਂ ਵੱਧ ਬਰਸਟਕਾਉਂਟ ਪੈਰਾਮੀਟਰ ਦਾ ਮੁੱਲ

2 ਦੀ ਪਾਵਰ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ। ਚੌੜਾਈ ਦਾ ਇੱਕ ਬਰਸਟਕਾਉਂਟ ਇੰਟਰਫੇਸ ਆਕਾਰ 2 ਦੇ ਅਧਿਕਤਮ ਬਰਸਟ ਨੂੰ ਏਨਕੋਡ ਕਰ ਸਕਦਾ ਹੈ ( -1). ਸਾਬਕਾ ਲਈample, ਇੱਕ 4-ਬਿੱਟ

ਬਰਸਟਕਾਉਂਟ ਸਿਗਨਲ 8 ਦੀ ਵੱਧ ਤੋਂ ਵੱਧ ਬਰਸਟ ਕਾਉਂਟ ਦਾ ਸਮਰਥਨ ਕਰ ਸਕਦਾ ਹੈ।

ਨਿਊਨਤਮ ਬਰਸਟਕਾਉਂਟ 1 ਹੈ

constantBurstBehavior ਵਿਸ਼ੇਸ਼ਤਾ ਦੇ ਸਮੇਂ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਦੀ ਹੈ

burstcount ਸਿਗਨਲ. ਰੀਡ ਫੰਕਸ਼ਨੈਲਿਟੀ ਵਾਲੇ ਮੇਜ਼ਬਾਨਾਂ ਨੂੰ ਬਰਸਟ ਕਰਨਾ ਲਾਜ਼ਮੀ ਹੈ

readdatavalid ਸਿਗਨਲ ਸ਼ਾਮਲ ਕਰੋ।

ਬਾਈਟ ਪਤਿਆਂ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਹੋਸਟਾਂ ਅਤੇ ਏਜੰਟਾਂ ਨੂੰ ਬਰਸਟ ਕਰਨ ਲਈ, ਹੇਠਾਂ ਦਿੱਤੀ ਪਾਬੰਦੀ ਪਤੇ ਦੀ ਚੌੜਾਈ 'ਤੇ ਲਾਗੂ ਹੁੰਦੀ ਹੈ:

>= +
log2( )
ਵਰਡ ਐਡਰੈੱਸ ਦੀ ਵਰਤੋਂ ਕਰਨ ਵਾਲੇ ਮੇਜ਼ਬਾਨਾਂ ਅਤੇ ਏਜੰਟਾਂ ਲਈ, ਉਪਰੋਕਤ ਲੌਗ2 ਸ਼ਬਦ ਨੂੰ ਛੱਡ ਦਿੱਤਾ ਗਿਆ ਹੈ।

startbursttr

ਆਪਸ ਵਿੱਚ ਜੁੜੋ

ਜਵਾਬ

ਏਜੰਟ

ਨੰ

ਇਹ ਦਰਸਾਉਣ ਲਈ ਬਰਸਟ ਦੇ ਪਹਿਲੇ ਚੱਕਰ ਲਈ ਜ਼ੋਰ ਦਿੱਤਾ ਗਿਆ ਕਿ ਕਦੋਂ ਫਟਿਆ

ਤਬਾਦਲਾ ਸ਼ੁਰੂ ਹੋ ਰਿਹਾ ਹੈ। ਇਹ ਸਿਗਨਲ ਇੱਕ ਚੱਕਰ ਤੋਂ ਬਾਅਦ ਬੰਦ ਹੋ ਜਾਂਦਾ ਹੈ

ਉਡੀਕ ਬੇਨਤੀ ਦੇ ਮੁੱਲ ਦੀ ਪਰਵਾਹ ਕੀਤੇ ਬਿਨਾਂ। ਟਾਈਮਿੰਗ ਡਾਇਗ੍ਰਾਮ ਲਈ

ਬਿਗਨਬਰਸਟ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਦਰਸਾਉਂਦੇ ਹੋਏ, ਰੀਡ ਵਿੱਚ ਚਿੱਤਰ ਵੇਖੋ

ਫਟਣਾ।

beginbursttransfer ਵਿਕਲਪਿਕ ਹੈ। ਇੱਕ ਏਜੰਟ ਹਮੇਸ਼ਾਂ ਅੰਦਰੂਨੀ ਤੌਰ 'ਤੇ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਦੀ ਗਿਣਤੀ ਕਰਕੇ ਅਗਲੇ ਰਾਈਟ ਬਰਸਟ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਦੀ ਸ਼ੁਰੂਆਤ ਦੀ ਗਣਨਾ ਕਰ ਸਕਦਾ ਹੈ।

ਚੇਤਾਵਨੀ: ਇਸ ਸਿਗਨਲ ਦੀ ਵਰਤੋਂ ਨਾ ਕਰੋ। ਇਹ ਸਿਗਨਲ ਪੁਰਾਤਨ ਮੈਮੋਰੀ ਕੰਟਰੋਲਰਾਂ ਦਾ ਸਮਰਥਨ ਕਰਨ ਲਈ ਮੌਜੂਦ ਹੈ।

3.3 ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾ

ਸਾਰਣੀ 10. ਐਵਲੋਨ-ਐਮਐਮ ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

ਨਾਮ ਪਤਾ ਇਕਾਈਆਂ

ਪੂਰਵ-ਨਿਰਧਾਰਤ ਮੁੱਲ
ਹੋਸਟ ਪ੍ਰਤੀਕ ਏਜੰਟ -
ਸ਼ਬਦ

ਕਨੂੰਨੀ ਮੁੱਲ
ਸ਼ਬਦ, ਚਿੰਨ੍ਹ

ਵਰਣਨ
ਪਤਿਆਂ ਲਈ ਯੂਨਿਟ ਨਿਸ਼ਚਿਤ ਕਰਦਾ ਹੈ। ਇੱਕ ਪ੍ਰਤੀਕ ਆਮ ਤੌਰ 'ਤੇ ਇੱਕ ਬਾਈਟ ਹੁੰਦਾ ਹੈ। ਇਸ ਵਿਸ਼ੇਸ਼ਤਾ ਦੀ ਆਮ ਵਰਤੋਂ ਲਈ ਐਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਕਿਸਮਾਂ ਸਾਰਣੀ ਵਿੱਚ ਪਤੇ ਦੀ ਪਰਿਭਾਸ਼ਾ ਵੇਖੋ।

alwaysBurstMaxBurst burstcountUnits

ਝੂਠੇ ਸ਼ਬਦ

ਸੱਚ, ਝੂਠਾ
ਸ਼ਬਦ, ਚਿੰਨ੍ਹ

ਸਹੀ ਹੋਣ 'ਤੇ, ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਹੋਸਟ ਹਮੇਸ਼ਾ ਵੱਧ ਤੋਂ ਵੱਧ-ਲੰਬਾਈ ਬਰਸਟ ਜਾਰੀ ਕਰਦਾ ਹੈ। ਵੱਧ ਤੋਂ ਵੱਧ ਬਰਸਟ ਲੰਬਾਈ 2burstcount_width – 1 ਹੈ। ਇਸ ਪੈਰਾਮੀਟਰ ਦਾ Avalon-MM ਏਜੰਟ ਇੰਟਰਫੇਸਾਂ ਲਈ ਕੋਈ ਪ੍ਰਭਾਵ ਨਹੀਂ ਹੈ।
ਇਹ ਵਿਸ਼ੇਸ਼ਤਾ ਬਰਸਟਕਾਉਂਟ ਸਿਗਨਲ ਲਈ ਇਕਾਈਆਂ ਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰਦੀ ਹੈ। ਚਿੰਨ੍ਹਾਂ ਲਈ, ਬਰਸਟਕਾਉਂਟ ਮੁੱਲ ਨੂੰ ਬਰਸਟ ਵਿੱਚ ਚਿੰਨ੍ਹਾਂ (ਬਾਈਟ) ਦੀ ਸੰਖਿਆ ਵਜੋਂ ਸਮਝਿਆ ਜਾਂਦਾ ਹੈ। ਸ਼ਬਦਾਂ ਲਈ, ਬਰਸਟਕਾਉਂਟ ਮੁੱਲ ਨੂੰ ਬਰਸਟ ਵਿੱਚ ਸ਼ਬਦ ਟ੍ਰਾਂਸਫਰ ਦੀ ਸੰਖਿਆ ਦੇ ਰੂਪ ਵਿੱਚ ਸਮਝਿਆ ਜਾਂਦਾ ਹੈ।

burstOnBurstBoundaries ਸਿਰਫ਼

ਝੂਠਾ

ਸੱਚ, ਝੂਠਾ

ਜੇਕਰ ਇਹ ਸੱਚ ਹੈ, ਤਾਂ ਇਸ ਇੰਟਰਫੇਸ ਨੂੰ ਪੇਸ਼ ਕੀਤੇ ਗਏ ਬਰਸਟ ਟ੍ਰਾਂਸਫਰ ਪਤਿਆਂ ਤੋਂ ਸ਼ੁਰੂ ਹੁੰਦੇ ਹਨ ਜੋ ਵੱਧ ਤੋਂ ਵੱਧ ਬਰਸਟ ਆਕਾਰ ਦੇ ਗੁਣਜ ਹੁੰਦੇ ਹਨ।
ਜਾਰੀ…

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 17

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਨਾਮ ਲਗਾਤਾਰ ਬਰਸਟ ਬਿਹੇਵੀਅਰ
ਹੋਲਡਟਾਈਮ(1) ਲਾਈਨਵਰੈਪਬਰਸਟਸ
ਅਧਿਕਤਮ ਪੈਂਡਿੰਗ ਰੀਡ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਆਨ (1)
ਅਧਿਕਤਮ ਪੈਂਡਿੰਗ ਰਾਈਟ ਟ੍ਰਾਂਜੈਕਟ ਆਇਨ ਘੱਟੋ-ਘੱਟ ਜਵਾਬਦੇਹੀ

ਡਿਫਾਲਟ ਮੁੱਲ ਹੋਸਟ -ਗਲਤ ਏਜੰਟ -ਗਲਤ
0 ਝੂਠ
1(2)
0 1

ਕਨੂੰਨੀ ਮੁੱਲ ਸੱਚੇ, ਝੂਠੇ
0 1000 ਚੱਕਰ
ਸੱਚ, ਝੂਠਾ
1 64
1 64

ਵਰਣਨ
ਹੋਸਟ: ਸਹੀ ਹੋਣ 'ਤੇ, ਘੋਸ਼ਣਾ ਕਰਦਾ ਹੈ ਕਿ ਹੋਸਟ ਕੋਲ ਬਰਸਟ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਦੌਰਾਨ ਐਡਰੈੱਸ ਅਤੇ ਬਰਸਟਕਾਉਂਟ ਸਥਿਰ ਹੈ। ਜਦੋਂ ਗਲਤ (ਡਿਫਾਲਟ), ਘੋਸ਼ਣਾ ਕਰਦਾ ਹੈ ਕਿ ਹੋਸਟ ਕੋਲ ਬਰਸਟ ਦੀ ਪਹਿਲੀ ਬੀਟ ਲਈ ਐਡਰੈੱਸ ਅਤੇ ਬਰਸਟਕਾਉਂਟ ਸਥਿਰ ਹੈ। ਏਜੰਟ: ਸਹੀ ਹੋਣ 'ਤੇ, ਘੋਸ਼ਣਾ ਕਰਦਾ ਹੈ ਕਿ ਏਜੰਟ ਪਤੇ ਅਤੇ ਬਰਸਟਕਾਉਂਟ ਨੂੰ ਬਰਸਟ ਦੌਰਾਨ ਸਥਿਰ ਰੱਖਣ ਦੀ ਉਮੀਦ ਕਰਦਾ ਹੈ। ਜਦੋਂ ਗਲਤ (ਡਿਫਾਲਟ), ਘੋਸ਼ਣਾ ਕਰਦਾ ਹੈ ਕਿ ਏਜੰਟ ਐੱਸamples address ਅਤੇ burstcount ਸਿਰਫ ਇੱਕ ਬਰਸਟ ਦੀ ਪਹਿਲੀ ਬੀਟ 'ਤੇ।
ਲਿਖਣ ਦੀ ਅਸਥਾਈਤਾ ਅਤੇ ਪਤੇ ਅਤੇ ਡੇਟਾ ਦੀ ਅਸਥਿਰਤਾ ਦੇ ਵਿਚਕਾਰ ਟਾਈਮਿੰਗ ਯੂਨਿਟਾਂ ਵਿੱਚ ਸਮਾਂ ਨਿਸ਼ਚਿਤ ਕਰਦਾ ਹੈ। (ਸਿਰਫ਼ ਲੈਣ-ਦੇਣ ਲਿਖਣ 'ਤੇ ਲਾਗੂ ਹੁੰਦਾ ਹੈ।)
ਕੁਝ ਮੈਮੋਰੀ ਯੰਤਰ ਇੱਕ ਵਧਣ ਵਾਲੇ ਬਰਸਟ ਦੀ ਬਜਾਏ ਇੱਕ ਰੈਪਿੰਗ ਬਰਸਟ ਲਾਗੂ ਕਰਦੇ ਹਨ। ਜਦੋਂ ਇੱਕ ਰੈਪਿੰਗ ਬਰਸਟ ਬਰਸਟ ਸੀਮਾ 'ਤੇ ਪਹੁੰਚਦਾ ਹੈ, ਤਾਂ ਪਤਾ ਪਿਛਲੀ ਬਰਸਟ ਸੀਮਾ 'ਤੇ ਵਾਪਸ ਆ ਜਾਂਦਾ ਹੈ। ਪਤੇ ਦੀ ਗਿਣਤੀ ਲਈ ਸਿਰਫ਼ ਲੋਅਰਡਰ ਬਿੱਟਾਂ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਸਾਬਕਾ ਲਈample, ਇੱਕ 0-ਬਿੱਟ ਇੰਟਰਫੇਸ ਵਿੱਚ ਹਰ 32 ਬਾਈਟ ਵਿੱਚ ਬਰਸਟ ਸੀਮਾਵਾਂ ਦੇ ਨਾਲ 32xC ਨੂੰ ਐਡਰੈੱਸ ਕਰਨ ਲਈ ਇੱਕ ਰੈਪਿੰਗ ਬਰਸਟ ਹੇਠਾਂ ਦਿੱਤੇ ਪਤੇ ਲਿਖਦਾ ਹੈ: · 0xC · 0x10 · 0x14 · 0x18 · 0x1C · 0x0 · 0x4 · 0x8
ਏਜੰਟ: ਇਹ ਮਾਪਦੰਡ ਲੰਬਿਤ ਰੀਡ ਦੀ ਅਧਿਕਤਮ ਸੰਖਿਆ ਹੈ ਜਿਸਨੂੰ ਏਜੰਟ ਕਤਾਰ ਕਰ ਸਕਦਾ ਹੈ। ਰੀਡਡੇਟਾਵੈਲਿਡ ਸਿਗਨਲ ਵਾਲੇ ਕਿਸੇ ਵੀ ਏਜੰਟ ਲਈ ਮੁੱਲ ਗੈਰ-ਜ਼ੀਰੋ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।
ਵੇਰੀਏਬਲ ਲੇਟੈਂਸੀ ਦੇ ਨਾਲ ਪਾਈਪਲਾਈਨਡ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਦਾ ਹਵਾਲਾ ਲਓ, ਜੋ ਕਿ ਇਸ ਸੰਪੱਤੀ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਅਤੇ ਕਈ ਬਕਾਇਆ ਰੀਡਜ਼ ਦੇ ਨਾਲ ਉਡੀਕ ਬੇਨਤੀ ਅਤੇ ਰੀਡਡੇਟਾਵੈਲਿਡ ਦੀ ਵਰਤੋਂ ਕਰਨ ਬਾਰੇ ਵਾਧੂ ਜਾਣਕਾਰੀ ਲਈ।
ਮੇਜ਼ਬਾਨ: ਇਹ ਸੰਪੱਤੀ ਬਕਾਇਆ ਪੜ੍ਹਨ ਵਾਲੇ ਲੈਣ-ਦੇਣ ਦੀ ਅਧਿਕਤਮ ਸੰਖਿਆ ਹੈ ਜੋ ਹੋਸਟ ਤਿਆਰ ਕਰ ਸਕਦਾ ਹੈ।
ਨੋਟ: ਇਸ ਪੈਰਾਮੀਟਰ ਨੂੰ 0 'ਤੇ ਸੈਟ ਨਾ ਕਰੋ। (ਪਿਛਲੇ ਪਾਸੇ ਦੀ ਅਨੁਕੂਲਤਾ ਲਈ, ਸੌਫਟਵੇਅਰ 0 ਦੀ ਪੈਰਾਮੀਟਰ ਸੈਟਿੰਗ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। ਹਾਲਾਂਕਿ, ਤੁਹਾਨੂੰ ਇਸ ਸੈਟਿੰਗ ਨੂੰ ਨਵੇਂ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਨਹੀਂ ਵਰਤਣਾ ਚਾਹੀਦਾ)।
ਲੰਬਿਤ ਗੈਰ-ਪੋਸਟ ਕੀਤੇ ਗਏ ਲਿਖਤਾਂ ਦੀ ਵੱਧ ਤੋਂ ਵੱਧ ਗਿਣਤੀ ਜੋ ਇੱਕ ਏਜੰਟ ਸਵੀਕਾਰ ਕਰ ਸਕਦਾ ਹੈ ਜਾਂ ਇੱਕ ਹੋਸਟ ਜਾਰੀ ਕਰ ਸਕਦਾ ਹੈ। ਜਦੋਂ ਇੰਟਰਕਨੈਕਟ ਇਸ ਸੀਮਾ 'ਤੇ ਪਹੁੰਚ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਇੱਕ ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ, ਅਤੇ ਹੋਸਟ ਕਮਾਂਡਾਂ ਜਾਰੀ ਕਰਨਾ ਬੰਦ ਕਰ ਦਿੰਦਾ ਹੈ। ਪੂਰਵ-ਨਿਰਧਾਰਤ ਮੁੱਲ 0 ਹੈ, ਜੋ ਇੱਕ ਹੋਸਟ ਲਈ ਅਸੀਮਤ ਲੰਬਿਤ ਲਿਖਤ ਲੈਣ-ਦੇਣ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦਾ ਹੈ ਜੋ ਜਵਾਬ ਲਿਖਣ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। ਇੱਕ ਏਜੰਟ ਜੋ ਜਵਾਬ ਲਿਖਣ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ ਇਸਨੂੰ ਇੱਕ ਗੈਰ-ਜ਼ੀਰੋ ਮੁੱਲ 'ਤੇ ਸੈੱਟ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ।
ਉਹਨਾਂ ਇੰਟਰਫੇਸਾਂ ਲਈ ਜੋ readdatavalid ਜਾਂ writeresponsevalid ਦਾ ਸਮਰਥਨ ਕਰਦੇ ਹਨ, ਇੱਕ ਰੀਡ ਜਾਂ ਰਾਈਟ ਕਮਾਂਡ ਅਤੇ ਕਮਾਂਡ ਦੇ ਜਵਾਬ ਦੇ ਵਿਚਕਾਰ ਚੱਕਰਾਂ ਦੀ ਘੱਟੋ-ਘੱਟ ਸੰਖਿਆ ਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰਦਾ ਹੈ।
ਜਾਰੀ…

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 18

ਫੀਡਬੈਕ ਭੇਜੋ

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਨਾਮ ਰੀਡ ਲੇਟੈਂਸੀ(1) ਰੀਡਵੇਟਟਾਈਮ(1) ਸੈੱਟਅੱਪਟਾਈਮ(1) ਟਾਈਮਿੰਗ ਯੂਨਿਟਸ(1) ਉਡੀਕ ਬੇਨਤੀ ਭੱਤਾ
ਲਿਖੋ ਉਡੀਕ ਸਮਾਂ(1)
ਸੰਬੰਧਿਤ ਘੜੀ

ਪੂਰਵ-ਨਿਰਧਾਰਤ ਮੁੱਲ

ਕਨੂੰਨੀ ਮੁੱਲ

ਵਰਣਨ

0 63

ਫਿਕਸਡ-ਲੇਟੈਂਸੀ Avalon-MM ਏਜੰਟਾਂ ਲਈ ਲੇਟੈਂਸੀ ਪੜ੍ਹੋ। ਲਈ ਏ

ਟਾਈਮਿੰਗ ਡਾਇਗ੍ਰਾਮ ਜੋ ਇੱਕ ਨਿਸ਼ਚਿਤ ਲੇਟੈਂਸੀ ਰੀਡ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ, ਵੇਖੋ

ਫਿਕਸਡ ਲੇਟੈਂਸੀ ਦੇ ਨਾਲ ਪਾਈਪਲਾਈਨਡ ਰੀਡ ਟ੍ਰਾਂਸਫਰ।

Avalon-MM ਏਜੰਟ ਜੋ ਸਥਿਰ ਲੇਟੈਂਸੀ ਹਨ, ਨੂੰ ਇਸ ਇੰਟਰਫੇਸ ਸੰਪੱਤੀ ਲਈ ਇੱਕ ਮੁੱਲ ਪ੍ਰਦਾਨ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। Avalon-MM ਏਜੰਟ

ਜੋ ਕਿ ਵੇਰੀਏਬਲ ਲੇਟੈਂਸੀ ਹਨ, ਵੈਧ ਡੇਟਾ ਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰਨ ਲਈ ਰੀਡਡੇਟਾਵੈਲਿਡ ਸਿਗਨਲ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ।

0 1000 ਇੰਟਰਫੇਸ ਲਈ ਜੋ ਉਡੀਕ ਬੇਨਤੀ ਦੀ ਵਰਤੋਂ ਨਹੀਂ ਕਰਦੇ ਹਨ

ਚੱਕਰ

ਇਸ਼ਾਰਾ. readWaitTime ਵਿੱਚ ਸਮਾਂ ਦਰਸਾਉਂਦਾ ਹੈ

ਏਜੰਟ ਦੁਆਰਾ ਰੀਡ ਸਵੀਕਾਰ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਟਾਈਮਿੰਗ ਯੂਨਿਟਸ

ਹੁਕਮ. ਸਮਾਂ ਅਜਿਹਾ ਹੈ ਜਿਵੇਂ ਕਿ ਏਜੰਟ ਨੇ ਦਾਅਵਾ ਕੀਤਾ ਹੈ

ਰੀਡਵੇਟਟਾਈਮ ਚੱਕਰ ਲਈ ਉਡੀਕ ਬੇਨਤੀ।

0 1000 ਦਾਅਵੇ ਦੇ ਵਿਚਕਾਰ ਟਾਈਮਿੰਗ ਯੂਨਿਟਾਂ ਵਿੱਚ ਸਮਾਂ ਨਿਸ਼ਚਿਤ ਕਰਦਾ ਹੈ

ਚੱਕਰ

ਪਤੇ ਅਤੇ ਡੇਟਾ ਅਤੇ ਪੜ੍ਹਨ ਜਾਂ ਲਿਖਣ ਦਾ ਦਾਅਵਾ।

ਚੱਕਰ

ਚੱਕਰ,
ਨੈਨੋ ਸਕਿੰਟ

ਸੈੱਟਅੱਪਟਾਈਮ, ਹੋਲਡਟਾਈਮ, ਲਈ ਇਕਾਈਆਂ ਨਿਸ਼ਚਿਤ ਕਰਦਾ ਹੈ
WaitTime ਲਿਖੋ ਅਤੇ WaitTime ਪੜ੍ਹੋ। ਸਮਕਾਲੀ ਡਿਵਾਈਸਾਂ ਲਈ ਚੱਕਰ ਅਤੇ ਅਸਿੰਕਰੋਨਸ ਡਿਵਾਈਸਾਂ ਲਈ ਨੈਨੋ ਸਕਿੰਟ ਦੀ ਵਰਤੋਂ ਕਰੋ। ਲਗਭਗ ਸਾਰੇ Avalon-MM ਏਜੰਟ ਯੰਤਰ ਸਮਕਾਲੀ ਹਨ।
ਇੱਕ Avalon-MM ਕੰਪੋਨੈਂਟ ਜੋ AvalonMM ਏਜੰਟ ਇੰਟਰਫੇਸ ਤੋਂ ਇੱਕ ਆਫ-ਚਿੱਪ ਡਿਵਾਈਸ ਤੱਕ ਪੁਲ ਕਰਦਾ ਹੈ ਅਸਿੰਕ੍ਰੋਨਸ ਹੋ ਸਕਦਾ ਹੈ। ਉਸ ਆਫ-ਚਿੱਪ ਯੰਤਰ ਦਾ ਬੱਸ ਟਰਨਅਰਾਊਂਡ ਲਈ ਨਿਸ਼ਚਿਤ ਸਮਾਂ ਹੋ ਸਕਦਾ ਹੈ।

ਟਰਾਂਸਫਰ ਦੀ ਸੰਖਿਆ ਨਿਸ਼ਚਿਤ ਕਰਦਾ ਹੈ ਜੋ ਜਾਰੀ ਕੀਤੇ ਜਾ ਸਕਦੇ ਹਨ ਜਾਂ

ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਨ ਤੋਂ ਬਾਅਦ ਸਵੀਕਾਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।

ਜਦੋਂ ਉਡੀਕ ਬੇਨਤੀ ਭੱਤਾ 0 ਹੁੰਦਾ ਹੈ, ਤਾਂ ਲਿਖੋ,
Avalon-MM ਸਿਗਨਲ ਰੋਲ ਟੇਬਲ ਵਿੱਚ ਦੱਸੇ ਅਨੁਸਾਰ ਪੜ੍ਹੋ ਅਤੇ ਉਡੀਕ ਕਰੋ ਸਿਗਨਲ ਆਪਣੇ ਮੌਜੂਦਾ ਵਿਵਹਾਰ ਨੂੰ ਕਾਇਮ ਰੱਖਦੇ ਹਨ।

ਜਦੋਂ waitrequestAllowance 0 ਤੋਂ ਵੱਧ ਹੁੰਦਾ ਹੈ, ਤਾਂ ਹਰ ਘੜੀ ਚੱਕਰ ਜਿਸ 'ਤੇ ਲਿਖਣਾ ਜਾਂ ਪੜ੍ਹਿਆ ਜਾਂਦਾ ਹੈ, ਨੂੰ ਕਮਾਂਡ ਟ੍ਰਾਂਸਫਰ ਵਜੋਂ ਗਿਣਿਆ ਜਾਂਦਾ ਹੈ। ਇੱਕ ਵਾਰ waitrequest ਦਾ ਦਾਅਵਾ ਕਰਨ ਤੋਂ ਬਾਅਦ, ਸਿਰਫ਼ waitrequestAllowance ਹੋਰ ਕਮਾਂਡ ਟ੍ਰਾਂਸਫਰ ਕਾਨੂੰਨੀ ਹੁੰਦੇ ਹਨ ਜਦੋਂ ਕਿ waitrequest ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਉਡੀਕ ਬੇਨਤੀ ਭੱਤੇ ਦੇ ਪਹੁੰਚਣ ਤੋਂ ਬਾਅਦ, ਜਿੰਨਾ ਚਿਰ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਉਦੋਂ ਤੱਕ ਲਿਖਣਾ ਅਤੇ ਪੜ੍ਹਨਾ ਲਾਜ਼ਮੀ ਤੌਰ 'ਤੇ ਬੰਦ ਰਹਿਣਾ ਚਾਹੀਦਾ ਹੈ।

ਇੱਕ ਵਾਰ waitrequestdeasserts, ਤਬਾਦਲੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਬਿਨਾਂ ਪਾਬੰਦੀਆਂ ਦੇ ਮੁੜ ਸ਼ੁਰੂ ਹੋ ਸਕਦੇ ਹਨ ਜਦੋਂ ਤੱਕ ਉਡੀਕ ਬੇਨਤੀ ਦੁਬਾਰਾ ਦਾਅਵਾ ਨਹੀਂ ਕਰਦੀ। ਇਸ ਸਮੇਂ, waitrequestAllowance ਹੋਰ ਟ੍ਰਾਂਸਫਰ ਪੂਰੇ ਹੋ ਸਕਦੇ ਹਨ ਜਦੋਂ ਤੱਕ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।

0 1000 ਇੰਟਰਫੇਸ ਲਈ ਜੋ ਉਡੀਕ ਬੇਨਤੀ ਦੀ ਵਰਤੋਂ ਨਹੀਂ ਕਰਦੇ ਹਨ

ਸਾਈਕਲ

ਸਿਗਨਲ, ਰਾਈਟ ਵੇਟਟਾਈਮ ਵਿੱਚ ਸਮਾਂ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ

ਇੱਕ ਏਜੰਟ ਇੱਕ ਲਿਖਤ ਨੂੰ ਸਵੀਕਾਰ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਟਾਈਮਿੰਗ ਯੂਨਿਟਸ। ਦ

ਟਾਈਮਿੰਗ ਇਸ ਤਰ੍ਹਾਂ ਹੈ ਜਿਵੇਂ ਕਿ ਏਜੰਟ ਨੇ ਵੇਟਟਾਈਮ ਚੱਕਰ ਜਾਂ ਨੈਨੋ ਸਕਿੰਟ ਲਿਖਣ ਲਈ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਹੈ।

ਰਾਈਟਵੇਟਟਾਈਮ ਦੀ ਵਰਤੋਂ ਨੂੰ ਦਰਸਾਉਣ ਵਾਲੇ ਟਾਈਮਿੰਗ ਡਾਇਗ੍ਰਾਮ ਲਈ, ਫਿਕਸਡ ਵੇਟ-ਸਟੇਟਸ ਦੇ ਨਾਲ ਰੀਡ ਅਤੇ ਰਾਈਟ ਟ੍ਰਾਂਸਫਰ ਵੇਖੋ।

ਇੰਟਰਫੇਸ ਰਿਲੇਸ਼ਨਸ਼ਿਪ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

N/A

ਘੜੀ ਦੇ ਇੰਟਰਫੇਸ ਦਾ ਨਾਮ ਜਿਸ ਲਈ ਇਹ Avalon-MM

ਇੰਟਰਫੇਸ ਸਮਕਾਲੀ ਹੈ।

ਜਾਰੀ…

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 19

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਨਾਮ

ਪੂਰਵ-ਨਿਰਧਾਰਤ ਮੁੱਲ

ਕਨੂੰਨੀ ਮੁੱਲ

ਵਰਣਨ

ਸੰਬੰਧਿਤ ਰੀਸੈੱਟ

N/A

ਰੀਸੈਟ ਇੰਟਰਫੇਸ ਦਾ ਨਾਮ ਜੋ ਤਰਕ ਨੂੰ ਰੀਸੈਟ ਕਰਦਾ ਹੈ

ਇਹ Avalon-MM ਇੰਟਰਫੇਸ.

bridgesToHost

Avalon-MM ਇੱਕ Avalon-MM ਬ੍ਰਿਜ ਵਿੱਚ ਇੱਕ ਏਜੰਟ ਅਤੇ ਇੱਕ ਮੇਜ਼ਬਾਨ ਹੁੰਦਾ ਹੈ,

ਹੋਸਟ ਦਾ ਨਾਮ ਅਤੇ ਉਸ ਕੋਲ ਜਾਇਦਾਦ ਹੈ ਜੋ ਏਜੰਟ ਤੱਕ ਪਹੁੰਚ ਸਕਦੀ ਹੈ

'ਤੇ

ਇੱਕ ਬਾਈਟ ਜਾਂ ਬਾਈਟ ਦੀ ਬੇਨਤੀ ਕਰਨ ਨਾਲ ਉਹੀ ਬਾਈਟ ਜਾਂ

ਸਮਾਨ

ਹੋਸਟ ਦੁਆਰਾ ਬੇਨਤੀ ਕਰਨ ਲਈ ਬਾਈਟ. ਐਵਲੋਨ-ਐਮ.ਐਮ

ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਕੰਪੋਨੈਂਟ ਵਿੱਚ ਕੰਪੋਨੈਂਟ ਪਾਈਪਲਾਈਨ ਬ੍ਰਿਜ

ਲਾਇਬ੍ਰੇਰੀ ਇਸ ਕਾਰਜਸ਼ੀਲਤਾ ਨੂੰ ਲਾਗੂ ਕਰਦੀ ਹੈ।

ਨੋਟ:
1. ਹਾਲਾਂਕਿ ਇਹ ਸੰਪੱਤੀ ਇੱਕ ਏਜੰਟ ਡਿਵਾਈਸ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈ, ਮੇਜ਼ਬਾਨ ਮੇਜ਼ਬਾਨ ਅਤੇ ਏਜੰਟ ਇੰਟਰਫੇਸ ਦੇ ਵਿਚਕਾਰ ਸਿੱਧੇ ਕਨੈਕਸ਼ਨਾਂ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਣ ਲਈ ਇਸ ਵਿਸ਼ੇਸ਼ਤਾ ਦਾ ਐਲਾਨ ਕਰ ਸਕਦੇ ਹਨ।
2. ਜੇਕਰ ਕੋਈ ਏਜੰਟ ਇੰਟਰਫੇਸ ਇਜਾਜ਼ਤ ਤੋਂ ਵੱਧ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਸਵੀਕਾਰ ਕਰਦਾ ਹੈ, ਤਾਂ ਇੰਟਰਕਨੈਕਟ ਬਕਾਇਆ ਰੀਡ FIFO ਅਣਪਛਾਤੇ ਨਤੀਜਿਆਂ ਨਾਲ ਓਵਰਫਲੋ ਹੋ ਸਕਦਾ ਹੈ। ਏਜੰਟ ਰੀਡਡੇਟਾ ਗੁਆ ਸਕਦਾ ਹੈ ਜਾਂ ਰੀਡਡੇਟਾ ਨੂੰ ਗਲਤ ਹੋਸਟ ਇੰਟਰਫੇਸ ਲਈ ਰੂਟ ਕਰ ਸਕਦਾ ਹੈ। ਜਾਂ, ਸਿਸਟਮ ਲਾਕ ਹੋ ਸਕਦਾ ਹੈ। ਇਸ ਓਵਰਫਲੋ ਨੂੰ ਰੋਕਣ ਲਈ ਏਜੰਟ ਇੰਟਰਫੇਸ ਨੂੰ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ।

ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ · ਪੰਨਾ 14 'ਤੇ ਏਵਲੋਨ ਮੈਮੋਰੀ ਮੈਪਡ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਰੋਲ · ਪੰਨਾ 34 'ਤੇ ਜਵਾਬ ਪੜ੍ਹੋ ਅਤੇ ਲਿਖੋ · ਪੰਨਾ 28 'ਤੇ ਵੇਰੀਏਬਲ ਲੇਟੈਂਸੀ ਦੇ ਨਾਲ ਪਾਈਪਲਾਈਨਡ ਰੀਡ ਟ੍ਰਾਂਸਫਰ · ਪੰਨਾ 29 'ਤੇ ਫਿਕਸਡ ਲੇਟੈਂਸੀ ਦੇ ਨਾਲ ਪਾਈਪਲਾਈਨਡ ਰੀਡ ਟ੍ਰਾਂਸਫਰਸ · ਜਵਾਬ ਪੜ੍ਹੋ ਅਤੇ ਲਿਖੋ
ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਯੂਜ਼ਰ ਗਾਈਡ ਵਿੱਚ: Intel Quartus® Prime Pro ਐਡੀਸ਼ਨ

3.4. ਸਮਾਂ
Avalon-MM ਇੰਟਰਫੇਸ ਸਮਕਾਲੀ ਹੈ। ਹਰੇਕ Avalon-MM ਇੰਟਰਫੇਸ ਇੱਕ ਸੰਬੰਧਿਤ ਘੜੀ ਇੰਟਰਫੇਸ ਨਾਲ ਸਮਕਾਲੀ ਹੁੰਦਾ ਹੈ। ਸਿਗਨਲ ਸੰਯੁਕਤ ਹੋ ਸਕਦੇ ਹਨ ਜੇਕਰ ਉਹ ਰਜਿਸਟਰਾਂ ਦੇ ਆਉਟਪੁੱਟ ਤੋਂ ਚਲਾਏ ਜਾਂਦੇ ਹਨ ਜੋ ਘੜੀ ਦੇ ਸਿਗਨਲ ਨਾਲ ਸਮਕਾਲੀ ਹਨ। ਇਹ ਨਿਰਧਾਰਨ ਇਹ ਨਹੀਂ ਦੱਸਦਾ ਹੈ ਕਿ ਘੜੀ ਦੇ ਕਿਨਾਰਿਆਂ ਵਿਚਕਾਰ ਸਿਗਨਲ ਕਿਵੇਂ ਜਾਂ ਕਦੋਂ ਬਦਲਦਾ ਹੈ। ਟਾਈਮਿੰਗ ਡਾਇਗ੍ਰਾਮ ਵਧੀਆ-ਦਾਣੇ ਸਮੇਂ ਦੀ ਜਾਣਕਾਰੀ ਤੋਂ ਰਹਿਤ ਹਨ।

3.5. ਟ੍ਰਾਂਸਫਰ
ਇਹ ਸੈਕਸ਼ਨ ਟ੍ਰਾਂਸਫਰ ਕਿਸਮਾਂ ਨੂੰ ਪੇਸ਼ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਦੋ ਬੁਨਿਆਦੀ ਧਾਰਨਾਵਾਂ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ:
· ਟ੍ਰਾਂਸਫਰ - ਇੱਕ ਟ੍ਰਾਂਸਫਰ ਇੱਕ ਸ਼ਬਦ ਜਾਂ ਡੇਟਾ ਦੇ ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ ਚਿੰਨ੍ਹ ਨੂੰ ਪੜ੍ਹਨਾ ਜਾਂ ਲਿਖਣਾ ਹੈ। ਇੱਕ Avalon-MM ਇੰਟਰਫੇਸ ਅਤੇ ਇੰਟਰਕਨੈਕਟ ਵਿਚਕਾਰ ਟ੍ਰਾਂਸਫਰ ਹੁੰਦੇ ਹਨ। ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ ਘੜੀ ਚੱਕਰ ਲੱਗਦੇ ਹਨ।
ਮੇਜ਼ਬਾਨ ਅਤੇ ਏਜੰਟ ਦੋਵੇਂ ਇੱਕ ਟ੍ਰਾਂਸਫਰ ਦਾ ਹਿੱਸਾ ਹਨ। Avalon-MM ਹੋਸਟ ਟ੍ਰਾਂਸਫਰ ਦੀ ਸ਼ੁਰੂਆਤ ਕਰਦਾ ਹੈ ਅਤੇ Avalon-MM ਏਜੰਟ ਜਵਾਬ ਦਿੰਦਾ ਹੈ।
· ਹੋਸਟ-ਏਜੰਟ ਜੋੜਾ–ਇਹ ਸ਼ਬਦ ਤਬਾਦਲੇ ਵਿੱਚ ਸ਼ਾਮਲ ਹੋਸਟ ਇੰਟਰਫੇਸ ਅਤੇ ਏਜੰਟ ਇੰਟਰਫੇਸ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਇੱਕ ਟ੍ਰਾਂਸਫਰ ਦੇ ਦੌਰਾਨ, ਹੋਸਟ ਇੰਟਰਫੇਸ ਨਿਯੰਤਰਣ ਅਤੇ ਡੇਟਾ ਸਿਗਨਲ ਇੰਟਰਕਨੈਕਟ ਫੈਬਰਿਕ ਵਿੱਚੋਂ ਲੰਘਦੇ ਹਨ ਅਤੇ ਏਜੰਟ ਇੰਟਰਫੇਸ ਨਾਲ ਗੱਲਬਾਤ ਕਰਦੇ ਹਨ।

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 20

ਫੀਡਬੈਕ ਭੇਜੋ

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

3.5.1 ਆਮ ਪੜ੍ਹੋ ਅਤੇ ਲਿਖੋ ਟ੍ਰਾਂਸਫਰ

ਇਹ ਭਾਗ ਇੱਕ ਆਮ Avalon-MM ਇੰਟਰਫੇਸ ਦਾ ਵਰਣਨ ਕਰਦਾ ਹੈ ਜੋ ਏਜੰਟ-ਨਿਯੰਤਰਿਤ ਉਡੀਕ ਬੇਨਤੀ ਨਾਲ ਪੜ੍ਹਨ ਅਤੇ ਲਿਖਣ ਦੇ ਟ੍ਰਾਂਸਫਰ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। ਏਜੰਟ ਇੰਨੇ ਚੱਕਰਾਂ ਲਈ ਇੰਟਰਕਨੈਕਟ ਨੂੰ ਰੋਕ ਸਕਦਾ ਹੈ ਜਿੰਨੇ ਵੀ ਵੇਟਰਕੈਸਟ ਸਿਗਨਲ ਦੀ ਲੋੜ ਹੈ। ਜੇਕਰ ਕੋਈ ਏਜੰਟ ਪੜ੍ਹਨ ਜਾਂ ਲਿਖਣ ਲਈ ਟ੍ਰਾਂਸਫਰ ਲਈ ਉਡੀਕ ਬੇਨਤੀ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ, ਤਾਂ ਏਜੰਟ ਨੂੰ ਦੋਵਾਂ ਲਈ ਉਡੀਕ ਬੇਨਤੀ ਦੀ ਵਰਤੋਂ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈ।

ਇੱਕ ਏਜੰਟ ਆਮ ਤੌਰ 'ਤੇ ਘੜੀ ਦੇ ਵਧਦੇ ਕਿਨਾਰੇ ਤੋਂ ਬਾਅਦ ਪਤਾ, ਬਾਈਟੇਬਲ, ਪੜ੍ਹਨਾ ਜਾਂ ਲਿਖਣਾ, ਅਤੇ ਲਿਖਣ ਦਾ ਡੇਟਾ ਪ੍ਰਾਪਤ ਕਰਦਾ ਹੈ। ਇੱਕ ਏਜੰਟ ਟਰਾਂਸਫਰ ਨੂੰ ਰੋਕਣ ਲਈ ਵੱਧ ਰਹੀ ਘੜੀ ਦੇ ਕਿਨਾਰੇ ਤੋਂ ਪਹਿਲਾਂ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। ਜਦੋਂ ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ, ਤਾਂ ਟ੍ਰਾਂਸਫਰ ਵਿੱਚ ਦੇਰੀ ਹੁੰਦੀ ਹੈ। ਜਦੋਂ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਪਤਾ ਅਤੇ ਹੋਰ ਨਿਯੰਤਰਣ ਸਿਗਨਲ ਨਿਰੰਤਰ ਰੱਖੇ ਜਾਂਦੇ ਹਨ। ਏਜੰਟ ਇੰਟਰਫੇਸ ਡੈਸਰਟ ਉਡੀਕ ਬੇਨਤੀ ਦੇ ਬਾਅਦ ਪਹਿਲੇ clk ਦੇ ਵਧਦੇ ਕਿਨਾਰੇ 'ਤੇ ਟ੍ਰਾਂਸਫਰ ਪੂਰਾ ਹੋ ਜਾਂਦਾ ਹੈ।
ਇਸ ਗੱਲ ਦੀ ਕੋਈ ਸੀਮਾ ਨਹੀਂ ਹੈ ਕਿ ਏਜੰਟ ਇੰਟਰਫੇਸ ਕਿੰਨੀ ਦੇਰ ਤੱਕ ਰੁਕ ਸਕਦਾ ਹੈ। ਇਸ ਲਈ, ਤੁਹਾਨੂੰ ਇਹ ਯਕੀਨੀ ਬਣਾਉਣਾ ਚਾਹੀਦਾ ਹੈ ਕਿ ਇੱਕ ਏਜੰਟ ਇੰਟਰਫੇਸ ਅਣਮਿੱਥੇ ਸਮੇਂ ਲਈ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਨਹੀਂ ਕਰਦਾ ਹੈ। ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ waitrequest ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਪੜ੍ਹਨ ਅਤੇ ਲਿਖਣ ਦੇ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ।

ਨੋਟ:

waitrequest ਨੂੰ ਰੀਡ ਅਤੇ ਰਾਈਟ ਬੇਨਤੀ ਸਿਗਨਲਾਂ ਤੋਂ ਜੋੜਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਵਿਹਲੇ ਚੱਕਰਾਂ ਦੌਰਾਨ ਉਡੀਕ ਬੇਨਤੀ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ। ਇੱਕ Avalon-MM ਮੇਜ਼ਬਾਨ ਇੱਕ ਲੈਣ-ਦੇਣ ਦੀ ਸ਼ੁਰੂਆਤ ਕਰ ਸਕਦਾ ਹੈ ਜਦੋਂ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਅਤੇ ਉਸ ਸਿਗਨਲ ਦੇ ਬੰਦ ਹੋਣ ਦੀ ਉਡੀਕ ਕਰੋ। ਪੜ੍ਹਨ ਅਤੇ ਲਿਖਣ ਦੀਆਂ ਬੇਨਤੀਆਂ ਤੋਂ ਉਡੀਕ ਬੇਨਤੀ ਨੂੰ ਡੀਕਪਲ ਕਰਨ ਨਾਲ ਸਿਸਟਮ ਦੇ ਸਮੇਂ ਵਿੱਚ ਸੁਧਾਰ ਹੋ ਸਕਦਾ ਹੈ। ਡੀਕਪਲਿੰਗ ਇੱਕ ਸੰਯੁਕਤ ਲੂਪ ਨੂੰ ਖਤਮ ਕਰਦੀ ਹੈ ਜਿਸ ਵਿੱਚ ਪੜ੍ਹਨਾ, ਲਿਖਣਾ, ਅਤੇ ਉਡੀਕ ਬੇਨਤੀ ਸਿਗਨਲ ਸ਼ਾਮਲ ਹਨ। ਜੇਕਰ ਹੋਰ ਵੀ ਡੀਕਪਲਿੰਗ ਦੀ ਲੋੜ ਹੈ, ਤਾਂ waitrequestAllowance ਵਿਸ਼ੇਸ਼ਤਾ ਦੀ ਵਰਤੋਂ ਕਰੋ। waitrequestAllowance Quartus® Prime Pro v17.1 Stratix® 10 ES ਐਡੀਸ਼ਨ ਰੀਲੀਜ਼ ਤੋਂ ਸ਼ੁਰੂ ਹੋ ਕੇ ਉਪਲਬਧ ਹੈ।

ਚਿੱਤਰ 7.

Waitrequest ਨਾਲ ਟ੍ਰਾਂਸਫਰ ਪੜ੍ਹੋ ਅਤੇ ਲਿਖੋ

clk

ਪਤਾ

ਘੱਟ ਕਰਨ ਯੋਗ

ਪੜ੍ਹੋ, ਉਡੀਕ ਬੇਨਤੀ ਰੀਡ ਡਾਟਾ ਲਿਖੋ

ਰੀਡ ਡਾਟਾ

ਜਵਾਬ

ਡਾਟਾ ਲਿਖੋ

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 21

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24
ਇਸ ਟਾਈਮਿੰਗ ਡਾਇਗ੍ਰਾਮ ਵਿੱਚ ਸੰਖਿਆਵਾਂ, ਹੇਠਾਂ ਦਿੱਤੇ ਪਰਿਵਰਤਨਾਂ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕਰੋ: 1. ਐਡਰੈੱਸ, ਬਾਈਟੀਨਏਬਲ, ਅਤੇ ਰੀਡ ਨੂੰ clk ਦੇ ਵਧਦੇ ਹੋਏ ਕਿਨਾਰੇ ਤੋਂ ਬਾਅਦ ਜ਼ੋਰ ਦਿੱਤਾ ਜਾਂਦਾ ਹੈ। ਦ
ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ, ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਰੋਕਦਾ ਹੈ। 2. ਉਡੀਕ ਬੇਨਤੀ s ਹੈampਅਗਵਾਈ. ਕਿਉਂਕਿ ਉਡੀਕ ਬੇਨਤੀ ਜ਼ੋਰਦਾਰ ਹੈ, ਚੱਕਰ ਬਣ ਜਾਂਦਾ ਹੈ
ਇੱਕ ਉਡੀਕ-ਰਾਜ. ਪਤਾ, ਪੜ੍ਹਨਾ, ਲਿਖਣਾ, ਅਤੇ ਬਾਈਟੇਨੇਬਲ ਸਥਿਰ ਰਹਿੰਦੇ ਹਨ। 3. ਏਜੰਟ clk ਦੇ ਵਧਦੇ ਕਿਨਾਰੇ ਤੋਂ ਬਾਅਦ ਉਡੀਕ ਕਰਨ ਦੀ ਬੇਨਤੀ ਕਰਦਾ ਹੈ। ਏਜੰਟ ਦਾਅਵਾ ਕਰਦਾ ਹੈ
ਰੀਡ ਡਾਟਾ ਅਤੇ ਜਵਾਬ। 4. ਮੇਜ਼ਬਾਨ ਐੱਸamples readdata, ਜਵਾਬ ਅਤੇ deasserted waitrequest
ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਪੂਰਾ ਕਰਨਾ. 5. ਐਡਰੈੱਸ, ਰਾਈਟਡੇਟਾ, ਬਾਈਟੀਨਏਬਲ, ਅਤੇ ਰਾਈਟ ਸਿਗਨਲ ਦੇ ਬਾਅਦ ਜ਼ੋਰ ਦਿੱਤਾ ਜਾਂਦਾ ਹੈ
clk ਦਾ ਵਧ ਰਿਹਾ ਕਿਨਾਰਾ। ਏਜੰਟ ਤਬਾਦਲੇ ਨੂੰ ਰੋਕਣ ਲਈ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। 6. ਏਜੰਟ clk ਦੇ ਵਧਦੇ ਕਿਨਾਰੇ ਤੋਂ ਬਾਅਦ ਉਡੀਕ ਕਰਨ ਦੀ ਬੇਨਤੀ ਕਰਦਾ ਹੈ। 7. ਏਜੰਟ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਖਤਮ ਕਰਨ ਵਾਲੇ ਡਾਟੇ ਨੂੰ ਕੈਪਚਰ ਕਰਦਾ ਹੈ।

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 22

ਫੀਡਬੈਕ ਭੇਜੋ

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

3.5.2 ਉਡੀਕ ਭੱਤਾ ਜਾਇਦਾਦ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਟ੍ਰਾਂਸਫਰ

waitrequestAllowance ਪ੍ਰਾਪਰਟੀ ਇੱਕ AvalonMM ਹੋਸਟ ਦੁਆਰਾ ਜਾਰੀ ਕੀਤੇ ਜਾਣ ਵਾਲੇ ਟ੍ਰਾਂਸਫਰਾਂ ਦੀ ਸੰਖਿਆ ਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰਦੀ ਹੈ ਜਾਂ Avalon-MM ਏਜੰਟ ਨੂੰ waitrequest ਸਿਗਨਲ ਦਾ ਦਾਅਵਾ ਕਰਨ ਤੋਂ ਬਾਅਦ ਸਵੀਕਾਰ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। waitrequestAllowance Intel Quartus Prime 17.1 ਸਾਫਟਵੇਅਰ ਰੀਲੀਜ਼ ਤੋਂ ਸ਼ੁਰੂ ਹੋ ਕੇ ਉਪਲਬਧ ਹੈ।
waitrequestAllowance ਦਾ ਪੂਰਵ-ਨਿਰਧਾਰਤ ਮੁੱਲ 0 ਹੈ, ਜੋ ਕਿ ਆਮ ਰੀਡ ਅਤੇ ਰਾਈਟ ਟ੍ਰਾਂਸਫਰਸ ਵਿੱਚ ਵਰਣਿਤ ਵਿਵਹਾਰ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ, ਜਿੱਥੇ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਮੌਜੂਦਾ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਜਾਰੀ ਜਾਂ ਸਵੀਕਾਰ ਕੀਤੇ ਜਾਣ ਤੋਂ ਰੋਕਦਾ ਹੈ।
ਇੱਕ Avalon-MM ਏਜੰਟ 0 ਤੋਂ ਵੱਧ waitrequestAllowance ਦੇ ਨਾਲ ਆਮ ਤੌਰ 'ਤੇ waitrequest ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ ਜਦੋਂ ਇਸਦਾ ਅੰਦਰੂਨੀ ਬਫਰ ਪੂਰੀ ਹੋਣ ਤੋਂ ਪਹਿਲਾਂ ਉਡੀਕ ਬੇਨਤੀ ਅਲਾਉਂਸ ਹੋਰ ਐਂਟਰੀਆਂ ਨੂੰ ਸਵੀਕਾਰ ਕਰ ਸਕਦਾ ਹੈ। Avalon-MM ਮੇਜ਼ਬਾਨਾਂ ਕੋਲ 0 ਤੋਂ ਵੱਧ waitrequestAllowance ਵਾਲੇ ਵੇਟਰੇਕਸਟ ਅਲਾਉਂਸ ਵਾਧੂ ਚੱਕਰ ਹਨ, ਜੋ ਕਿ ਹੋਸਟ ਤਰਕ ਵਿੱਚ ਹੋਰ ਪਾਈਪਲਾਈਨਿੰਗ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦਾ ਹੈ। ਜਦੋਂ ਉਡੀਕ ਬੇਨਤੀ ਭੱਤਾ ਖਰਚ ਹੋ ਗਿਆ ਹੋਵੇ ਤਾਂ ਹੋਸਟ ਨੂੰ ਰੀਡ ਜਾਂ ਰਾਈਟ ਸਿਗਨਲ ਨੂੰ ਖਤਮ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ।
0 ਤੋਂ ਵੱਧ waitrequestAllowance ਦੇ ਮੁੱਲ ਉੱਚ-ਸਪੀਡ ਡਿਜ਼ਾਈਨ ਦਾ ਸਮਰਥਨ ਕਰਦੇ ਹਨ ਜਿੱਥੇ ਬੈਕਪ੍ਰੈਸ਼ਰ ਦੇ ਤੁਰੰਤ ਰੂਪਾਂ ਦੇ ਨਤੀਜੇ ਵਜੋਂ ਅਧਿਕਤਮ ਓਪਰੇਟਿੰਗ ਫ੍ਰੀਕੁਐਂਸੀ (FMAX) ਵਿੱਚ ਗਿਰਾਵਟ ਆ ਸਕਦੀ ਹੈ ਅਕਸਰ ਕੰਟਰੋਲ ਮਾਰਗ ਵਿੱਚ ਸੰਯੁਕਤ ਤਰਕ ਦੇ ਕਾਰਨ। ਇੱਕ Avalon-MM ਏਜੰਟ ਨੂੰ ਹਰ ਸੰਭਵ ਟ੍ਰਾਂਸਫਰ ਸਮੇਂ ਦਾ ਸਮਰਥਨ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ ਜੋ ਇਸਦੇ waitrequestAllowance ਮੁੱਲ ਲਈ ਕਾਨੂੰਨੀ ਹਨ। ਸਾਬਕਾ ਲਈample, waitrequestAllowance = 2 ਵਾਲਾ ਏਜੰਟ ਹੇਠਾਂ ਦਿੱਤੇ ਸਾਬਕਾ ਵਿੱਚ ਦਿਖਾਏ ਗਏ ਕਿਸੇ ਵੀ ਹੋਸਟ ਟ੍ਰਾਂਸਫਰ ਵੇਵਫਾਰਮ ਨੂੰ ਸਵੀਕਾਰ ਕਰਨ ਦੇ ਯੋਗ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈamples.

ਪੰਨਾ 21 'ਤੇ ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ ਆਮ ਤੌਰ 'ਤੇ ਪੜ੍ਹੋ ਅਤੇ ਲਿਖੋ ਟ੍ਰਾਂਸਫਰ ਕਰੋ

3.5.2.1 waitrequest ਭੱਤਾ ਦੋ ਬਰਾਬਰ ਹੈ
ਨਿਮਨਲਿਖਤ ਟਾਈਮਿੰਗ ਡਾਇਗ੍ਰਾਮ ਇੱਕ Avalon-MM ਹੋਸਟ ਲਈ ਸਮੇਂ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਜਿਸ ਵਿੱਚ ਕ੍ਰਮਵਾਰ Avalon-MM ਏਜੰਟ ਦੇ ਡੀਜ਼ਰਟ ਜਾਂ ਅਸਟੇਟ ਵੇਟਰੇਕਸਟ ਤੋਂ ਬਾਅਦ ਟ੍ਰਾਂਸਫਰ ਭੇਜਣਾ ਸ਼ੁਰੂ ਕਰਨ ਅਤੇ ਬੰਦ ਕਰਨ ਲਈ ਦੋ ਘੜੀਆਂ ਹਨ।

ਚਿੱਤਰ 8. ਮੇਜ਼ਬਾਨ ਲਿਖੋ: waitrequestAllowance ਬਰਾਬਰ ਦੋ ਕਲਾਕ ਚੱਕਰ

1 2

3 4

ਘੜੀ

ਲਿਖੋ

ਉਡੀਕ ਬੇਨਤੀ

ਡਾਟਾ[7:0]

A0 A1 A2

A3 A4

B0 B1

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 23

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਇਸ ਚਿੱਤਰ ਵਿੱਚ ਮਾਰਕਰ ਹੇਠ ਲਿਖੀਆਂ ਘਟਨਾਵਾਂ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕਰਦੇ ਹਨ:
1. Avalon-MM> ਮੇਜ਼ਬਾਨ ਡਰਾਈਵ ਲਿਖਣ ਅਤੇ ਡਾਟਾ.
2. Avalon-MM> ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। ਕਿਉਂਕਿ waitrequestAllowance 2 ਹੈ, ਹੋਸਟ 2 ਵਾਧੂ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਪੂਰਾ ਕਰਨ ਦੇ ਯੋਗ ਹੈ।
3. ਮੇਜ਼ਬਾਨ ਡੀਜ਼ਰਟ ਲੋੜ ਅਨੁਸਾਰ ਲਿਖਦੇ ਹਨ ਕਿਉਂਕਿ ਏਜੰਟ ਤੀਜੇ ਚੱਕਰ ਲਈ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰ ਰਿਹਾ ਹੈ।
4. Avalon-MM> ਮੇਜ਼ਬਾਨ ਡਰਾਈਵ ਲਿਖਦਾ ਹੈ ਅਤੇ ਡਾਟਾ। ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਨਹੀਂ ਕਰ ਰਿਹਾ ਹੈ। ਲਿਖਦਾ ਪੂਰਾ।
5. ਏਵਲੋਨ ਹੋਸਟ ਡਰਾਈਵ ਲਿਖਦਾ ਹੈ ਅਤੇ ਡੇਟਾ ਕਰਦਾ ਹੈ ਭਾਵੇਂ ਕਿ ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰ ਰਿਹਾ ਹੈ। ਕਿਉਂਕਿ waitrequestAllowance 2 ਚੱਕਰ ਹੈ, ਲਿਖਣਾ ਪੂਰਾ ਹੋ ਜਾਂਦਾ ਹੈ।
6. ਏਵਲੋਨ ਹੋਸਟ ਡਰਾਈਵ ਲਿਖਣ ਅਤੇ ਡਾਟਾ। ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਨਹੀਂ ਕਰ ਰਿਹਾ ਹੈ। ਲਿਖਣਾ ਪੂਰਾ ਹੋ ਜਾਂਦਾ ਹੈ।

3.5.2.2 waitrequest ਭੱਤਾ ਇੱਕ ਬਰਾਬਰ ਹੈ
ਨਿਮਨਲਿਖਤ ਟਾਈਮਿੰਗ ਡਾਇਗ੍ਰਾਮ ਇੱਕ Avalon-MM ਹੋਸਟ ਲਈ ਸਮੇਂ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਜਿਸ ਕੋਲ ਕ੍ਰਮਵਾਰ Avalon-MM ਏਜੰਟ ਦੇ ਡੀਜ਼ਰਟ ਜਾਂ ਦਾਅਵਾ ਕਰਨ ਤੋਂ ਬਾਅਦ ਟ੍ਰਾਂਸਫਰ ਭੇਜਣਾ ਸ਼ੁਰੂ ਕਰਨ ਅਤੇ ਬੰਦ ਕਰਨ ਲਈ ਇੱਕ ਘੜੀ ਦਾ ਚੱਕਰ ਹੈ:
ਚਿੱਤਰ 9. ਹੋਸਟ ਲਿਖੋ: waitrequest ਭੱਤਾ ਇੱਕ ਘੜੀ ਚੱਕਰ ਦੇ ਬਰਾਬਰ ਹੈ

1 clk

23 4

6 7

ਲਿਖੋ

ਉਡੀਕ ਬੇਨਤੀ

ਡਾਟਾ[7:0]

A0 A1 A2

A3 A4

B1 B2

ਇਸ ਚਿੱਤਰ ਵਿਚਲੇ ਨੰਬਰ ਹੇਠ ਲਿਖੀਆਂ ਘਟਨਾਵਾਂ ਨੂੰ ਦਰਸਾਉਂਦੇ ਹਨ:
1. Avalon-MM ਹੋਸਟ ਡਰਾਈਵ ਲਿਖਣ ਅਤੇ ਡਾਟਾ।
2. Avalon-MM ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। ਕਿਉਂਕਿ waitrequestAllowance 1 ਹੈ, ਹੋਸਟ ਲਿਖਤ ਨੂੰ ਪੂਰਾ ਕਰ ਸਕਦਾ ਹੈ।
3. ਮੇਜ਼ਬਾਨ ਡੀਜ਼ਰਟ ਲਿਖਦੇ ਹਨ ਕਿਉਂਕਿ ਏਜੰਟ ਦੂਜੇ ਚੱਕਰ ਲਈ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰ ਰਿਹਾ ਹੈ।
4. Avalon-MM ਹੋਸਟ ਡਰਾਈਵ ਲਿਖਣ ਅਤੇ ਡਾਟਾ। ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਨਹੀਂ ਕਰ ਰਿਹਾ ਹੈ। ਲਿਖਦਾ ਪੂਰਾ।
5. ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। ਕਿਉਂਕਿ ਉਡੀਕ ਬੇਨਤੀ ਭੱਤਾ 1 ਚੱਕਰ ਹੈ, ਲਿਖਣਾ ਪੂਰਾ ਹੋ ਜਾਂਦਾ ਹੈ।

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 24

ਫੀਡਬੈਕ ਭੇਜੋ

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

6. Avalon-MM ਮੇਜ਼ਬਾਨ ਡਰਾਈਵ ਲਿਖਣ ਅਤੇ ਡਾਟਾ. ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਨਹੀਂ ਕਰ ਰਿਹਾ ਹੈ। ਲਿਖਣਾ ਪੂਰਾ ਹੋ ਜਾਂਦਾ ਹੈ।
7. Avalon-MM ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। ਕਿਉਂਕਿ waitrequestAllowance 1 ਹੈ, ਹੋਸਟ ਇੱਕ ਵਾਧੂ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ ਪੂਰਾ ਕਰ ਸਕਦਾ ਹੈ।
8. ਏਵਲੋਨ ਹੋਸਟ ਡਰਾਈਵ ਲਿਖਣ ਅਤੇ ਡਾਟਾ। ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਨਹੀਂ ਕਰ ਰਿਹਾ ਹੈ। ਲਿਖਣਾ ਪੂਰਾ ਹੋ ਜਾਂਦਾ ਹੈ।

3.5.2.3 ਉਡੀਕ ਬੇਨਤੀ ਭੱਤਾ ਦੋ ਬਰਾਬਰ ਹੈ - ਸਿਫ਼ਾਰਸ਼ ਨਹੀਂ ਕੀਤੀ ਜਾਂਦੀ

ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ ਇੱਕ Avalon-MM> ਹੋਸਟ ਲਈ ਸਮੇਂ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਜੋ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਨ ਤੋਂ ਬਾਅਦ ਦੋ ਟ੍ਰਾਂਸਫਰ ਭੇਜ ਸਕਦਾ ਹੈ।

ਇਹ ਸਮਾਂ ਕਾਨੂੰਨੀ ਹੈ, ਪਰ ਸਿਫ਼ਾਰਸ਼ ਨਹੀਂ ਕੀਤਾ ਗਿਆ ਹੈ। ਇਸ ਵਿੱਚ ਸਾਬਕਾampਹੋਸਟ ਘੜੀ ਦੇ ਚੱਕਰਾਂ ਦੀ ਗਿਣਤੀ ਦੀ ਬਜਾਏ ਲੈਣ-ਦੇਣ ਦੀ ਗਿਣਤੀ ਗਿਣਦਾ ਹੈ। ਇਸ ਪਹੁੰਚ ਲਈ ਇੱਕ ਕਾਊਂਟਰ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ ਜੋ ਲਾਗੂ ਕਰਨ ਨੂੰ ਵਧੇਰੇ ਗੁੰਝਲਦਾਰ ਬਣਾਉਂਦਾ ਹੈ ਅਤੇ ਸਮਾਂ ਬੰਦ ਹੋਣ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰ ਸਕਦਾ ਹੈ।
ਜਦੋਂ ਹੋਸਟ ਇਹ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ ਕਿ ਉਡੀਕ ਸਿਗਨਲ ਅਤੇ ਲਗਾਤਾਰ ਗਿਣਤੀ ਦੇ ਚੱਕਰਾਂ ਨਾਲ ਲੈਣ-ਦੇਣ ਕਦੋਂ ਚਲਾਉਣਾ ਹੈ, ਹੋਸਟ ਰਜਿਸਟਰਡ ਸਿਗਨਲਾਂ ਦੇ ਆਧਾਰ 'ਤੇ ਟ੍ਰਾਂਜੈਕਸ਼ਨਾਂ ਨੂੰ ਸ਼ੁਰੂ ਜਾਂ ਬੰਦ ਕਰ ਦਿੰਦਾ ਹੈ।

ਚਿੱਤਰ 10. waitrequest ਭੱਤਾ ਦੋ ਟ੍ਰਾਂਸਫਰ ਦੇ ਬਰਾਬਰ ਹੈ

1 23 clk

ਲਿਖੋ

ਉਡੀਕ ਬੇਨਤੀ

ਡਾਟਾ

ਇਸ ਚਿੱਤਰ ਵਿੱਚ ਸੰਖਿਆਵਾਂ ਹੇਠ ਲਿਖੀਆਂ ਘਟਨਾਵਾਂ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕਰਦੀਆਂ ਹਨ: 1. Avalon-MM> ਹੋਸਟ ਡਾਟਾ ਲਿਖਣ ਅਤੇ ਡਰਾਈਵ ਕਰਨ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ।
2. Avalon-MM> ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ।
3. Avalon-MM> ਮੇਜ਼ਬਾਨ ਡਰਾਈਵ ਲਿਖਦਾ ਹੈ ਅਤੇ ਡਾਟਾ। ਕਿਉਂਕਿ waitrequestAllowance 2 ਹੈ, ਹੋਸਟ ਲਗਾਤਾਰ 2 ਚੱਕਰਾਂ ਵਿੱਚ ਡਾਟਾ ਚਲਾਉਂਦਾ ਹੈ।
4. Avalon-MM> ਮੇਜ਼ਬਾਨ ਡੀਸਰਟ ਲਿਖਦੇ ਹਨ ਕਿਉਂਕਿ ਹੋਸਟ ਨੇ 2-ਟ੍ਰਾਂਸਫਰ ਉਡੀਕ ਬੇਨਤੀ ਭੱਤਾ ਖਰਚ ਕੀਤਾ ਹੈ।
5. Avalon-MM> ਮੇਜ਼ਬਾਨ ਇੱਕ ਲਿਖਤ ਜਾਰੀ ਕਰਦਾ ਹੈ ਜਿਵੇਂ ਹੀ ਉਡੀਕ ਬੇਨਤੀ ਰੱਦ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।
6. Avalon-MM> ਮੇਜ਼ਬਾਨ ਡਰਾਈਵ ਲਿਖਦਾ ਹੈ ਅਤੇ ਡਾਟਾ। ਏਜੰਟ 1 ਚੱਕਰ ਲਈ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ।
7. waitrequest ਦੇ ਜਵਾਬ ਵਿੱਚ, Avalon-MM> ਹੋਸਟ 2 ਚੱਕਰਾਂ ਲਈ ਡੇਟਾ ਰੱਖਦਾ ਹੈ।

3.5.2.4 Avalon-MM ਹੋਸਟ ਅਤੇ ਏਜੰਟ ਇੰਟਰਫੇਸ ਲਈ waitrequestAllowance ਅਨੁਕੂਲਤਾ
Avalon-MM ਮੇਜ਼ਬਾਨ ਅਤੇ ਏਜੰਟ ਜੋ ਵੇਟਰੇਕਸਟ ਸਿਗਨਲ ਬੈਕਪ੍ਰੈਸ਼ਰ ਦਾ ਸਮਰਥਨ ਕਰਦੇ ਹਨ। ਬੈਕਪ੍ਰੈਸ਼ਰ ਵਾਲੇ ਮੇਜ਼ਬਾਨ ਹਮੇਸ਼ਾ ਬੈਕਪ੍ਰੈਸ਼ਰ ਤੋਂ ਬਿਨਾਂ ਏਜੰਟਾਂ ਨਾਲ ਜੁੜ ਸਕਦੇ ਹਨ। ਬੈਕਪ੍ਰੈਸ਼ਰ ਤੋਂ ਬਿਨਾਂ ਮੇਜ਼ਬਾਨ ਬੈਕਪ੍ਰੈਸ਼ਰ ਵਾਲੇ ਏਜੰਟਾਂ ਨਾਲ ਨਹੀਂ ਜੁੜ ਸਕਦੇ।

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 25

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਸਾਰਣੀ 11. Avalon-MM ਮੇਜ਼ਬਾਨਾਂ ਅਤੇ ਏਜੰਟਾਂ ਲਈ waitrequestAllowance ਅਨੁਕੂਲਤਾ

ਹੋਸਟ ਅਤੇ ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਭੱਤਾ

ਅਨੁਕੂਲਤਾ

ਮੇਜ਼ਬਾਨ = 0 ਏਜੰਟ = 0
ਮੇਜ਼ਬਾਨ = 0 ਏਜੰਟ > 0

ਮਿਆਰੀ Avalon-MM ਇੰਟਰਫੇਸਾਂ ਦੇ ਸਮਾਨ ਅਨੁਕੂਲਤਾ ਨਿਯਮਾਂ ਦੀ ਪਾਲਣਾ ਕਰਦਾ ਹੈ।
ਸਿੱਧਾ ਸੰਪਰਕ ਸੰਭਵ ਨਹੀਂ ਹੈ। ਇੱਕ ਉਡੀਕ ਸਿਗਨਲ ਵਾਲੇ ਹੋਸਟ ਦੇ ਮਾਮਲੇ ਲਈ ਸਧਾਰਨ ਅਨੁਕੂਲਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਇੱਕ ਕੁਨੈਕਸ਼ਨ ਅਸੰਭਵ ਹੈ ਜੇਕਰ ਮੇਜ਼ਬਾਨ waitrequest ਸਿਗਨਲ ਦਾ ਸਮਰਥਨ ਨਹੀਂ ਕਰਦਾ ਹੈ।

ਹੋਸਟ > 0 ਏਜੰਟ = 0
ਹੋਸਟ > 0 ਏਜੰਟ > 0

ਸਿੱਧਾ ਸੰਪਰਕ ਸੰਭਵ ਨਹੀਂ ਹੈ। ਅਨੁਕੂਲਤਾ (ਬਫਰ) ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ ਜਦੋਂ ਉਡੀਕ ਬੇਨਤੀ ਸਿਗਨਲ ਜਾਂ ਸਥਿਰ ਉਡੀਕ ਅਵਸਥਾਵਾਂ ਵਾਲੇ ਏਜੰਟ ਨਾਲ ਜੁੜਦੇ ਹੋ।
ਜੇਕਰ ਮੇਜ਼ਬਾਨ ਦਾ ਭੱਤਾ <= ਏਜੰਟ ਦਾ ਭੱਤਾ ਹੋਵੇ ਤਾਂ ਕਿਸੇ ਅਨੁਕੂਲਤਾ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ। ਜੇ ਹੋਸਟ ਭੱਤਾ < ਏਜੰਟ ਭੱਤਾ, ਪਾਈਪਲਾਈਨ ਰਜਿਸਟਰਾਂ ਨੂੰ ਪਾਇਆ ਜਾ ਸਕਦਾ ਹੈ। ਪੁਆਇੰਟ-ਟੂ-ਪੁਆਇੰਟ ਕਨੈਕਸ਼ਨਾਂ ਲਈ, ਤੁਸੀਂ ਕਮਾਂਡ ਸਿਗਨਲਾਂ ਜਾਂ ਉਡੀਕ ਸਿਗਨਲਾਂ 'ਤੇ ਪਾਈਪਲਾਈਨ ਰਜਿਸਟਰਾਂ ਨੂੰ ਜੋੜ ਸਕਦੇ ਹੋ। ਤੱਕ ਦਾ ਰਜਿਸਟਰ ਐੱਸtages ਨੂੰ ਜਿੱਥੇ ਪਾਇਆ ਜਾ ਸਕਦਾ ਹੈ ਭੱਤੇ ਵਿਚਕਾਰ ਅੰਤਰ ਹੈ. ਇੱਕ ਹੋਸਟ ਨੂੰ ਏਜੰਟ ਨਾਲੋਂ ਵੱਧ ਉਡੀਕ ਬੇਨਤੀ ਭੱਤੇ ਨਾਲ ਕਨੈਕਟ ਕਰਨ ਲਈ ਬਫਰਿੰਗ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।

3.5.2.5 waitrequestAllowance ਗਲਤੀ ਸ਼ਰਤਾਂ
ਜੇਕਰ ਕੋਈ Avalon-MM ਇੰਟਰਫੇਸ ਉਡੀਕ ਭੱਤੇ ਦੇ ਨਿਰਧਾਰਨ ਦੀ ਉਲੰਘਣਾ ਕਰਦਾ ਹੈ ਤਾਂ ਵਿਵਹਾਰ ਅਸੰਭਵ ਹੈ।
· ਜੇਕਰ ਕੋਈ ਮੇਜ਼ਬਾਨ waitrequestAllowance = ਦੀ ਉਲੰਘਣਾ ਕਰਦਾ ਹੈ ਤੋਂ ਵੱਧ ਭੇਜ ਕੇ ਨਿਰਧਾਰਨ ਤਬਾਦਲੇ, ਤਬਾਦਲੇ ਛੱਡੇ ਜਾ ਸਕਦੇ ਹਨ ਜਾਂ ਡੇਟਾ ਭ੍ਰਿਸ਼ਟਾਚਾਰ ਹੋ ਸਕਦਾ ਹੈ।
· ਜੇਕਰ ਕੋਈ ਏਜੰਟ ਸੰਭਵ ਤੌਰ 'ਤੇ ਵੱਧ ਉਡੀਕ ਬੇਨਤੀ ਭੱਤੇ ਦਾ ਇਸ਼ਤਿਹਾਰ ਦਿੰਦਾ ਹੈ, ਤਾਂ ਕੁਝ ਟ੍ਰਾਂਸਫਰ ਬੰਦ ਕੀਤੇ ਜਾ ਸਕਦੇ ਹਨ ਜਾਂ ਡਾਟਾ ਖਰਾਬ ਹੋ ਸਕਦਾ ਹੈ।
3.5.3. ਫਿਕਸਡ ਵੇਟ-ਸਟੇਟਸ ਦੇ ਨਾਲ ਟ੍ਰਾਂਸਫਰ ਪੜ੍ਹੋ ਅਤੇ ਲਿਖੋ
ਇੱਕ ਏਜੰਟ readWaitTime ਅਤੇ writeWaitTime ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਸਥਿਰ ਉਡੀਕ-ਸਥਿਤੀਆਂ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰ ਸਕਦਾ ਹੈ। ਨਿਸ਼ਚਤ ਉਡੀਕ-ਰਾਜਾਂ ਦੀ ਵਰਤੋਂ ਕਰਨਾ ਕਿਸੇ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਰੋਕਣ ਲਈ ਉਡੀਕ ਬੇਨਤੀ ਦੀ ਵਰਤੋਂ ਕਰਨ ਦਾ ਇੱਕ ਵਿਕਲਪ ਹੈ। ਪਤਾ ਅਤੇ ਨਿਯੰਤਰਣ ਸਿਗਨਲ (ਬਾਈਟਨੇਬਲ, ਰੀਡ ਅਤੇ ਲਿੱਖ) ਟ੍ਰਾਂਸਫਰ ਦੀ ਮਿਆਦ ਲਈ ਸਥਿਰ ਰੱਖੇ ਜਾਂਦੇ ਹਨ। ReadWaitTime ਸੈੱਟ ਕਰ ਰਿਹਾ ਹੈ ਜਾਂ WaitTime ਲਿਖ ਰਿਹਾ ਹੈ ਲਈ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਨ ਦੇ ਬਰਾਬਰ ਹੈ ਚੱਕਰ ਪ੍ਰਤੀ ਟ੍ਰਾਂਸਫਰ।
ਹੇਠਾਂ ਦਿੱਤੇ ਚਿੱਤਰ ਵਿੱਚ, ਏਜੰਟ ਕੋਲ WaitTime = 2 ਅਤੇ readWaitTime = 1 ਹੈ।

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 26

ਫੀਡਬੈਕ ਭੇਜੋ

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਚਿੱਤਰ 11.

ਏਜੰਟ ਇੰਟਰਫੇਸ 'ਤੇ ਫਿਕਸਡ ਵੇਟ-ਸਟੇਟਸ ਦੇ ਨਾਲ ਟ੍ਰਾਂਸਫਰ ਪੜ੍ਹੋ ਅਤੇ ਲਿਖੋ

clk

ਪਤਾ

ਘੱਟ ਕਰਨ ਯੋਗ

ਪੜ੍ਹੋ

readdata ਜਵਾਬ ਲਿਖੋ datadata

ਰੀਡਡਾਟਾ ਜਵਾਬ

ਡਾਟਾ ਲਿਖੋ

ਇਸ ਟਾਈਮਿੰਗ ਡਾਇਗ੍ਰਾਮ ਵਿੱਚ ਨੰਬਰ ਹੇਠਾਂ ਦਿੱਤੇ ਪਰਿਵਰਤਨ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕਰਦੇ ਹਨ:
1. ਹੋਸਟ ਪਤੇ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ ਅਤੇ clk ਦੇ ਵਧਦੇ ਕਿਨਾਰੇ 'ਤੇ ਪੜ੍ਹਦਾ ਹੈ।
2. clk ਦਾ ਅਗਲਾ ਵਧਦਾ ਕਿਨਾਰਾ ਪਹਿਲੇ ਅਤੇ ਕੇਵਲ ਉਡੀਕ-ਰਾਜ ਚੱਕਰ ਦੇ ਅੰਤ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਪੜ੍ਹਨ ਦਾ ਉਡੀਕ ਸਮਾਂ 1 ਹੈ।
3. ਏਜੰਟ clk ਦੇ ਵਧਦੇ ਹੋਏ ਕਿਨਾਰੇ 'ਤੇ ਰੀਡਡੇਟਾ ਅਤੇ ਜਵਾਬ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਖਤਮ ਹੁੰਦਾ ਹੈ।
4. ਰਾਈਟ ਡਾਟਾ, ਐਡਰੈੱਸ, ਬਾਈਟੀਨੇਬਲ, ਅਤੇ ਰਾਈਟ ਸਿਗਨਲ ਏਜੰਟ ਨੂੰ ਉਪਲਬਧ ਹਨ।
5. ਰਾਈਟ ਟ੍ਰਾਂਸਫਰ 2 ਵੇਟ-ਸਟੇਟ ਚੱਕਰਾਂ ਤੋਂ ਬਾਅਦ ਖਤਮ ਹੁੰਦਾ ਹੈ।
ਇੱਕ ਸਿੰਗਲ ਵੇਟ-ਸਟੇਟ ਦੇ ਨਾਲ ਟ੍ਰਾਂਸਫਰ ਆਮ ਤੌਰ 'ਤੇ ਮਲਟੀਸਾਈਕਲ ਆਫ-ਚਿੱਪ ਪੈਰੀਫਿਰਲਾਂ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ। ਪੈਰੀਫਿਰਲ clk ਦੇ ਵਧਦੇ ਕਿਨਾਰੇ 'ਤੇ ਪਤੇ ਅਤੇ ਨਿਯੰਤਰਣ ਸੰਕੇਤਾਂ ਨੂੰ ਕੈਪਚਰ ਕਰਦਾ ਹੈ। ਪੈਰੀਫਿਰਲ ਕੋਲ ਡੇਟਾ ਵਾਪਸ ਕਰਨ ਲਈ ਇੱਕ ਪੂਰਾ ਚੱਕਰ ਹੈ।
ਜ਼ੀਰੋ ਵੇਟ-ਸਟੇਟ ਵਾਲੇ ਕੰਪੋਨੈਂਟਸ ਦੀ ਇਜਾਜ਼ਤ ਹੈ। ਹਾਲਾਂਕਿ, ਜ਼ੀਰੋ ਵੇਟਸਟੇਟ ਵਾਲੇ ਹਿੱਸੇ ਪ੍ਰਾਪਤੀਯੋਗ ਬਾਰੰਬਾਰਤਾ ਨੂੰ ਘਟਾ ਸਕਦੇ ਹਨ। ਜ਼ੀਰੋ ਉਡੀਕ-ਰਾਜਾਂ ਨੂੰ ਉਸੇ ਚੱਕਰ ਵਿੱਚ ਜਵਾਬ ਤਿਆਰ ਕਰਨ ਲਈ ਕੰਪੋਨੈਂਟ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ ਜੋ ਬੇਨਤੀ ਪੇਸ਼ ਕੀਤੀ ਗਈ ਸੀ।

3.5.4 ਪਾਈਪਲਾਈਨ ਟ੍ਰਾਂਸਫਰ
Avalon-MM ਪਾਈਪਲਾਈਨਡ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਸਿੰਕ੍ਰੋਨਸ ਏਜੰਟ ਡਿਵਾਈਸਾਂ ਲਈ ਥ੍ਰੁਪੁੱਟ ਵਧਾਉਂਦੇ ਹਨ ਜਿਨ੍ਹਾਂ ਨੂੰ ਪਹਿਲੀ ਪਹੁੰਚ ਲਈ ਡੇਟਾ ਵਾਪਸ ਕਰਨ ਲਈ ਕਈ ਚੱਕਰਾਂ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਅਜਿਹੀਆਂ ਡਿਵਾਈਸਾਂ ਆਮ ਤੌਰ 'ਤੇ ਉਸ ਤੋਂ ਬਾਅਦ ਕੁਝ ਸਮੇਂ ਲਈ ਪ੍ਰਤੀ ਚੱਕਰ ਇੱਕ ਡਾਟਾ ਮੁੱਲ ਵਾਪਸ ਕਰ ਸਕਦੀਆਂ ਹਨ। ਨਵੇਂ ਪਾਈਪਲਾਈਨ ਵਾਲੇ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਪਿਛਲੇ ਟ੍ਰਾਂਸਫਰ ਲਈ ਰੀਡਡੇਟਾ ਵਾਪਸ ਆਉਣ ਤੋਂ ਪਹਿਲਾਂ ਸ਼ੁਰੂ ਹੋ ਸਕਦੇ ਹਨ।
ਇੱਕ ਪਾਈਪਲਾਈਨਡ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਦਾ ਇੱਕ ਪਤਾ ਪੜਾਅ ਅਤੇ ਇੱਕ ਡੇਟਾ ਪੜਾਅ ਹੁੰਦਾ ਹੈ। ਇੱਕ ਹੋਸਟ ਪਤੇ ਦੇ ਪੜਾਅ ਦੌਰਾਨ ਪਤਾ ਪੇਸ਼ ਕਰਕੇ ਇੱਕ ਟ੍ਰਾਂਸਫਰ ਸ਼ੁਰੂ ਕਰਦਾ ਹੈ। ਇੱਕ ਏਜੰਟ ਡੇਟਾ ਪੜਾਅ ਦੌਰਾਨ ਡੇਟਾ ਪ੍ਰਦਾਨ ਕਰਕੇ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਪੂਰਾ ਕਰਦਾ ਹੈ। ਇੱਕ ਨਵੇਂ ਟ੍ਰਾਂਸਫਰ (ਜਾਂ ਮਲਟੀਪਲ ਟ੍ਰਾਂਸਫਰ) ਲਈ ਪਤਾ ਪੜਾਅ ਇੱਕ ਪਿਛਲੇ ਟ੍ਰਾਂਸਫਰ ਦੇ ਡੇਟਾ ਪੜਾਅ ਦੇ ਪੂਰਾ ਹੋਣ ਤੋਂ ਪਹਿਲਾਂ ਸ਼ੁਰੂ ਹੋ ਸਕਦਾ ਹੈ। ਦੇਰੀ ਨੂੰ ਪਾਈਪਲਾਈਨ ਲੇਟੈਂਸੀ ਕਿਹਾ ਜਾਂਦਾ ਹੈ। ਪਾਈਪਲਾਈਨ ਲੇਟੈਂਸੀ ਪਤਾ ਪੜਾਅ ਦੇ ਅੰਤ ਤੋਂ ਡਾਟਾ ਪੜਾਅ ਦੀ ਸ਼ੁਰੂਆਤ ਤੱਕ ਦੀ ਮਿਆਦ ਹੈ।

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 27

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਉਡੀਕ-ਰਾਜਾਂ ਅਤੇ ਪਾਈਪਲਾਈਨ ਲੇਟੈਂਸੀ ਲਈ ਟ੍ਰਾਂਸਫਰ ਸਮੇਂ ਵਿੱਚ ਹੇਠਾਂ ਦਿੱਤੇ ਮੁੱਖ ਅੰਤਰ ਹਨ:
· ਉਡੀਕ-ਰਾਜ-ਉਡੀਕ-ਰਾਜ ਪਤਾ ਪੜਾਅ ਦੀ ਲੰਬਾਈ ਨਿਰਧਾਰਤ ਕਰਦੇ ਹਨ। ਉਡੀਕ-ਰਾਜ ਇੱਕ ਪੋਰਟ ਦੇ ਅਧਿਕਤਮ ਥ੍ਰੋਪੁੱਟ ਨੂੰ ਸੀਮਿਤ ਕਰਦੇ ਹਨ। ਜੇਕਰ ਕਿਸੇ ਏਜੰਟ ਨੂੰ ਟ੍ਰਾਂਸਫਰ ਬੇਨਤੀ ਦਾ ਜਵਾਬ ਦੇਣ ਲਈ ਇੱਕ ਉਡੀਕ-ਰਾਜ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ, ਤਾਂ ਪੋਰਟ ਨੂੰ ਪ੍ਰਤੀ ਟ੍ਰਾਂਸਫਰ ਲਈ ਦੋ ਘੜੀਆਂ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।
· ਪਾਈਪਲਾਈਨ ਲੇਟੈਂਸੀ-ਪਾਈਪਲਾਈਨ ਲੇਟੈਂਸੀ ਪਤਾ ਫੇਜ਼ ਤੋਂ ਸੁਤੰਤਰ ਤੌਰ 'ਤੇ ਡੇਟਾ ਵਾਪਸ ਆਉਣ ਤੱਕ ਸਮਾਂ ਨਿਰਧਾਰਤ ਕਰਦੀ ਹੈ। ਇੱਕ ਪਾਈਪਲਾਈਨ ਏਜੰਟ ਬਿਨਾਂ ਉਡੀਕ-ਰਾਜਾਂ ਦੇ ਪ੍ਰਤੀ ਚੱਕਰ ਇੱਕ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਕਾਇਮ ਰੱਖ ਸਕਦਾ ਹੈ। ਹਾਲਾਂਕਿ, ਏਜੰਟ ਨੂੰ ਡੇਟਾ ਦੀ ਪਹਿਲੀ ਇਕਾਈ ਵਾਪਸ ਕਰਨ ਲਈ ਲੇਟੈਂਸੀ ਦੇ ਕਈ ਚੱਕਰਾਂ ਦੀ ਲੋੜ ਹੋ ਸਕਦੀ ਹੈ।
ਵੇਟ-ਸਟੇਟਸ ਅਤੇ ਪਾਈਪਲਾਈਨਡ ਰੀਡਸ ਨੂੰ ਇੱਕੋ ਸਮੇਂ ਸਮਰਥਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਪਾਈਪਲਾਈਨ ਲੇਟੈਂਸੀ ਜਾਂ ਤਾਂ ਸਥਿਰ ਜਾਂ ਵੇਰੀਏਬਲ ਹੋ ਸਕਦੀ ਹੈ।

3.5.4.1. ਵੇਰੀਏਬਲ ਲੇਟੈਂਸੀ ਨਾਲ ਪਾਈਪਲਾਈਨਡ ਰੀਡ ਟ੍ਰਾਂਸਫਰ
ਪਤੇ ਅਤੇ ਨਿਯੰਤਰਣ ਸੰਕੇਤਾਂ ਨੂੰ ਕੈਪਚਰ ਕਰਨ ਤੋਂ ਬਾਅਦ, ਇੱਕ Avalon-MM ਪਾਈਪਲਾਈਨ ਏਜੰਟ ਡੇਟਾ ਪੈਦਾ ਕਰਨ ਲਈ ਇੱਕ ਜਾਂ ਵੱਧ ਚੱਕਰ ਲੈਂਦਾ ਹੈ। ਇੱਕ ਪਾਈਪਲਾਈਨ ਏਜੰਟ ਕਿਸੇ ਵੀ ਸਮੇਂ 'ਤੇ ਇੱਕ ਤੋਂ ਵੱਧ ਬਕਾਇਆ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਹੋ ਸਕਦਾ ਹੈ।
ਵੇਰੀਏਬਲ-ਲੇਟੈਂਸੀ ਪਾਈਪਲਾਈਨਡ ਰੀਡ ਟ੍ਰਾਂਸਫਰ:
· ਇੱਕ ਵਾਧੂ ਸਿਗਨਲ ਦੀ ਲੋੜ ਹੈ, ਰੀਡ ਡੈਟਾਵੈਲਿਡ, ਜੋ ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਡਾਟਾ ਕਦੋਂ ਵੈਧ ਹੈ।
· ਗੈਰ-ਪਾਈਪਲਾਈਨ ਵਾਲੇ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਦੇ ਤੌਰ 'ਤੇ ਸਿਗਨਲਾਂ ਦਾ ਉਹੀ ਸੈੱਟ ਸ਼ਾਮਲ ਕਰੋ।
ਵੇਰੀਏਬਲ-ਲੇਟੈਂਸੀ ਪਾਈਪਲਾਈਨਡ ਰੀਡ ਟ੍ਰਾਂਸਫਰਾਂ ਵਿੱਚ, ਰੀਡਡੇਟਾਵੈਲਿਡ ਦੀ ਵਰਤੋਂ ਕਰਨ ਵਾਲੇ ਏਜੰਟ ਪੈਰੀਫਿਰਲਾਂ ਨੂੰ ਵੇਰੀਏਬਲ ਲੇਟੈਂਸੀ ਨਾਲ ਪਾਈਪਲਾਈਨ ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ। ਰੀਡ ਕਮਾਂਡ ਦੇ ਅਨੁਸਾਰੀ ਰੀਡਡੇਟਾ ਅਤੇ ਰੀਡਡੇਟਾਵੈਲਿਡ ਸਿਗਨਲਾਂ ਨੂੰ ਛੇਤੀ ਤੋਂ ਛੇਤੀ ਰੀਡ ਕਮਾਂਡ ਦਾ ਦਾਅਵਾ ਕਰਨ ਤੋਂ ਬਾਅਦ ਚੱਕਰ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
ਏਜੰਟ ਨੂੰ ਰੀਡਡੇਟਾ ਉਸੇ ਕ੍ਰਮ ਵਿੱਚ ਵਾਪਸ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ ਜਿਸ ਕ੍ਰਮ ਵਿੱਚ ਰੀਡ ਕਮਾਂਡਾਂ ਨੂੰ ਸਵੀਕਾਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਵੇਰੀਏਬਲ ਲੇਟੈਂਸੀ ਵਾਲੇ ਪਾਈਪਲਾਈਨ ਕੀਤੇ ਏਜੰਟ ਪੋਰਟਾਂ ਨੂੰ waitrequest ਦੀ ਵਰਤੋਂ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈ। ਏਜੰਟ ਲੰਬਿਤ ਟ੍ਰਾਂਸਫਰਾਂ ਦੀ ਇੱਕ ਸਵੀਕਾਰਯੋਗ ਸੰਖਿਆ ਨੂੰ ਕਾਇਮ ਰੱਖਣ ਲਈ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਰੋਕਣ ਲਈ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰ ਸਕਦਾ ਹੈ। ਇੱਕ ਏਜੰਟ ਹੋਸਟ ਨੂੰ ਸੁਤੰਤਰ ਤੌਰ 'ਤੇ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਕਰਨ ਲਈ ਰੀਡਡੇਟਾ ਵੈਧ ਦਾ ਦਾਅਵਾ ਕਰ ਸਕਦਾ ਹੈ ਕਿ ਕੀ ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਨਾਲ ਇੱਕ ਨਵੀਂ ਕਮਾਂਡ ਨੂੰ ਰੋਕ ਰਿਹਾ ਹੈ।

ਨੋਟ:

ਲੰਬਿਤ ਟ੍ਰਾਂਸਫਰ ਦੀ ਅਧਿਕਤਮ ਸੰਖਿਆ ਏਜੰਟ ਇੰਟਰਫੇਸ ਦੀ ਵਿਸ਼ੇਸ਼ਤਾ ਹੈ। ਇੰਟਰਕਨੈਕਟ ਫੈਬਰਿਕ ਇਸ ਨੰਬਰ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਮੇਜ਼ਬਾਨਾਂ ਨੂੰ ਬੇਨਤੀ ਕਰਨ ਲਈ ਰੀਡਡੇਟਾ ਨੂੰ ਰੂਟ ਕਰਨ ਲਈ ਤਰਕ ਬਣਾਉਂਦਾ ਹੈ। ਏਜੰਟ ਇੰਟਰਫੇਸ, ਨਾ ਕਿ ਇੰਟਰਕਨੈਕਟ ਫੈਬਰਿਕ, ਨੂੰ ਪੈਂਡਿੰਗ ਰੀਡ ਦੀ ਸੰਖਿਆ ਨੂੰ ਟਰੈਕ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। ਬਕਾਇਆ ਰੀਡਿੰਗ ਦੀ ਸੰਖਿਆ ਨੂੰ ਅਧਿਕਤਮ ਸੰਖਿਆ ਤੋਂ ਵੱਧਣ ਤੋਂ ਰੋਕਣ ਲਈ ਏਜੰਟ ਨੂੰ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। ਜੇਕਰ ਕਿਸੇ ਏਜੰਟ ਕੋਲ waitrequestAllowance > 0 ਹੈ, ਤਾਂ ਏਜੰਟ ਨੂੰ ਇੰਨੀ ਜਲਦੀ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ ਤਾਂ ਕਿ ਕੁੱਲ ਲੰਬਿਤ ਟ੍ਰਾਂਸਫਰ, ਜਿਨ੍ਹਾਂ ਵਿੱਚ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਸਵੀਕਾਰ ਕੀਤੇ ਜਾਣ ਸਮੇਤ, ਨਿਰਧਾਰਤ ਲੰਬਿਤ ਟ੍ਰਾਂਸਫਰਾਂ ਦੀ ਅਧਿਕਤਮ ਸੰਖਿਆ ਤੋਂ ਵੱਧ ਨਾ ਹੋਵੇ।

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 28

ਫੀਡਬੈਕ ਭੇਜੋ

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਚਿੱਤਰ 12.

ਵੇਰੀਏਬਲ ਲੇਟੈਂਸੀ ਦੇ ਨਾਲ ਪਾਈਪਲਾਈਨਡ ਰੀਡ ਟ੍ਰਾਂਸਫਰ

ਹੇਠਾਂ ਦਿੱਤਾ ਚਿੱਤਰ ਕਈ ਏਜੰਟ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਏਜੰਟ ਨੂੰ ਵੇਰੀਏਬਲ ਲੇਟੈਂਸੀ ਨਾਲ ਪਾਈਪਲਾਈਨ ਕੀਤਾ ਗਿਆ ਹੈ। ਇਸ ਅੰਕੜੇ ਵਿੱਚ, ਏਜੰਟ ਵੱਧ ਤੋਂ ਵੱਧ ਦੋ ਲੰਬਿਤ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਸਵੀਕਾਰ ਕਰ ਸਕਦਾ ਹੈ। ਏਜੰਟ ਇਸ ਅਧਿਕਤਮ ਤੋਂ ਬਚਣ ਲਈ ਉਡੀਕ ਬੇਨਤੀ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ।

clk

ਪਤਾ

ਐਡਰ1

ਐਡਰ2

ਐਡਰ3

ਐਡਰ4

ਐਡਰ5

ਪੜ੍ਹੋ

ਉਡੀਕ ਬੇਨਤੀ

readdata readdatavalid

ਡਾਟਾ 1

ਡੇਟਾ2

ਡਾਟਾ 3

ਡੇਟਾ4

ਡੇਟਾ5

ਇਸ ਟਾਈਮਿੰਗ ਡਾਇਗ੍ਰਾਮ ਵਿੱਚ ਨੰਬਰ, ਹੇਠਾਂ ਦਿੱਤੇ ਪਰਿਵਰਤਨਾਂ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕਰਦੇ ਹਨ:
1. ਹੋਸਟ ਪਤੇ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ ਅਤੇ ਪੜ੍ਹਦਾ ਹੈ, ਇੱਕ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਸ਼ੁਰੂ ਕਰਦਾ ਹੈ।
2. ਏਜੰਟ addr1 ਨੂੰ ਹਾਸਲ ਕਰਦਾ ਹੈ।
3. ਏਜੰਟ addr2 ਨੂੰ ਹਾਸਲ ਕਰਦਾ ਹੈ।
4. ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ ਕਿਉਂਕਿ ਏਜੰਟ ਨੇ ਪਹਿਲਾਂ ਹੀ ਅਧਿਕਤਮ ਦੋ ਲੰਬਿਤ ਰੀਡਾਂ ਨੂੰ ਸਵੀਕਾਰ ਕਰ ਲਿਆ ਹੈ, ਜਿਸ ਨਾਲ ਤੀਜਾ ਟ੍ਰਾਂਸਫਰ ਰੁਕ ਗਿਆ ਹੈ।
5. ਏਜੰਟ ਡੇਟਾ1 ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ, addr1 ਦਾ ਜਵਾਬ। ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਕਰਦਾ ਹੈ।
6. ਏਜੰਟ addr3 ਨੂੰ ਹਾਸਲ ਕਰਦਾ ਹੈ। ਇੰਟਰਕਨੈਕਟ ਡਾਟਾ 1 ਨੂੰ ਕੈਪਚਰ ਕਰਦਾ ਹੈ।
7. ਏਜੰਟ addr4 ਨੂੰ ਹਾਸਲ ਕਰਦਾ ਹੈ। ਇੰਟਰਕਨੈਕਟ ਡਾਟਾ 2 ਨੂੰ ਕੈਪਚਰ ਕਰਦਾ ਹੈ।
8. ਏਜੰਟ ਤੀਜੇ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਦੇ ਜਵਾਬ ਵਿੱਚ ਰੀਡ ਡੈਟਾ ਵੈਲੀਡ ਅਤੇ ਰੀਡਡੇਟਾ ਚਲਾਉਂਦਾ ਹੈ।
9. ਏਜੰਟ addr5 ਨੂੰ ਹਾਸਲ ਕਰਦਾ ਹੈ। ਇੰਟਰਕਨੈਕਟ ਡਾਟਾ 3 ਨੂੰ ਕੈਪਚਰ ਕਰਦਾ ਹੈ। ਰੀਡ ਸਿਗਨਲ ਬੰਦ ਹੈ। ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਮੁੱਲ ਹੁਣ ਢੁਕਵਾਂ ਨਹੀਂ ਹੈ।
10. ਇੰਟਰਕਨੈਕਟ ਡੇਟਾ4 ਨੂੰ ਕੈਪਚਰ ਕਰਦਾ ਹੈ।
11. ਏਜੰਟ ਡਾਟਾ 5 ਨੂੰ ਚਲਾਉਂਦਾ ਹੈ ਅਤੇ ਅੰਤਿਮ ਪੈਂਡਿੰਗ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਲਈ ਡਾਟਾ ਪੜਾਅ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਡਾਟਾ ਪ੍ਰਮਾਣਿਤ ਰੀਡ ਡੈਟਾ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ।
ਜੇ ਏਜੰਟ ਪੈਂਡਿੰਗ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਦੀ ਪ੍ਰਕਿਰਿਆ ਕਰਦੇ ਸਮੇਂ ਰਾਈਟ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਸੰਭਾਲ ਨਹੀਂ ਸਕਦਾ ਹੈ, ਤਾਂ ਏਜੰਟ ਨੂੰ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ ਅਤੇ ਬਕਾਇਆ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਪੂਰਾ ਹੋਣ ਤੱਕ ਲਿਖਣ ਦੀ ਕਾਰਵਾਈ ਨੂੰ ਰੋਕਣਾ ਚਾਹੀਦਾ ਹੈ। Avalon-MM ਨਿਰਧਾਰਨ ਉਸ ਸਥਿਤੀ ਵਿੱਚ ਰੀਡਡੇਟਾ ਦੇ ਮੁੱਲ ਨੂੰ ਪਰਿਭਾਸ਼ਤ ਨਹੀਂ ਕਰਦਾ ਹੈ ਜਦੋਂ ਇੱਕ ਏਜੰਟ ਉਸੇ ਪਤੇ 'ਤੇ ਇੱਕ ਲਿਖਤੀ ਟ੍ਰਾਂਸਫਰ ਸਵੀਕਾਰ ਕਰਦਾ ਹੈ ਜੋ ਵਰਤਮਾਨ ਵਿੱਚ ਬਕਾਇਆ ਪੜ੍ਹਿਆ ਟ੍ਰਾਂਸਫਰ ਹੁੰਦਾ ਹੈ।
3.5.4.2 ਫਿਕਸਡ ਲੇਟੈਂਸੀ ਦੇ ਨਾਲ ਪਾਈਪਲਾਈਨਡ ਰੀਡ ਟ੍ਰਾਂਸਫਰ
ਫਿਕਸਡ ਲੇਟੈਂਸੀ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਲਈ ਐਡਰੈੱਸ ਪੜਾਅ ਵੇਰੀਏਬਲ ਲੇਟੈਂਸੀ ਕੇਸ ਦੇ ਸਮਾਨ ਹੈ। ਐਡਰੈੱਸ ਪੜਾਅ ਤੋਂ ਬਾਅਦ, ਸਥਿਰ ਰੀਡ ਲੇਟੈਂਸੀ ਨਾਲ ਪਾਈਪਲਾਈਨ ਵੈਧ ਰੀਡਡੇਟਾ ਵਾਪਸ ਕਰਨ ਲਈ ਘੜੀ ਦੇ ਚੱਕਰਾਂ ਦੀ ਇੱਕ ਨਿਸ਼ਚਿਤ ਸੰਖਿਆ ਲੈਂਦਾ ਹੈ। ਰੀਡ ਲੇਟੈਂਸੀ ਵਿਸ਼ੇਸ਼ਤਾ ਵੈਧ ਰੀਡਡੇਟਾ ਵਾਪਸ ਕਰਨ ਲਈ ਘੜੀ ਦੇ ਚੱਕਰਾਂ ਦੀ ਸੰਖਿਆ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈ। ਇੰਟਰਕਨੈਕਟ ਰੀਡਡੇਟਾ ਨੂੰ ਢੁਕਵੇਂ ਚੜ੍ਹਦੇ ਘੜੀ ਦੇ ਕਿਨਾਰੇ 'ਤੇ ਕੈਪਚਰ ਕਰਦਾ ਹੈ, ਡਾਟਾ ਪੜਾਅ ਨੂੰ ਖਤਮ ਕਰਦਾ ਹੈ।

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 29

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਪਤਾ ਪੜਾਅ ਦੇ ਦੌਰਾਨ, ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਰੋਕਣ ਲਈ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰ ਸਕਦਾ ਹੈ। ਜਾਂ, ਉਡੀਕ ਅਵਸਥਾਵਾਂ ਦੀ ਇੱਕ ਨਿਸ਼ਚਿਤ ਸੰਖਿਆ ਲਈ ਰੀਡ ਲੇਟੈਂਸੀ ਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰਦਾ ਹੈ। ਐਡਰੈੱਸ ਪੜਾਅ ਉਡੀਕ ਸਥਿਤੀਆਂ, ਜੇਕਰ ਕੋਈ ਹੈ, ਤੋਂ ਬਾਅਦ clk ਦੇ ਅਗਲੇ ਵਧਦੇ ਕਿਨਾਰੇ 'ਤੇ ਖਤਮ ਹੁੰਦਾ ਹੈ।

ਡਾਟਾ ਪੜਾਅ ਦੇ ਦੌਰਾਨ, ਡਰਾਈਵ ਇੱਕ ਨਿਸ਼ਚਿਤ ਲੇਟੈਂਸੀ ਤੋਂ ਬਾਅਦ ਡਾਟਾ ਪੜ੍ਹਦੀ ਹੈ। ਦੀ ਇੱਕ ਰੀਡ ਲੇਟੈਂਸੀ ਲਈ , 'ਤੇ ਵੈਧ ਰੀਡਡੇਟਾ ਪੇਸ਼ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ ਐਡਰੈੱਸ ਪੜਾਅ ਦੇ ਅੰਤ ਤੋਂ ਬਾਅਦ clk ਦਾ ਵਧ ਰਿਹਾ ਕਿਨਾਰਾ।

ਚਿੱਤਰ 13.

ਦੋ ਚੱਕਰਾਂ ਦੀ ਸਥਿਰ ਲੇਟੈਂਸੀ ਨਾਲ ਪਾਈਪਲਾਈਨਡ ਰੀਡ ਟ੍ਰਾਂਸਫਰ

ਹੇਠਾਂ ਦਿੱਤਾ ਚਿੱਤਰ ਇੱਕ ਹੋਸਟ ਅਤੇ ਪਾਈਪਲਾਈਨਡ ਵਿਚਕਾਰ ਕਈ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਟਰਾਂਸਫਰ ਨੂੰ ਰੋਕਣ ਲਈ ਡ੍ਰਾਈਵ ਉਡੀਕ ਬੇਨਤੀ ਕਰਦਾ ਹੈ ਅਤੇ 2 ਚੱਕਰਾਂ ਦੀ ਇੱਕ ਨਿਸ਼ਚਿਤ ਰੀਡ ਲੇਟੈਂਸੀ ਹੈ।

clk

ਪਤਾ

ਐਡਰ1

addr2 addr3

ਪੜ੍ਹੋ

ਉਡੀਕ ਬੇਨਤੀ

ਰੀਡ ਡਾਟਾ

ਡੇਟਾ1

ਡਾਟਾ2 ਡਾਟਾ3

ਇਸ ਟਾਈਮਿੰਗ ਡਾਇਗ੍ਰਾਮ ਵਿੱਚ ਨੰਬਰ, ਹੇਠਾਂ ਦਿੱਤੇ ਪਰਿਵਰਤਨਾਂ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕਰਦੇ ਹਨ: 1. ਇੱਕ ਹੋਸਟ ਰੀਡ ਅਤੇ ਐਡਡਰ1 ਦਾ ਦਾਅਵਾ ਕਰਕੇ ਇੱਕ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਸ਼ੁਰੂ ਕਰਦਾ ਹੈ। 2. ਇੱਕ ਚੱਕਰ ਲਈ ਤਬਾਦਲੇ ਨੂੰ ਰੋਕਣ ਦੀ ਉਡੀਕ ਕਰਨ ਦੀ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। 3. clk ਦੇ ਵਧਦੇ ਕਿਨਾਰੇ 'ਤੇ addr1 ਨੂੰ ਕੈਪਚਰ ਕਰਦਾ ਹੈ। ਪਤਾ ਪੜਾਅ ਇੱਥੇ ਖਤਮ ਹੁੰਦਾ ਹੈ. 4. ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਖਤਮ ਕਰਦੇ ਹੋਏ, 2 ਚੱਕਰਾਂ ਤੋਂ ਬਾਅਦ ਵੈਧ ਰੀਡਡੇਟਾ ਪੇਸ਼ ਕਰਦਾ ਹੈ। 5. ਐਡਰ2 ਅਤੇ ਰੀਡ ਨੂੰ ਇੱਕ ਨਵੇਂ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਲਈ ਜ਼ੋਰ ਦਿੱਤਾ ਗਿਆ ਹੈ। 6. ਹੋਸਟ ਅਗਲੇ ਚੱਕਰ ਦੇ ਦੌਰਾਨ, ਤੋਂ ਡੇਟਾ ਤੋਂ ਪਹਿਲਾਂ ਇੱਕ ਤੀਜਾ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਸ਼ੁਰੂ ਕਰਦਾ ਹੈ
ਪਹਿਲਾਂ ਦਾ ਤਬਾਦਲਾ ਵਾਪਸ ਕਰ ਦਿੱਤਾ ਜਾਂਦਾ ਹੈ।

3.5.5 ਬਰਸਟ ਟ੍ਰਾਂਸਫਰ
ਇੱਕ ਬਰਸਟ ਹਰੇਕ ਸ਼ਬਦ ਨੂੰ ਸੁਤੰਤਰ ਰੂਪ ਵਿੱਚ ਵਰਤਣ ਦੀ ਬਜਾਏ, ਇੱਕ ਯੂਨਿਟ ਦੇ ਰੂਪ ਵਿੱਚ ਕਈ ਟ੍ਰਾਂਸਫਰਾਂ ਨੂੰ ਚਲਾਉਂਦਾ ਹੈ। ਬਰਸਟ ਏਜੰਟ ਪੋਰਟਾਂ ਲਈ ਥ੍ਰੋਪੁੱਟ ਵਧਾ ਸਕਦੇ ਹਨ ਜੋ ਇੱਕ ਸਮੇਂ ਵਿੱਚ ਕਈ ਸ਼ਬਦਾਂ ਨੂੰ ਸੰਭਾਲਣ ਵੇਲੇ ਵਧੇਰੇ ਕੁਸ਼ਲਤਾ ਪ੍ਰਾਪਤ ਕਰਦੇ ਹਨ, ਜਿਵੇਂ ਕਿ SDRAM। ਬਰਸਟ ਦਾ ਸ਼ੁੱਧ ਪ੍ਰਭਾਵ ਬਰਸਟ ਦੀ ਮਿਆਦ ਲਈ ਆਰਬਿਟਰੇਸ਼ਨ ਨੂੰ ਲਾਕ ਕਰਨਾ ਹੈ। ਇੱਕ ਬਰਸਟ ਕਰਨ ਵਾਲਾ Avalon-MM ਇੰਟਰਫੇਸ ਜੋ ਰੀਡ ਅਤੇ ਰਾਈਟਸ ਦੋਵਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ, ਨੂੰ ਪੜ੍ਹਨ ਅਤੇ ਲਿਖਣ ਦੋਨਾਂ ਦਾ ਸਮਰਥਨ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ।
Avalon-MM ਇੰਟਰਫੇਸ ਬਰਸਟ ਕਰਨ ਵਿੱਚ ਇੱਕ ਬਰਸਟਕਾਉਂਟ ਆਉਟਪੁੱਟ ਸਿਗਨਲ ਸ਼ਾਮਲ ਹੁੰਦਾ ਹੈ। ਜੇਕਰ ਕਿਸੇ ਏਜੰਟ ਕੋਲ ਬਰਸਟਕਾਉਂਟ ਇਨਪੁਟ ਹੈ, ਤਾਂ ਏਜੰਟ ਬਰਸਟ ਕਰਨ ਯੋਗ ਹੈ।
ਬਰਸਟਕਾਉਂਟ ਸਿਗਨਲ ਹੇਠ ਲਿਖੇ ਅਨੁਸਾਰ ਵਿਵਹਾਰ ਕਰਦਾ ਹੈ:
· ਬਰਸਟ ਦੀ ਸ਼ੁਰੂਆਤ 'ਤੇ, ਬਰਸਟਕਾਉਂਟ ਬਰਸਟ ਵਿੱਚ ਕ੍ਰਮਵਾਰ ਟ੍ਰਾਂਸਫਰ ਦੀ ਸੰਖਿਆ ਨੂੰ ਪੇਸ਼ ਕਰਦਾ ਹੈ।
· ਚੌੜਾਈ ਲਈ ਬਰਸਟਕਾਉਂਟ ਦੀ, ਅਧਿਕਤਮ ਬਰਸਟ ਲੰਬਾਈ 2 ਹੈ( -1) ਘੱਟੋ-ਘੱਟ ਕਾਨੂੰਨੀ ਬਰਸਟ ਲੰਬਾਈ ਇੱਕ ਹੈ।

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 30

ਫੀਡਬੈਕ ਭੇਜੋ

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24
ਏਜੰਟ ਰੀਡ ਬਰਸਟ ਦਾ ਸਮਰਥਨ ਕਰਨ ਲਈ, ਇੱਕ ਏਜੰਟ ਨੂੰ ਵੀ ਸਮਰਥਨ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ:
· ਵੇਟ ਰੀਕਸਟ ਸਿਗਨਲ ਦੇ ਨਾਲ ਵੇਟ ਸਟੇਟਸ।
ਰੀਡਡੇਟਾਵੈਲਿਡ ਸਿਗਨਲ ਦੇ ਨਾਲ ਵੇਰੀਏਬਲ ਲੇਟੈਂਸੀ ਦੇ ਨਾਲ ਪਾਈਪਲਾਈਨ ਟ੍ਰਾਂਸਫਰ।
ਬਰਸਟ ਦੀ ਸ਼ੁਰੂਆਤ 'ਤੇ, ਏਜੰਟ ਬਰਸਟਕਾਉਂਟ 'ਤੇ ਪਤਾ ਅਤੇ ਬਰਸਟ ਲੰਬਾਈ ਦਾ ਮੁੱਲ ਦੇਖਦਾ ਹੈ। ਦੇ ਪਤੇ ਅਤੇ ਬਰਸਟਕਾਉਂਟ ਮੁੱਲ ਦੇ ਨਾਲ ਬਰਸਟ ਲਈ , ਏਜੰਟ ਨੂੰ ਪਤੇ ਤੋਂ ਸ਼ੁਰੂ ਹੋ ਕੇ ਲਗਾਤਾਰ ਟ੍ਰਾਂਸਫਰ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ । ਏਜੰਟ ਦੇ ਪ੍ਰਾਪਤ (ਲਿਖਣ) ਜਾਂ ਵਾਪਸ (ਪੜ੍ਹਨ) ਤੋਂ ਬਾਅਦ ਬਰਸਟ ਪੂਰਾ ਹੋ ਜਾਂਦਾ ਹੈ ਡਾਟਾ ਦਾ ਸ਼ਬਦ. ਬਰਸਟ ਕਰਨ ਵਾਲੇ ਏਜੰਟ ਨੂੰ ਹਰ ਇੱਕ ਬਰਸਟ ਲਈ ਸਿਰਫ਼ ਇੱਕ ਵਾਰ ਪਤਾ ਅਤੇ ਬਰਸਟਕਾਉਂਟ ਕੈਪਚਰ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। ਏਜੰਟ ਤਰਕ ਨੂੰ ਬਰਸਟ ਵਿੱਚ ਪਹਿਲੇ ਟ੍ਰਾਂਸਫਰ ਤੋਂ ਇਲਾਵਾ ਸਾਰਿਆਂ ਲਈ ਪਤੇ ਦਾ ਅਨੁਮਾਨ ਲਗਾਉਣਾ ਚਾਹੀਦਾ ਹੈ। ਇੱਕ ਏਜੰਟ ਇਨਪੁਟ ਸਿਗਨਲ ਬਿਗਨਬਰਸਟ ਟ੍ਰਾਂਸਫਰ ਦੀ ਵਰਤੋਂ ਵੀ ਕਰ ਸਕਦਾ ਹੈ, ਜਿਸ ਨੂੰ ਇੰਟਰਕਨੈਕਟ ਹਰੇਕ ਬਰਸਟ ਦੇ ਪਹਿਲੇ ਚੱਕਰ 'ਤੇ ਦਾਅਵਾ ਕਰਦਾ ਹੈ।
3.5.5.1 ਬਰਸਟ ਲਿਖੋ
ਇਹ ਨਿਯਮ ਲਾਗੂ ਹੁੰਦੇ ਹਨ ਜਦੋਂ ਇੱਕ ਰਾਈਟ ਬਰਸਟ ਇੱਕ ਤੋਂ ਵੱਧ ਬਰਸਟਕਾਉਂਟ ਨਾਲ ਸ਼ੁਰੂ ਹੁੰਦਾ ਹੈ:
· ਜਦੋਂ ਇੱਕ ਫਟਣ ਦੀ ਗਿਣਤੀ ਬਰਸਟ ਦੇ ਸ਼ੁਰੂ ਵਿੱਚ ਪੇਸ਼ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਏਜੰਟ ਨੂੰ ਸਵੀਕਾਰ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ ਬਰਸਟ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਰਾਈਟ ਡੇਟਾ ਦੀਆਂ ਲਗਾਤਾਰ ਇਕਾਈਆਂ। ਹੋਸਟ-ਏਜੰਟ ਜੋੜਾ ਵਿਚਕਾਰ ਆਰਬਿਟਰੇਸ਼ਨ ਉਦੋਂ ਤੱਕ ਲੌਕ ਰਹਿੰਦਾ ਹੈ ਜਦੋਂ ਤੱਕ ਬਰਸਟ ਪੂਰਾ ਨਹੀਂ ਹੋ ਜਾਂਦਾ। ਇਹ ਲਾਕ ਗਾਰੰਟੀ ਦਿੰਦਾ ਹੈ ਕਿ ਰਾਈਟ ਬਰਸਟ ਪੂਰਾ ਹੋਣ ਤੱਕ ਕੋਈ ਹੋਰ ਹੋਸਟ ਏਜੰਟ 'ਤੇ ਟ੍ਰਾਂਜੈਕਸ਼ਨਾਂ ਨੂੰ ਲਾਗੂ ਨਹੀਂ ਕਰ ਸਕਦਾ ਹੈ।
· ਏਜੰਟ ਨੂੰ ਸਿਰਫ਼ ਲਿਖਤੀ ਡਾਟਾ ਹਾਸਲ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ ਜਦੋਂ ਉਹ ਦਾਅਵਾ ਲਿਖਦਾ ਹੈ। ਬਰਸਟ ਦੇ ਦੌਰਾਨ, ਹੋਸਟ ਰਾਈਟ ਡੈਸਰਟ ਕਰ ਸਕਦਾ ਹੈ ਜੋ ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਰਾਈਟ ਡੇਟਾ ਅਵੈਧ ਹੈ। ਡੀਸਰਟਿੰਗ ਲਿਖਣ ਨਾਲ ਬਰਸਟ ਖਤਮ ਨਹੀਂ ਹੁੰਦਾ। ਰਾਈਟ ਡੀਸਰਸ਼ਨ ਬਰਸਟ ਵਿੱਚ ਦੇਰੀ ਕਰਦਾ ਹੈ ਅਤੇ ਕੋਈ ਹੋਰ ਹੋਸਟ ਏਜੰਟ ਤੱਕ ਪਹੁੰਚ ਨਹੀਂ ਕਰ ਸਕਦਾ, ਟ੍ਰਾਂਸਫਰ ਕੁਸ਼ਲਤਾ ਨੂੰ ਘਟਾਉਂਦਾ ਹੈ।
· ਏਜੰਟ ਲਿਖਤੀ ਡੇਟਾ, ਲਿਖਣ, ਬਰਸਟਕਾਉਂਟ, ਅਤੇ ਬਾਈਟੇਨਬਲ ਨੂੰ ਸਥਿਰ ਰੱਖਣ ਲਈ ਮਜਬੂਰ ਕਰਨ ਲਈ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਕੇ ਟ੍ਰਾਂਸਫਰ ਵਿੱਚ ਦੇਰੀ ਕਰਦਾ ਹੈ।
ਬਾਈਟੀਨੇਬਲ ਸਿਗਨਲ ਦੀ ਕਾਰਜਸ਼ੀਲਤਾ ਬਰਸਟਿੰਗ ਅਤੇ ਨਾਨਬਰਸਟਿੰਗ ਏਜੰਟਾਂ ਲਈ ਇੱਕੋ ਜਿਹੀ ਹੈ। ਇੱਕ 32-ਬਿੱਟ ਏਜੰਟ ਨੂੰ 64-ਬਿੱਟ ਹੋਸਟ ਬਰਸਟ-ਰਾਈਟਿੰਗ ਲਈ, ਬਾਈਟ ਐਡਰੈੱਸ 4 ਤੋਂ ਸ਼ੁਰੂ ਕਰਦੇ ਹੋਏ, ਏਜੰਟ ਦੁਆਰਾ ਦੇਖਿਆ ਗਿਆ ਪਹਿਲਾ ਰਾਈਟ ਟ੍ਰਾਂਸਫਰ ਇਸਦੇ ਪਤੇ 0 'ਤੇ ਹੁੰਦਾ ਹੈ, ਬਾਈਟੀਨੇਬਲ = 8'b11110000 ਨਾਲ। ਬਰਸਟ ਦੇ ਵੱਖ-ਵੱਖ ਸ਼ਬਦਾਂ ਲਈ ਬਾਈਟੀਨੇਬਲ ਬਦਲ ਸਕਦੇ ਹਨ।
· ਬਾਈਟੇਨੇਬਲ ਸਿਗਨਲਾਂ ਨੂੰ ਸਭ ਦਾ ਦਾਅਵਾ ਕਰਨ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ। ਇੱਕ ਬਰਸਟ ਹੋਸਟ ਲਿਖਣ ਵਾਲੇ ਅੰਸ਼ਕ ਸ਼ਬਦਾਂ ਵਿੱਚ ਲਿਖੇ ਜਾ ਰਹੇ ਡੇਟਾ ਦੀ ਪਛਾਣ ਕਰਨ ਲਈ ਬਾਈਟੇਨੇਬਲ ਸਿਗਨਲ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦਾ ਹੈ।
· ਸਾਰੇ 0 ਦੇ ਹੋਣ ਵਾਲੇ ਬਾਈਟੇਨੇਬਲ ਸਿਗਨਲਾਂ ਦੇ ਨਾਲ ਲਿਖੀਆਂ ਲਿਖਤਾਂ ਨੂੰ ਵੈਧ ਲੈਣ-ਦੇਣ ਵਜੋਂ ਐਵਲੋਨਐਮਐਮ ਏਜੰਟ ਨੂੰ ਦਿੱਤਾ ਜਾਂਦਾ ਹੈ।
ਕੰਸਟੈਂਟਬਰਸਟ ਬਿਹੇਵੀਅਰ ਵਿਸ਼ੇਸ਼ਤਾ ਬਰਸਟ ਸਿਗਨਲਾਂ ਦੇ ਵਿਵਹਾਰ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈ।
— ਜਦੋਂ constantBurstBehavior ਇੱਕ ਹੋਸਟ ਲਈ ਸਹੀ ਹੁੰਦਾ ਹੈ, ਹੋਸਟ ਕੋਲ ਬਰਸਟ ਦੌਰਾਨ ਐਡਰੈੱਸ ਅਤੇ ਬਰਸਟਕਾਉਂਟ ਸਥਿਰ ਹੁੰਦਾ ਹੈ। ਜਦੋਂ ਇੱਕ ਏਜੰਟ ਲਈ ਸਹੀ ਹੁੰਦਾ ਹੈ, ਤਾਂ constantBurstBehavior ਘੋਸ਼ਣਾ ਕਰਦਾ ਹੈ ਕਿ ਏਜੰਟ ਇੱਕ ਬਰਸਟ ਦੌਰਾਨ ਪਤਾ ਅਤੇ ਬਰਸਟਕਾਉਂਟ ਨੂੰ ਸਥਿਰ ਰੱਖਣ ਦੀ ਉਮੀਦ ਕਰਦਾ ਹੈ।
— ਜਦੋਂ constantBurstBehavior ਗਲਤ ਹੁੰਦਾ ਹੈ, ਤਾਂ ਹੋਸਟ ਕੋਲ ਬਰਸਟ ਦੇ ਪਹਿਲੇ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਲਈ ਐਡਰੈੱਸ ਅਤੇ ਬਰਸਟਕਾਉਂਟ ਸਟੇਬਲ ਹੁੰਦਾ ਹੈ। ਜਦੋਂ constantBurstBehavior ਗਲਤ ਹੁੰਦਾ ਹੈ, ਤਾਂ ਏਜੰਟ ਐੱਸamples ਐਡਰੈੱਸ ਅਤੇ ਬਰਸਟਕਾਉਂਟ ਸਿਰਫ ਬਰਸਟ ਦੇ ਪਹਿਲੇ ਟ੍ਰਾਂਜੈਕਸ਼ਨ 'ਤੇ।

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 31

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਚਿੱਤਰ 14.

ਹੋਸਟ ਅਤੇ ਏਜੰਟ ਲਈ ਲਗਾਤਾਰ ਬਰਸਟ ਬਿਹੇਵੀਅਰ ਸੈੱਟ ਨਾਲ ਬਰਸਟ ਲਿਖੋ

ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ ਇੱਕ ਏਜੰਟ ਰਾਈਟ ਬਰਸਟ ਦੀ ਲੰਬਾਈ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ 4. ਇਸ ਸਾਬਕਾ ਵਿੱਚample, ਏਜੰਟ ਬਰਸਟ ਵਿੱਚ ਦੋ ਵਾਰ ਦੇਰੀ ਕਰਕੇ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ।

clk

ਪਤਾ

ਐਡਰ1

ਸ਼ੁਰੂਆਤੀ ਟ੍ਰਾਂਸਫਰ

burstcount

ਲਿਖੋ

ਡਾਟਾ ਲਿਖੋ

ਡੇਟਾ1

ਡੇਟਾ2

ਡੇਟਾ3

ਡੇਟਾ4

ਉਡੀਕ ਬੇਨਤੀ

ਇਸ ਟਾਈਮਿੰਗ ਡਾਇਗ੍ਰਾਮ ਵਿੱਚ ਨੰਬਰ ਹੇਠਾਂ ਦਿੱਤੇ ਪਰਿਵਰਤਨ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕਰਦੇ ਹਨ:
1. ਹੋਸਟ ਐਡਰੈੱਸ, ਬਰਸਟਕਾਉਂਟ, ਲਿਖਦਾ ਹੈ ਅਤੇ ਰਾਈਟ ਡੇਟਾ ਦੀ ਪਹਿਲੀ ਇਕਾਈ ਨੂੰ ਚਲਾਉਂਦਾ ਹੈ।
2. ਏਜੰਟ ਤੁਰੰਤ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ, ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਏਜੰਟ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਅੱਗੇ ਵਧਾਉਣ ਲਈ ਤਿਆਰ ਨਹੀਂ ਹੈ।
3. ਉਡੀਕ ਬੇਨਤੀ ਘੱਟ ਹੈ। ਏਜੰਟ addr1, burstcount, ਅਤੇ writedata ਦੀ ਪਹਿਲੀ ਇਕਾਈ ਨੂੰ ਕੈਪਚਰ ਕਰਦਾ ਹੈ। ਟ੍ਰਾਂਸਫਰ ਦੇ ਬਾਅਦ ਦੇ ਚੱਕਰਾਂ 'ਤੇ, ਪਤਾ ਅਤੇ ਬਰਸਟਕਾਉਂਟ ਨੂੰ ਅਣਡਿੱਠ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
4. ਏਜੰਟ clk ਦੇ ਵਧਦੇ ਕਿਨਾਰੇ 'ਤੇ ਡੇਟਾ ਦੀ ਦੂਜੀ ਇਕਾਈ ਨੂੰ ਕੈਪਚਰ ਕਰਦਾ ਹੈ।
5. ਬਰਸਟ ਨੂੰ ਰੋਕਿਆ ਜਾਂਦਾ ਹੈ ਜਦੋਂ ਕਿ ਲਿਖਣਾ ਬੰਦ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
6. ਏਜੰਟ clk ਦੇ ਵਧਦੇ ਕਿਨਾਰੇ 'ਤੇ ਡੇਟਾ ਦੀ ਤੀਜੀ ਇਕਾਈ ਨੂੰ ਕੈਪਚਰ ਕਰਦਾ ਹੈ।
7. ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। ਜਵਾਬ ਵਿੱਚ, ਸਾਰੇ ਆਉਟਪੁੱਟ ਇੱਕ ਹੋਰ ਘੜੀ ਚੱਕਰ ਦੁਆਰਾ ਸਥਿਰ ਰੱਖੇ ਜਾਂਦੇ ਹਨ।
8. ਏਜੰਟ clk ਦੇ ਇਸ ਵਧਦੇ ਕਿਨਾਰੇ 'ਤੇ ਡੇਟਾ ਦੀ ਆਖਰੀ ਇਕਾਈ ਨੂੰ ਹਾਸਲ ਕਰਦਾ ਹੈ। ਏਜੰਟ ਰਾਈਟ ਬਰਸਟ ਖਤਮ ਹੁੰਦਾ ਹੈ।
ਉਪਰੋਕਤ ਚਿੱਤਰ ਵਿੱਚ, ਬਿਗੇਟਬਰਸਟ ਟ੍ਰਾਂਸਫਰ ਸਿਗਨਲ ਨੂੰ ਬਰਸਟ ਦੇ ਪਹਿਲੇ ਕਲਾਕ ਚੱਕਰ ਲਈ ਜ਼ੋਰ ਦਿੱਤਾ ਗਿਆ ਹੈ ਅਤੇ ਅਗਲੀ ਘੜੀ ਦੇ ਚੱਕਰ ਵਿੱਚ ਛੱਡ ਦਿੱਤਾ ਗਿਆ ਹੈ। ਭਾਵੇਂ ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ, ਬਿਗਾਨਬਰਸਟ ਟ੍ਰਾਂਸਫਰ ਸਿਗਨਲ ਸਿਰਫ ਪਹਿਲੀ ਘੜੀ ਦੇ ਚੱਕਰ ਲਈ ਜ਼ੋਰ ਦਿੱਤਾ ਜਾਂਦਾ ਹੈ।
ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ
ਪੰਨਾ 17 'ਤੇ ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

3.5.5.2 ਬਰਸਟ ਪੜ੍ਹੋ
ਰੀਡ ਬਰਸਟ ਵੇਰੀਏਬਲ ਲੇਟੈਂਸੀ ਦੇ ਨਾਲ ਪਾਈਪਲਾਈਨਡ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਦੇ ਸਮਾਨ ਹਨ। ਇੱਕ ਰੀਡ ਬਰਸਟ ਦਾ ਵੱਖਰਾ ਪਤਾ ਅਤੇ ਡੇਟਾ ਪੜਾਅ ਹੁੰਦੇ ਹਨ। readdatavalid ਦਰਸਾਉਂਦਾ ਹੈ ਜਦੋਂ ਏਜੰਟ ਵੈਧ ਰੀਡਡਾਟਾ ਪੇਸ਼ ਕਰ ਰਿਹਾ ਹੈ। ਪਾਈਪਲਾਈਨਡ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਦੇ ਉਲਟ, ਇੱਕ ਸਿੰਗਲ ਰੀਡ ਬਰਸਟ ਐਡਰੈੱਸ ਦੇ ਨਤੀਜੇ ਵਜੋਂ ਕਈ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਹੁੰਦੇ ਹਨ।

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 32

ਫੀਡਬੈਕ ਭੇਜੋ

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਇਹ ਨਿਯਮ ਰੀਡ ਬਰਸਟ 'ਤੇ ਲਾਗੂ ਹੁੰਦੇ ਹਨ:
· ਜਦੋਂ ਇੱਕ ਹੋਸਟ ਕਿਸੇ ਏਜੰਟ ਨਾਲ ਸਿੱਧਾ ਜੁੜਦਾ ਹੈ, ਤਾਂ ਇੱਕ ਬਰਸਟਕਾਉਂਟ ਮਤਲਬ ਏਜੰਟ ਨੂੰ ਵਾਪਸ ਆਉਣਾ ਚਾਹੀਦਾ ਹੈ ਬਰਸਟ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਰੀਡਡੇਟਾ ਦੇ ਸ਼ਬਦ। ਉਹਨਾਂ ਮਾਮਲਿਆਂ ਲਈ ਜਿੱਥੇ ਇੰਟਰਕਨੈਕਟ ਹੋਸਟ ਅਤੇ ਏਜੰਟ ਜੋੜੀ ਨੂੰ ਜੋੜਦਾ ਹੈ, ਇੰਟਰਕਨੈਕਟ ਹੋਸਟ ਤੋਂ ਏਜੰਟ ਨੂੰ ਭੇਜੀਆਂ ਗਈਆਂ ਰੀਡ ਕਮਾਂਡਾਂ ਨੂੰ ਦਬਾ ਸਕਦਾ ਹੈ। ਸਾਬਕਾ ਲਈample, ਜੇਕਰ ਹੋਸਟ 0 ਦੇ ਇੱਕ ਬਾਈਟੀਨਏਬਲ ਮੁੱਲ ਦੇ ਨਾਲ ਇੱਕ ਰੀਡ ਕਮਾਂਡ ਭੇਜਦਾ ਹੈ, ਤਾਂ ਇੰਟਰਕਨੈਕਟ ਰੀਡ ਨੂੰ ਦਬਾ ਸਕਦਾ ਹੈ। ਨਤੀਜੇ ਵਜੋਂ, ਏਜੰਟ ਰੀਡ ਕਮਾਂਡ ਦਾ ਜਵਾਬ ਨਹੀਂ ਦਿੰਦਾ ਹੈ।
· ਏਜੰਟ ਰੀਡਡੇਟਾ ਪ੍ਰਦਾਨ ਕਰਕੇ ਅਤੇ ਇੱਕ ਚੱਕਰ ਲਈ ਰੀਡਡੇਟਾ ਵੈਧ ਦਾ ਦਾਅਵਾ ਕਰਕੇ ਹਰੇਕ ਸ਼ਬਦ ਨੂੰ ਪੇਸ਼ ਕਰਦਾ ਹੈ। ਰੀਡਡੇਟਾਵੈਲਿਡ ਦੇਰੀ ਨੂੰ ਖਤਮ ਕਰਨਾ ਪਰ ਬਰਸਟ ਡੇਟਾ ਪੜਾਅ ਨੂੰ ਖਤਮ ਨਹੀਂ ਕਰਦਾ ਹੈ।
· ਬਰਸਟਕਾਉਂਟ > 1 ਦੇ ਨਾਲ ਪੜ੍ਹਨ ਲਈ, Intel ਸਾਰੇ ਬਾਈਟੀਨੇਬਲਾਂ ਨੂੰ ਜ਼ੋਰ ਦੇਣ ਦੀ ਸਿਫ਼ਾਰਸ਼ ਕਰਦਾ ਹੈ।

ਨੋਟ:

Intel ਸਿਫ਼ਾਰਿਸ਼ ਕਰਦਾ ਹੈ ਕਿ ਬਰਸਟ ਸਮਰੱਥ ਏਜੰਟਾਂ ਦੇ ਪੜ੍ਹਨ ਵਾਲੇ ਮਾੜੇ ਪ੍ਰਭਾਵ ਨਹੀਂ ਹੁੰਦੇ। (ਇਹ ਨਿਰਧਾਰਨ ਇਸ ਗੱਲ ਦੀ ਗਰੰਟੀ ਨਹੀਂ ਦਿੰਦਾ ਹੈ ਕਿ ਇੱਕ ਬੇਨਤੀ ਨੂੰ ਸੰਤੁਸ਼ਟ ਕਰਨ ਲਈ ਇੱਕ ਹੋਸਟ ਏਜੰਟ ਤੋਂ ਕਿੰਨੇ ਬਾਈਟਸ ਪੜ੍ਹਦਾ ਹੈ।)

ਚਿੱਤਰ 15.

ਬਰਸਟ ਪੜ੍ਹੋ

ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ ਇੱਕ ਸਿਸਟਮ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈ ਜਿਸ ਵਿੱਚ ਦੋ ਫਟਣ ਵਾਲੇ ਮੇਜ਼ਬਾਨ ਇੱਕ ਏਜੰਟ ਤੱਕ ਪਹੁੰਚ ਕਰਦੇ ਹਨ। ਨੋਟ ਕਰੋ ਕਿ ਹੋਸਟ ਬੀ ਗੱਡੀ ਚਲਾ ਸਕਦਾ ਹੈ

ਮੇਜ਼ਬਾਨ ਏ ਲਈ ਡੇਟਾ ਵਾਪਸ ਆਉਣ ਤੋਂ ਪਹਿਲਾਂ ਪੜ੍ਹਨ ਦੀ ਬੇਨਤੀ.

clk

ਪਤਾ A0 (ਹੋਸਟ A) A1 ਮੇਜ਼ਬਾਨ (B)

ਪੜ੍ਹੋ

ਸ਼ੁਰੂਆਤੀ ਟ੍ਰਾਂਸਫਰ

ਉਡੀਕ ਬੇਨਤੀ

burstcount

ਰੀਡ ਡਾਟਾ ਵੈਧ

ਰੀਡ ਡਾਟਾ

D(A0)D(A0+1) D(A0+2D)(A0+3)D(A1)D(A1+1)

ਇਸ ਟਾਈਮਿੰਗ ਡਾਇਗ੍ਰਾਮ ਵਿੱਚ ਨੰਬਰ, ਹੇਠਾਂ ਦਿੱਤੇ ਪਰਿਵਰਤਨਾਂ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕਰਦੇ ਹਨ:
1. ਹੋਸਟ ਏ ਪਤਾ (A0), ਬਰਸਟਕਾਉਂਟ, ਅਤੇ clk ਦੇ ਵਧਦੇ ਕਿਨਾਰੇ ਤੋਂ ਬਾਅਦ ਪੜ੍ਹਦਾ ਹੈ। ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ, ਜਿਸ ਨਾਲ ਬਿਗਨਬਰਸਟ ਟਰਾਂਸਫਰ ਨੂੰ ਛੱਡ ਕੇ ਬਾਕੀ ਸਾਰੇ ਇਨਪੁਟਸ ਨੂੰ ਕਿਸੇ ਹੋਰ ਘੜੀ ਦੇ ਚੱਕਰ ਵਿੱਚ ਸਥਿਰ ਰੱਖਿਆ ਜਾਂਦਾ ਹੈ।
2. ਏਜੰਟ Clk ਦੇ ਇਸ ਵਧਦੇ ਹੋਏ ਕਿਨਾਰੇ 'ਤੇ A0 ਅਤੇ ਬਰਸਟਕਾਉਂਟ ਨੂੰ ਹਾਸਲ ਕਰਦਾ ਹੈ। ਅਗਲੇ ਚੱਕਰ 'ਤੇ ਇੱਕ ਨਵਾਂ ਟ੍ਰਾਂਸਫਰ ਸ਼ੁਰੂ ਹੋ ਸਕਦਾ ਹੈ।
3. ਹੋਸਟ ਬੀ ਡਰਾਈਵ ਐਡਰੈੱਸ (A1), ਬਰਸਟਕਾਉਂਟ, ਅਤੇ ਪੜ੍ਹੋ। ਏਜੰਟ ਉਡੀਕ ਬੇਨਤੀ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ, ਜਿਸ ਨਾਲ ਬਿਗਨਬਰਸਟ ਟਰਾਂਸਫਰ ਨੂੰ ਛੱਡ ਕੇ ਸਾਰੇ ਇਨਪੁੱਟ ਸਥਿਰ ਰੱਖੇ ਜਾਂਦੇ ਹਨ। ਏਜੰਟ ਇਸ ਸਮੇਂ ਪਹਿਲੀ ਰੀਡ ਬੇਨਤੀ ਤੋਂ ਪੜ੍ਹਿਆ ਡਾਟਾ ਵਾਪਸ ਕਰ ਸਕਦਾ ਸੀ, ਜਲਦੀ ਤੋਂ ਜਲਦੀ।

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 33

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24
4. ਏਜੰਟ ਵੈਧ ਰੀਡਡੇਟਾ ਪੇਸ਼ ਕਰਦਾ ਹੈ ਅਤੇ ਹੋਸਟ ਏ ਲਈ ਡੇਟਾ ਦੇ ਪਹਿਲੇ ਸ਼ਬਦ ਨੂੰ ਟ੍ਰਾਂਸਫਰ ਕਰਦੇ ਹੋਏ, ਰੀਡਡੇਟਾ ਵੈਧ ਹੋਣ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ।
5. ਹੋਸਟ ਏ ਲਈ ਦੂਜਾ ਸ਼ਬਦ ਟ੍ਰਾਂਸਫਰ ਕੀਤਾ ਗਿਆ ਹੈ। ਏਜੰਟ ਰੀਡ ਬਰਸਟ ਨੂੰ ਰੋਕਦੇ ਹੋਏ ਰੀਡਡੇਟਾਵੈਲਿਡ ਡੀਜ਼ਰਟ ਕਰਦਾ ਹੈ। ਏਜੰਟ ਪੋਰਟ ਘੜੀ ਦੇ ਚੱਕਰਾਂ ਦੀ ਇੱਕ ਮਨਮਾਨੀ ਸੰਖਿਆ ਲਈ ਰੀਡਡੇਟਾਵੈਲਿਡ ਨੂੰ ਖਤਮ ਕਰ ਸਕਦਾ ਹੈ।
6. ਹੋਸਟ B ਲਈ ਪਹਿਲਾ ਸ਼ਬਦ ਵਾਪਸ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
3.5.5.3 ਲਾਈਨਵਰਪਡ ਬਰਸਟ
ਹਦਾਇਤ ਕੈਸ਼ ਵਾਲੇ ਪ੍ਰੋਸੈਸਰ ਲਾਈਨ-ਰੈਪਡ ਬਰਸਟ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਕੁਸ਼ਲਤਾ ਪ੍ਰਾਪਤ ਕਰਦੇ ਹਨ। ਜਦੋਂ ਇੱਕ ਪ੍ਰੋਸੈਸਰ ਕੈਸ਼ ਵਿੱਚ ਨਾ ਹੋਣ ਵਾਲੇ ਡੇਟਾ ਦੀ ਬੇਨਤੀ ਕਰਦਾ ਹੈ, ਤਾਂ ਕੈਸ਼ ਕੰਟਰੋਲਰ ਨੂੰ ਪੂਰੀ ਕੈਸ਼ ਲਾਈਨ ਨੂੰ ਦੁਬਾਰਾ ਭਰਨਾ ਚਾਹੀਦਾ ਹੈ। 64 ਬਾਈਟਸ ਦੀ ਕੈਸ਼ ਲਾਈਨ ਸਾਈਜ਼ ਵਾਲੇ ਪ੍ਰੋਸੈਸਰ ਲਈ, ਇੱਕ ਕੈਸ਼ ਮਿਸ ਕਾਰਨ ਮੈਮੋਰੀ ਤੋਂ 64 ਬਾਈਟ ਪੜ੍ਹੇ ਜਾਂਦੇ ਹਨ। ਜੇਕਰ ਪ੍ਰੋਸੈਸਰ ਕੈਸ਼ ਮਿਸ ਹੋਣ 'ਤੇ ਪਤੇ 0xC ਤੋਂ ਪੜ੍ਹਦਾ ਹੈ, ਤਾਂ ਇੱਕ ਅਕੁਸ਼ਲ ਕੈਚ ਕੰਟਰੋਲਰ ਐਡਰੈੱਸ 0 'ਤੇ ਬਰਸਟ ਜਾਰੀ ਕਰ ਸਕਦਾ ਹੈ, ਨਤੀਜੇ ਵਜੋਂ ਰੀਡ ਐਡਰੈੱਸ 0x0, 0x4, 0x8, 0xC, 0x10, 0x14, 0x18, . . . 0x3C. ਬੇਨਤੀ ਕੀਤਾ ਡੇਟਾ ਚੌਥੇ ਪੜ੍ਹੇ ਜਾਣ ਤੱਕ ਉਪਲਬਧ ਨਹੀਂ ਹੈ। ਲਾਈਨਵਰੈਪਿੰਗ ਬਰਸਟ ਦੇ ਨਾਲ, ਪਤਾ ਕ੍ਰਮ 0xC, 0x10, 0x14, 0x18, ਹੈ। . . 0x3C, 0x0, 0x4, ਅਤੇ 0x8। ਬੇਨਤੀ ਕੀਤਾ ਡੇਟਾ ਪਹਿਲਾਂ ਵਾਪਸ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਪੂਰੀ ਕੈਸ਼ ਲਾਈਨ ਅੰਤ ਵਿੱਚ ਮੈਮੋਰੀ ਤੋਂ ਭਰੀ ਜਾਂਦੀ ਹੈ.
3.5.6 ਜਵਾਬ ਪੜ੍ਹੋ ਅਤੇ ਲਿਖੋ
ਕਿਸੇ ਵੀ Avalon-MM ਏਜੰਟ ਲਈ, ਕਮਾਂਡਾਂ ਨੂੰ ਖਤਰੇ-ਮੁਕਤ ਢੰਗ ਨਾਲ ਸੰਸਾਧਿਤ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ। ਜਵਾਬਾਂ ਦੇ ਮੁੱਦੇ ਨੂੰ ਉਸ ਕ੍ਰਮ ਵਿੱਚ ਪੜ੍ਹੋ ਅਤੇ ਲਿਖੋ ਜਿਸ ਵਿੱਚ ਉਹਨਾਂ ਨੂੰ ਸਵੀਕਾਰ ਕੀਤਾ ਗਿਆ ਸੀ।
3.5.6.1. Avalon-MM ਪੜ੍ਹੋ ਅਤੇ ਜਵਾਬ ਲਿਖੋ (ਮੇਜ਼ਬਾਨ ਅਤੇ ਏਜੰਟ) ਲਈ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਆਰਡਰ
ਕਿਸੇ ਵੀ Avalon-MM ਹੋਸਟ ਲਈ: · Avalon ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ ਗਾਰੰਟੀ ਦਿੰਦਾ ਹੈ ਕਿ ਉਹੀ ਏਜੰਟ ਨੂੰ ਹੁਕਮ ਦਿੰਦਾ ਹੈ
ਕਮਾਂਡ ਇਸ਼ੂ ਆਰਡਰ ਵਿੱਚ ਏਜੰਟ ਤੱਕ ਪਹੁੰਚੋ, ਅਤੇ ਏਜੰਟ ਕਮਾਂਡ ਇਸ਼ੂ ਆਰਡਰ ਵਿੱਚ ਜਵਾਬ ਦਿੰਦਾ ਹੈ। · ਵੱਖੋ-ਵੱਖਰੇ ਏਜੰਟ ਹੁਕਮਾਂ ਨੂੰ ਪ੍ਰਾਪਤ ਕਰ ਸਕਦੇ ਹਨ ਅਤੇ ਉਹਨਾਂ ਨੂੰ ਇੱਕ ਵੱਖਰੇ ਕ੍ਰਮ ਵਿੱਚ ਜਵਾਬ ਦੇ ਸਕਦੇ ਹਨ ਜਿਸ ਤੋਂ ਹੋਸਟ ਉਹਨਾਂ ਨੂੰ ਜਾਰੀ ਕਰਦਾ ਹੈ। ਸਫਲ ਹੋਣ 'ਤੇ, ਏਜੰਟ ਕਮਾਂਡ ਇਸ਼ੂ ਆਰਡਰ ਵਿੱਚ ਜਵਾਬ ਦਿੰਦਾ ਹੈ। · ਜਵਾਬ (ਜੇ ਮੌਜੂਦ ਹਨ) ਕਮਾਂਡ ਇਸ਼ੂ ਕ੍ਰਮ ਵਿੱਚ ਵਾਪਸ ਆਉਂਦੇ ਹਨ, ਭਾਵੇਂ ਕਿ ਪੜ੍ਹੋ ਜਾਂ ਲਿਖਣ ਦੀਆਂ ਕਮਾਂਡਾਂ ਇੱਕੋ ਜਾਂ ਵੱਖਰੇ ਏਜੰਟਾਂ ਲਈ ਹਨ। · ਏਵਲੋਨ ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ ਵੱਖ-ਵੱਖ ਮੇਜ਼ਬਾਨਾਂ ਵਿਚਕਾਰ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਆਰਡਰ ਦੀ ਗਰੰਟੀ ਨਹੀਂ ਦਿੰਦਾ ਹੈ।
3.5.6.2 Avalon-MM ਜਵਾਬਾਂ ਦਾ ਸਮਾਂ ਡਾਇਗ੍ਰਾਮ ਪੜ੍ਹੋ ਅਤੇ ਲਿਖੋ
ਹੇਠਾਂ ਦਿੱਤਾ ਚਿੱਤਰ Avalon-MM ਲਈ ਜਵਾਬਾਂ ਨੂੰ ਪੜ੍ਹਨ ਅਤੇ ਲਿਖਣ ਲਈ ਕਮਾਂਡ ਸਵੀਕ੍ਰਿਤੀ ਅਤੇ ਕਮਾਂਡ ਇਸ਼ੂ ਆਰਡਰ ਦਿਖਾਉਂਦਾ ਹੈ। ਕਿਉਂਕਿ ਰੀਡ ਅਤੇ ਰਾਈਟ ਇੰਟਰਫੇਸ ਰਿਸਪਾਂਸ ਸਿਗਨਲ ਨੂੰ ਸਾਂਝਾ ਕਰਦੇ ਹਨ, ਇੱਕ ਇੰਟਰਫੇਸ ਇੱਕ ਰਾਈਟ ਰਿਸਪਾਂਸ ਅਤੇ ਰੀਡ ਰਿਸਪਾਂਸ ਨੂੰ ਉਸੇ ਘੜੀ ਦੇ ਚੱਕਰ ਵਿੱਚ ਜਾਰੀ ਜਾਂ ਸਵੀਕਾਰ ਨਹੀਂ ਕਰ ਸਕਦਾ ਹੈ।
ਜਵਾਬ ਪੜ੍ਹੋ, ਹਰੇਕ ਰੀਡਡੇਟਾ ਲਈ ਇੱਕ ਜਵਾਬ ਭੇਜੋ। ਦੀ ਇੱਕ ਰੀਡ ਬਰਸਟ ਲੰਬਾਈ ਵਿੱਚ ਨਤੀਜੇ ਜਵਾਬ.

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 34

ਫੀਡਬੈਕ ਭੇਜੋ

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਜਵਾਬ ਲਿਖੋ, ਹਰੇਕ ਲਿਖਣ ਕਮਾਂਡ ਲਈ ਇੱਕ ਜਵਾਬ ਭੇਜੋ। ਇੱਕ ਰਾਈਟ ਬਰਸਟ ਦਾ ਨਤੀਜਾ ਸਿਰਫ਼ ਇੱਕ ਜਵਾਬ ਵਿੱਚ ਹੁੰਦਾ ਹੈ। ਏਜੰਟ ਇੰਟਰਫੇਸ ਬਰਸਟ ਵਿੱਚ ਫਾਈਨਲ ਰਾਈਟ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਸਵੀਕਾਰ ਕਰਨ ਤੋਂ ਬਾਅਦ ਜਵਾਬ ਭੇਜਦਾ ਹੈ। ਜਦੋਂ ਇੱਕ ਇੰਟਰਫੇਸ ਵਿੱਚ ਰਾਈਟ ਰਿਸਪੌਂਸਵੈਲਿਡ ਸਿਗਨਲ ਸ਼ਾਮਲ ਹੁੰਦਾ ਹੈ, ਤਾਂ ਸਾਰੀਆਂ ਰਾਈਟ ਕਮਾਂਡਾਂ ਨੂੰ ਲਿਖਣ ਵਾਲੇ ਜਵਾਬਾਂ ਨਾਲ ਪੂਰਾ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ।

ਚਿੱਤਰ 16. Avalon-MM ਜਵਾਬਾਂ ਨੂੰ ਪੜ੍ਹੋ ਅਤੇ ਲਿਖੋ ਟਾਈਮਿੰਗ ਡਾਇਗ੍ਰਾਮ

clk

ਪਤਾ

ਪੜ੍ਹੋ

ਲਿਖੋ

ਰੀਡ ਡਾਟਾ ਵੈਧ

ਲਿਖਤੀ ਜਵਾਬ ਯੋਗ

ਜਵਾਬ

3.5.6.2.1. ਰੀਡਡੇਟਾਵੈਲਿਡ ਜਾਂ ਰਾਈਟ ਰਿਸਪਾਂਸ ਵੈਧ ਦੇ ਨਾਲ ਘੱਟੋ-ਘੱਟ ਜਵਾਬਦੇਹੀ ਸਮਾਂ ਚਿੱਤਰ

ਰੀਡਡੇਟਾਵੈਲਿਡ ਜਾਂ ਰਾਈਟ ਰਿਸਪਾਂਸ ਵੈਧ ਵਾਲੇ ਇੰਟਰਫੇਸਾਂ ਲਈ, ਡਿਫੌਲਟ ਇੱਕ ਵਨਸਾਈਕਲ ਮਿਨੀਮਮ ਰਿਸਪਾਂਸ ਲੇਟੈਂਸੀ Avalon-MM ਮੇਜ਼ਬਾਨਾਂ 'ਤੇ ਸਮਾਂ ਬੰਦ ਕਰਨ ਵਿੱਚ ਮੁਸ਼ਕਲ ਪੈਦਾ ਕਰ ਸਕਦੀ ਹੈ।

ਨਿਮਨਲਿਖਤ ਟਾਈਮਿੰਗ ਡਾਇਗ੍ਰਾਮ 1 ਜਾਂ 2 ਚੱਕਰਾਂ ਦੀ ਘੱਟੋ-ਘੱਟ ਰਿਸਪਾਂਸ ਲੇਟੈਂਸੀ ਲਈ ਵਿਹਾਰ ਦਿਖਾਉਂਦੇ ਹਨ। ਨੋਟ ਕਰੋ ਕਿ ਅਸਲ ਪ੍ਰਤੀਕਿਰਿਆ ਲੇਟੈਂਸੀ ਘੱਟੋ-ਘੱਟ ਮਨਜ਼ੂਰ ਮੁੱਲ ਤੋਂ ਵੀ ਵੱਧ ਹੋ ਸਕਦੀ ਹੈ ਕਿਉਂਕਿ ਇਹ ਸਮਾਂ ਚਿੱਤਰ ਦਰਸਾਉਂਦੇ ਹਨ।

ਚਿੱਤਰ 17. ਘੱਟੋ-ਘੱਟ ਰਿਸਪਾਂਸ ਲੇਟੈਂਸੀ ਇੱਕ ਚੱਕਰ ਦੇ ਬਰਾਬਰ ਹੈ

clk ਪੜ੍ਹਿਆ
ਰੀਡ ਡਾਟਾ ਵੈਧ ਡੇਟਾ

1 ਚੱਕਰ ਘੱਟੋ-ਘੱਟ ਜਵਾਬ ਲੇਟੈਂਸੀ

ਚਿੱਤਰ 18. ਘੱਟੋ-ਘੱਟ ਰਿਸਪਾਂਸ ਲੇਟੈਂਸੀ ਦੋ ਚੱਕਰ clk ਦੇ ਬਰਾਬਰ ਹੈ
2 ਚੱਕਰ ਘੱਟੋ-ਘੱਟ ਰਿਸਪਾਂਸ ਲੇਟੈਂਸੀ ਪੜ੍ਹੋ
ਰੀਡ ਡਾਟਾ ਵੈਧ ਡੇਟਾ

ਅਨੁਕੂਲਤਾ
ਇੱਕੋ ਘੱਟੋ-ਘੱਟ ਰਿਸਪਾਂਸ ਲੇਟੈਂਸੀ ਵਾਲੇ ਇੰਟਰਫੇਸ ਬਿਨਾਂ ਕਿਸੇ ਅਨੁਕੂਲਤਾ ਦੇ ਇੰਟਰਓਪਰੇਬਲ ਹੁੰਦੇ ਹਨ। ਜੇ ਹੋਸਟ ਦੀ ਏਜੰਟ ਨਾਲੋਂ ਵੱਧ ਘੱਟੋ-ਘੱਟ ਜਵਾਬਦੇਹੀ ਲੇਟੈਂਸੀ ਹੈ, ਤਾਂ ਅੰਤਰਾਂ ਦੀ ਪੂਰਤੀ ਲਈ ਪਾਈਪਲਾਈਨ ਰਜਿਸਟਰਾਂ ਦੀ ਵਰਤੋਂ ਕਰੋ। ਪਾਈਪਲਾਈਨ ਰਜਿਸਟਰ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 35

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਏਜੰਟ ਤੋਂ ਡੈਟਾ ਪੜ੍ਹਨ ਵਿੱਚ ਦੇਰੀ। ਜੇ ਏਜੰਟ ਦੀ ਹੋਸਟ ਨਾਲੋਂ ਉੱਚੀ ਘੱਟੋ-ਘੱਟ ਜਵਾਬਦੇਹੀ ਲੇਟੈਂਸੀ ਹੈ, ਤਾਂ ਇੰਟਰਫੇਸ ਅਨੁਕੂਲਤਾ ਦੇ ਬਿਨਾਂ ਇੰਟਰਓਪਰੇਬਲ ਹੁੰਦੇ ਹਨ।

3.6 ਪਤਾ ਅਲਾਈਨਮੈਂਟ
ਇੰਟਰਕਨੈਕਟ ਸਿਰਫ ਇਕਸਾਰ ਪਹੁੰਚ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। ਇੱਕ ਹੋਸਟ ਸਿਰਫ ਉਹਨਾਂ ਪਤੇ ਜਾਰੀ ਕਰ ਸਕਦਾ ਹੈ ਜੋ ਪ੍ਰਤੀਕਾਂ ਵਿੱਚ ਇਸਦੇ ਡੇਟਾ ਚੌੜਾਈ ਦੇ ਗੁਣਾਂ ਵਾਲੇ ਹਨ। ਇੱਕ ਮੇਜ਼ਬਾਨ ਕੁਝ ਬਾਈਟੇਨੇਬਲਾਂ ਨੂੰ ਛੱਡ ਕੇ ਅੰਸ਼ਕ ਸ਼ਬਦ ਲਿਖ ਸਕਦਾ ਹੈ। ਸਾਬਕਾ ਲਈample, ਐਡਰੈੱਸ 2 'ਤੇ 2 ਬਾਈਟਾਂ ਦੇ ਰਾਈਟ ਦੇ ਬਾਈਟੀਨੇਬਲ 4'b1100 ਹੈ।

3.7 Avalon-MM ਏਜੰਟ ਨੂੰ ਸੰਬੋਧਨ

ਡਾਇਨਾਮਿਕ ਬੱਸ ਸਾਈਜ਼ਿੰਗ ਵੱਖ-ਵੱਖ ਡੇਟਾ ਚੌੜਾਈ ਦੇ ਹੋਸਟ-ਏਜੰਟ ਜੋੜਿਆਂ ਵਿਚਕਾਰ ਟ੍ਰਾਂਸਫਰ ਦੌਰਾਨ ਡੇਟਾ ਦਾ ਪ੍ਰਬੰਧਨ ਕਰਦੀ ਹੈ। ਏਜੰਟ ਡੇਟਾ ਨੂੰ ਹੋਸਟ ਐਡਰੈੱਸ ਸਪੇਸ ਵਿੱਚ ਇਕਸਾਰ ਬਾਈਟਾਂ ਵਿੱਚ ਇਕਸਾਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।

ਜੇ ਹੋਸਟ ਡੇਟਾ ਦੀ ਚੌੜਾਈ ਏਜੰਟ ਡੇਟਾ ਦੀ ਚੌੜਾਈ ਤੋਂ ਵੱਧ ਹੈ, ਤਾਂ ਹੋਸਟ ਐਡਰੈੱਸ ਸਪੇਸ ਮੈਪ ਵਿਚਲੇ ਸ਼ਬਦ ਏਜੰਟ ਐਡਰੈੱਸ ਸਪੇਸ ਵਿਚ ਕਈ ਥਾਵਾਂ 'ਤੇ ਭੇਜਦੇ ਹਨ। ਸਾਬਕਾ ਲਈample, ਇੱਕ 32-ਬਿੱਟ ਏਜੰਟ ਤੋਂ ਪੜ੍ਹਿਆ ਗਿਆ ਇੱਕ 16-ਬਿੱਟ ਹੋਸਟ ਏਜੰਟ ਸਾਈਡ 'ਤੇ ਦੋ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਕਰਦਾ ਹੈ। ਰੀਡਜ਼ ਲਗਾਤਾਰ ਪਤਿਆਂ ਲਈ ਹਨ।

ਜੇ ਹੋਸਟ ਏਜੰਟ ਨਾਲੋਂ ਤੰਗ ਹੈ, ਤਾਂ ਇੰਟਰਕਨੈਕਟ ਏਜੰਟ ਬਾਈਟ ਲੇਨਾਂ ਦਾ ਪ੍ਰਬੰਧਨ ਕਰਦਾ ਹੈ। ਹੋਸਟ ਰੀਡ ਟ੍ਰਾਂਸਫਰ ਦੇ ਦੌਰਾਨ, ਇੰਟਰਕਨੈਕਟ ਏਜੰਟ ਡੇਟਾ ਦੇ ਸਿਰਫ ਢੁਕਵੇਂ ਬਾਈਟ ਲੇਨਾਂ ਨੂੰ ਤੰਗ ਹੋਸਟ ਨੂੰ ਪੇਸ਼ ਕਰਦਾ ਹੈ। ਹੋਸਟ ਰਾਈਟ ਟ੍ਰਾਂਸਫਰ ਦੇ ਦੌਰਾਨ, ਆਪਸ ਵਿੱਚ ਜੁੜਦਾ ਹੈ
ਸਿਰਫ਼ ਨਿਰਧਾਰਤ ਏਜੰਟ ਬਾਈਟ ਲੇਨਾਂ 'ਤੇ ਡਾਟਾ ਲਿਖਣ ਲਈ ਬਾਈਟਨੇਬਲ ਸਿਗਨਲਾਂ ਨੂੰ ਸਵੈਚਲਿਤ ਤੌਰ 'ਤੇ ਜ਼ੋਰ ਦਿੰਦਾ ਹੈ।

ਏਜੰਟਾਂ ਕੋਲ 8, 16, 32, 64, 128, 256, 512 ਜਾਂ 1024 ਬਿੱਟਾਂ ਦੀ ਡਾਟਾ ਚੌੜਾਈ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ। ਹੇਠਾਂ ਦਿੱਤੀ ਸਾਰਣੀ ਇੱਕ 32-ਬਿੱਟ ਹੋਸਟ ਦੇ ਅੰਦਰ ਵੱਖ-ਵੱਖ ਚੌੜਾਈ ਦੇ ਏਜੰਟ ਡੇਟਾ ਲਈ ਅਲਾਈਨਮੈਂਟ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈ ਜੋ ਪੂਰੇ-ਸ਼ਬਦ ਤੱਕ ਪਹੁੰਚ ਕਰਦਾ ਹੈ। ਇਸ ਸਾਰਣੀ ਵਿੱਚ, OFFSET[N] ਏਜੰਟ ਐਡਰੈੱਸ ਸਪੇਸ ਵਿੱਚ ਇੱਕ ਏਜੰਟ ਸ਼ਬਦ ਦੇ ਆਕਾਰ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ।

ਸਾਰਣੀ 12. ਡਾਇਨਾਮਿਕ ਬੱਸ ਸਾਈਜ਼ਿੰਗ ਹੋਸਟ-ਟੂ-ਏਜੰਟ ਐਡਰੈੱਸ ਮੈਪਿੰਗ

ਹੋਸਟ ਬਾਈਟ ਪਤਾ (1)

ਪਹੁੰਚ

0x00

0x04

0x08

32-ਬਿੱਟ ਹੋਸਟ ਡੇਟਾ

ਇੱਕ 8-ਬਿੱਟ ਏਜੰਟ ਇੰਟਰਫੇਸ ਤੱਕ ਪਹੁੰਚ ਕਰਨ ਵੇਲੇ

ਇੱਕ 16-ਬਿੱਟ ਏਜੰਟ ਇੰਟਰਫੇਸ ਤੱਕ ਪਹੁੰਚ ਕਰਨ ਵੇਲੇ

ਆਫਸੈੱਟ[0]7..0

ਆਫਸੈੱਟ[0]15..0 (2)

OFFSET[1]7..0 OFFSET[2]7..0 OFFSET[3]7..0

ਆਫਸੈੱਟ[1]15..0 — —

ਆਫਸੈੱਟ[4]7..0

ਆਫਸੈੱਟ[2]15..0

OFFSET[5]7..0 OFFSET[6]7..0 OFFSET[7]7..0

ਆਫਸੈੱਟ[3]15..0 — —

ਆਫਸੈੱਟ[8]7..0

ਆਫਸੈੱਟ[4]15..0

ਆਫਸੈੱਟ[9]7..0

ਆਫਸੈੱਟ[5]15..0

ਜਦੋਂ ਇੱਕ 64-ਬਿੱਟ ਏਜੰਟ ਇੰਟਰਫੇਸ ਆਫਸੈੱਟ[0]31..0 ਤੱਕ ਪਹੁੰਚ ਕਰਦੇ ਹੋ — — —
ਆਫਸੈੱਟ[0]63..32 — — —
ਆਫਸੈੱਟ[1]31..0 —
ਜਾਰੀ…

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 36

ਫੀਡਬੈਕ ਭੇਜੋ

3. ਏਵਲੋਨ ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਹੋਸਟ ਬਾਈਟ ਪਤਾ (1)

ਪਹੁੰਚ

ਇੱਕ 8-ਬਿੱਟ ਏਜੰਟ ਇੰਟਰਫੇਸ ਤੱਕ ਪਹੁੰਚ ਕਰਨ ਵੇਲੇ

32-ਬਿੱਟ ਹੋਸਟ ਡੇਟਾ
ਇੱਕ 16-ਬਿੱਟ ਏਜੰਟ ਇੰਟਰਫੇਸ ਤੱਕ ਪਹੁੰਚ ਕਰਨ ਵੇਲੇ

ਆਫਸੈੱਟ[10]7..0

—

ਆਫਸੈੱਟ[11]7..0

—

0x0 ਸੀ

ਆਫਸੈੱਟ[12]7..0

ਆਫਸੈੱਟ[6]15..0

ਆਫਸੈੱਟ[13]7..0

ਆਫਸੈੱਟ[7]15..0

ਆਫਸੈੱਟ[14]7..0

—

4 ਇਤਆਦਿ

ਔਫਸੈੱਟ[15]7..0 ਅਤੇ ਹੋਰ

- ਇਤਆਦਿ

ਨੋਟ: 1. ਹਾਲਾਂਕਿ ਹੋਸਟ ਬਾਈਟ ਐਡਰੈੱਸ ਜਾਰੀ ਕਰਦਾ ਹੈ, ਹੋਸਟ ਪੂਰੇ 32-ਬਿੱਟ ਸ਼ਬਦਾਂ ਤੱਕ ਪਹੁੰਚ ਕਰਦਾ ਹੈ। 2. ਸਾਰੀਆਂ ਏਜੰਟ ਐਂਟਰੀਆਂ ਲਈ, [ ] ਔਫਸੈੱਟ ਸ਼ਬਦ ਹੈ ਅਤੇ ਸਬਸਕ੍ਰਿਪਟ ਮੁੱਲ ਸ਼ਬਦ ਵਿੱਚ ਬਿੱਟ ਹਨ।

64-ਬਿੱਟ ਏਜੰਟ ਇੰਟਰਫੇਸ ਨੂੰ ਐਕਸੈਸ ਕਰਨ ਵੇਲੇ — —
ਆਫਸੈੱਟ[1]63..32 — — — ਅਤੇ ਇਸ ਤਰ੍ਹਾਂ ਹੋਰ

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 37

683091 | 2022.01.24 ਫੀਡਬੈਕ ਭੇਜੋ

4. ਐਵਲੋਨ ਇੰਟਰੱਪਟ ਇੰਟਰਫੇਸ
ਐਵਲੋਨ ਇੰਟਰੱਪਟ ਇੰਟਰਫੇਸ ਏਜੰਟ ਕੰਪੋਨੈਂਟਸ ਨੂੰ ਹੋਸਟ ਕੰਪੋਨੈਂਟਸ ਨੂੰ ਇਵੈਂਟਸ ਨੂੰ ਸੰਕੇਤ ਕਰਨ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦੇ ਹਨ। ਸਾਬਕਾ ਲਈample, ਇੱਕ DMA ਕੰਟਰੋਲਰ ਇੱਕ DMA ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਪੂਰਾ ਕਰਨ ਤੋਂ ਬਾਅਦ ਇੱਕ ਪ੍ਰੋਸੈਸਰ ਨੂੰ ਰੋਕ ਸਕਦਾ ਹੈ।

4.1 ਭੇਜਣ ਵਾਲੇ ਨੂੰ ਰੋਕੋ
ਇੱਕ ਇੰਟਰੱਪਟ ਭੇਜਣ ਵਾਲਾ ਇੱਕ ਇੰਟਰੱਪਟ ਰਿਸੀਵਰ ਨੂੰ ਇੱਕ ਸਿੰਗਲ ਇੰਟਰੱਪਟ ਸਿਗਨਲ ਚਲਾਉਂਦਾ ਹੈ। irq ਸਿਗਨਲ ਦਾ ਸਮਾਂ ਇਸਦੇ ਸੰਬੰਧਿਤ ਘੜੀ ਦੇ ਵਧਦੇ ਕਿਨਾਰੇ ਨਾਲ ਸਮਕਾਲੀ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ। irq ਦਾ ਕਿਸੇ ਹੋਰ ਇੰਟਰਫੇਸ 'ਤੇ ਕਿਸੇ ਟ੍ਰਾਂਸਫਰ ਨਾਲ ਕੋਈ ਸਬੰਧ ਨਹੀਂ ਹੈ। ਸੰਬੰਧਿਤ Avalon-MM ਏਜੰਟ ਇੰਟਰਫੇਸ 'ਤੇ ਸਵੀਕਾਰ ਕੀਤੇ ਜਾਣ ਤੱਕ irq ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।
ਰੁਕਾਵਟਾਂ ਕੰਪੋਨੈਂਟ ਖਾਸ ਹੁੰਦੀਆਂ ਹਨ। ਪ੍ਰਾਪਤਕਰਤਾ ਆਮ ਤੌਰ 'ਤੇ Avalon-MM ਏਜੰਟ ਇੰਟਰਫੇਸ ਤੋਂ ਇੰਟਰੱਪਟ ਸਟੇਟਸ ਰਜਿਸਟਰ ਨੂੰ ਪੜ੍ਹ ਕੇ ਉਚਿਤ ਜਵਾਬ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ।

4.1.1. ਏਵਲੋਨ ਇੰਟਰੱਪਟ ਭੇਜਣ ਵਾਲੇ ਸਿਗਨਲ ਰੋਲ

ਸਾਰਣੀ 13. ਵਿਘਨ ਭੇਜਣ ਵਾਲੇ ਸਿਗਨਲ ਰੋਲ

ਸਿਗਨਲ ਰੋਲ

ਚੌੜਾਈ

ਦਿਸ਼ਾ

ਲੋੜੀਂਦਾ ਹੈ

irq irq_n

1-32

ਆਉਟਪੁੱਟ

ਹਾਂ

ਵਰਣਨ
ਰੁਕਾਵਟ ਬੇਨਤੀ। ਇੱਕ ਇੰਟਰੱਪਟ ਭੇਜਣ ਵਾਲਾ ਇੱਕ ਇੰਟਰੱਪਟ ਰਿਸੀਵਰ ਨੂੰ ਇੱਕ ਇੰਟਰੱਪਟ ਸਿਗਨਲ ਚਲਾਉਂਦਾ ਹੈ।

4.1.2 ਵਿਘਨ ਭੇਜਣ ਵਾਲੇ ਵਿਸ਼ੇਸ਼ਤਾ

ਸਾਰਣੀ 14. ਵਿਘਨ ਭੇਜਣ ਵਾਲੇ ਵਿਸ਼ੇਸ਼ਤਾ

ਜਾਇਦਾਦ ਦਾ ਨਾਮ

ਪੂਰਵ-ਨਿਰਧਾਰਤ ਮੁੱਲ

ਕਨੂੰਨੀ ਮੁੱਲ

ਵਰਣਨ

ਸਬੰਧਿਤ ਐਡਰੈੱਸਬਲ

N/A

ePoint

ਸੰਬੰਧਿਤ ਘੜੀ

N/A

ਇਸ ਕੰਪੋਨੈਂਟ 'ਤੇ Avalon-MM ਏਜੰਟ ਦਾ ਨਾਮ।
ਇਸ 'ਤੇ ਇੱਕ ਘੜੀ ਇੰਟਰਫੇਸ ਦਾ ਨਾਮ
ਕੰਪੋਨੈਂਟ।

Avalon-MM ਏਜੰਟ ਇੰਟਰਫੇਸ ਦਾ ਨਾਮ ਜੋ ਇੰਟਰੱਪਟ ਦੀ ਸੇਵਾ ਕਰਨ ਲਈ ਰਜਿਸਟਰਾਂ ਤੱਕ ਪਹੁੰਚ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।
ਘੜੀ ਇੰਟਰਫੇਸ ਦਾ ਨਾਮ ਜਿਸ ਨਾਲ ਇਹ ਇੰਟਰੱਪਟ ਭੇਜਣ ਵਾਲਾ ਸਮਕਾਲੀ ਹੈ। ਇਸ ਸੰਪਤੀ ਲਈ ਭੇਜਣ ਵਾਲੇ ਅਤੇ ਪ੍ਰਾਪਤ ਕਰਨ ਵਾਲੇ ਦੇ ਵੱਖ-ਵੱਖ ਮੁੱਲ ਹੋ ਸਕਦੇ ਹਨ।

ਸੰਬੰਧਿਤ ਰੀਸੈੱਟ

N/A

ਇੱਕ ਰੀਸੈਟ ਦਾ ਨਾਮ

ਰੀਸੈਟ ਇੰਟਰਫੇਸ ਦਾ ਨਾਮ ਜਿਸ ਵਿੱਚ ਇਹ ਰੁਕਾਵਟ ਹੈ

ਇਸ 'ਤੇ ਇੰਟਰਫੇਸ

ਭੇਜਣ ਵਾਲਾ ਸਮਕਾਲੀ ਹੈ।

ਕੰਪੋਨੈਂਟ।

ISO 9001:2015 ਰਜਿਸਟਰਡ

4. ਐਵਲੋਨ ਇੰਟਰੱਪਟ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

4.2 ਰੁਕਾਵਟ ਪ੍ਰਾਪਤ ਕਰਨ ਵਾਲਾ
ਇੱਕ ਇੰਟਰੱਪਟ ਰਿਸੀਵਰ ਇੰਟਰਫੇਸ ਇੰਟਰੱਪਟ ਭੇਜਣ ਵਾਲੇ ਇੰਟਰਫੇਸ ਤੋਂ ਇੰਟਰੱਪਸ ਪ੍ਰਾਪਤ ਕਰਦਾ ਹੈ। Avalon-MM ਹੋਸਟ ਇੰਟਰਫੇਸ ਵਾਲੇ ਕੰਪੋਨੈਂਟਸ ਵਿੱਚ ਇੰਟਰੱਪਟ ਭੇਜਣ ਵਾਲੇ ਇੰਟਰਫੇਸ ਦੇ ਨਾਲ ਏਜੰਟ ਕੰਪੋਨੈਂਟਸ ਦੁਆਰਾ ਜ਼ੋਰਦਾਰ ਰੁਕਾਵਟਾਂ ਦਾ ਪਤਾ ਲਗਾਉਣ ਲਈ ਇੱਕ ਇੰਟਰੱਪਟ ਰਿਸੀਵਰ ਸ਼ਾਮਲ ਹੋ ਸਕਦਾ ਹੈ। ਇੰਟਰੱਪਟ ਰਿਸੀਵਰ ਹਰੇਕ ਇੰਟਰੱਪਟ ਭੇਜਣ ਵਾਲੇ ਤੋਂ ਇੰਟਰੱਪਟ ਬੇਨਤੀਆਂ ਨੂੰ ਇੱਕ ਵੱਖਰੇ ਬਿੱਟ ਵਜੋਂ ਸਵੀਕਾਰ ਕਰਦਾ ਹੈ।

4.2.1. ਐਵਲੋਨ ਇੰਟਰੱਪਟ ਰਿਸੀਵਰ ਸਿਗਨਲ ਰੋਲ

ਸਾਰਣੀ 15. ਇੰਟਰੱਪਟ ਰਿਸੀਵਰ ਸਿਗਨਲ ਰੋਲ

ਸਿਗਨਲ ਰੋਲ

ਚੌੜਾਈ

ਦਿਸ਼ਾ

ਲੋੜੀਂਦਾ ਹੈ

irq

ਇੰਪੁੱਟ

ਹਾਂ

ਵਰਣਨ
irq ਇੱਕ ਹੈ -ਬਿੱਟ ਵੈਕਟਰ, ਜਿੱਥੇ ਹਰੇਕ ਬਿੱਟ ਇੱਕ IRQ ਭੇਜਣ ਵਾਲੇ ਨਾਲ ਸਿੱਧਾ ਮੇਲ ਖਾਂਦਾ ਹੈ, ਜਿਸ ਵਿੱਚ ਤਰਜੀਹ ਦੀ ਕੋਈ ਅੰਦਰੂਨੀ ਧਾਰਨਾ ਨਹੀਂ ਹੈ।

4.2.2. ਇੰਟਰੱਪਟ ਰਿਸੀਵਰ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

ਸਾਰਣੀ 16. ਇੰਟਰੱਪਟ ਰਿਸੀਵਰ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

ਜਾਇਦਾਦ ਦਾ ਨਾਮ

ਪੂਰਵ-ਨਿਰਧਾਰਤ ਮੁੱਲ

ਕਨੂੰਨੀ ਮੁੱਲ

ਵਰਣਨ

ਸੰਬੰਧਿਤ ਐਡਰੈਸੇਬਲ ਪੁਆਇੰਟ

N/A

ਦਾ ਨਾਮ Avalon-MM ਹੋਸਟ ਇੰਟਰਫੇਸ ਦਾ ਨਾਮ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ

Avalon-MM ਸੇਵਾ ਇੰਟਰਫੇਸ ਇਸ ਇੰਟਰਫੇਸ 'ਤੇ ਪ੍ਰਾਪਤ ਹੋਈ ਹੈ।

ਮੇਜ਼ਬਾਨ

ਇੰਟਰਫੇਸ

ਸੰਬੰਧਿਤ ਘੜੀ

N/A

ਇੱਕ ਦਾ ਨਾਮ Avalon ਕਲਾਕ ਇੰਟਰਫੇਸ ਦਾ ਨਾਮ ਜਿਸ ਵਿੱਚ ਇਹ ਹੈ

ਐਵਲੋਨ

ਇੰਟਰੱਪਟ ਰਿਸੀਵਰ ਸਮਕਾਲੀ ਹੈ। ਭੇਜਣ ਵਾਲਾ ਅਤੇ

ਘੜੀ

ਪ੍ਰਾਪਤਕਰਤਾ ਦੇ ਇਸ ਸੰਪਤੀ ਲਈ ਵੱਖ-ਵੱਖ ਮੁੱਲ ਹੋ ਸਕਦੇ ਹਨ।

ਇੰਟਰਫੇਸ

ਸੰਬੰਧਿਤ ਰੀਸੈੱਟ

N/A

ਇੱਕ ਦਾ ਨਾਮ ਰੀਸੈਟ ਇੰਟਰਫੇਸ ਦਾ ਨਾਮ ਜਿਸ ਵਿੱਚ ਇਹ ਰੁਕਾਵਟ ਪਾਉਂਦਾ ਹੈ

ਐਵਲੋਨ

ਪ੍ਰਾਪਤਕਰਤਾ ਸਮਕਾਲੀ ਹੈ।

ਰੀਸੈਟ ਕਰੋ

ਇੰਟਰਫੇਸ

4.2.3. ਰੁਕਾਵਟ ਟਾਈਮਿੰਗ

Avalon-MM ਹੋਸਟ ਪ੍ਰਾਥਮਿਕਤਾ 0 ਇੰਟਰੱਪਟ ਤੋਂ ਪਹਿਲਾਂ ਤਰਜੀਹ 1 ਇੰਟਰੱਪਟ ਦੀ ਸੇਵਾ ਕਰਦਾ ਹੈ।

ਚਿੱਤਰ 19.

ਰੁਕਾਵਟ ਟਾਈਮਿੰਗ

ਹੇਠਾਂ ਦਿੱਤੇ ਚਿੱਤਰ ਵਿੱਚ, ਇੰਟਰੱਪਟ 0 ਦੀ ਉੱਚ ਤਰਜੀਹ ਹੈ। ਇੰਟਰੱਪਟ ਰਿਸੀਵਰ int1 ਨੂੰ ਸੰਭਾਲਣ ਦੀ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਹੈ

ਜਦੋਂ int0 ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। int0 ਹੈਂਡਲਰ ਨੂੰ ਬੁਲਾਇਆ ਜਾਂਦਾ ਹੈ ਅਤੇ ਪੂਰਾ ਹੁੰਦਾ ਹੈ। ਫਿਰ, int1 ਹੈਂਡਲਰ ਮੁੜ ਸ਼ੁਰੂ ਹੁੰਦਾ ਹੈ। ਦ

ਚਿੱਤਰ 0 ਸਮੇਂ 'ਤੇ int1 ਡੀਜ਼ਰਟ ਦਿਖਾਉਂਦਾ ਹੈ. ਸਮੇਂ 1 'ਤੇ int2 ਡੀਜ਼ਰਟਸ।

clk

ਵਿਅਕਤੀਗਤ int0 ਬੇਨਤੀਆਂ
int1

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 39

683091 | 2022.01.24 ਫੀਡਬੈਕ ਭੇਜੋ

5. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ

ਤੁਸੀਂ ਉਹਨਾਂ ਹਿੱਸਿਆਂ ਲਈ Avalon ਸਟ੍ਰੀਮਿੰਗ (Avalon-ST) ਇੰਟਰਫੇਸ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ ਜੋ ਹਾਈਬੈਂਡਵਿਡਥ, ਘੱਟ-ਲੇਟੈਂਸੀ, ਯੂਨੀਡਾਇਰੈਕਸ਼ਨਲ ਡਾਟਾ ਚਲਾਉਂਦੇ ਹਨ। ਆਮ ਐਪਲੀਕੇਸ਼ਨਾਂ ਵਿੱਚ ਮਲਟੀਪਲੈਕਸਡ ਸਟ੍ਰੀਮ, ਪੈਕੇਟ ਅਤੇ ਡੀਐਸਪੀ ਡੇਟਾ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ। Avalon-ST ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਚੈਨਲਾਂ ਜਾਂ ਪੈਕੇਟ ਸੀਮਾਵਾਂ ਦੇ ਗਿਆਨ ਤੋਂ ਬਿਨਾਂ ਡੇਟਾ ਦੀ ਇੱਕ ਸਿੰਗਲ ਸਟ੍ਰੀਮ ਦਾ ਸਮਰਥਨ ਕਰਨ ਵਾਲੇ ਰਵਾਇਤੀ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ ਦਾ ਵਰਣਨ ਕਰ ਸਕਦੇ ਹਨ। ਇੰਟਰਫੇਸ ਹੋਰ ਗੁੰਝਲਦਾਰ ਪ੍ਰੋਟੋਕੋਲਾਂ ਦਾ ਵੀ ਸਮਰਥਨ ਕਰ ਸਕਦਾ ਹੈ ਜੋ ਕਈ ਚੈਨਲਾਂ ਵਿੱਚ ਇੰਟਰਲੀਵਡ ਪੈਕੇਟਾਂ ਦੇ ਨਾਲ ਬਰਸਟ ਅਤੇ ਪੈਕੇਟ ਟ੍ਰਾਂਸਫਰ ਕਰਨ ਦੇ ਸਮਰੱਥ ਹੈ।

ਨੋਟ:

ਜੇਕਰ ਤੁਹਾਨੂੰ ਉੱਚ-ਪ੍ਰਦਰਸ਼ਨ ਵਾਲੇ ਡੇਟਾ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ ਦੀ ਲੋੜ ਹੈ, ਤਾਂ ਅਧਿਆਇ 6 ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ ਵੇਖੋ।

ਚਿੱਤਰ 20. ਏਵਲੋਨ-ਐਸਟੀ ਇੰਟਰਫੇਸ - ਐਵਲੋਨ-ਐਸਟੀ ਇੰਟਰਫੇਸ ਦੀ ਵਿਸ਼ੇਸ਼ ਐਪਲੀਕੇਸ਼ਨ

ਪ੍ਰਿੰਟਿਡ ਸਰਕਟ ਬੋਰਡ ਇੰਟੇਲ FPGA Avalon-ST ਇੰਟਰਫੇਸ (ਡੇਟਾ ਪਲੇਨ)

ਸ਼ਡਿਊਲਰ

Avalon-ST ਇੰਪੁੱਟ

Rx IF ਕੋਰ ਸੀ.ਐਚ

ਸਰੋਤ 0-2 ਸਿੰਕ 1

Avalon-MM ਇੰਟਰਫੇਸ (ਕੰਟਰੋਲ ਪਲੇਨ)

ਸਰੋਤ

Tx IF ਕੋਰ ਸਿੰਕ

Avalon-ST ਆਉਟਪੁੱਟ

Avalon-MM ਮੇਜ਼ਬਾਨ ਇੰਟਰਫੇਸ
ਪ੍ਰੋਸੈਸਰ

Avalon-MM ਮੇਜ਼ਬਾਨ ਇੰਟਰਫੇਸ
IO ਕੰਟਰੋਲ

Avalon-MM ਏਜੰਟ ਇੰਟਰਫੇਸ
SDRAM Cntl
SDRAM ਮੈਮੋਰੀ

ਸਾਰੇ Avalon-ST ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਇੰਟਰਫੇਸ ਜ਼ਰੂਰੀ ਤੌਰ 'ਤੇ ਆਪਸ ਵਿੱਚ ਕੰਮ ਕਰਨ ਯੋਗ ਨਹੀਂ ਹਨ। ਹਾਲਾਂਕਿ, ਜੇਕਰ ਦੋ ਇੰਟਰਫੇਸ ਇੱਕੋ ਐਪਲੀਕੇਸ਼ਨ ਸਪੇਸ ਲਈ ਅਨੁਕੂਲ ਫੰਕਸ਼ਨ ਪ੍ਰਦਾਨ ਕਰਦੇ ਹਨ, ਤਾਂ ਉਹਨਾਂ ਨੂੰ ਇੰਟਰਓਪਰੇਟ ਕਰਨ ਲਈ ਅਡਾਪਟਰ ਉਪਲਬਧ ਹੁੰਦੇ ਹਨ।

ISO 9001:2015 ਰਜਿਸਟਰਡ

5. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ 683091 | 2022.01.24
Avalon-ST ਇੰਟਰਫੇਸ ਡਾਟਾਪਾਥਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦੇ ਹਨ ਜਿਨ੍ਹਾਂ ਨੂੰ ਹੇਠ ਲਿਖੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ:
· ਘੱਟ-ਲੇਟੈਂਸੀ, ਉੱਚ-ਥਰੂਪੁਟ ਪੁਆਇੰਟ-ਟੂ-ਪੁਆਇੰਟ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ
· ਲਚਕਦਾਰ ਪੈਕੇਟ ਇੰਟਰਲੀਵਿੰਗ ਦੇ ਨਾਲ ਕਈ ਚੈਨਲਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ
· ਚੈਨਲ ਦੀ ਸਾਈਡਬੈਂਡ ਸਿਗਨਲਿੰਗ, ਤਰੁੱਟੀ, ਅਤੇ ਪੈਕੇਟ ਦੇ ਚਿੱਤਰਨ ਦੀ ਸ਼ੁਰੂਆਤ ਅਤੇ ਅੰਤ
· ਡਾਟਾ ਬਰਸਟਿੰਗ ਲਈ ਸਮਰਥਨ
· ਆਟੋਮੈਟਿਕ ਇੰਟਰਫੇਸ ਅਨੁਕੂਲਨ
5.1 ਨਿਯਮ ਅਤੇ ਧਾਰਨਾਵਾਂ
Avalon-ST ਇੰਟਰਫੇਸ ਪ੍ਰੋਟੋਕੋਲ ਹੇਠਾਂ ਦਿੱਤੇ ਨਿਯਮਾਂ ਅਤੇ ਸੰਕਲਪਾਂ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ:
· ਏਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਸਿਸਟਮ- ਇੱਕ ਏਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਸਿਸਟਮ ਵਿੱਚ ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ ਏਵਲੋਨ-ਐਸਟੀ ਕਨੈਕਸ਼ਨ ਹੁੰਦੇ ਹਨ ਜੋ ਇੱਕ ਸਰੋਤ ਇੰਟਰਫੇਸ ਤੋਂ ਇੱਕ ਸਿੰਕ ਇੰਟਰਫੇਸ ਵਿੱਚ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਕਰਦੇ ਹਨ। ਉੱਪਰ ਦਿਖਾਏ ਗਏ ਸਿਸਟਮ ਵਿੱਚ ਸਿਸਟਮ ਇਨਪੁਟ ਤੋਂ ਆਉਟਪੁੱਟ ਵਿੱਚ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਕਰਨ ਲਈ Avalon-ST ਇੰਟਰਫੇਸ ਹੁੰਦੇ ਹਨ। Avalon-MM ਨਿਯੰਤਰਣ ਅਤੇ ਸਥਿਤੀ ਰਜਿਸਟਰ ਇੰਟਰਫੇਸ ਸਾਫਟਵੇਅਰ ਨਿਯੰਤਰਣ ਲਈ ਪ੍ਰਦਾਨ ਕਰਦੇ ਹਨ।
· Avalon ਸਟ੍ਰੀਮਿੰਗ ਕੰਪੋਨੈਂਟਸ- Avalon-ST ਇੰਟਰਫੇਸ ਦੀ ਵਰਤੋਂ ਕਰਨ ਵਾਲਾ ਇੱਕ ਆਮ ਸਿਸਟਮ ਮਲਟੀਪਲ ਫੰਕਸ਼ਨਲ ਮੋਡਿਊਲਾਂ ਨੂੰ ਜੋੜਦਾ ਹੈ, ਜਿਸਨੂੰ ਕੰਪੋਨੈਂਟ ਕਿਹਾ ਜਾਂਦਾ ਹੈ। ਸਿਸਟਮ ਡਿਜ਼ਾਈਨਰ ਕੰਪੋਨੈਂਟਸ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਦਾ ਹੈ ਅਤੇ ਇੱਕ ਸਿਸਟਮ ਨੂੰ ਲਾਗੂ ਕਰਨ ਲਈ ਉਹਨਾਂ ਨੂੰ ਆਪਸ ਵਿੱਚ ਜੋੜਦਾ ਹੈ।
· ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਇੰਟਰਫੇਸ ਅਤੇ ਕਨੈਕਸ਼ਨ-ਜਦੋਂ ਦੋ ਕੰਪੋਨੈਂਟ ਜੁੜਦੇ ਹਨ, ਤਾਂ ਡੇਟਾ ਸਰੋਤ ਇੰਟਰਫੇਸ ਤੋਂ ਸਿੰਕ ਇੰਟਰਫੇਸ ਵਿੱਚ ਵਹਿੰਦਾ ਹੈ। Avalon ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ ਇੱਕ ਸਿੰਕ ਇੰਟਰਫੇਸ ਨਾਲ ਜੁੜਨ ਵਾਲੇ ਸਰੋਤ ਇੰਟਰਫੇਸ ਦੇ ਸੁਮੇਲ ਨੂੰ ਇੱਕ ਕੁਨੈਕਸ਼ਨ ਕਹਿੰਦੇ ਹਨ।
· ਬੈਕਪ੍ਰੈਸ਼ਰ - ਬੈਕਪ੍ਰੈਸ਼ਰ ਇੱਕ ਸਿੰਕ ਨੂੰ ਡੇਟਾ ਭੇਜਣਾ ਬੰਦ ਕਰਨ ਲਈ ਇੱਕ ਸਰੋਤ ਨੂੰ ਸੰਕੇਤ ਕਰਨ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ। ਬੈਕਪ੍ਰੈਸ਼ਰ ਲਈ ਸਮਰਥਨ ਵਿਕਲਪਿਕ ਹੈ। ਸਿੰਕ ਹੇਠਾਂ ਦਿੱਤੇ ਕਾਰਨਾਂ ਕਰਕੇ ਡੇਟਾ ਦੇ ਪ੍ਰਵਾਹ ਨੂੰ ਰੋਕਣ ਲਈ ਬੈਕਪ੍ਰੈਸ਼ਰ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ:
- ਜਦੋਂ ਸਿੰਕ FIFOs ਭਰ ਜਾਂਦੇ ਹਨ
- ਜਦੋਂ ਇਸਦੇ ਆਉਟਪੁੱਟ ਇੰਟਰਫੇਸ 'ਤੇ ਭੀੜ ਹੁੰਦੀ ਹੈ
· ਟਰਾਂਸਫਰ ਅਤੇ ਤਿਆਰ ਚੱਕਰ - ਇੱਕ ਟ੍ਰਾਂਸਫਰ ਦੇ ਨਤੀਜੇ ਵਜੋਂ ਇੱਕ ਸਰੋਤ ਇੰਟਰਫੇਸ ਤੋਂ ਸਿੰਕ ਇੰਟਰਫੇਸ ਤੱਕ ਡੇਟਾ ਅਤੇ ਨਿਯੰਤਰਣ ਪ੍ਰਸਾਰ ਹੁੰਦਾ ਹੈ। ਡਾਟਾ ਇੰਟਰਫੇਸ ਲਈ, ਇੱਕ ਤਿਆਰ ਚੱਕਰ ਇੱਕ ਚੱਕਰ ਹੈ ਜਿਸ ਦੌਰਾਨ ਸਿੰਕ ਇੱਕ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਸਵੀਕਾਰ ਕਰ ਸਕਦਾ ਹੈ.
· ਪ੍ਰਤੀਕ– ਪ੍ਰਤੀਕ ਡੇਟਾ ਦੀ ਸਭ ਤੋਂ ਛੋਟੀ ਇਕਾਈ ਹੈ। ਜ਼ਿਆਦਾਤਰ ਪੈਕੇਟ ਇੰਟਰਫੇਸਾਂ ਲਈ, ਇੱਕ ਪ੍ਰਤੀਕ ਇੱਕ ਬਾਈਟ ਹੁੰਦਾ ਹੈ। ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ ਚਿੰਨ੍ਹ ਇੱਕ ਚੱਕਰ ਵਿੱਚ ਟ੍ਰਾਂਸਫਰ ਕੀਤੇ ਗਏ ਡੇਟਾ ਦੀ ਇੱਕ ਇਕਾਈ ਬਣਾਉਂਦੇ ਹਨ।
· ਚੈਨਲ-ਇੱਕ ਚੈਨਲ ਇੱਕ ਭੌਤਿਕ ਜਾਂ ਲਾਜ਼ੀਕਲ ਮਾਰਗ ਜਾਂ ਲਿੰਕ ਹੁੰਦਾ ਹੈ ਜਿਸ ਰਾਹੀਂ ਜਾਣਕਾਰੀ ਦੋ ਪੋਰਟਾਂ ਵਿਚਕਾਰ ਲੰਘਦੀ ਹੈ।
ਬੀਟ–ਇੱਕ ਬੀਟ ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ ਚਿੰਨ੍ਹਾਂ ਦੇ ਬਣੇ ਇੱਕ ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਇੰਟਰਫੇਸ ਦੇ ਵਿਚਕਾਰ ਇੱਕ ਸਿੰਗਲ ਚੱਕਰ ਟ੍ਰਾਂਸਫਰ ਹੈ।
· ਪੈਕੇਟ-ਇੱਕ ਪੈਕੇਟ ਡੇਟਾ ਅਤੇ ਨਿਯੰਤਰਣ ਸੰਕੇਤਾਂ ਦਾ ਇੱਕ ਸਮੂਹ ਹੈ ਜੋ ਇੱਕ ਸਰੋਤ ਇੱਕੋ ਸਮੇਂ ਪ੍ਰਸਾਰਿਤ ਕਰਦਾ ਹੈ। ਇੱਕ ਪੈਕੇਟ ਵਿੱਚ ਰਾਊਟਰਾਂ ਅਤੇ ਹੋਰ ਨੈਟਵਰਕ ਡਿਵਾਈਸਾਂ ਦੀ ਮਦਦ ਲਈ ਇੱਕ ਸਿਰਲੇਖ ਹੋ ਸਕਦਾ ਹੈ ਜੋ ਪੈਕੇਟ ਨੂੰ ਸਹੀ ਮੰਜ਼ਿਲ ਵੱਲ ਨਿਰਦੇਸ਼ਿਤ ਕਰ ਸਕਦਾ ਹੈ। ਐਪਲੀਕੇਸ਼ਨ ਪੈਕੇਟ ਫਾਰਮੈਟ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦੀ ਹੈ, ਨਾ ਕਿ ਇਹ ਨਿਰਧਾਰਨ। Avalon-ST ਪੈਕੇਟ ਲੰਬਾਈ ਵਿੱਚ ਪਰਿਵਰਤਨਸ਼ੀਲ ਹੋ ਸਕਦੇ ਹਨ ਅਤੇ ਇੱਕ ਕੁਨੈਕਸ਼ਨ ਵਿੱਚ ਇੰਟਰਲੀਵ ਕੀਤੇ ਜਾ ਸਕਦੇ ਹਨ। Avalon-ST ਇੰਟਰਫੇਸ ਦੇ ਨਾਲ, ਪੈਕੇਟ ਦੀ ਵਰਤੋਂ ਵਿਕਲਪਿਕ ਹੈ।

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 41

5. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

5.2 Avalon ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਰੋਲ

Avalon ਸਟ੍ਰੀਮਿੰਗ ਸਰੋਤ ਜਾਂ ਸਿੰਕ ਇੰਟਰਫੇਸ ਵਿੱਚ ਹਰੇਕ ਸਿਗਨਲ ਇੱਕ Avalon ਸਟ੍ਰੀਮਿੰਗ ਸਿਗਨਲ ਰੋਲ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ। ਇੱਕ Avalon ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ ਵਿੱਚ ਹਰੇਕ ਸਿਗਨਲ ਰੋਲ ਦੀ ਸਿਰਫ ਇੱਕ ਉਦਾਹਰਣ ਹੋ ਸਕਦੀ ਹੈ। ਸਾਰੇ Avalon ਸਟ੍ਰੀਮਿੰਗ ਸਿਗਨਲ ਰੋਲ ਸਰੋਤਾਂ ਅਤੇ ਸਿੰਕ ਦੋਵਾਂ 'ਤੇ ਲਾਗੂ ਹੁੰਦੇ ਹਨ ਅਤੇ ਦੋਵਾਂ ਲਈ ਇੱਕੋ ਜਿਹੇ ਅਰਥ ਰੱਖਦੇ ਹਨ।

ਸਾਰਣੀ 17.

Avalon ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ ਸਿਗਨਲ
ਹੇਠ ਦਿੱਤੀ ਸਾਰਣੀ ਵਿੱਚ, ਸਾਰੀਆਂ ਸਿਗਨਲ ਰੋਲ ਸਰਗਰਮ ਉੱਚ ਹਨ।

ਸਿਗਨਲ ਰੋਲ

ਚੌੜਾਈ

ਦਿਸ਼ਾ

ਲੋੜੀਂਦਾ ਹੈ

ਵਰਣਨ

ਚੈਨਲ ਡਾਟਾ ਗਲਤੀ ਤਿਆਰ ਹੈ
ਵੈਧ

1 128 1 8,192 1 256
1
1

ਬੁਨਿਆਦੀ ਸੰਕੇਤ

ਸਰੋਤ ਸਿੰਕ

ਨੰ

ਟ੍ਰਾਂਸਫਰ ਕੀਤੇ ਜਾ ਰਹੇ ਡੇਟਾ ਲਈ ਚੈਨਲ ਨੰਬਰ

ਮੌਜੂਦਾ ਚੱਕਰ 'ਤੇ.

ਜੇਕਰ ਕੋਈ ਇੰਟਰਫੇਸ ਚੈਨਲ ਸਿਗਨਲ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ, ਤਾਂ

ਇੰਟਰਫੇਸ ਨੂੰ maxChannel ਪੈਰਾਮੀਟਰ ਵੀ ਪਰਿਭਾਸ਼ਿਤ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ।

ਸਰੋਤ ਸਿੰਕ

ਨੰ

ਸਰੋਤ ਤੋਂ ਸਿੰਕ ਤੱਕ ਡੇਟਾ ਸਿਗਨਲ,

ਆਮ ਤੌਰ 'ਤੇ ਹੋਣ ਵਾਲੀ ਜਾਣਕਾਰੀ ਦਾ ਵੱਡਾ ਹਿੱਸਾ ਹੁੰਦਾ ਹੈ

ਟ੍ਰਾਂਸਫਰ ਕੀਤਾ।

ਪੈਰਾਮੀਟਰ ਸਮੱਗਰੀ ਨੂੰ ਹੋਰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦੇ ਹਨ ਅਤੇ

ਡਾਟਾ ਸਿਗਨਲ ਦਾ ਫਾਰਮੈਟ.

ਸਰੋਤ ਸਿੰਕ

ਨੰ

ਡੇਟਾ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਨ ਵਾਲੀਆਂ ਗਲਤੀਆਂ ਨੂੰ ਮਾਰਕ ਕਰਨ ਲਈ ਇੱਕ ਬਿੱਟ ਮਾਸਕ

ਮੌਜੂਦਾ ਚੱਕਰ ਵਿੱਚ ਤਬਦੀਲ ਕੀਤਾ ਜਾ ਰਿਹਾ ਹੈ। ਇੱਕ ਬਿੱਟ

ਗਲਤੀ ਸਿਗਨਲ ਹਰ ਇੱਕ ਗਲਤੀ ਨੂੰ ਮਾਸਕ ਕਰਦਾ ਹੈ

ਕੰਪੋਨੈਂਟ ਪਛਾਣਦਾ ਹੈ। errorDescriptor

ਗਲਤੀ ਸਿਗਨਲ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ।

ਸਿੰਕ ਸਰੋਤ

ਨੰ

ਇਹ ਦਰਸਾਉਣ ਲਈ ਉੱਚਾ ਜ਼ੋਰ ਦਿੰਦਾ ਹੈ ਕਿ ਸਿੰਕ ਸਵੀਕਾਰ ਕਰ ਸਕਦਾ ਹੈ

ਡਾਟਾ। ਤਿਆਰ ਨੂੰ ਸਾਈਕਲ 'ਤੇ ਸਿੰਕ ਦੁਆਰਾ ਜ਼ੋਰ ਦਿੱਤਾ ਗਿਆ ਹੈ

ਚੱਕਰ ਨੂੰ ਮਾਰਕ ਕਰਨ ਲਈ ਇੱਕ ਤਿਆਰ ਦੇ ਤੌਰ ਤੇ

ਚੱਕਰ ਸਰੋਤ ਸਿਰਫ ਪ੍ਰਮਾਣਿਕਤਾ ਦਾ ਦਾਅਵਾ ਕਰ ਸਕਦਾ ਹੈ ਅਤੇ

ਤਿਆਰ ਚੱਕਰ ਦੌਰਾਨ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ ਕਰੋ।

ਇੱਕ ਤਿਆਰ ਇਨਪੁਟ ਤੋਂ ਬਿਨਾਂ ਸਰੋਤ ਬੈਕਪ੍ਰੈਸ਼ਰ ਦਾ ਸਮਰਥਨ ਨਹੀਂ ਕਰਦੇ ਹਨ। ਬਿਨਾਂ ਤਿਆਰ ਆਉਟਪੁੱਟ ਦੇ ਡੁੱਬਣ ਨੂੰ ਕਦੇ ਵੀ ਬੈਕਪ੍ਰੈਸ਼ਰ ਦੀ ਲੋੜ ਨਹੀਂ ਪੈਂਦੀ।

ਸਰੋਤ ਸਿੰਕ

ਨੰ

ਸਰੋਤ ਹੋਰ ਸਭ ਨੂੰ ਯੋਗ ਕਰਨ ਲਈ ਇਸ ਸਿਗਨਲ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ

ਸਿਗਨਲਾਂ ਨੂੰ ਡੁੱਬਣ ਦਾ ਸਰੋਤ। ਸਿੰਕ ਐੱਸamples ਡਾਟਾ ਅਤੇ

ਤਿਆਰ ਚੱਕਰਾਂ 'ਤੇ ਹੋਰ ਸਰੋਤ-ਤੋਂ-ਸਿੰਕ ਸਿਗਨਲ

ਜਿੱਥੇ ਵੈਧ ਹੋਣ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਬਾਕੀ ਸਾਰੇ ਚੱਕਰ ਹਨ

ਅਣਡਿੱਠ ਕੀਤਾ.

ਵੈਧ ਆਉਟਪੁੱਟ ਤੋਂ ਬਿਨਾਂ ਸਰੋਤ ਹਰ ਚੱਕਰ 'ਤੇ ਪ੍ਰਮਾਣਿਤ ਡੇਟਾ ਪ੍ਰਦਾਨ ਕਰਦੇ ਹਨ ਕਿ ਇੱਕ ਸਿੰਕ ਬੈਕਪ੍ਰੈਸ਼ਰ ਦਾ ਦਾਅਵਾ ਨਹੀਂ ਕਰ ਰਿਹਾ ਹੈ। ਇੱਕ ਵੈਧ ਇਨਪੁਟ ਤੋਂ ਬਿਨਾਂ ਸਿੰਕ ਹਰ ਚੱਕਰ 'ਤੇ ਵੈਧ ਡੇਟਾ ਦੀ ਉਮੀਦ ਕਰਦੇ ਹਨ ਜੋ ਉਹ ਬੈਕਪ੍ਰੈਸ਼ਰ ਨਹੀਂ ਕਰ ਰਹੇ ਹਨ।

ਖਾਲੀ
endofpacket startofpacket

1 10
1 1

ਪੈਕੇਟ ਟ੍ਰਾਂਸਫਰ ਸਿਗਨਲ

ਸਰੋਤ ਸਿੰਕ

ਨੰ

ਖਾਲੀ ਚਿੰਨ੍ਹਾਂ ਦੀ ਸੰਖਿਆ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ,

ਯਾਨੀ, ਵੈਧ ਡੇਟਾ ਦੀ ਨੁਮਾਇੰਦਗੀ ਨਾ ਕਰੋ। ਖਾਲੀ

ਇੰਟਰਫੇਸ 'ਤੇ ਸਿਗਨਲ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ ਜਿੱਥੇ ਉੱਥੇ ਹੈ

ਪ੍ਰਤੀ ਬੀਟ ਇੱਕ ਪ੍ਰਤੀਕ ਹੈ।

ਸਰੋਤ ਸਿੰਕ

ਨੰ

ਏ ਦੇ ਅੰਤ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕਰਨ ਲਈ ਸਰੋਤ ਦੁਆਰਾ ਦਾਅਵਾ ਕੀਤਾ ਗਿਆ

ਪੈਕੇਟ.

ਸਰੋਤ ਸਿੰਕ

ਨੰ

ਦੀ ਸ਼ੁਰੂਆਤ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕਰਨ ਲਈ ਸਰੋਤ ਦੁਆਰਾ ਦਾਅਵਾ ਕੀਤਾ ਗਿਆ

ਇੱਕ ਪੈਕੇਟ.

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 42

ਫੀਡਬੈਕ ਭੇਜੋ

5. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

5.3 ਸਿਗਨਲ ਕ੍ਰਮ ਅਤੇ ਸਮਾਂ

5.3.1 ਸਮਕਾਲੀ ਇੰਟਰਫੇਸ
Avalon-ST ਕਨੈਕਸ਼ਨ ਦੇ ਸਾਰੇ ਟ੍ਰਾਂਸਫਰ ਸੰਬੰਧਿਤ ਘੜੀ ਸਿਗਨਲ ਦੇ ਵਧਦੇ ਕਿਨਾਰੇ ਨਾਲ ਸਮਕਾਲੀ ਹੁੰਦੇ ਹਨ। ਇੱਕ ਸਰੋਤ ਇੰਟਰਫੇਸ ਤੋਂ ਇੱਕ ਸਿੰਕ ਇੰਟਰਫੇਸ ਤੱਕ ਦੇ ਸਾਰੇ ਆਉਟਪੁੱਟ, ਡੇਟਾ, ਚੈਨਲ ਅਤੇ ਗਲਤੀ ਸਿਗਨਲਾਂ ਸਮੇਤ, ਘੜੀ ਦੇ ਵਧਦੇ ਕਿਨਾਰੇ 'ਤੇ ਰਜਿਸਟਰ ਕੀਤੇ ਜਾਣੇ ਚਾਹੀਦੇ ਹਨ। ਸਿੰਕ ਇੰਟਰਫੇਸ ਲਈ ਇਨਪੁਟਸ ਨੂੰ ਰਜਿਸਟਰ ਕਰਨ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ। ਸਰੋਤ 'ਤੇ ਸਿਗਨਲਾਂ ਨੂੰ ਰਜਿਸਟਰ ਕਰਨਾ ਉੱਚ ਫ੍ਰੀਕੁਐਂਸੀ ਓਪਰੇਸ਼ਨ ਦੀ ਸਹੂਲਤ ਦਿੰਦਾ ਹੈ।
5.3.2 ਘੜੀ ਸਮਰੱਥ ਹੈ
Avalon-ST ਕੰਪੋਨੈਂਟਸ ਵਿੱਚ ਆਮ ਤੌਰ 'ਤੇ ਇੱਕ ਘੜੀ ਸਮਰੱਥ ਇਨਪੁਟ ਸ਼ਾਮਲ ਨਹੀਂ ਹੁੰਦਾ ਹੈ। Avalon-ST ਸਿਗਨਲ ਆਪਣੇ ਆਪ ਵਿੱਚ ਉਹਨਾਂ ਚੱਕਰਾਂ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਨ ਲਈ ਕਾਫੀ ਹੈ ਜੋ ਇੱਕ ਭਾਗ ਨੂੰ ਸਮਰੱਥ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ ਅਤੇ ਨਹੀਂ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ। Avalon-ST ਅਨੁਕੂਲ ਭਾਗਾਂ ਵਿੱਚ ਉਹਨਾਂ ਦੇ ਅੰਦਰੂਨੀ ਤਰਕ ਲਈ ਇੱਕ ਘੜੀ ਸਮਰੱਥ ਇਨਪੁਟ ਹੋ ਸਕਦਾ ਹੈ। ਹਾਲਾਂਕਿ, ਘੜੀ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਣ ਵਾਲੇ ਭਾਗਾਂ ਨੂੰ ਇਹ ਯਕੀਨੀ ਬਣਾਉਣਾ ਚਾਹੀਦਾ ਹੈ ਕਿ ਇੰਟਰਫੇਸ ਦਾ ਸਮਾਂ ਪ੍ਰੋਟੋਕੋਲ ਦੀ ਪਾਲਣਾ ਕਰਦਾ ਹੈ।

5.4 Avalon-ST ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾ

ਸਾਰਣੀ 18. ਐਵਲੋਨ-ਐਸਟੀ ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

ਜਾਇਦਾਦ ਦਾ ਨਾਮ ਸੰਬੰਧਿਤ ਘੜੀ

ਪੂਰਵ-ਨਿਰਧਾਰਤ ਮੁੱਲ
1

ਕਨੂੰਨੀ ਮੁੱਲ
ਘੜੀ ਇੰਟਰਫੇਸ

ਵਰਣਨ
Avalon ਕਲਾਕ ਇੰਟਰਫੇਸ ਦਾ ਨਾਮ ਜਿਸ ਨਾਲ ਇਹ Avalon-ST ਇੰਟਰਫੇਸ ਸਮਕਾਲੀ ਹੈ।

ਸੰਬੰਧਿਤ ਰੀਸੈਟ ਬੀਟਸਪਰਸਾਈਕਲ

ਰੀਸੈਟ ਕਰੋ

Avalon ਰੀਸੈਟ ਇੰਟਰਫੇਸ ਦਾ ਨਾਮ ਜਿਸ ਨਾਲ ਇਹ

ਇੰਟਰਫੇਸ Avalon-ST ਇੰਟਰਫੇਸ ਸਮਕਾਲੀ ਹੈ।

1,2,4,8 ਇੱਕ ਸਿੰਗਲ ਵਿੱਚ ਟਰਾਂਸਫਰ ਕੀਤੀਆਂ ਬੀਟਾਂ ਦੀ ਸੰਖਿਆ ਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰਦਾ ਹੈ

ਚੱਕਰ ਇਹ ਸੰਪਤੀ ਤੁਹਾਨੂੰ 2 ਵੱਖਰੇ ਟ੍ਰਾਂਸਫਰ ਕਰਨ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦੀ ਹੈ,

ਪਰ ਉਸੇ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਸਬੰਧਿਤ ਧਾਰਾਵਾਂ

start_of_packet, end_of_packet, ਤਿਆਰ ਅਤੇ

ਵੈਧ ਸਿਗਨਲ.

beatsPerCycle AvalonST ਪ੍ਰੋਟੋਕੋਲ ਦੀ ਇੱਕ ਬਹੁਤ ਘੱਟ ਵਰਤੀ ਗਈ ਵਿਸ਼ੇਸ਼ਤਾ ਹੈ।

dataBitsPerSymbol

1 512 ਪ੍ਰਤੀ ਚਿੰਨ੍ਹ ਬਿੱਟ ਦੀ ਸੰਖਿਆ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ। ਸਾਬਕਾ ਲਈample,

ਬਾਈਟ-ਅਧਾਰਿਤ ਇੰਟਰਫੇਸ ਵਿੱਚ 8-ਬਿੱਟ ਚਿੰਨ੍ਹ ਹਨ। ਇਹ ਮੁੱਲ

2 ਦੀ ਸ਼ਕਤੀ ਹੋਣ ਤੱਕ ਸੀਮਤ ਨਹੀਂ ਹੈ।

ਖਾਲੀ ਪੈਕੇਟ ਦੇ ਨਾਲ

ਝੂਠਾ

ਸਹੀ, ਗਲਤ ਜਦੋਂ ਸਹੀ, ਖਾਲੀ ਪੂਰੇ ਪੈਕੇਟ ਲਈ ਵੈਧ ਹੁੰਦਾ ਹੈ।

errorDescriptor

ਦੀ ਸੂਚੀ

ਸ਼ਬਦਾਂ ਦੀ ਇੱਕ ਸੂਚੀ ਜੋ ਸੰਬੰਧਿਤ ਗਲਤੀ ਦਾ ਵਰਣਨ ਕਰਦੀ ਹੈ

ਤਾਰਾਂ

ਗਲਤੀ ਸਿਗਨਲ ਦਾ ਹਰੇਕ ਬਿੱਟ. ਸੂਚੀ ਦੀ ਲੰਬਾਈ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ

ਗਲਤੀ ਸਿਗਨਲ ਵਿੱਚ ਬਿੱਟਾਂ ਦੀ ਗਿਣਤੀ ਦੇ ਬਰਾਬਰ ਹੋਵੇ।

ਸੂਚੀ ਵਿੱਚ ਪਹਿਲਾ ਸ਼ਬਦ ਸਭ ਤੋਂ ਉੱਚੇ ਕ੍ਰਮ 'ਤੇ ਲਾਗੂ ਹੁੰਦਾ ਹੈ

ਬਿੱਟ ਸਾਬਕਾ ਲਈample, “crc, overflow” ਦਾ ਮਤਲਬ ਹੈ ਕਿ ਬਿੱਟ[1]

ਦੀ ਗਲਤੀ ਇੱਕ CRC ਗਲਤੀ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈ। ਬਿੱਟ[0] ਇੱਕ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ

ਓਵਰਫਲੋ ਗਲਤੀ.

FirstSymbolInHigh OrderBits

ਸੱਚ ਹੈ

ਸੱਚ, ਝੂਠਾ

ਸਹੀ ਹੋਣ 'ਤੇ, ਪਹਿਲੇ-ਕ੍ਰਮ ਦਾ ਚਿੰਨ੍ਹ ਡਾਟਾ ਇੰਟਰਫੇਸ ਦੇ ਸਭ ਤੋਂ ਮਹੱਤਵਪੂਰਨ ਬਿੱਟਾਂ 'ਤੇ ਚਲਾਇਆ ਜਾਂਦਾ ਹੈ। ਇਸ ਨਿਰਧਾਰਨ ਵਿੱਚ ਸਭ ਤੋਂ ਉੱਚੇ-ਆਰਡਰ ਚਿੰਨ੍ਹ ਨੂੰ D0 ਲੇਬਲ ਕੀਤਾ ਗਿਆ ਹੈ। ਜਦੋਂ ਇਹ ਵਿਸ਼ੇਸ਼ਤਾ ਗਲਤ 'ਤੇ ਸੈੱਟ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਤਾਂ ਪਹਿਲਾ ਚਿੰਨ੍ਹ ਹੇਠਲੇ ਬਿੱਟਾਂ 'ਤੇ ਦਿਖਾਈ ਦਿੰਦਾ ਹੈ। D0 ਡੇਟਾ [7:0] 'ਤੇ ਦਿਖਾਈ ਦਿੰਦਾ ਹੈ। ਇੱਕ 32-ਬਿੱਟ ਬੱਸ ਲਈ, ਜੇਕਰ ਸਹੀ ਹੈ, ਤਾਂ D0 ਬਿੱਟਾਂ ਉੱਤੇ ਦਿਖਾਈ ਦਿੰਦਾ ਹੈ[31:24]।
ਜਾਰੀ…

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 43

5. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਸੰਪੱਤੀ ਦਾ ਨਾਮ maxChannel readyLatency
ਤਿਆਰ ਭੱਤਾ (1)

ਪੂਰਵ-ਨਿਰਧਾਰਤ ਮੁੱਲ
0 0
0

ਕਾਨੂੰਨੀ ਮੁੱਲ 0 255
0 8
0 8

ਵਰਣਨ
ਚੈਨਲਾਂ ਦੀ ਅਧਿਕਤਮ ਸੰਖਿਆ ਜਿਹਨਾਂ ਦਾ ਇੱਕ ਡੇਟਾ ਇੰਟਰਫੇਸ ਸਮਰਥਨ ਕਰ ਸਕਦਾ ਹੈ।
ਇੱਕ ਤਿਆਰ ਸਿਗਨਲ ਦੇ ਦਾਅਵੇ ਅਤੇ ਇੱਕ ਵੈਧ ਸਿਗਨਲ ਦੇ ਦਾਅਵੇ ਦੇ ਵਿਚਕਾਰ ਸਬੰਧ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ। ਜੇਕਰ ਤਿਆਰ ਲੇਟੈਂਸੀ = ਜਿੱਥੇ n > 0, ਵੈਧ ਨੂੰ ਸਿਰਫ਼ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਤਿਆਰ ਹੋਣ ਦੇ ਦਾਅਵੇ ਤੋਂ ਬਾਅਦ ਚੱਕਰ। ਸਾਬਕਾ ਲਈample, ਜੇਕਰ ਤਿਆਰ ਲੇਟੈਂਸੀ = 1, ਜਦੋਂ ਸਿੰਕ ਤਿਆਰ ਦਾਅਵਾ ਕਰਦਾ ਹੈ, ਤਾਂ ਸਰੋਤ ਨੂੰ ਸਿੰਕ ਤੋਂ ਤਿਆਰ ਦਾਅਵੇ ਨੂੰ ਦੇਖਣ ਤੋਂ ਬਾਅਦ ਘੱਟੋ-ਘੱਟ 1 ਚੱਕਰ ਵਿੱਚ ਇੱਕ ਵੈਧ ਦਾਅਵੇ ਨਾਲ ਜਵਾਬ ਦੇਣ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।
ਟਰਾਂਸਫਰ ਦੀ ਸੰਖਿਆ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ ਜੋ ਸਿੰਕ ਤਿਆਰ ਹੋਣ ਤੋਂ ਬਾਅਦ ਕੈਪਚਰ ਕਰ ਸਕਦਾ ਹੈ। ਤਿਆਰ ਭੱਤਾ = 0 ਹੋਣ 'ਤੇ, ਤਿਆਰ ਹੋਣ ਤੋਂ ਬਾਅਦ ਸਿੰਕ ਕਿਸੇ ਵੀ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਸਵੀਕਾਰ ਨਹੀਂ ਕਰ ਸਕਦਾ ਹੈ। ਜੇ ਤਿਆਰ ਭੱਤਾ = ਕਿੱਥੇ 0 ਤੋਂ ਵੱਧ ਹੈ, ਸਿੰਕ ਤੱਕ ਸਵੀਕਾਰ ਕਰ ਸਕਦਾ ਹੈ ਤਬਾਦਲੇ ਨੂੰ ਤਿਆਰ ਹੋਣ ਤੋਂ ਬਾਅਦ ਛੱਡ ਦਿੱਤਾ ਜਾਂਦਾ ਹੈ।

ਨੋਟ:

ਜੇਕਰ ਤੁਸੀਂ Avalon ਸਟ੍ਰੀਮਿੰਗ ਸੋਰਸ/ਸਿੰਕ BFM ਜਾਂ ਕਸਟਮ ਕੰਪੋਨੈਂਟਸ ਦੇ ਨਾਲ ਇੱਕ Avalon ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਕਨੈਕਟ ਬਣਾਉਂਦੇ ਹੋ ਅਤੇ ਇਹਨਾਂ BFM ਜਾਂ ਕਸਟਮ ਕੰਪੋਨੈਂਟਸ ਦੀਆਂ ਵੱਖੋ ਵੱਖਰੀਆਂ ਤਿਆਰ ਲੇਟੈਂਸੀ ਲੋੜਾਂ ਹਨ, ਤਾਂ ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਸਰੋਤ ਅਤੇ ਸਰੋਤ ਵਿੱਚ ਇੰਟਰਲੈਟੈਂਸੀ ਅੰਤਰ ਨੂੰ ਅਨੁਕੂਲ ਕਰਨ ਲਈ ਤਿਆਰ ਕੀਤੇ ਇੰਟਰਕਨੈਕਟ ਵਿੱਚ ਅਡਾਪਟਰ ਸ਼ਾਮਲ ਕਰੇਗਾ। ਇਹ ਉਮੀਦ ਕੀਤੀ ਜਾਂਦੀ ਹੈ ਕਿ ਤੁਹਾਡਾ ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਤਰਕ ਤਿਆਰ ਕੀਤੇ ਇੰਟਰਕਨੈਕਟ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਪਾਲਣ ਕਰਦਾ ਹੈ।

5.5 ਆਮ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ
ਇਹ ਭਾਗ ਇੱਕ ਸਰੋਤ ਇੰਟਰਫੇਸ ਤੋਂ ਇੱਕ ਸਿੰਕ ਇੰਟਰਫੇਸ ਵਿੱਚ ਡੇਟਾ ਦੇ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ। ਸਾਰੇ ਮਾਮਲਿਆਂ ਵਿੱਚ, ਡੇਟਾ ਸਰੋਤ ਅਤੇ ਡੇਟਾ ਸਿੰਕ ਨੂੰ ਨਿਰਧਾਰਨ ਦੀ ਪਾਲਣਾ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈ। ਡੇਟਾ ਸਿੰਕ ਸਰੋਤ ਪ੍ਰੋਟੋਕੋਲ ਗਲਤੀਆਂ ਦਾ ਪਤਾ ਲਗਾਉਣ ਲਈ ਜ਼ਿੰਮੇਵਾਰ ਨਹੀਂ ਹੈ।

5.6 ਸਿਗਨਲ ਵੇਰਵੇ
ਚਿੱਤਰ ਉਹਨਾਂ ਸੰਕੇਤਾਂ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਜੋ Avalon-ST ਇੰਟਰਫੇਸ ਵਿੱਚ ਆਮ ਤੌਰ 'ਤੇ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ। ਇੱਕ ਆਮ ਐਵਲੋਨ-ਐਸਟੀ ਸਰੋਤ ਇੰਟਰਫੇਸ ਵੈਧ, ਡੇਟਾ, ਗਲਤੀ, ਅਤੇ ਚੈਨਲ ਸਿਗਨਲ ਨੂੰ ਸਿੰਕ ਵਿੱਚ ਭੇਜਦਾ ਹੈ। ਸਿੰਕ ਤਿਆਰ ਸਿਗਨਲ ਨਾਲ ਬੈਕਪ੍ਰੈਸ਼ਰ ਲਾਗੂ ਕਰ ਸਕਦਾ ਹੈ।

(1) · ਜੇਕਰ ਤਿਆਰ ਲੇਟੈਂਸੀ = 0, ਤਿਆਰ ਭੱਤਾ 0 ਜਾਂ 0 ਤੋਂ ਵੱਧ ਹੋ ਸਕਦਾ ਹੈ।
· ਜੇਕਰ ਤਿਆਰ ਲੇਟੈਂਸੀ > 0, ਤਿਆਰ ਭੱਤਾ ਤਿਆਰ ਲੇਟੈਂਸੀ ਦੇ ਬਰਾਬਰ ਜਾਂ ਵੱਧ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।
· ਜੇਕਰ ਸਰੋਤ ਜਾਂ ਸਿੰਕ ਤਿਆਰ ਭੱਤੇ ਲਈ ਕੋਈ ਮੁੱਲ ਨਿਰਧਾਰਤ ਨਹੀਂ ਕਰਦਾ ਹੈ ਤਾਂ ਤਿਆਰ ਭੱਤਾ = ਤਿਆਰ ਲੇਟੈਂਸੀ। ਡਿਜ਼ਾਇਨ ਨੂੰ ਤਿਆਰ ਭੱਤੇ ਦੇ ਜੋੜ ਦੀ ਲੋੜ ਨਹੀਂ ਹੁੰਦੀ ਜਦੋਂ ਤੱਕ ਤੁਸੀਂ ਸਰੋਤ ਜਾਂ ਸਿੰਕ ਨੂੰ ਅਡਵਾਨ ਨਹੀਂ ਲੈਣਾ ਚਾਹੁੰਦੇtagਇਸ ਵਿਸ਼ੇਸ਼ਤਾ ਦਾ ਈ.

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 44

ਫੀਡਬੈਕ ਭੇਜੋ

5. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਚਿੱਤਰ 21. ਆਮ Avalon-ST ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਡਾਟਾ ਸਰੋਤ
ਵੈਧ ਡਾਟਾ ਗਲਤੀ ਚੈਨਲ

ਡਾਟਾ ਸਿੰਕ ਤਿਆਰ ਹੈ

ਇਹਨਾਂ ਸਿਗਨਲਾਂ ਬਾਰੇ ਹੋਰ ਵੇਰਵੇ:
· ਤਿਆਰ–ਬੈਕਪ੍ਰੈਸ਼ਰ ਦਾ ਸਮਰਥਨ ਕਰਨ ਵਾਲੇ ਇੰਟਰਫੇਸਾਂ 'ਤੇ, ਸਿੰਕ ਉਨ੍ਹਾਂ ਚੱਕਰਾਂ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕਰਨ ਲਈ ਤਿਆਰ ਹੈ ਜਿੱਥੇ ਟ੍ਰਾਂਸਫਰ ਹੋ ਸਕਦਾ ਹੈ। ਜੇ ਤਿਆਰ ਸਾਈਕਲ 'ਤੇ ਜ਼ੋਰ ਦਿੱਤਾ ਗਿਆ ਹੈ , ਚੱਕਰ ਇੱਕ ਤਿਆਰ ਚੱਕਰ ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ।
· ਵੈਧ - ਵੈਧ ਸਿਗਨਲ ਕਿਸੇ ਵੀ ਚੱਕਰ 'ਤੇ ਪ੍ਰਮਾਣਿਤ ਡੇਟਾ ਨੂੰ ਸਰੋਤ ਤੋਂ ਸਿੰਕ ਤੱਕ ਟ੍ਰਾਂਸਫਰ ਕਰਨ ਦੇ ਯੋਗ ਬਣਾਉਂਦਾ ਹੈ। ਹਰੇਕ ਵੈਧ ਚੱਕਰ 'ਤੇ ਸਿੰਕ ਐੱਸamples ਡਾਟਾ ਸਿਗਨਲ ਅਤੇ ਸਿਗਨਲਾਂ ਨੂੰ ਡੁੱਬਣ ਲਈ ਹੋਰ ਸਰੋਤ।
· ਡੇਟਾ– ਡੇਟਾ ਸਿਗਨਲ ਸਰੋਤ ਤੋਂ ਸਿੰਕ ਤੱਕ ਟ੍ਰਾਂਸਫਰ ਕੀਤੀ ਗਈ ਜਾਣਕਾਰੀ ਦਾ ਵੱਡਾ ਹਿੱਸਾ ਲੈ ਜਾਂਦਾ ਹੈ। ਡੇਟਾ ਸਿਗਨਲ ਵਿੱਚ ਹਰੇਕ ਘੜੀ ਦੇ ਚੱਕਰ ਵਿੱਚ ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ ਚਿੰਨ੍ਹ ਟ੍ਰਾਂਸਫਰ ਕੀਤੇ ਜਾਂਦੇ ਹਨ। dataBitsPerSymbol ਪੈਰਾਮੀਟਰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ ਕਿ ਡੇਟਾ ਸਿਗਨਲ ਨੂੰ ਚਿੰਨ੍ਹਾਂ ਵਿੱਚ ਕਿਵੇਂ ਵੰਡਿਆ ਜਾਂਦਾ ਹੈ।
· ਤਰੁੱਟੀ-ਤਰੁੱਟੀ ਸਿਗਨਲ ਵਿੱਚ, ਹਰੇਕ ਬਿੱਟ ਇੱਕ ਸੰਭਾਵਿਤ ਗਲਤੀ ਸਥਿਤੀ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ। ਕਿਸੇ ਵੀ ਚੱਕਰ 'ਤੇ 0 ਦਾ ਮੁੱਲ ਉਸ ਚੱਕਰ 'ਤੇ ਗਲਤੀ-ਮੁਕਤ ਡੇਟਾ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਇਹ ਨਿਰਧਾਰਨ ਉਸ ਕਾਰਵਾਈ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਨਹੀਂ ਕਰਦਾ ਹੈ ਜੋ ਇੱਕ ਭਾਗ ਦੁਆਰਾ ਕੀਤੀ ਜਾਂਦੀ ਹੈ ਜਦੋਂ ਇੱਕ ਗਲਤੀ ਦਾ ਪਤਾ ਲਗਾਇਆ ਜਾਂਦਾ ਹੈ।
· ਚੈਨਲ-ਸਰੋਤ ਵਿਕਲਪਿਕ ਚੈਨਲ ਸਿਗਨਲ ਨੂੰ ਇਹ ਦਰਸਾਉਣ ਲਈ ਚਲਾਉਂਦਾ ਹੈ ਕਿ ਡੇਟਾ ਕਿਸ ਚੈਨਲ ਨਾਲ ਸਬੰਧਤ ਹੈ। ਦਿੱਤੇ ਇੰਟਰਫੇਸ ਲਈ ਚੈਨਲ ਦਾ ਅਰਥ ਐਪਲੀਕੇਸ਼ਨ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ। ਕੁਝ ਐਪਲੀਕੇਸ਼ਨਾਂ ਵਿੱਚ, ਚੈਨਲ ਇੰਟਰਫੇਸ ਨੰਬਰ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਹੋਰ ਐਪਲੀਕੇਸ਼ਨਾਂ ਵਿੱਚ, ਚੈਨਲ ਪੰਨਾ ਨੰਬਰ ਜਾਂ ਟਾਈਮਲਾਟ ਦਰਸਾਉਂਦਾ ਹੈ। ਜਦੋਂ ਚੈਨਲ ਸਿਗਨਲ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਤਾਂ ਹਰੇਕ ਕਿਰਿਆਸ਼ੀਲ ਚੱਕਰ ਵਿੱਚ ਟ੍ਰਾਂਸਫਰ ਕੀਤਾ ਗਿਆ ਸਾਰਾ ਡੇਟਾ ਉਸੇ ਚੈਨਲ ਨਾਲ ਸਬੰਧਤ ਹੁੰਦਾ ਹੈ। ਲਗਾਤਾਰ ਸਰਗਰਮ ਚੱਕਰਾਂ 'ਤੇ ਸਰੋਤ ਇੱਕ ਵੱਖਰੇ ਚੈਨਲ ਵਿੱਚ ਬਦਲ ਸਕਦਾ ਹੈ।
ਚੈਨਲ ਸਿਗਨਲ ਦੀ ਵਰਤੋਂ ਕਰਨ ਵਾਲੇ ਇੰਟਰਫੇਸਾਂ ਨੂੰ ਅਧਿਕਤਮ ਚੈਨਲ ਨੰਬਰ ਦਰਸਾਉਣ ਲਈ maxChannel ਪੈਰਾਮੀਟਰ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। ਜੇਕਰ ਚੈਨਲਾਂ ਦੀ ਗਿਣਤੀ ਇੱਕ ਇੰਟਰਫੇਸ ਗਤੀਸ਼ੀਲ ਰੂਪ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ, ਤਾਂ maxChannel ਵੱਧ ਤੋਂ ਵੱਧ ਸੰਖਿਆ ਦਰਸਾਉਂਦਾ ਹੈ ਜੋ ਇੰਟਰਫੇਸ ਸਮਰਥਿਤ ਕਰ ਸਕਦਾ ਹੈ।

5.7 ਡਾਟਾ ਲੇਆਉਟ

ਚਿੱਤਰ 22.

ਡਾਟਾ ਚਿੰਨ੍ਹ

ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ dataBitsPerSymbol=64 ਦੇ ਨਾਲ ਇੱਕ 16-ਬਿੱਟ ਡਾਟਾ ਸਿਗਨਲ ਦਿਖਾਉਂਦਾ ਹੈ। ਪ੍ਰਤੀਕ 0 ਸਭ ਤੋਂ ਵੱਧ ਹੈ

ਮਹੱਤਵਪੂਰਨ ਪ੍ਰਤੀਕ.

48 47 32 31 16 15

ਪ੍ਰਤੀਕ 0 ਪ੍ਰਤੀਕ 1 ਪ੍ਰਤੀਕ 2 ਪ੍ਰਤੀਕ 3

ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ ਵੱਡੇ-ਐਂਡੀਅਨ ਅਤੇ ਲਿਟਲ-ਐਂਡੀਅਨ ਮੋਡਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ ਇੱਕ ਸਾਬਕਾ ਹੈampਵੱਡੇ-ਐਂਡੀਅਨ ਮੋਡ ਦਾ le, ਜਿੱਥੇ ਪ੍ਰਤੀਕ 0 ਉੱਚ-ਆਰਡਰ ਬਿੱਟਾਂ ਵਿੱਚ ਹੈ।

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 45

5. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਚਿੱਤਰ 23.

ਡੇਟਾ ਦਾ ਖਾਕਾ
ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ ਵਿੱਚ ਟਾਈਮਿੰਗ ਡਾਇਗ੍ਰਾਮ ਇੱਕ 32-ਬਿੱਟ ਐਕਸ ਦਿਖਾਉਂਦਾ ਹੈample ਜਿੱਥੇ dataBitsPerSymbol=8, ਅਤੇ beatsPerCycle=1।
clk
ਤਿਆਰ
ਵੈਧ

ਚੈਨਲ ਗਲਤੀ
data[31:24] data[23:16] data[15:8] data[7:0]

D10

D11

DA DE

D12

DB DF

D13

5.8 ਬੈਕਪ੍ਰੈਸ਼ਰ ਤੋਂ ਬਿਨਾਂ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ

ਬੈਕਪ੍ਰੈਸ਼ਰ ਤੋਂ ਬਿਨਾਂ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਐਵਲੋਨ-ਐਸਟੀ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਦਾ ਸਭ ਤੋਂ ਬੁਨਿਆਦੀ ਹੈ। ਕਿਸੇ ਵੀ ਦਿੱਤੇ ਗਏ ਘੜੀ ਚੱਕਰ 'ਤੇ, ਸਰੋਤ ਇੰਟਰਫੇਸ ਡੇਟਾ ਅਤੇ ਵਿਕਲਪਿਕ ਚੈਨਲ ਅਤੇ ਗਲਤੀ ਸਿਗਨਲਾਂ ਨੂੰ ਚਲਾਉਂਦਾ ਹੈ, ਅਤੇ ਪ੍ਰਮਾਣਿਕਤਾ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। ਸਿੰਕ ਇੰਟਰਫੇਸ ਐੱਸampਜੇਕਰ ਵੈਧ ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ ਤਾਂ ਹਵਾਲਾ ਘੜੀ ਦੇ ਵਧਦੇ ਕਿਨਾਰੇ 'ਤੇ ਇਹ ਸੰਕੇਤ ਹੁੰਦੇ ਹਨ।

ਚਿੱਤਰ 24.

ਬੈਕਪ੍ਰੈਸ਼ਰ ਤੋਂ ਬਿਨਾਂ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ

clk ਵੈਧ ਹੈ

ਚੈਨਲ ਗਲਤੀ ਡਾਟਾ

ਡੀ 0 ਡੀ 1

ਡੀ 2 ਡੀ 3

5.9 ਬੈਕਪ੍ਰੈਸ਼ਰ ਨਾਲ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ
ਸਿੰਕ ਇੱਕ ਇੱਕਲੇ ਘੜੀ ਚੱਕਰ ਲਈ ਤਿਆਰ ਹੈ ਇਹ ਦਰਸਾਉਣ ਲਈ ਕਿ ਇਹ ਇੱਕ ਕਿਰਿਆਸ਼ੀਲ ਚੱਕਰ ਲਈ ਤਿਆਰ ਹੈ। ਜੇਕਰ ਸਿੰਕ ਡੇਟਾ ਲਈ ਤਿਆਰ ਹੈ, ਤਾਂ ਚੱਕਰ ਇੱਕ ਤਿਆਰ ਚੱਕਰ ਹੈ। ਇੱਕ ਤਿਆਰ ਚੱਕਰ ਦੇ ਦੌਰਾਨ, ਸਰੋਤ ਪ੍ਰਮਾਣਿਤ ਹੋ ਸਕਦਾ ਹੈ ਅਤੇ ਸਿੰਕ ਨੂੰ ਡੇਟਾ ਪ੍ਰਦਾਨ ਕਰ ਸਕਦਾ ਹੈ। ਜੇਕਰ ਸਰੋਤ ਕੋਲ ਭੇਜਣ ਲਈ ਕੋਈ ਡਾਟਾ ਨਹੀਂ ਹੈ, ਤਾਂ ਸਰੋਤ ਵੈਧ ਹੈ ਅਤੇ ਡੇਟਾ ਨੂੰ ਕਿਸੇ ਵੀ ਮੁੱਲ 'ਤੇ ਚਲਾ ਸਕਦਾ ਹੈ।
ਇੰਟਰਫੇਸ ਜੋ ਬੈਕਪ੍ਰੈਸ਼ਰ ਦਾ ਸਮਰਥਨ ਕਰਦੇ ਹਨ, ਤਿਆਰ ਲੇਟੈਂਸੀ ਪੈਰਾਮੀਟਰ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦੇ ਹਨ ਤਾਂ ਜੋ ਤਿਆਰ ਹੋਣ ਤੋਂ ਲੈ ਕੇ ਉਦੋਂ ਤੱਕ ਚੱਕਰਾਂ ਦੀ ਸੰਖਿਆ ਨੂੰ ਦਰਸਾਇਆ ਜਾ ਸਕੇ ਜਦੋਂ ਤੱਕ ਵੈਧ ਡੇਟਾ ਨੂੰ ਚਲਾਇਆ ਨਹੀਂ ਜਾ ਸਕਦਾ। ਜੇਕਰ ਤਿਆਰ ਲੇਟੈਂਸੀ ਗੈਰ-ਜ਼ੀਰੋ ਹੈ, ਤਾਂ ਚੱਕਰ ਇੱਕ ਤਿਆਰ ਚੱਕਰ ਹੈ ਜੇਕਰ ਤਿਆਰ ਨੂੰ ਸਾਈਕਲ 'ਤੇ ਜ਼ੋਰ ਦਿੱਤਾ ਜਾਂਦਾ ਹੈ .
ਜਦੋਂ ਤਿਆਰ ਲੇਟੈਂਸੀ = 0, ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਉਦੋਂ ਹੀ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਉਸੇ ਚੱਕਰ 'ਤੇ ਤਿਆਰ ਅਤੇ ਵੈਧ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਇਸ ਮੋਡ ਵਿੱਚ, ਸਰੋਤ ਵੈਧ ਡੇਟਾ ਭੇਜਣ ਤੋਂ ਪਹਿਲਾਂ ਸਿੰਕ ਦਾ ਤਿਆਰ ਸਿਗਨਲ ਪ੍ਰਾਪਤ ਨਹੀਂ ਕਰਦਾ ਹੈ। ਸਰੋਤ ਡੇਟਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ ਅਤੇ ਜਦੋਂ ਵੀ ਸਰੋਤ ਕੋਲ ਵੈਧ ਡੇਟਾ ਹੁੰਦਾ ਹੈ ਤਾਂ ਪ੍ਰਮਾਣਿਤ ਹੁੰਦਾ ਹੈ। ਸਰੋਤ ਡੇਟਾ ਨੂੰ ਕੈਪਚਰ ਕਰਨ ਅਤੇ ਤਿਆਰ ਹੋਣ ਦਾ ਦਾਅਵਾ ਕਰਨ ਲਈ ਸਿੰਕ ਦੀ ਉਡੀਕ ਕਰਦਾ ਹੈ। ਸਰੋਤ ਕਿਸੇ ਵੀ ਸਮੇਂ ਡੇਟਾ ਨੂੰ ਬਦਲ ਸਕਦਾ ਹੈ। ਸਿੰਕ ਸਰੋਤ ਤੋਂ ਸਿਰਫ ਇਨਪੁਟ ਡੇਟਾ ਨੂੰ ਕੈਪਚਰ ਕਰਦਾ ਹੈ ਜਦੋਂ ਤਿਆਰ ਅਤੇ ਵੈਧ ਦੋਵੇਂ ਦਾਅਵਾ ਕੀਤੇ ਜਾਂਦੇ ਹਨ।

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 46

ਫੀਡਬੈਕ ਭੇਜੋ

5. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ 683091 | 2022.01.24
ਜਦੋਂ ਤਿਆਰ ਲੇਟੈਂਸੀ >= 1, ਤਾਂ ਸਿੰਕ ਤਿਆਰ ਚੱਕਰ ਤੋਂ ਪਹਿਲਾਂ ਤਿਆਰ ਹੋਣ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। ਸਰੋਤ ਪ੍ਰਮਾਣਿਕ ਹੋਣ ਦਾ ਦਾਅਵਾ ਕਰਕੇ ਉਚਿਤ ਅਗਲੇ ਚੱਕਰ ਦੌਰਾਨ ਜਵਾਬ ਦੇ ਸਕਦਾ ਹੈ। ਸਰੋਤ ਉਹਨਾਂ ਚੱਕਰਾਂ ਦੇ ਦੌਰਾਨ ਪ੍ਰਮਾਣਿਤ ਨਹੀਂ ਹੋ ਸਕਦਾ ਜੋ ਤਿਆਰ ਚੱਕਰ ਨਹੀਂ ਹਨ।
ਤਿਆਰ ਭੱਤਾ ਟਰਾਂਸਫਰ ਦੀ ਸੰਖਿਆ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ ਜੋ ਸਿੰਕ ਤਿਆਰ ਹੋ ਜਾਣ 'ਤੇ ਹਾਸਲ ਕਰ ਸਕਦਾ ਹੈ। ਤਿਆਰ ਭੱਤਾ = 0 ਹੋਣ 'ਤੇ, ਤਿਆਰ ਹੋਣ ਤੋਂ ਬਾਅਦ ਸਿੰਕ ਕਿਸੇ ਵੀ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਸਵੀਕਾਰ ਨਹੀਂ ਕਰ ਸਕਦਾ ਹੈ। ਜੇ ਤਿਆਰ ਭੱਤਾ = ਜਿੱਥੇ n > 0, ਸਿੰਕ ਤੱਕ ਸਵੀਕਾਰ ਕਰ ਸਕਦਾ ਹੈ ਤਬਾਦਲੇ ਨੂੰ ਤਿਆਰ ਹੋਣ ਤੋਂ ਬਾਅਦ ਛੱਡ ਦਿੱਤਾ ਜਾਂਦਾ ਹੈ।
5.9.1 ਰੈਡੀਲੇਟੈਂਸੀ ਅਤੇ ਰੈਡੀ ਅਲਾਉਂਸ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ

ਰੈਡੀਲੇਟੈਂਸੀ ਅਤੇ ਰੈਡੀ ਅਲਾਉਂਸ ਦੇ ਨਾਲ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਕਰਨ ਵੇਲੇ ਹੇਠਾਂ ਦਿੱਤੇ ਨਿਯਮ ਲਾਗੂ ਹੁੰਦੇ ਹਨ।
· ਜੇਕਰ ਤਿਆਰ ਲੇਟੈਂਸੀ 0 ਹੈ, ਤਾਂ ਤਿਆਰ ਭੱਤਾ 0 ਤੋਂ ਵੱਧ ਜਾਂ ਬਰਾਬਰ ਹੋ ਸਕਦਾ ਹੈ।
· ਜੇਕਰ ਤਿਆਰ ਲੇਟੈਂਸੀ 0 ਤੋਂ ਵੱਧ ਹੈ, ਤਾਂ ਤਿਆਰ ਭੱਤਾ ਤਿਆਰ ਲੇਟੈਂਸੀ ਤੋਂ ਵੱਧ ਜਾਂ ਬਰਾਬਰ ਹੋ ਸਕਦਾ ਹੈ।

ਜਦੋਂ ਤਿਆਰ ਲੇਟੈਂਸੀ = 0 ਅਤੇ ਤਿਆਰ ਭੱਤਾ = 0, ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਉਦੋਂ ਹੀ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਤਿਆਰ ਅਤੇ ਵੈਧ ਦੋਵਾਂ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਇਸ ਸਥਿਤੀ ਵਿੱਚ, ਸਰੋਤ ਵੈਧ ਡੇਟਾ ਭੇਜਣ ਤੋਂ ਪਹਿਲਾਂ ਸਿੰਕ ਦਾ ਤਿਆਰ ਸਿਗਨਲ ਪ੍ਰਾਪਤ ਨਹੀਂ ਕਰਦਾ ਹੈ। ਸਰੋਤ ਡੇਟਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ ਅਤੇ ਜਦੋਂ ਵੀ ਸੰਭਵ ਹੋਵੇ ਪ੍ਰਮਾਣਿਕ ਹੋਣ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। ਸਰੋਤ ਡੇਟਾ ਨੂੰ ਕੈਪਚਰ ਕਰਨ ਅਤੇ ਤਿਆਰ ਹੋਣ ਦਾ ਦਾਅਵਾ ਕਰਨ ਲਈ ਸਿੰਕ ਦੀ ਉਡੀਕ ਕਰਦਾ ਹੈ। ਸਰੋਤ ਕਿਸੇ ਵੀ ਸਮੇਂ ਡੇਟਾ ਨੂੰ ਬਦਲ ਸਕਦਾ ਹੈ। ਸਿੰਕ ਸਰੋਤ ਤੋਂ ਸਿਰਫ ਇਨਪੁਟ ਡੇਟਾ ਨੂੰ ਕੈਪਚਰ ਕਰਦਾ ਹੈ ਜਦੋਂ ਤਿਆਰ ਅਤੇ ਵੈਧ ਦੋਵੇਂ ਦਾਅਵਾ ਕੀਤੇ ਜਾਂਦੇ ਹਨ।

ਚਿੱਤਰ 25. ਤਿਆਰ ਲੇਟੈਂਸੀ = 0, ਤਿਆਰ ਭੱਤਾ = 0

ਜਦੋਂ ਤਿਆਰ ਲੇਟੈਂਸੀ = 0 ਅਤੇ ਤਿਆਰ ਭੱਤਾ = 0 ਸਰੋਤ ਕਿਸੇ ਵੀ ਸਮੇਂ ਵੈਧ ਹੋਣ ਦਾ ਦਾਅਵਾ ਕਰ ਸਕਦਾ ਹੈ। ਸਿੰਕ ਸਰੋਤ ਤੋਂ ਡੇਟਾ ਨੂੰ ਉਦੋਂ ਹੀ ਕੈਪਚਰ ਕਰਦਾ ਹੈ ਜਦੋਂ ਤਿਆਰ = 1.

ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ ਇਹਨਾਂ ਘਟਨਾਵਾਂ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ: 1. ਚੱਕਰ 1 ਵਿੱਚ ਸਰੋਤ ਡੇਟਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ ਅਤੇ ਪ੍ਰਮਾਣਿਕਤਾ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। 2. ਚੱਕਰ 2 ਵਿੱਚ, ਸਿੰਕ ਤਿਆਰ ਅਤੇ D0 ਟ੍ਰਾਂਸਫਰ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। 3. ਚੱਕਰ 3 ਵਿੱਚ, D1 ਟ੍ਰਾਂਸਫਰ ਕਰਦਾ ਹੈ। 4. ਚੱਕਰ 4 ਵਿੱਚ, ਸਿੰਕ ਤਿਆਰ ਹੈ, ਪਰ ਸਰੋਤ ਵੈਧ ਡੇਟਾ ਨਹੀਂ ਚਲਾਉਂਦਾ ਹੈ। 5. ਸਰੋਤ ਡੇਟਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ ਅਤੇ ਚੱਕਰ 6 'ਤੇ ਪ੍ਰਮਾਣਿਤ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। 6. ਚੱਕਰ 8 ਵਿੱਚ, ਸਿੰਕ ਅਸਰਟ ਤਿਆਰ ਹੈ, ਇਸਲਈ D2 ਟ੍ਰਾਂਸਫਰ ਕਰਦਾ ਹੈ। 7. ਚੱਕਰ 3 'ਤੇ D9 ਟ੍ਰਾਂਸਫਰ ਅਤੇ ਚੱਕਰ 4 'ਤੇ D10 ਟ੍ਰਾਂਸਫਰ।

0 1 2 3 4 5 6 7 8 9 10 11 12 13 clk0

ਤਿਆਰ

ਵੈਧ

ਡਾਟਾ

ਡੀ 0 ਡੀ 1

ਡੀ 3 ਡੀ 4

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 47

5. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਚਿੱਤਰ 26. ਤਿਆਰ ਲੇਟੈਂਸੀ = 0, ਤਿਆਰ ਭੱਤਾ = 1

ਤਿਆਰ ਲੇਟੈਂਸੀ = 0 ਅਤੇ ਤਿਆਰ ਭੱਤਾ = 1 ਹੋਣ 'ਤੇ ਸਿੰਕ ਤਿਆਰ = 0 ਤੋਂ ਬਾਅਦ ਇੱਕ ਹੋਰ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ ਕੈਪਚਰ ਕਰ ਸਕਦਾ ਹੈ।

ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ ਇਹਨਾਂ ਘਟਨਾਵਾਂ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ: 1. ਚੱਕਰ 1 ਵਿੱਚ ਸਰੋਤ ਡੇਟਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ ਅਤੇ ਪ੍ਰਮਾਣਿਤ ਦਾਅਵਾ ਕਰਦਾ ਹੈ ਜਦੋਂ ਕਿ ਸਿੰਕ ਤਿਆਰ ਹੋਣ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। D0 ਟ੍ਰਾਂਸਫਰ। 2. ਚੱਕਰ 1 ਵਿੱਚ D2 ਦਾ ਤਬਾਦਲਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। 3. ਚੱਕਰ 3 ਵਿੱਚ, ਤਿਆਰ ਡੀਜ਼ਰਟ, ਹਾਲਾਂਕਿ ਕਿਉਂਕਿ ਤਿਆਰ ਭੱਤਾ = 1 ਇੱਕ ਹੋਰ ਟ੍ਰਾਂਸਫਰ ਦੀ ਇਜਾਜ਼ਤ ਹੈ, ਇਸਲਈ D2
ਟ੍ਰਾਂਸਫਰ 4. ਚੱਕਰ 5 ਵਿੱਚ ਵੈਧ ਅਤੇ ਤਿਆਰ ਦਾਅਵਾ, ਇਸਲਈ D3 ਟ੍ਰਾਂਸਫਰ ਹੁੰਦਾ ਹੈ। 5. ਚੱਕਰ 6 ਵਿੱਚ, ਸਰੋਤ ਡੀਸਰਟ ਵੈਧ ਹੈ, ਇਸਲਈ ਕੋਈ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ ਨਹੀਂ ਹੁੰਦਾ। 6. ਚੱਕਰ 7 ਵਿੱਚ, ਵੈਧ ਦਾਅਵੇ ਅਤੇ ਤਿਆਰ ਡੀਜ਼ਰਟ, ਹਾਲਾਂਕਿ ਤਿਆਰ ਭੱਤਾ = 1 ਇੱਕ ਹੋਰ ਟ੍ਰਾਂਸਫਰ
ਦੀ ਇਜਾਜ਼ਤ ਹੈ, ਇਸ ਲਈ D4 ਟ੍ਰਾਂਸਫਰ ਕਰਦਾ ਹੈ।

0 1 2 3 4 5 6 7 8 9 10 11 12 13 clk0

ਤਿਆਰ

ਵੈਧ

ਡਾਟਾ

D0 D1 D2

ਡੀ 5 ਡੀ 6

ਚਿੱਤਰ 27. ਤਿਆਰ ਲੇਟੈਂਸੀ = 1, ਤਿਆਰ ਭੱਤਾ = 2

ਜਦੋਂ ਤਿਆਰ ਲੇਟੈਂਸੀ = 1 ਅਤੇ ਤਿਆਰ ਭੱਤਾ = 2 ਸਿੰਕ ਤਿਆਰ ਦਾਅਵੇ ਤੋਂ ਬਾਅਦ ਇੱਕ ਚੱਕਰ ਵਿੱਚ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਕਰ ਸਕਦਾ ਹੈ, ਅਤੇ ਤਿਆਰ ਡੀਜ਼ਰਟ ਤੋਂ ਬਾਅਦ ਟ੍ਰਾਂਸਫਰ ਦੇ ਦੋ ਹੋਰ ਚੱਕਰਾਂ ਦੀ ਇਜਾਜ਼ਤ ਹੁੰਦੀ ਹੈ।

ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ ਇਹਨਾਂ ਘਟਨਾਵਾਂ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ: 1. ਚੱਕਰ 0 ਵਿੱਚ ਸਿੰਕ ਤਿਆਰ ਹੈ। 2. ਚੱਕਰ 1 ਵਿੱਚ, ਸਰੋਤ ਡੇਟਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ ਅਤੇ ਪ੍ਰਮਾਣਿਕਤਾ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। ਤਬਾਦਲਾ ਤੁਰੰਤ ਹੁੰਦਾ ਹੈ। 3. ਚੱਕਰ 3 ਵਿੱਚ, ਸਿੰਕ ਡੀਸਰਟ ਤਿਆਰ ਹੈ, ਪਰ ਸਰੋਤ ਅਜੇ ਵੀ ਪ੍ਰਮਾਣਿਤ ਹੈ, ਅਤੇ ਵੈਧ ਡੇਟਾ ਚਲਾ ਰਿਹਾ ਹੈ
ਕਿਉਂਕਿ ਸਿੰਕ ਤਿਆਰ ਡੈਜ਼ਰਟ ਦੇ ਬਾਅਦ ਦੋ ਚੱਕਰਾਂ ਵਿੱਚ ਡਾਟਾ ਕੈਪਚਰ ਕਰ ਸਕਦਾ ਹੈ। 4. ਚੱਕਰ 6 ਵਿੱਚ, ਸਿੰਕ ਤਿਆਰ ਹੈ। 5. ਚੱਕਰ 7 ਵਿੱਚ, ਸਰੋਤ ਡੇਟਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ ਅਤੇ ਪ੍ਰਮਾਣਿਕਤਾ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। ਇਹ ਡੇਟਾ ਸਵੀਕਾਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। 6. ਚੱਕਰ 10 ਵਿੱਚ, ਸਿੰਕ ਤਿਆਰ ਹੋ ਗਿਆ ਹੈ, ਪਰ ਸਰੋਤ ਪ੍ਰਮਾਣਿਤ ਹੈ ਅਤੇ ਵੈਧ ਡੇਟਾ ਨੂੰ ਚਲਾਉਂਦਾ ਹੈ ਕਿਉਂਕਿ
ਸਿੰਕ ਤਿਆਰ ਡੈਜ਼ਰਟ ਦੇ ਬਾਅਦ ਦੋ ਚੱਕਰਾਂ ਵਿੱਚ ਡਾਟਾ ਕੈਪਚਰ ਕਰ ਸਕਦਾ ਹੈ।

0 1 2 3 4 5 6 7 8 9 10 11 12 13 clk0

ਤਿਆਰ

ਵੈਧ

ਡਾਟਾ

D0 D1 D2 D3

ਡੀ 4 ਡੀ 5

ਡੀ 6 ਡੀ 7

ਅਨੁਕੂਲਨ ਦੀਆਂ ਲੋੜਾਂ ਹੇਠਾਂ ਦਿੱਤੀ ਸਾਰਣੀ ਦੱਸਦੀ ਹੈ ਕਿ ਕੀ ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਇੰਟਰਫੇਸ ਨੂੰ ਅਨੁਕੂਲਨ ਦੀ ਲੋੜ ਹੈ।

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 48

ਫੀਡਬੈਕ ਭੇਜੋ

5. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਸਾਰਣੀ 19. ਸਰੋਤ/ਸਿੰਕ ਅਨੁਕੂਲਨ ਲੋੜਾਂ

ਤਿਆਰ ਲੇਟੈਂਸੀ

ਤਿਆਰ ਭੱਤਾ

ਅਨੁਕੂਲਤਾ

ਸਰੋਤ ਤਿਆਰ ਲੇਟੈਂਸੀ = ਸਿੰਕ ਸਰੋਤ ਤਿਆਰ ਭੱਤਾ =

ਤਿਆਰ ਲੇਟੈਂਸੀ

ਸਿੰਕ ਤਿਆਰ ਭੱਤਾ

ਕੋਈ ਅਨੁਕੂਲਨ ਦੀ ਲੋੜ ਨਹੀਂ: ਸਿੰਕ ਸਾਰੇ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਕੈਪਚਰ ਕਰ ਸਕਦਾ ਹੈ।

ਸਰੋਤ ਤਿਆਰ ਭੱਤਾ > ਸਿੰਕ ਤਿਆਰ ਭੱਤਾ

ਅਨੁਕੂਲਤਾ ਦੀ ਲੋੜ ਹੈ: ਤਿਆਰ ਹੋਣ ਤੋਂ ਬਾਅਦ, ਡੈਸਰਟ ਕੀਤੇ ਜਾਣ ਤੋਂ ਬਾਅਦ, ਸਰੋਤ ਸਿੰਕ ਦੁਆਰਾ ਹਾਸਲ ਕੀਤੇ ਜਾਣ ਤੋਂ ਵੱਧ ਟ੍ਰਾਂਸਫਰ ਭੇਜ ਸਕਦਾ ਹੈ।

ਸਰੋਤ ਤਿਆਰ ਭੱਤਾ < ਸਿੰਕ ਤਿਆਰ ਭੱਤਾ

ਕੋਈ ਅਨੁਕੂਲਨ ਦੀ ਲੋੜ ਨਹੀਂ: ਤਿਆਰ ਹੋਣ ਤੋਂ ਬਾਅਦ, ਸਿੰਕ ਸਰੋਤ ਦੁਆਰਾ ਭੇਜੇ ਜਾਣ ਤੋਂ ਵੱਧ ਟ੍ਰਾਂਸਫਰ ਕੈਪਚਰ ਕਰ ਸਕਦਾ ਹੈ।

ਸਰੋਤ ਤਿਆਰ ਲੇਟੈਂਸੀ > ਸਿੰਕ ਸਰੋਤ ਤਿਆਰ ਭੱਤਾ =

ਤਿਆਰ ਲੇਟੈਂਸੀ

ਸਿੰਕ ਤਿਆਰ ਭੱਤਾ

ਕੋਈ ਅਨੁਕੂਲਨ ਦੀ ਲੋੜ ਨਹੀਂ: ਤਿਆਰ ਹੋਣ ਦਾ ਦਾਅਵਾ ਕਰਨ ਤੋਂ ਬਾਅਦ, ਸਰੋਤ ਸਿੰਕ ਦੁਆਰਾ ਕੈਪਚਰ ਕਰਨ ਤੋਂ ਬਾਅਦ ਵਿੱਚ ਭੇਜਣਾ ਸ਼ੁਰੂ ਕਰਦਾ ਹੈ। ਤਿਆਰ ਹੋ ਜਾਣ ਤੋਂ ਬਾਅਦ, ਸਰੋਤ ਬਹੁਤ ਸਾਰੇ ਟ੍ਰਾਂਸਫਰ ਭੇਜ ਸਕਦਾ ਹੈ ਜਿੰਨਾ ਸਿੰਕ ਕੈਪਚਰ ਕਰ ਸਕਦਾ ਹੈ।

ਸਰੋਤ ਤਿਆਰ ਭੱਤਾ > ਸਿੰਕ ਤਿਆਰ ਭੱਤਾ

ਸਰੋਤ ਤਿਆਰ ਭੱਤਾ< ਸਿੰਕ ਤਿਆਰ ਭੱਤਾ

ਕਿਸੇ ਅਨੁਕੂਲਨ ਦੀ ਲੋੜ ਨਹੀਂ: ਤਿਆਰ ਹੋਣ ਤੋਂ ਬਾਅਦ, ਸਰੋਤ ਸਿੰਕ ਦੁਆਰਾ ਕੈਪਚਰ ਕੀਤੇ ਜਾਣ ਤੋਂ ਘੱਟ ਟ੍ਰਾਂਸਫਰ ਭੇਜਦਾ ਹੈ।

ਸਰੋਤ ਤਿਆਰ ਲੇਟੈਂਸੀ < SinkreadyLatency

ਸਰੋਤ ਤਿਆਰ ਭੱਤਾ = ਸਿੰਕ ਤਿਆਰ ਭੱਤਾ

ਅਨੁਕੂਲਨ ਦੀ ਲੋੜ ਹੈ: ਸਰੋਤ ਸਿੰਕ ਨੂੰ ਕੈਪਚਰ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਟ੍ਰਾਂਸਫਰ ਭੇਜਣਾ ਸ਼ੁਰੂ ਕਰ ਸਕਦਾ ਹੈ।

ਸਰੋਤ ਤਿਆਰ ਭੱਤਾ > ਸਿੰਕ ਤਿਆਰ ਭੱਤਾ

ਅਨੁਕੂਲਨ ਦੀ ਲੋੜ ਹੈ: ਸਿੰਕ ਦੇ ਕੈਪਚਰ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਸਰੋਤ ਟ੍ਰਾਂਸਫਰ ਭੇਜਣਾ ਸ਼ੁਰੂ ਕਰ ਸਕਦਾ ਹੈ। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਤਿਆਰ ਹੋਣ ਤੋਂ ਬਾਅਦ, ਡੈਸਰਟ ਹੋਣ ਤੋਂ ਬਾਅਦ, ਸਰੋਤ ਸਿੰਕ ਦੁਆਰਾ ਹਾਸਲ ਕੀਤੇ ਜਾਣ ਤੋਂ ਵੱਧ ਟ੍ਰਾਂਸਫਰ ਭੇਜ ਸਕਦਾ ਹੈ।

ਸਰੋਤ ਤਿਆਰ ਭੱਤਾ < ਸਿੰਕ ਤਿਆਰ ਭੱਤਾ

ਅਨੁਕੂਲਨ ਦੀ ਲੋੜ ਹੈ: ਸਿੰਕ ਦੇ ਕੈਪਚਰ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਸਰੋਤ ਟ੍ਰਾਂਸਫਰ ਭੇਜਣਾ ਸ਼ੁਰੂ ਕਰ ਸਕਦਾ ਹੈ।

5.9.2 ਰੈਡੀਲੇਟੈਂਸੀ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ
ਜੇਕਰ ਸਰੋਤ ਜਾਂ ਸਿੰਕ ਤਿਆਰ ਭੱਤੇ ਲਈ ਕੋਈ ਮੁੱਲ ਨਿਰਧਾਰਤ ਨਹੀਂ ਕਰਦਾ ਹੈ ਤਾਂ ਤਿਆਰ ਭੱਤਾ = ਤਿਆਰ ਲੇਟੈਂਸੀ। ਡਿਜ਼ਾਇਨ ਜੋ ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ ਉਹਨਾਂ ਨੂੰ ਤਿਆਰ ਭੱਤੇ ਦੇ ਜੋੜ ਦੀ ਲੋੜ ਨਹੀਂ ਹੁੰਦੀ ਜਦੋਂ ਤੱਕ ਤੁਸੀਂ ਸਰੋਤ ਜਾਂ ਸਿੰਕ ਨੂੰ ਅਡਵਾਂਸ ਨਹੀਂ ਲੈਣਾ ਚਾਹੁੰਦੇtagਇਸ ਵਿਸ਼ੇਸ਼ਤਾ ਦਾ ਈ.

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 49

5. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਚਿੱਤਰ 28.

ਬੈਕਪ੍ਰੈਸ਼ਰ ਨਾਲ ਟ੍ਰਾਂਸਫਰ, ਤਿਆਰ ਲੇਟੈਂਸੀ=0
ਹੇਠ ਦਿੱਤੀ ਤਸਵੀਰ ਇਹਨਾਂ ਘਟਨਾਵਾਂ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈ:

1. ਸਰੋਤ ਡੇਟਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ ਅਤੇ ਚੱਕਰ 1 'ਤੇ ਵੈਧ ਹੋਣ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ, ਭਾਵੇਂ ਕਿ ਸਿੰਕ ਤਿਆਰ ਨਹੀਂ ਹੈ।

2. ਸਰੋਤ ਚੱਕਰ 2 ਤੱਕ ਇੰਤਜ਼ਾਰ ਕਰਦਾ ਹੈ, ਜਦੋਂ ਸਿੰਕ ਤਿਆਰ ਹੋਣ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ, ਅਗਲੇ ਡੇਟਾ ਚੱਕਰ 'ਤੇ ਜਾਣ ਤੋਂ ਪਹਿਲਾਂ।

3. ਚੱਕਰ 3 ਵਿੱਚ, ਸਰੋਤ ਉਸੇ ਚੱਕਰ 'ਤੇ ਡਾਟਾ ਚਲਾਉਂਦਾ ਹੈ ਅਤੇ ਸਿੰਕ ਡਾਟਾ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ ਤਿਆਰ ਹੈ। ਤਬਾਦਲਾ ਤੁਰੰਤ ਹੁੰਦਾ ਹੈ।
4. ਚੱਕਰ 4 ਵਿੱਚ, ਸਿੰਕ ਤਿਆਰ ਹੈ, ਪਰ ਸਰੋਤ ਵੈਧ ਡੇਟਾ ਨਹੀਂ ਚਲਾਉਂਦਾ ਹੈ।

012345678 clk

ਤਿਆਰ

ਵੈਧ

ਚੈਨਲ

ਗਲਤੀ

ਡਾਟਾ

ਡੀ 0 ਡੀ 1

ਡੀ 2 ਡੀ 3

ਚਿੱਤਰ 29.

ਬੈਕਪ੍ਰੈਸ਼ਰ ਨਾਲ ਟ੍ਰਾਂਸਫਰ, ਤਿਆਰ ਲੇਟੈਂਸੀ=1

ਹੇਠਾਂ ਦਿੱਤੇ ਅੰਕੜੇ ਕ੍ਰਮਵਾਰ ReadLatency=1 ਅਤੇ readyLatency=2 ਨਾਲ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ ਦਿਖਾਉਂਦੇ ਹਨ। ਇਹਨਾਂ ਦੋਵਾਂ ਮਾਮਲਿਆਂ ਵਿੱਚ, ਤਿਆਰ ਚੱਕਰ ਤੋਂ ਪਹਿਲਾਂ ਤਿਆਰ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਅਤੇ ਸਰੋਤ 1 ਜਾਂ 2 ਚੱਕਰਾਂ ਨੂੰ ਬਾਅਦ ਵਿੱਚ ਡੇਟਾ ਪ੍ਰਦਾਨ ਕਰਕੇ ਅਤੇ ਵੈਧ ਹੋਣ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। ਜਦੋਂ ਰੈਡੀਲੇਟੈਂਸੀ 0 ਨਹੀਂ ਹੁੰਦੀ ਹੈ, ਤਾਂ ਸਰੋਤ ਨੂੰ ਗੈਰ-ਤਿਆਰ ਚੱਕਰਾਂ 'ਤੇ ਵੈਧ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।
clk

ਤਿਆਰ

ਵੈਧ

ਚੈਨਲ

ਗਲਤੀ

ਡਾਟਾ

ਡੀ 0 ਡੀ 1

D2 D3 D4

ਚਿੱਤਰ 30.

ਬੈਕਪ੍ਰੈਸ਼ਰ ਨਾਲ ਟ੍ਰਾਂਸਫਰ, ਤਿਆਰ ਲੇਟੈਂਸੀ=2

clk

ਤਿਆਰ

ਵੈਧ

ਚੈਨਲ

ਗਲਤੀ

ਡਾਟਾ

ਡੀ 0 ਡੀ 1

ਡੀ 2 ਡੀ 3

5.10 ਪੈਕੇਟ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ
ਪੈਕੇਟ ਟ੍ਰਾਂਸਫਰ ਵਿਸ਼ੇਸ਼ਤਾ ਇੱਕ ਸਰੋਤ ਇੰਟਰਫੇਸ ਤੋਂ ਸਿੰਕ ਇੰਟਰਫੇਸ ਵਿੱਚ ਪੈਕੇਟ ਟ੍ਰਾਂਸਫਰ ਕਰਨ ਲਈ ਸਮਰਥਨ ਜੋੜਦੀ ਹੈ। ਪੈਕੇਟ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਲਾਗੂ ਕਰਨ ਲਈ ਤਿੰਨ ਵਾਧੂ ਸਿਗਨਲ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤੇ ਗਏ ਹਨ। ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਇੰਟਰਫੇਸ ਦੋਵਾਂ ਵਿੱਚ ਪੈਕੇਟਾਂ ਦਾ ਸਮਰਥਨ ਕਰਨ ਲਈ ਇਹ ਵਾਧੂ ਸਿਗਨਲ ਸ਼ਾਮਲ ਹੋਣੇ ਚਾਹੀਦੇ ਹਨ। ਤੁਸੀਂ ਸਿਰਫ਼ ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਇੰਟਰਫੇਸ ਨਾਲ ਕਨੈਕਟ ਕਰ ਸਕਦੇ ਹੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 50

ਫੀਡਬੈਕ ਭੇਜੋ

5. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਮੇਲ ਖਾਂਦੇ ਪੈਕੇਟ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ। ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਸਰੋਤ ਜਾਂ ਸਿੰਕ ਇੰਟਰਫੇਸਾਂ ਵਿੱਚ ਸਟਾਰਟਫਪੈਕੇਟ, ਐਂਡੋਫਪੈਕੇਟ, ਅਤੇ ਖਾਲੀ ਸਿਗਨਲਾਂ ਨੂੰ ਆਪਣੇ ਆਪ ਨਹੀਂ ਜੋੜਦਾ ਹੈ ਜਿਸ ਵਿੱਚ ਇਹ ਸਿਗਨਲ ਸ਼ਾਮਲ ਨਹੀਂ ਹੁੰਦੇ ਹਨ।

ਚਿੱਤਰ 31. Avalon-ST ਪੈਕੇਟ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਡਾਟਾ ਸਰੋਤ

ਡਾਟਾ ਸਿੰਕ

ਤਿਆਰ
ਵੈਧ
ਡਾਟਾ ਗਲਤੀ ਚੈਨਲ ਪੈਕੇਟ ਦੀ ਸ਼ੁਰੂਆਤ
ਅੰਤ ਦਾ ਪੈਕੇਟ ਖਾਲੀ ਹੈ

5.11 ਸਿਗਨਲ ਵੇਰਵੇ
· ਸਟਾਰਟਆਫ ਪੈਕੇਟ– ਪੈਕੇਟ ਟ੍ਰਾਂਸਫਰ ਦਾ ਸਮਰਥਨ ਕਰਨ ਵਾਲੇ ਸਾਰੇ ਇੰਟਰਫੇਸਾਂ ਨੂੰ ਸਟਾਰਟ ਆਫ ਪੈਕੇਟ ਸਿਗਨਲ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। startofpacket ਪੈਕੇਟ ਦੀ ਸ਼ੁਰੂਆਤ ਵਾਲੇ ਕਿਰਿਆਸ਼ੀਲ ਚੱਕਰ ਦੀ ਨਿਸ਼ਾਨਦੇਹੀ ਕਰਦਾ ਹੈ। ਇਸ ਸਿਗਨਲ ਦੀ ਵਿਆਖਿਆ ਉਦੋਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ ਜਦੋਂ ਪ੍ਰਮਾਣਿਕਤਾ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
· ਐਂਡੋਫਪੈਕੇਟ– ਪੈਕੇਟ ਟ੍ਰਾਂਸਫਰ ਦਾ ਸਮਰਥਨ ਕਰਨ ਵਾਲੇ ਸਾਰੇ ਇੰਟਰਫੇਸਾਂ ਨੂੰ ਐਂਡੋਫਪੈਕੇਟ ਸਿਗਨਲ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। endofpacket ਪੈਕੇਟ ਦੇ ਅੰਤ ਵਾਲੇ ਕਿਰਿਆਸ਼ੀਲ ਚੱਕਰ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕਰਦਾ ਹੈ। ਇਸ ਸਿਗਨਲ ਦੀ ਵਿਆਖਿਆ ਉਦੋਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ ਜਦੋਂ ਪ੍ਰਮਾਣਿਕਤਾ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। startofpacket ਅਤੇ endofpacket ਇੱਕੋ ਚੱਕਰ ਵਿੱਚ ਜ਼ੋਰ ਦਿੱਤਾ ਜਾ ਸਕਦਾ ਹੈ. ਪੈਕੇਟਾਂ ਦੇ ਵਿਚਕਾਰ ਕੋਈ ਨਿਸ਼ਕਿਰਿਆ ਚੱਕਰਾਂ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ। ਸ਼ੁਰੂਆਤੀ ਪੈਕੇਟ ਸਿਗਨਲ ਪਿਛਲੇ ਐਂਡੋਫਪੈਕੇਟ ਸਿਗਨਲ ਤੋਂ ਤੁਰੰਤ ਬਾਅਦ ਚੱਲ ਸਕਦਾ ਹੈ।
· ਖਾਲੀ - ਵਿਕਲਪਿਕ ਖਾਲੀ ਸਿਗਨਲ ਉਹਨਾਂ ਚਿੰਨ੍ਹਾਂ ਦੀ ਸੰਖਿਆ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਜੋ ਅੰਤ ਦੇ ਪੈਕੇਟ ਚੱਕਰ ਦੌਰਾਨ ਖਾਲੀ ਹਨ। ਸਿੰਕ ਸਿਰਫ ਸਰਗਰਮ ਚੱਕਰਾਂ ਦੇ ਦੌਰਾਨ ਖਾਲੀ ਦੇ ਮੁੱਲ ਦੀ ਜਾਂਚ ਕਰਦਾ ਹੈ ਜਿਨ੍ਹਾਂ ਨੇ ਐਂਡੋਫਪੈਕੇਟ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਹੈ। ਖਾਲੀ ਚਿੰਨ੍ਹ ਹਮੇਸ਼ਾਂ ਡੇਟਾ ਵਿੱਚ ਆਖਰੀ ਚਿੰਨ੍ਹ ਹੁੰਦੇ ਹਨ, ਜੋ ਘੱਟ-ਕ੍ਰਮ ਵਾਲੇ ਬਿੱਟਾਂ ਦੁਆਰਾ ਰੱਖੇ ਜਾਂਦੇ ਹਨ ਜਦੋਂ firstSymbolInHighOrderBits = ਸਹੀ ਹੁੰਦਾ ਹੈ। ਖਾਲੀ ਸਿਗਨਲ ਉਹਨਾਂ ਸਾਰੇ ਪੈਕੇਟ ਇੰਟਰਫੇਸਾਂ 'ਤੇ ਲੋੜੀਂਦਾ ਹੈ ਜਿਨ੍ਹਾਂ ਦੇ ਡੇਟਾ ਸਿਗਨਲ ਵਿੱਚ ਡੇਟਾ ਦੇ ਇੱਕ ਤੋਂ ਵੱਧ ਚਿੰਨ੍ਹ ਹੁੰਦੇ ਹਨ ਅਤੇ ਇੱਕ ਵੇਰੀਏਬਲ ਲੰਬਾਈ ਵਾਲੇ ਪੈਕੇਟ ਫਾਰਮੈਟ ਹੁੰਦੇ ਹਨ। ਬਿੱਟਾਂ ਵਿੱਚ ਖਾਲੀ ਸਿਗਨਲ ਦਾ ਆਕਾਰ ceil[log2( )]।

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 51

5. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

5.12 ਪ੍ਰੋਟੋਕੋਲ ਵੇਰਵੇ

ਪੈਕੇਟ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਉਸੇ ਪ੍ਰੋਟੋਕੋਲ ਦੀ ਪਾਲਣਾ ਕਰਦਾ ਹੈ ਜਿਵੇਂ ਕਿ ਸ਼ੁਰੂਆਤੀ ਪੈਕੇਟ, ਐਂਡੋਫਪੈਕੇਟ, ਅਤੇ ਖਾਲੀ ਦੇ ਜੋੜ ਨਾਲ ਆਮ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ।

ਚਿੱਤਰ 32.

ਪੈਕੇਟ ਟ੍ਰਾਂਸਫਰ
ਹੇਠਾਂ ਦਿੱਤਾ ਚਿੱਤਰ ਇੱਕ ਸਰੋਤ ਇੰਟਰਫੇਸ ਤੋਂ ਇੱਕ ਸਿੰਕ ਇੰਟਰਫੇਸ ਵਿੱਚ ਇੱਕ 17-ਬਾਈਟ ਪੈਕੇਟ ਦੇ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ, ਜਿੱਥੇ ਤਿਆਰ ਲੇਟੈਂਸੀ=0 ਹੈ। ਇਹ ਸਮਾਂ ਚਿੱਤਰ ਹੇਠ ਲਿਖੀਆਂ ਘਟਨਾਵਾਂ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ:

1. ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ ਚੱਕਰ 1, 2, 4, 5, ਅਤੇ 6 'ਤੇ ਹੁੰਦਾ ਹੈ, ਜਦੋਂ ਤਿਆਰ ਅਤੇ ਵੈਧ ਦੋਵਾਂ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।

2. ਚੱਕਰ 1 ਦੇ ਦੌਰਾਨ, ਸ਼ੁਰੂਆਤੀ ਪੈਕੇਟ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਪੈਕੇਟ ਦੇ ਪਹਿਲੇ 4 ਬਾਈਟ ਟ੍ਰਾਂਸਫਰ ਕੀਤੇ ਜਾਂਦੇ ਹਨ।

3. ਚੱਕਰ 6 ਦੇ ਦੌਰਾਨ, ਐਂਡੋਫਪੈਕੇਟ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। empty ਦਾ ਮੁੱਲ 3 ਹੈ। ਇਹ ਮੁੱਲ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਇਹ ਪੈਕੇਟ ਦਾ ਅੰਤ ਹੈ ਅਤੇ 3 ਚਿੰਨ੍ਹਾਂ ਵਿੱਚੋਂ 4 ਖਾਲੀ ਹਨ। ਚੱਕਰ 6 ਵਿੱਚ, ਉੱਚ-ਆਰਡਰ ਬਾਈਟ, ਡੇਟਾ [31:24] ਵੈਧ ਡੇਟਾ ਨੂੰ ਚਲਾਉਂਦਾ ਹੈ।

1234567 clk

ਤਿਆਰ

ਵੈਧ

ਪੈਕੇਟ ਦੀ ਸ਼ੁਰੂਆਤ

endofpacket

ਖਾਲੀ

ਚੈਨਲ

000

ਗਲਤੀ

000

ਡਾਟਾ[31:24]

ਡੀ 0 ਡੀ 4

D8 D12 D16

ਡਾਟਾ[23:16]

ਡੀ 1 ਡੀ 5

ਡੀ 9 ਡੀ 13

ਡਾਟਾ[15:8]

ਡੀ 2 ਡੀ 6

ਡੀ 10 ਡੀ 14

ਡਾਟਾ[7:0]

ਡੀ 3 ਡੀ 7

ਡੀ 11 ਡੀ 15

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 52

ਫੀਡਬੈਕ ਭੇਜੋ

683091 | 2022.01.24 ਫੀਡਬੈਕ ਭੇਜੋ

6. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ
ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ ਉਹਨਾਂ ਹਿੱਸਿਆਂ ਦੇ ਨਾਲ ਵਰਤਣ ਲਈ ਹਨ ਜੋ ਹਾਈਬੈਂਡਵਿਡਥ, ਘੱਟ-ਲੇਟੈਂਸੀ, ਯੂਨੀਡਾਇਰੈਕਸ਼ਨਲ ਡਾਟਾ ਚਲਾਉਂਦੇ ਹਨ। ਆਮ ਐਪਲੀਕੇਸ਼ਨਾਂ ਵਿੱਚ ਮਲਟੀਪਲੈਕਸਡ ਸਟ੍ਰੀਮ, ਪੈਕੇਟ ਅਤੇ ਡੀਐਸਪੀ ਡੇਟਾ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ। ਏਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਚੈਨਲਾਂ ਜਾਂ ਪੈਕੇਟ ਸੀਮਾਵਾਂ ਦੇ ਗਿਆਨ ਤੋਂ ਬਿਨਾਂ, ਡੇਟਾ ਦੀ ਇੱਕ ਸਿੰਗਲ ਸਟ੍ਰੀਮ ਦਾ ਸਮਰਥਨ ਕਰਨ ਵਾਲੇ ਰਵਾਇਤੀ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ ਦਾ ਵਰਣਨ ਕਰ ਸਕਦੇ ਹਨ। ਇੰਟਰਫੇਸ ਹੋਰ ਗੁੰਝਲਦਾਰ ਪ੍ਰੋਟੋਕੋਲਾਂ ਦਾ ਵੀ ਸਮਰਥਨ ਕਰ ਸਕਦਾ ਹੈ ਜੋ ਕਈ ਚੈਨਲਾਂ ਵਿੱਚ ਇੰਟਰਲੀਵਡ ਪੈਕੇਟਾਂ ਦੇ ਨਾਲ ਬਰਸਟ ਅਤੇ ਪੈਕੇਟ ਟ੍ਰਾਂਸਫਰ ਕਰਨ ਦੇ ਸਮਰੱਥ ਹੈ।
ਸਾਰੇ Avalon ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਇੰਟਰਫੇਸ ਜ਼ਰੂਰੀ ਤੌਰ 'ਤੇ ਇੰਟਰਓਪਰੇਬਲ ਨਹੀਂ ਹਨ। ਹਾਲਾਂਕਿ, ਜੇਕਰ ਦੋ ਇੰਟਰਫੇਸ ਇੱਕੋ ਐਪਲੀਕੇਸ਼ਨ ਸਪੇਸ ਲਈ ਅਨੁਕੂਲ ਫੰਕਸ਼ਨ ਪ੍ਰਦਾਨ ਕਰਦੇ ਹਨ, ਤਾਂ ਉਹਨਾਂ ਨੂੰ ਇੰਟਰਓਪਰੇਟ ਕਰਨ ਲਈ ਅਡਾਪਟਰ ਉਪਲਬਧ ਹੁੰਦੇ ਹਨ।
ਤੁਸੀਂ ਇੱਕ ਅਡਾਪਟਰ ਰਾਹੀਂ Avalon ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਸਰੋਤ ਨੂੰ Avalon ਸਟ੍ਰੀਮਿੰਗ ਸਿੰਕ ਨਾਲ ਵੀ ਕਨੈਕਟ ਕਰ ਸਕਦੇ ਹੋ। ਇਸੇ ਤਰ੍ਹਾਂ, ਤੁਸੀਂ ਇੱਕ ਅਡਾਪਟਰ ਦੁਆਰਾ ਇੱਕ Avalon ਸਟ੍ਰੀਮਿੰਗ ਸਰੋਤ ਨੂੰ Avalon ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਸਿੰਕ ਨਾਲ ਕਨੈਕਟ ਕਰ ਸਕਦੇ ਹੋ।
ਏਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ ਡੇਟਾਪਾਥਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦੇ ਹਨ ਜਿਨ੍ਹਾਂ ਲਈ ਹੇਠ ਲਿਖੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ:
· ਘੱਟ-ਲੇਟੈਂਸੀ, ਉੱਚ-ਥਰੂਪੁਟ ਪੁਆਇੰਟ-ਟੂ-ਪੁਆਇੰਟ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ
· ਲਚਕਦਾਰ ਪੈਕੇਟ ਇੰਟਰਲੀਵਿੰਗ ਦੇ ਨਾਲ ਕਈ ਚੈਨਲਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ
· ਚੈਨਲ ਦੀ ਸਾਈਡਬੈਂਡ ਸਿਗਨਲਿੰਗ, ਤਰੁੱਟੀ, ਅਤੇ ਪੈਕੇਟ ਦੇ ਚਿੱਤਰਨ ਦੀ ਸ਼ੁਰੂਆਤ ਅਤੇ ਅੰਤ
· ਡਾਟਾ ਬਰਸਟਿੰਗ ਲਈ ਸਮਰਥਨ
· ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਕਾਰਜਕੁਸ਼ਲਤਾ ਉਪਭੋਗਤਾਵਾਂ ਲਈ ਸਾਈਡਬੈਂਡ ਸਿਗਨਲ ਵਜੋਂ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦੇ ਹਨ

6.1 ਨਿਯਮ ਅਤੇ ਧਾਰਨਾਵਾਂ
Avalon ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ ਪ੍ਰੋਟੋਕੋਲ ਹੇਠਾਂ ਦਿੱਤੇ ਨਿਯਮਾਂ ਅਤੇ ਸੰਕਲਪਾਂ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ:
Avalon ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਸਿਸਟਮ- ਇੱਕ Avalon ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਸਿਸਟਮ ਵਿੱਚ ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ Avalon ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਕਨੈਕਸ਼ਨ ਹੁੰਦੇ ਹਨ ਜੋ ਇੱਕ ਸਰੋਤ ਇੰਟਰਫੇਸ ਤੋਂ ਇੱਕ ਸਿੰਕ ਇੰਟਰਫੇਸ ਵਿੱਚ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਕਰਦੇ ਹਨ।
· ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਕੰਪੋਨੈਂਟਸ- ਏਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ ਦੀ ਵਰਤੋਂ ਕਰਨ ਵਾਲਾ ਇੱਕ ਆਮ ਸਿਸਟਮ ਮਲਟੀਪਲ ਫੰਕਸ਼ਨਲ ਮੋਡੀਊਲਾਂ ਨੂੰ ਜੋੜਦਾ ਹੈ, ਜਿਸਨੂੰ ਕੰਪੋਨੈਂਟ ਕਿਹਾ ਜਾਂਦਾ ਹੈ। ਸਿਸਟਮ ਡਿਜ਼ਾਈਨਰ ਕੰਪੋਨੈਂਟਸ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਦਾ ਹੈ ਅਤੇ ਇੱਕ ਸਿਸਟਮ ਨੂੰ ਲਾਗੂ ਕਰਨ ਲਈ ਉਹਨਾਂ ਨੂੰ ਆਪਸ ਵਿੱਚ ਜੋੜਦਾ ਹੈ।
· ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਇੰਟਰਫੇਸ ਅਤੇ ਕੁਨੈਕਸ਼ਨ - ਜਦੋਂ ਦੋ ਭਾਗ ਜੁੜੇ ਹੁੰਦੇ ਹਨ, ਤਾਂ ਕ੍ਰੈਡਿਟ ਸਿੰਕ ਤੋਂ ਸਰੋਤ ਤੱਕ ਵਹਿੰਦਾ ਹੈ; ਅਤੇ ਡੇਟਾ ਸਰੋਤ ਇੰਟਰਫੇਸ ਤੋਂ ਸਿੰਕ ਇੰਟਰਫੇਸ ਤੱਕ ਵਹਿੰਦਾ ਹੈ। ਇੱਕ ਸਿੰਕ ਇੰਟਰਫੇਸ ਨਾਲ ਜੁੜੇ ਇੱਕ ਸਰੋਤ ਇੰਟਰਫੇਸ ਦੇ ਸੁਮੇਲ ਨੂੰ ਇੱਕ ਕੁਨੈਕਸ਼ਨ ਕਿਹਾ ਜਾਂਦਾ ਹੈ।
· ਟ੍ਰਾਂਸਫਰਸ- ਇੱਕ ਟ੍ਰਾਂਸਫਰ ਦੇ ਨਤੀਜੇ ਵਜੋਂ ਇੱਕ ਸਰੋਤ ਇੰਟਰਫੇਸ ਤੋਂ ਇੱਕ ਸਿੰਕ ਇੰਟਰਫੇਸ ਤੱਕ ਡੇਟਾ ਅਤੇ ਨਿਯੰਤਰਣ ਪ੍ਰਸਾਰ ਹੁੰਦਾ ਹੈ। ਡੇਟਾ ਇੰਟਰਫੇਸ ਲਈ, ਸਰੋਤ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਤਾਂ ਹੀ ਸ਼ੁਰੂ ਕਰ ਸਕਦਾ ਹੈ ਜੇਕਰ ਇਸਦੇ ਕੋਲ ਕ੍ਰੈਡਿਟ ਉਪਲਬਧ ਹਨ। ਇਸੇ ਤਰ੍ਹਾਂ, ਸਿੰਕ ਸਿਰਫ ਤਾਂ ਹੀ ਡੇਟਾ ਨੂੰ ਸਵੀਕਾਰ ਕਰ ਸਕਦਾ ਹੈ ਜੇਕਰ ਇਸਦੇ ਕੋਲ ਬਕਾਇਆ ਕ੍ਰੈਡਿਟ ਹੋਵੇ।

ISO 9001:2015 ਰਜਿਸਟਰਡ

6. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

· ਪ੍ਰਤੀਕ– ਪ੍ਰਤੀਕ ਡੇਟਾ ਦੀ ਸਭ ਤੋਂ ਛੋਟੀ ਇਕਾਈ ਹੈ। ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ ਚਿੰਨ੍ਹ ਇੱਕ ਚੱਕਰ ਵਿੱਚ ਟ੍ਰਾਂਸਫਰ ਕੀਤੇ ਗਏ ਡੇਟਾ ਦੀ ਇੱਕ ਇਕਾਈ ਬਣਾਉਂਦੇ ਹਨ।
ਬੀਟ–ਇੱਕ ਬੀਟ ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ ਚਿੰਨ੍ਹਾਂ ਦੇ ਬਣੇ ਇੱਕ ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਇੰਟਰਫੇਸ ਦੇ ਵਿਚਕਾਰ ਇੱਕ ਸਿੰਗਲ ਚੱਕਰ ਟ੍ਰਾਂਸਫਰ ਹੈ।
· ਪੈਕੇਟ–ਇੱਕ ਪੈਕੇਟ ਡੇਟਾ ਅਤੇ ਨਿਯੰਤਰਣ ਸਿਗਨਲਾਂ ਦਾ ਇੱਕ ਸਮੂਹ ਹੁੰਦਾ ਹੈ ਜੋ ਇਕੱਠੇ ਪ੍ਰਸਾਰਿਤ ਹੁੰਦੇ ਹਨ। ਇੱਕ ਪੈਕੇਟ ਵਿੱਚ ਰਾਊਟਰਾਂ ਅਤੇ ਹੋਰ ਨੈਟਵਰਕ ਡਿਵਾਈਸਾਂ ਦੀ ਮਦਦ ਲਈ ਇੱਕ ਸਿਰਲੇਖ ਹੋ ਸਕਦਾ ਹੈ ਜੋ ਪੈਕੇਟ ਨੂੰ ਸਹੀ ਮੰਜ਼ਿਲ ਵੱਲ ਨਿਰਦੇਸ਼ਿਤ ਕਰ ਸਕਦਾ ਹੈ। ਪੈਕੇਟ ਫਾਰਮੈਟ ਨੂੰ ਐਪਲੀਕੇਸ਼ਨ ਦੁਆਰਾ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤਾ ਗਿਆ ਹੈ, ਨਾ ਕਿ ਇਸ ਨਿਰਧਾਰਨ ਦੁਆਰਾ। Avalon ਸਟ੍ਰੀਮਿੰਗ ਪੈਕੇਟ ਲੰਬਾਈ ਵਿੱਚ ਪਰਿਵਰਤਨਸ਼ੀਲ ਹੋ ਸਕਦੇ ਹਨ ਅਤੇ ਇੱਕ ਕੁਨੈਕਸ਼ਨ ਵਿੱਚ ਇੰਟਰਲੀਵ ਕੀਤੇ ਜਾ ਸਕਦੇ ਹਨ। ਏਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ ਦੇ ਨਾਲ, ਪੈਕੇਟਾਂ ਦੀ ਵਰਤੋਂ ਵਿਕਲਪਿਕ ਹੈ।

6.2 Avalon ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਰੋਲ

Avalon ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਸਰੋਤ ਜਾਂ ਸਿੰਕ ਇੰਟਰਫੇਸ ਵਿੱਚ ਹਰੇਕ ਸਿਗਨਲ ਇੱਕ Avalon ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਸਿਗਨਲ ਰੋਲ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ। ਇੱਕ Avalon ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ ਵਿੱਚ ਹਰੇਕ ਸਿਗਨਲ ਰੋਲ ਦੀ ਸਿਰਫ ਇੱਕ ਉਦਾਹਰਣ ਹੋ ਸਕਦੀ ਹੈ। ਸਾਰੀਆਂ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਸਿਗਨਲ ਭੂਮਿਕਾਵਾਂ ਦੋਵਾਂ ਸਰੋਤਾਂ ਅਤੇ ਸਿੰਕ 'ਤੇ ਲਾਗੂ ਹੁੰਦੀਆਂ ਹਨ ਅਤੇ ਦੋਵਾਂ ਲਈ ਇੱਕੋ ਜਿਹੇ ਅਰਥ ਹਨ।

ਸਾਰਣੀ 20. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ ਸਿਗਨਲ

ਸਿਗਨਲ ਦਾ ਨਾਮ

ਦਿਸ਼ਾ

ਅੱਪਡੇਟ

ਨੂੰ ਡੁੱਬ

ਸਰੋਤ

ਚੌੜਾਈ

ਕ੍ਰੈਡਿਟ

ਨੂੰ ਡੁੱਬ

1-9

ਸਰੋਤ

ਵਿਕਲਪਿਕ/ਲੋੜੀਂਦਾ

ਵਰਣਨ

ਲੋੜੀਂਦਾ ਹੈ

ਸਿੰਕ ਉਪਲਬਧ ਕ੍ਰੈਡਿਟ ਕਾਊਂਟਰ ਨੂੰ ਅੱਪਡੇਟ ਅਤੇ ਸਰੋਤ ਅੱਪਡੇਟ ਭੇਜਦਾ ਹੈ। ਸਿੰਕ ਸਰੋਤ ਨੂੰ ਅੱਪਡੇਟ ਭੇਜਦਾ ਹੈ ਜਦੋਂ ਕੋਈ ਲੈਣ-ਦੇਣ ਇਸਦੇ ਬਫਰ ਤੋਂ ਪੌਪ ਹੁੰਦਾ ਹੈ।
ਸਰੋਤ ਵਿੱਚ ਕ੍ਰੈਡਿਟ ਕਾਊਂਟਰ ਨੂੰ ਸਿੰਕ ਤੋਂ ਸਰੋਤ ਤੱਕ ਕ੍ਰੈਡਿਟ ਬੱਸ ਦੇ ਮੁੱਲ ਦੁਆਰਾ ਵਧਾਇਆ ਜਾਂਦਾ ਹੈ।

ਲੋੜੀਂਦਾ ਹੈ

ਜਦੋਂ ਅੱਪਡੇਟ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਤਾਂ ਸਿੰਕ 'ਤੇ ਉਪਲਬਧ ਵਾਧੂ ਕ੍ਰੈਡਿਟ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ।
ਇਹ ਬੱਸ ਸਿੰਕ ਦੁਆਰਾ ਦਰਸਾਏ ਅਨੁਸਾਰ ਇੱਕ ਮੁੱਲ ਰੱਖਦੀ ਹੈ। ਕ੍ਰੈਡਿਟ ਬੱਸ ਦੀ ਚੌੜਾਈ ceilog2(MAX_CREDIT + 1) ਹੈ। ਸਿੰਕ ਇਸ ਬੱਸ 'ਤੇ ਉਪਲਬਧ ਕ੍ਰੈਡਿਟ ਮੁੱਲ ਭੇਜਦਾ ਹੈ ਜੋ ਇਸ ਦੁਆਰਾ ਸਵੀਕਾਰ ਕੀਤੇ ਜਾਣ ਵਾਲੇ ਲੈਣ-ਦੇਣ ਦੀ ਸੰਖਿਆ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਸਰੋਤ ਕ੍ਰੈਡਿਟ ਮੁੱਲ ਹਾਸਲ ਕਰਦਾ ਹੈ
ਸਿਰਫ ਤਾਂ ਹੀ ਜੇਕਰ ਅੱਪਡੇਟ ਸਿਗਨਲ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਗਿਆ ਹੈ।

1 ਸਿੰਕ ਨੂੰ ਵਾਪਸ_ਕ੍ਰੈਡਿਟ ਸਰੋਤ

ਡਾਟਾ ਵੈਧ ਹੈ
ਗਲਤੀ

ਡੁੱਬਣ ਦਾ ਸਰੋਤ
ਡੁੱਬਣ ਦਾ ਸਰੋਤ

1-8192 1

ਡੁੱਬਣ ਦਾ ਸਰੋਤ

1-256

ਲੋੜੀਂਦਾ ਲੋੜੀਂਦਾ ਲੋੜੀਂਦਾ ਵਿਕਲਪਿਕ

1 ਕ੍ਰੈਡਿਟ ਵਾਪਸ ਡੁੱਬਣ ਲਈ ਸਰੋਤ ਦੁਆਰਾ ਦਾਅਵਾ ਕੀਤਾ ਗਿਆ।
ਨੋਟ: ਹੋਰ ਵੇਰਵਿਆਂ ਲਈ, ਸੈਕਸ਼ਨ 6.2.3 ਨੂੰ ਵੇਖੋ ਕ੍ਰੈਡਿਟ ਵਾਪਸ ਕਰਨਾ।
ਮੌਜੂਦਾ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਪਰਿਭਾਸ਼ਾ ਦੇ ਅਨੁਸਾਰ ਡੇਟਾ ਨੂੰ ਚਿੰਨ੍ਹਾਂ ਵਿੱਚ ਵੰਡਿਆ ਗਿਆ ਹੈ।
ਸਿਗਨਲਾਂ ਨੂੰ ਡੁੱਬਣ ਲਈ ਹੋਰ ਸਾਰੇ ਸਰੋਤਾਂ ਨੂੰ ਯੋਗ ਬਣਾਉਣ ਲਈ ਸਰੋਤ ਦੁਆਰਾ ਦਾਅਵਾ ਕੀਤਾ ਗਿਆ। ਸਰੋਤ ਸਿਰਫ਼ ਉਦੋਂ ਹੀ ਪ੍ਰਮਾਣਿਕਤਾ ਦਾ ਦਾਅਵਾ ਕਰ ਸਕਦਾ ਹੈ ਜਦੋਂ ਇਸਦੇ ਲਈ ਉਪਲਬਧ ਕ੍ਰੈਡਿਟ 0 ਤੋਂ ਵੱਧ ਹੋਵੇ।
ਇੱਕ ਬਿੱਟ ਮਾਸਕ ਵਰਤਮਾਨ ਚੱਕਰ ਵਿੱਚ ਟ੍ਰਾਂਸਫਰ ਕੀਤੇ ਜਾ ਰਹੇ ਡੇਟਾ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਨ ਵਾਲੀਆਂ ਗਲਤੀਆਂ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕਰਨ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ। errorDescriptor ਵਿਸ਼ੇਸ਼ਤਾ ਦੁਆਰਾ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤੇ ਅਨੁਸਾਰ, ਕੰਪੋਨੈਂਟ ਦੁਆਰਾ ਮਾਨਤਾ ਪ੍ਰਾਪਤ ਹਰੇਕ ਗਲਤੀ ਲਈ ਇੱਕ ਸਿੰਗਲ ਬਿੱਟ ਗਲਤੀ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।
ਜਾਰੀ…

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 54

ਫੀਡਬੈਕ ਭੇਜੋ

6. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਸਿਗਨਲ ਨਾਮ ਚੈਨਲ
startofpacket endofpacket ਖਾਲੀ

ਡੁੱਬਣ ਲਈ ਦਿਸ਼ਾ ਸਰੋਤ
ਡੁੱਬਣ ਲਈ ਸਰੋਤ ਡੁੱਬਣ ਲਈ ਸਰੋਤ ਡੁੱਬਣ ਲਈ ਸਰੋਤ
ਡੁੱਬਣ ਦਾ ਸਰੋਤ
ਡੁੱਬਣ ਦਾ ਸਰੋਤ

ਚੌੜਾਈ

ਵਿਕਲਪਿਕ/ਲੋੜੀਂਦਾ

ਵਰਣਨ

1-128

ਵਿਕਲਪਿਕ

ਮੌਜੂਦਾ ਚੱਕਰ 'ਤੇ ਟ੍ਰਾਂਸਫਰ ਕੀਤੇ ਜਾ ਰਹੇ ਡੇਟਾ ਲਈ ਚੈਨਲ ਨੰਬਰ।
ਜੇਕਰ ਕੋਈ ਇੰਟਰਫੇਸ ਚੈਨਲ ਸਿਗਨਲ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ, ਤਾਂ ਇਸ ਨੂੰ maxChannel ਪੈਰਾਮੀਟਰ ਨੂੰ ਵੀ ਪਰਿਭਾਸ਼ਿਤ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ।

ਪੈਕੇਟ ਟ੍ਰਾਂਸਫਰ ਸਿਗਨਲ

ਵਿਕਲਪਿਕ

ਸ਼ੁਰੂਆਤ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕਰਨ ਲਈ ਸਰੋਤ ਦੁਆਰਾ ਦਾਅਵਾ ਕੀਤਾ ਗਿਆ

ਇੱਕ ਪੈਕੇਟ ਦੇ.

ਵਿਕਲਪਿਕ

ਦੇ ਅੰਤ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕਰਨ ਲਈ ਸਰੋਤ ਦੁਆਰਾ ਦਾਅਵਾ ਕੀਤਾ ਗਿਆ

ਇੱਕ ਪੈਕੇਟ.

ceil(log2(NUM_SYMBOLS)) ਵਿਕਲਪਿਕ

ਚਿੰਨ੍ਹਾਂ ਦੀ ਸੰਖਿਆ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਜੋ ਖਾਲੀ ਹਨ, ਯਾਨੀ, ਵੈਧ ਡੇਟਾ ਨੂੰ ਦਰਸਾਉਂਦੇ ਨਹੀਂ ਹਨ। ਖਾਲੀ ਸਿਗਨਲ ਇੰਟਰਫੇਸ 'ਤੇ ਨਹੀਂ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ ਜਿੱਥੇ ਪ੍ਰਤੀ ਬੀਟ ਇੱਕ ਚਿੰਨ੍ਹ ਹੈ।

ਉਪਭੋਗਤਾ ਸਿਗਨਲ

1-8192

ਵਿਕਲਪਿਕ

ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਇੰਟਰਫੇਸ 'ਤੇ ਪ੍ਰਤੀ-ਪੈਕੇਟ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਦੀ ਕੋਈ ਵੀ ਗਿਣਤੀ ਮੌਜੂਦ ਹੋ ਸਕਦੀ ਹੈ। ਸਰੋਤ ਜਦੋਂ ਇਸ ਸਿਗਨਲ ਦਾ ਮੁੱਲ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ
startofpacket ਦਾਅਵਾ ਕੀਤਾ ਗਿਆ ਹੈ. ਸਰੋਤ ਨੂੰ ਨਵੇਂ ਪੈਕੇਟ ਦੇ ਸ਼ੁਰੂ ਹੋਣ ਤੱਕ ਇਸ ਸਿਗਨਲ ਦਾ ਮੁੱਲ ਨਹੀਂ ਬਦਲਣਾ ਚਾਹੀਦਾ ਹੈ। ਵਧੇਰੇ ਵੇਰਵੇ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਭਾਗ ਵਿੱਚ ਹਨ।

1-8192

ਵਿਕਲਪਿਕ

ਸਰੋਤ ਅਤੇ ਸਿੰਕ 'ਤੇ ਪ੍ਰਤੀ ਚਿੰਨ੍ਹ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਦੀ ਕੋਈ ਵੀ ਗਿਣਤੀ ਮੌਜੂਦ ਹੋ ਸਕਦੀ ਹੈ। ਵਧੇਰੇ ਵੇਰਵੇ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਭਾਗ ਵਿੱਚ ਹਨ।

6.2.1 ਸਮਕਾਲੀ ਇੰਟਰਫੇਸ

Avalon ਸਟ੍ਰੀਮਿੰਗ ਕਨੈਕਸ਼ਨ ਦੇ ਸਾਰੇ ਟ੍ਰਾਂਸਫਰ ਸੰਬੰਧਿਤ ਘੜੀ ਸਿਗਨਲ ਦੇ ਵਧਦੇ ਕਿਨਾਰੇ ਨਾਲ ਸਮਕਾਲੀ ਹੁੰਦੇ ਹਨ। ਇੱਕ ਸਰੋਤ ਇੰਟਰਫੇਸ ਤੋਂ ਇੱਕ ਸਿੰਕ ਇੰਟਰਫੇਸ ਤੱਕ ਸਾਰੇ ਆਉਟਪੁੱਟ,
ਡਾਟਾ, ਚੈਨਲ, ਅਤੇ ਗਲਤੀ ਸਿਗਨਲਾਂ ਸਮੇਤ, ਘੜੀ ਦੇ ਵਧਦੇ ਕਿਨਾਰੇ 'ਤੇ ਰਜਿਸਟਰ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ। ਸਿੰਕ ਇੰਟਰਫੇਸ ਲਈ ਇਨਪੁਟਸ ਨੂੰ ਰਜਿਸਟਰ ਕਰਨ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ। ਸਰੋਤ 'ਤੇ ਸਿਗਨਲਾਂ ਨੂੰ ਰਜਿਸਟਰ ਕਰਨਾ ਉੱਚ-ਵਾਰਵਾਰਤਾ ਸੰਚਾਲਨ ਦੀ ਸਹੂਲਤ ਦਿੰਦਾ ਹੈ।

ਸਾਰਣੀ 21. ਏਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

ਜਾਇਦਾਦ ਦਾ ਨਾਮ

ਪੂਰਵ-ਨਿਰਧਾਰਤ ਮੁੱਲ

ਕਨੂੰਨੀ ਮੁੱਲ

ਵਰਣਨ

ਸੰਬੰਧਿਤ ਘੜੀ

ਘੜੀ

Avalon ਕਲਾਕ ਇੰਟਰਫੇਸ ਦਾ ਨਾਮ ਜਿਸ ਨੂੰ ਇਹ

ਇੰਟਰਫੇਸ

Avalon ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ ਸਮਕਾਲੀ ਹੈ।

ਸੰਬੰਧਿਤ ਰੀਸੈੱਟ

ਰੀਸੈਟ ਕਰੋ

Avalon ਰੀਸੈਟ ਇੰਟਰਫੇਸ ਦਾ ਨਾਮ ਜਿਸ ਨਾਲ ਇਹ

ਇੰਟਰਫੇਸ

Avalon ਸਟ੍ਰੀਮਿੰਗ ਇੰਟਰਫੇਸ ਸਮਕਾਲੀ ਹੈ।

dataBitsPerSymbol ਚਿੰਨ੍ਹPerBeat

1 8192

ਪ੍ਰਤੀ ਚਿੰਨ੍ਹ ਬਿੱਟ ਦੀ ਸੰਖਿਆ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ। ਸਾਬਕਾ ਲਈample,

ਬਾਈਟ-ਅਧਾਰਿਤ ਇੰਟਰਫੇਸ ਵਿੱਚ 8-ਬਿੱਟ ਚਿੰਨ੍ਹ ਹਨ। ਇਹ ਮੁੱਲ ਹੈ

2 ਦੀ ਸ਼ਕਤੀ ਹੋਣ ਤੱਕ ਸੀਮਤ ਨਹੀਂ ਹੈ।

1 8192

ਪ੍ਰਤੀਕਾਂ ਦੀ ਗਿਣਤੀ ਜੋ ਹਰੇਕ 'ਤੇ ਟ੍ਰਾਂਸਫਰ ਕੀਤੀ ਜਾਂਦੀ ਹੈ

ਵੈਧ ਚੱਕਰ.

maxCredit

256

1-256

ਕ੍ਰੈਡਿਟ ਦੀ ਅਧਿਕਤਮ ਸੰਖਿਆ ਜਿਸਦਾ ਇੱਕ ਡੇਟਾ ਇੰਟਰਫੇਸ ਸਮਰਥਨ ਕਰ ਸਕਦਾ ਹੈ।
ਜਾਰੀ…

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 55

6. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਸੰਪੱਤੀ ਨਾਮ errorDescriptor

ਪੂਰਵ-ਨਿਰਧਾਰਤ ਮੁੱਲ
0

firstSymbolInHighOrderBits ਸਹੀ

maxChannel

ਕਨੂੰਨੀ ਮੁੱਲ

ਵਰਣਨ

ਸਤਰ ਦੀ ਸੂਚੀ

ਸ਼ਬਦਾਂ ਦੀ ਇੱਕ ਸੂਚੀ ਜੋ ਗਲਤੀ ਸਿਗਨਲ ਦੇ ਹਰੇਕ ਬਿੱਟ ਨਾਲ ਸੰਬੰਧਿਤ ਗਲਤੀ ਦਾ ਵਰਣਨ ਕਰਦੀ ਹੈ। ਸੂਚੀ ਦੀ ਲੰਬਾਈ ਗਲਤੀ ਸਿਗਨਲ ਵਿੱਚ ਬਿੱਟਾਂ ਦੀ ਗਿਣਤੀ ਦੇ ਬਰਾਬਰ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ। ਸੂਚੀ ਵਿੱਚ ਪਹਿਲਾ ਸ਼ਬਦ ਸਭ ਤੋਂ ਉੱਚੇ ਕ੍ਰਮ ਵਾਲੇ ਬਿੱਟ 'ਤੇ ਲਾਗੂ ਹੁੰਦਾ ਹੈ। ਸਾਬਕਾ ਲਈample, “crc, overflow” ਦਾ ਮਤਲਬ ਹੈ ਕਿ ਗਲਤੀ ਦਾ ਬਿੱਟ[1] ਇੱਕ CRC ਗਲਤੀ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਬਿੱਟ[0] ਇੱਕ ਓਵਰਫਲੋ ਗਲਤੀ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ।

ਸੱਚ, ਝੂਠਾ

ਚੈਨਲਾਂ ਦੀ ਅਧਿਕਤਮ ਸੰਖਿਆ ਜੋ ਇੱਕ ਡੇਟਾ ਇੰਟਰਫੇਸ ਹੈ

ਦਾ ਸਮਰਥਨ ਕਰ ਸਕਦੇ ਹਨ।

6.2.2 ਆਮ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ
ਇਹ ਭਾਗ ਇੱਕ ਸਰੋਤ ਇੰਟਰਫੇਸ ਤੋਂ ਇੱਕ ਸਿੰਕ ਇੰਟਰਫੇਸ ਵਿੱਚ ਡੇਟਾ ਦੇ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ। ਸਾਰੇ ਮਾਮਲਿਆਂ ਵਿੱਚ, ਡੇਟਾ ਸਰੋਤ ਅਤੇ ਡੇਟਾ ਸਿੰਕ ਨੂੰ ਨਿਰਧਾਰਨ ਦੀ ਪਾਲਣਾ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈ। ਸਰੋਤ ਪ੍ਰੋਟੋਕੋਲ ਦੀਆਂ ਗਲਤੀਆਂ ਦਾ ਪਤਾ ਲਗਾਉਣਾ ਡੇਟਾ ਸਿੰਕ ਦੀ ਜ਼ਿੰਮੇਵਾਰੀ ਨਹੀਂ ਹੈ।
ਹੇਠਾਂ ਦਿੱਤਾ ਚਿੱਤਰ ਉਹਨਾਂ ਸਿਗਨਲਾਂ ਨੂੰ ਦਿਖਾਉਂਦਾ ਹੈ ਜੋ ਆਮ ਤੌਰ 'ਤੇ Avalon ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ ਵਿੱਚ ਵਰਤੇ ਜਾਂਦੇ ਹਨ।
ਚਿੱਤਰ 33. ਆਮ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਸਿਗਨਲ

ਜਿਵੇਂ ਕਿ ਇਹ ਅੰਕੜਾ ਦਰਸਾਉਂਦਾ ਹੈ, ਇੱਕ ਆਮ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਸਰੋਤ ਇੰਟਰਫੇਸ ਵੈਧ, ਡੇਟਾ, ਗਲਤੀ, ਅਤੇ ਚੈਨਲ ਸਿਗਨਲਾਂ ਨੂੰ ਸਿੰਕ ਵੱਲ ਲੈ ਜਾਂਦਾ ਹੈ। ਸਿੰਕ ਡਰਾਈਵ ਅੱਪਡੇਟ ਅਤੇ ਕ੍ਰੈਡਿਟ ਸਿਗਨਲ।

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 56

ਫੀਡਬੈਕ ਭੇਜੋ

6. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ 683091 | 2022.01.24
ਚਿੱਤਰ 34. ਆਮ ਕ੍ਰੈਡਿਟ ਅਤੇ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ

ਉਪਰੋਕਤ ਚਿੱਤਰ ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਦੇ ਵਿਚਕਾਰ ਇੱਕ ਆਮ ਕ੍ਰੈਡਿਟ ਅਤੇ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਸਿੰਕ ਅਸਰਟਿੰਗ ਅੱਪਡੇਟ ਅਤੇ ਅੱਪਡੇਟ ਪ੍ਰਾਪਤ ਕਰਨ ਵਾਲੇ ਸਰੋਤ ਦੇ ਵਿਚਕਾਰ ਇੱਕ ਆਪਹੁਦਰੀ ਦੇਰੀ ਹੋ ਸਕਦੀ ਹੈ। ਇਸੇ ਤਰ੍ਹਾਂ, ਡੇਟਾ ਲਈ ਪ੍ਰਮਾਣਿਤ ਸਰੋਤ ਦਾ ਦਾਅਵਾ ਕਰਨ ਅਤੇ ਉਸ ਡੇਟਾ ਨੂੰ ਪ੍ਰਾਪਤ ਕਰਨ ਦੇ ਸਿੰਕ ਦੇ ਵਿਚਕਾਰ ਇੱਕ ਆਪਹੁਦਰੀ ਦੇਰੀ ਹੋ ਸਕਦੀ ਹੈ। ਸਿੰਕ ਤੋਂ ਸਰੋਤ ਤੱਕ ਕ੍ਰੈਡਿਟ ਮਾਰਗ 'ਤੇ ਦੇਰੀ ਅਤੇ ਸਰੋਤ ਤੋਂ ਸਿੰਕ ਤੱਕ ਡੇਟਾ ਮਾਰਗ ਬਰਾਬਰ ਹੋਣ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ। ਇਹ ਦੇਰੀ 0 ਚੱਕਰ ਵੀ ਹੋ ਸਕਦੇ ਹਨ, ਭਾਵ ਜਦੋਂ ਸਿੰਕ ਅੱਪਡੇਟ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ, ਇਹ ਉਸੇ ਚੱਕਰ ਵਿੱਚ ਸਰੋਤ ਦੁਆਰਾ ਦੇਖਿਆ ਜਾਂਦਾ ਹੈ। ਇਸ ਦੇ ਉਲਟ, ਜਦੋਂ ਸਰੋਤ ਪ੍ਰਮਾਣਿਤ ਹੈ, ਤਾਂ ਇਹ ਉਸੇ ਚੱਕਰ ਵਿੱਚ ਸਿੰਕ ਦੁਆਰਾ ਦੇਖਿਆ ਜਾਂਦਾ ਹੈ। ਜੇਕਰ ਸਰੋਤ ਵਿੱਚ ਜ਼ੀਰੋ ਕ੍ਰੈਡਿਟ ਹਨ, ਤਾਂ ਇਹ ਪ੍ਰਮਾਣਿਤ ਨਹੀਂ ਹੋ ਸਕਦਾ। ਟ੍ਰਾਂਸਫਰ ਕੀਤੇ ਕ੍ਰੈਡਿਟ ਸੰਚਤ ਹਨ। ਜੇਕਰ ਸਿੰਕ ਨੇ ਆਪਣੀ maxCredit ਸੰਪੱਤੀ ਦੇ ਬਰਾਬਰ ਕ੍ਰੈਡਿਟ ਟ੍ਰਾਂਸਫਰ ਕੀਤੇ ਹਨ, ਅਤੇ ਕੋਈ ਡਾਟਾ ਪ੍ਰਾਪਤ ਨਹੀਂ ਕੀਤਾ ਹੈ, ਤਾਂ ਇਹ ਉਦੋਂ ਤੱਕ ਅੱਪਡੇਟ ਦਾ ਦਾਅਵਾ ਨਹੀਂ ਕਰ ਸਕਦਾ ਜਦੋਂ ਤੱਕ ਇਸਨੂੰ ਘੱਟੋ-ਘੱਟ 1 ਡਾਟਾ ਪ੍ਰਾਪਤ ਨਹੀਂ ਹੁੰਦਾ ਜਾਂ ਸਰੋਤ ਤੋਂ ਇੱਕ ਰਿਟਰਨ_ਕ੍ਰੈਡਿਟ ਪਲਸ ਪ੍ਰਾਪਤ ਨਹੀਂ ਹੁੰਦਾ।
ਸਿੰਕ ਸਰੋਤ ਤੋਂ ਡੇਟਾ ਨੂੰ ਬੈਕਪ੍ਰੈਸ਼ਰ ਨਹੀਂ ਕਰ ਸਕਦਾ ਹੈ ਜੇਕਰ ਸਿੰਕ ਨੇ ਸਰੋਤ ਨੂੰ ਕ੍ਰੈਡਿਟ ਪ੍ਰਦਾਨ ਕੀਤੇ ਹਨ, ਭਾਵ ਜੇਕਰ ਬਕਾਇਆ ਕ੍ਰੈਡਿਟ ਹਨ ਤਾਂ ਸਿੰਕ ਨੂੰ ਸਰੋਤ ਤੋਂ ਡੇਟਾ ਸਵੀਕਾਰ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। ਸਰੋਤ ਵੈਧ ਨਹੀਂ ਕਹਿ ਸਕਦਾ ਜੇਕਰ ਇਸ ਨੇ ਕੋਈ ਕ੍ਰੈਡਿਟ ਪ੍ਰਾਪਤ ਨਹੀਂ ਕੀਤਾ ਹੈ ਜਾਂ ਪ੍ਰਾਪਤ ਕੀਤੇ ਕ੍ਰੈਡਿਟ ਖਤਮ ਹੋ ਗਏ ਹਨ, ਭਾਵ ਪਹਿਲਾਂ ਹੀ ਪ੍ਰਾਪਤ ਕੀਤੇ ਕ੍ਰੈਡਿਟ ਦੇ ਬਦਲੇ ਡੇਟਾ ਭੇਜ ਦਿੱਤਾ ਹੈ।
ਜੇਕਰ ਸਰੋਤ ਵਿੱਚ ਜ਼ੀਰੋ ਕ੍ਰੈਡਿਟ ਹਨ, ਤਾਂ ਸਰੋਤ ਉਸੇ ਚੱਕਰ ਵਿੱਚ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਸ਼ੁਰੂ ਨਹੀਂ ਕਰ ਸਕਦਾ ਹੈ ਜਿਸ ਨੂੰ ਕ੍ਰੈਡਿਟ ਪ੍ਰਾਪਤ ਹੁੰਦਾ ਹੈ। ਇਸੇ ਤਰ੍ਹਾਂ, ਜੇਕਰ ਸਿੰਕ ਨੇ ਆਪਣੀ maxCredit ਸੰਪੱਤੀ ਦੇ ਬਰਾਬਰ ਕ੍ਰੈਡਿਟ ਟ੍ਰਾਂਸਫਰ ਕੀਤਾ ਹੈ ਅਤੇ ਇਹ ਡੇਟਾ ਪ੍ਰਾਪਤ ਕਰਦਾ ਹੈ, ਤਾਂ ਸਿੰਕ ਉਸੇ ਚੱਕਰ ਵਿੱਚ ਇੱਕ ਅੱਪਡੇਟ ਨਹੀਂ ਭੇਜ ਸਕਦਾ ਜਿਸ ਤਰ੍ਹਾਂ ਇਸਨੂੰ ਡੇਟਾ ਪ੍ਰਾਪਤ ਹੋਇਆ ਹੈ। ਇਹ ਪਾਬੰਦੀਆਂ ਲਾਗੂ ਕਰਨ ਵਿੱਚ ਸੰਯੁਕਤ ਲੂਪਾਂ ਤੋਂ ਬਚਣ ਲਈ ਲਗਾਈਆਂ ਗਈਆਂ ਹਨ।
6.2.3. ਕ੍ਰੈਡਿਟ ਵਾਪਸ ਕਰਨਾ
Avalon ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਪ੍ਰੋਟੋਕੋਲ ਇੱਕ return_credit ਸਿਗਨਲ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। ਇਹ ਸਰੋਤ ਦੁਆਰਾ ਕ੍ਰੈਡਿਟ ਨੂੰ ਵਾਪਸ ਡੁੱਬਣ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ। ਹਰ ਚੱਕਰ 'ਤੇ ਇਸ ਸਿਗਨਲ ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਸਰੋਤ 1 ਕ੍ਰੈਡਿਟ ਵਾਪਸ ਦੇ ਰਿਹਾ ਹੈ। ਜੇਕਰ ਸਰੋਤ ਮਲਟੀਪਲ ਕ੍ਰੈਡਿਟ ਵਾਪਸ ਕਰਨਾ ਚਾਹੁੰਦਾ ਹੈ, ਤਾਂ ਇਸ ਸਿਗਨਲ ਨੂੰ ਕਈ ਚੱਕਰਾਂ ਲਈ ਜ਼ੋਰ ਦੇਣ ਦੀ ਲੋੜ ਹੈ। ਸਾਬਕਾ ਲਈample, ਜੇਕਰ ਸਰੋਤ 10 ਬਕਾਇਆ ਕ੍ਰੈਡਿਟ ਵਾਪਸ ਕਰਨਾ ਚਾਹੁੰਦਾ ਹੈ, ਤਾਂ ਇਹ 10 ਚੱਕਰਾਂ ਲਈ ਵਾਪਸੀ_ਕ੍ਰੈਡਿਟ ਸਿਗਨਲ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। ਸਿੰਕ ਨੂੰ ਇਸਦੇ ਅੰਦਰੂਨੀ ਕ੍ਰੈਡਿਟ ਮੇਨਟੇਨੈਂਸ ਕਾਊਂਟਰਾਂ ਵਿੱਚ ਵਾਪਸ ਕੀਤੇ ਕ੍ਰੈਡਿਟਸ ਲਈ ਖਾਤਾ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ। ਕ੍ਰੈਡਿਟ ਕਿਸੇ ਵੀ ਸਮੇਂ ਸਰੋਤ ਦੁਆਰਾ ਵਾਪਸ ਕੀਤੇ ਜਾ ਸਕਦੇ ਹਨ ਜਦੋਂ ਤੱਕ ਇਸ ਵਿੱਚ 0 ਤੋਂ ਵੱਧ ਕ੍ਰੈਡਿਟ ਹਨ।
ਹੇਠਾਂ ਦਿੱਤਾ ਚਿੱਤਰ ਸਰੋਤ ਵਾਪਸ ਕਰਨ ਵਾਲੇ ਕ੍ਰੈਡਿਟ ਦੀ ਉਦਾਹਰਨ ਦਿੰਦਾ ਹੈ। ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ, outstanding_credit ਸਰੋਤ ਲਈ ਇੱਕ ਅੰਦਰੂਨੀ ਕਾਊਂਟਰ ਹੈ। ਜਦੋਂ ਸਰੋਤ ਕ੍ਰੈਡਿਟ ਵਾਪਸ ਕਰਦਾ ਹੈ, ਤਾਂ ਇਹ ਕਾਊਂਟਰ ਘਟਾਇਆ ਜਾਂਦਾ ਹੈ।

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 57

ਚਿੱਤਰ 35. ਸਰੋਤ ਰਿਟਰਨਿੰਗ ਕ੍ਰੈਡਿਟ

6. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਨੋਟ:

ਹਾਲਾਂਕਿ ਉਪਰੋਕਤ ਚਿੱਤਰ ਕ੍ਰੈਡਿਟ ਦੀ ਵਾਪਸੀ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਜਦੋਂ ਵੈਧ ਨੂੰ ਰੱਦ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਪਰ ਵੈਧ ਹੋਣ 'ਤੇ ਵਾਪਸੀ_ਕ੍ਰੈਡਿਟ ਦਾ ਦਾਅਵਾ ਵੀ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਇਸ ਸਥਿਤੀ ਵਿੱਚ, ਸਰੋਤ ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਢੰਗ ਨਾਲ 2 ਕ੍ਰੈਡਿਟ ਖਰਚ ਕਰਦਾ ਹੈ: ਇੱਕ ਵੈਧ ਲਈ, ਅਤੇ ਇੱਕ ਰਿਟਰਨ_ਕ੍ਰੈਡਿਟ ਲਈ।

6.3 Avalon ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਯੂਜ਼ਰ ਸਿਗਨਲ
ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਵਿਕਲਪਿਕ ਸਾਈਡਬੈਂਡ ਸਿਗਨਲ ਹੁੰਦੇ ਹਨ ਜੋ ਡੇਟਾ ਦੇ ਨਾਲ ਵਹਿਦੇ ਹਨ। ਉਹਨਾਂ ਨੂੰ ਉਦੋਂ ਹੀ ਵੈਧ ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ ਜਦੋਂ ਡੇਟਾ ਵੈਧ ਹੁੰਦਾ ਹੈ। ਇਹ ਦੇਖਦੇ ਹੋਏ ਕਿ ਉਪਭੋਗਤਾ ਸਿਗਨਲਾਂ ਦਾ ਕੋਈ ਪਰਿਭਾਸ਼ਿਤ ਅਰਥ ਜਾਂ ਉਦੇਸ਼ ਨਹੀਂ ਹੈ, ਇਹਨਾਂ ਸਿਗਨਲਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਸਮੇਂ ਸਾਵਧਾਨੀ ਵਰਤਣੀ ਚਾਹੀਦੀ ਹੈ। ਇਹ ਯਕੀਨੀ ਬਣਾਉਣਾ ਸਿਸਟਮ ਡਿਜ਼ਾਈਨਰ ਦੀ ਜ਼ਿੰਮੇਵਾਰੀ ਹੈ ਕਿ ਇੱਕ ਦੂਜੇ ਨਾਲ ਜੁੜੇ ਦੋ IP ਯੂਜ਼ਰ ਸਿਗਨਲਾਂ ਦੀਆਂ ਭੂਮਿਕਾਵਾਂ 'ਤੇ ਸਹਿਮਤ ਹਨ।
ਦੋ ਕਿਸਮ ਦੇ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਪ੍ਰਸਤਾਵਿਤ ਕੀਤੇ ਜਾ ਰਹੇ ਹਨ: ਪ੍ਰਤੀ-ਪ੍ਰਤੀਕ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਅਤੇ ਪ੍ਰਤੀ-ਪੈਕੇਟ ਉਪਭੋਗਤਾ ਸਿਗਨਲ।
੬.੩.੧ । ਪ੍ਰਤੀ-ਪ੍ਰਤੀਕ ਉਪਭੋਗਤਾ ਸਿਗਨਲ
ਜਿਵੇਂ ਕਿ ਨਾਮ ਸੁਝਾਉਂਦਾ ਹੈ, ਡੇਟਾ ਪ੍ਰਤੀ-ਪ੍ਰਤੀਕ ਉਪਭੋਗਤਾ ਸਿਗਨਲ (symbol_user) ਪ੍ਰਤੀ ਚਿੰਨ੍ਹ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ। ਡੇਟਾ ਵਿੱਚ ਹਰੇਕ ਪ੍ਰਤੀਕ ਵਿੱਚ ਇੱਕ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਹੋ ਸਕਦਾ ਹੈ। ਸਾਬਕਾ ਲਈample, ਜੇਕਰ ਡੇਟਾ ਵਿੱਚ ਚਿੰਨ੍ਹਾਂ ਦੀ ਸੰਖਿਆ 8 ਹੈ, ਅਤੇ ਚਿੰਨ੍ਹ_ਉਪਭੋਗਤਾ ਦੀ ਚੌੜਾਈ 2 ਬਿੱਟ ਹੈ, ਤਾਂ ਚਿੰਨ੍ਹ_ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਦੀ ਕੁੱਲ ਚੌੜਾਈ 16 ਬਿੱਟ ਹੈ।
Symbol_user ਕੇਵਲ ਉਦੋਂ ਹੀ ਵੈਧ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਡੇਟਾ ਵੈਧ ਹੁੰਦਾ ਹੈ। ਡੇਟਾ ਵੈਧ ਹੋਣ 'ਤੇ ਸਰੋਤ ਹਰ ਚੱਕਰ ਵਿੱਚ ਇਸ ਸਿਗਨਲ ਨੂੰ ਬਦਲ ਸਕਦਾ ਹੈ। ਸਿੰਕ ਖਾਲੀ ਪ੍ਰਤੀਕਾਂ ਲਈ ਚਿੰਨ੍ਹ_ਉਪਭੋਗਤਾ ਬਿੱਟ ਦੇ ਮੁੱਲ ਨੂੰ ਅਣਡਿੱਠ ਕਰ ਸਕਦਾ ਹੈ।
ਜੇਕਰ ਇੱਕ ਸਰੋਤ ਜਿਸ ਵਿੱਚ ਇਹ ਸਿਗਨਲ ਹੈ, ਇੱਕ ਸਿੰਕ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ ਜਿਸ ਦੇ ਇੰਟਰਫੇਸ ਵਿੱਚ ਇਹ ਸਿਗਨਲ ਨਹੀਂ ਹੈ, ਤਾਂ ਸਰੋਤ ਤੋਂ ਸਿਗਨਲ ਤਿਆਰ ਕੀਤੇ ਇੰਟਰਕਨੈਕਟ ਵਿੱਚ ਲਟਕਦਾ ਰਹਿੰਦਾ ਹੈ।
ਜੇਕਰ ਇੱਕ ਸਰੋਤ ਜਿਸ ਵਿੱਚ ਇਹ ਸਿਗਨਲ ਨਹੀਂ ਹੈ, ਇੱਕ ਸਿੰਕ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ ਜਿਸ ਦੇ ਇੰਟਰਫੇਸ ਵਿੱਚ ਇਹ ਸਿਗਨਲ ਹੈ, ਤਾਂ ਸਿੰਕ ਦਾ ਇੰਪੁੱਟ ਉਪਭੋਗਤਾ ਸਿਗਨਲ 0 ਨਾਲ ਜੁੜਦਾ ਹੈ।
ਜੇਕਰ ਡੇਟਾ ਵਿੱਚ ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਦੋਵਾਂ ਦੇ ਬਰਾਬਰ ਚਿੰਨ੍ਹ ਹਨ, ਤਾਂ ਦੋਵਾਂ ਲਈ ਉਪਭੋਗਤਾ ਸਿਗਨਲਾਂ ਦੀ ਚੌੜਾਈ ਬਰਾਬਰ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ। ਨਹੀਂ ਤਾਂ, ਉਹਨਾਂ ਨੂੰ ਜੋੜਿਆ ਨਹੀਂ ਜਾ ਸਕਦਾ ਹੈ।

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 58

ਫੀਡਬੈਕ ਭੇਜੋ

6. ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਕ੍ਰੈਡਿਟ ਇੰਟਰਫੇਸ
683091 | 2022.01.24 ਹੈ
ਜੇਕਰ ਇੱਕ ਵਿਸ਼ਾਲ ਸਰੋਤ ਇੱਕ ਤੰਗ ਸਿੰਕ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ, ਅਤੇ ਦੋਵਾਂ ਵਿੱਚ ਪ੍ਰਤੀ-ਪ੍ਰਤੀਕ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਹਨ, ਤਾਂ ਦੋਵਾਂ ਵਿੱਚ ਹਰੇਕ ਚਿੰਨ੍ਹ ਨਾਲ ਜੁੜੇ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਦੇ ਬਰਾਬਰ ਬਿੱਟ ਹੋਣੇ ਚਾਹੀਦੇ ਹਨ। ਸਾਬਕਾ ਲਈample, ਜੇਕਰ ਇੱਕ 16-ਪ੍ਰਤੀਕ ਸਰੋਤ ਵਿੱਚ ਹਰੇਕ ਪ੍ਰਤੀਕ ਨਾਲ ਜੁੜੇ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਦੇ 2 ਬਿੱਟ ਹਨ (ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਦੇ ਕੁੱਲ 32 ਬਿੱਟਾਂ ਲਈ), ਤਾਂ ਇੱਕ 4-ਸਿੰਬਲ ਸਿੰਕ ਵਿੱਚ ਇੱਕ 8-ਬਿੱਟ ਚੌੜਾ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ (2 ਬਿੱਟ ਨਾਲ ਸੰਬੰਧਿਤ ਹਰੇਕ ਪ੍ਰਤੀਕ). ਇੱਕ ਡੇਟਾ ਫਾਰਮੈਟ ਅਡਾਪਟਰ 16-ਸਿੰਬਲ ਸਰੋਤ ਡੇਟਾ ਨੂੰ 4-ਸਿੰਬਲ ਸਿੰਕ ਡੇਟਾ ਵਿੱਚ, ਅਤੇ 32-ਬਿੱਟ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਨੂੰ 8-ਬਿੱਟ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਵਿੱਚ ਬਦਲ ਸਕਦਾ ਹੈ। ਡੇਟਾ ਫਾਰਮੈਟ ਅਡੈਪਟਰ ਸੰਬੰਧਿਤ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਬਿੱਟਾਂ ਦੇ ਨਾਲ ਪ੍ਰਤੀਕਾਂ ਦੇ ਸਬੰਧ ਨੂੰ ਕਾਇਮ ਰੱਖਦਾ ਹੈ।
ਇਸੇ ਤਰ੍ਹਾਂ, ਜੇਕਰ ਇੱਕ ਤੰਗ ਸਰੋਤ ਇੱਕ ਵਿਸ਼ਾਲ ਸਿੰਕ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ, ਅਤੇ ਦੋਵਾਂ ਵਿੱਚ ਪ੍ਰਤੀ-ਪ੍ਰਤੀਕ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਹਨ, ਤਾਂ ਦੋਵਾਂ ਵਿੱਚ ਹਰੇਕ ਚਿੰਨ੍ਹ ਨਾਲ ਜੁੜੇ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਦੇ ਬਰਾਬਰ ਬਿੱਟ ਹੋਣੇ ਚਾਹੀਦੇ ਹਨ। ਸਾਬਕਾ ਲਈample, ਜੇਕਰ ਇੱਕ 4-ਸਿੰਬਲ ਸਰੋਤ ਵਿੱਚ ਹਰੇਕ ਪ੍ਰਤੀਕ ਨਾਲ ਜੁੜੇ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਦੇ 2 ਬਿੱਟ ਹਨ (ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਦੇ ਕੁੱਲ 8 ਬਿੱਟਾਂ ਲਈ), ਤਾਂ ਇੱਕ 16-ਸਿੰਬਲ ਸਿੰਕ ਵਿੱਚ ਇੱਕ 32-ਬਿੱਟ ਚੌੜਾ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ (2 ਬਿੱਟ ਇਸ ਨਾਲ ਸੰਬੰਧਿਤ ਹਨ ਹਰੇਕ ਪ੍ਰਤੀਕ). ਇੱਕ ਡੇਟਾ ਫਾਰਮੈਟ ਅਡਾਪਟਰ 4-ਸਿੰਬਲ ਸਰੋਤ ਡੇਟਾ ਨੂੰ 16-ਸਿੰਬਲ ਸਿੰਕ ਡੇਟਾ ਵਿੱਚ, ਅਤੇ 8-ਬਿੱਟ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਨੂੰ 32-ਬਿੱਟ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਵਿੱਚ ਬਦਲ ਸਕਦਾ ਹੈ। ਡੇਟਾ ਫਾਰਮੈਟ ਅਡਾਪਟਰ ਸੰਬੰਧਿਤ ਉਪਭੋਗਤਾ ਸਿਗਨਲ ਬਿੱਟਾਂ ਦੇ ਨਾਲ ਪ੍ਰਤੀਕਾਂ ਦੇ ਸਬੰਧ ਨੂੰ ਕਾਇਮ ਰੱਖਦਾ ਹੈ। ਜੇਕਰ ਪੈਕੇਟ ਡੇਟਾ ਚੌੜਾਈ ਦੇ ਅਨੁਪਾਤ ਤੋਂ ਛੋਟਾ ਹੈ, ਤਾਂ ਡੇਟਾ ਫਾਰਮੈਟ ਅਡੈਪਟਰ ਉਸ ਅਨੁਸਾਰ ਖਾਲੀ ਦਾ ਮੁੱਲ ਸੈੱਟ ਕਰਦਾ ਹੈ। ਸਿੰਕ ਨੂੰ ਖਾਲੀ ਚਿੰਨ੍ਹਾਂ ਨਾਲ ਜੁੜੇ ਉਪਭੋਗਤਾ ਬਿੱਟਾਂ ਦੇ ਮੁੱਲ ਨੂੰ ਨਜ਼ਰਅੰਦਾਜ਼ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ।
6.3.2 ਪ੍ਰਤੀ-ਪੈਕੇਟ ਉਪਭੋਗਤਾ ਸਿਗਨਲ
ਸਿੰਬਲ_ਯੂਜ਼ਰ ਤੋਂ ਇਲਾਵਾ, ਪ੍ਰਤੀ-ਪੈਕੇਟ ਉਪਭੋਗਤਾ ਸਿਗਨਲ (ਪੈਕੇਟ_ਉਪਭੋਗਤਾ) ਨੂੰ ਵੀ ਇੰਟਰਫੇਸ 'ਤੇ ਘੋਸ਼ਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਪੈਕੇਟ_ਉਪਭੋਗਤਾ ਆਰਬਿਟਰੇਰੀ ਚੌੜਾਈ ਦਾ ਹੋ ਸਕਦਾ ਹੈ। ਚਿੰਨ੍ਹ_ਉਪਭੋਗਤਾ ਦੇ ਉਲਟ, ਪੈਕੇਟ_ਉਪਭੋਗਤਾ ਨੂੰ ਪੂਰੇ ਪੈਕੇਟ ਵਿੱਚ ਸਥਿਰ ਰਹਿਣਾ ਚਾਹੀਦਾ ਹੈ, ਭਾਵ ਇਸਦਾ ਮੁੱਲ ਪੈਕੇਟ ਦੇ ਸ਼ੁਰੂ ਵਿੱਚ ਸੈੱਟ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ ਅਤੇ ਪੈਕੇਟ ਦੇ ਅੰਤ ਤੱਕ ਇੱਕੋ ਜਿਹਾ ਰਹਿਣਾ ਚਾਹੀਦਾ ਹੈ। ਇਹ ਪਾਬੰਦੀ ਡੇਟਾ ਫਾਰਮੈਟ ਅਡੈਪਟਰ ਨੂੰ ਲਾਗੂ ਕਰਨ ਨੂੰ ਸਰਲ ਬਣਾਉਂਦੀ ਹੈ ਕਿਉਂਕਿ ਇਹ ਦੁਹਰਾਉਣ ਜਾਂ ਕੱਟਣ (ਵਾਈਡ ਸੋਰਸ, ਤੰਗ ਸਿੰਕ) ਜਾਂ ਕੰਕੇਟੇਨੇਟ (ਸੰਕੀਰਤ ਸਰੋਤ, ਚੌੜਾ ਸਿੰਕ) packet_user ਦੇ ਵਿਕਲਪ ਨੂੰ ਖਤਮ ਕਰਦਾ ਹੈ।
ਜੇਕਰ ਇੱਕ ਸਰੋਤ ਵਿੱਚ packet_user ਹੈ ਅਤੇ ਸਿੰਕ ਨਹੀਂ ਹੈ, ਤਾਂ ਸਰੋਤ ਤੋਂ packet_user ਲਟਕਦਾ ਰਹਿੰਦਾ ਹੈ। ਅਜਿਹੀ ਸਥਿਤੀ ਵਿੱਚ, ਸਿਸਟਮ ਡਿਜ਼ਾਈਨਰ ਨੂੰ ਸਾਵਧਾਨ ਰਹਿਣਾ ਚਾਹੀਦਾ ਹੈ ਅਤੇ ਇਸ ਸਿਗਨਲ 'ਤੇ ਕਿਸੇ ਵੀ ਮਹੱਤਵਪੂਰਨ ਨਿਯੰਤਰਣ ਜਾਣਕਾਰੀ ਨੂੰ ਪ੍ਰਸਾਰਿਤ ਨਹੀਂ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ ਕਿਉਂਕਿ ਇਹ ਪੂਰੀ ਤਰ੍ਹਾਂ ਜਾਂ ਅੰਸ਼ਕ ਤੌਰ 'ਤੇ ਨਜ਼ਰਅੰਦਾਜ਼ ਕੀਤਾ ਗਿਆ ਹੈ।
ਜੇਕਰ ਇੱਕ ਸਰੋਤ ਵਿੱਚ packet_user ਨਹੀਂ ਹੈ ਅਤੇ ਸਿੰਕ ਹੈ, ਤਾਂ ਪੈਕੇਟ_ਉਪਭੋਗਤਾ ਨੂੰ ਸਿੰਕ ਕਰਨ ਲਈ 0 ਨਾਲ ਬੰਨ੍ਹਿਆ ਗਿਆ ਹੈ।

ਫੀਡਬੈਕ ਭੇਜੋ

Avalon® ਇੰਟਰਫੇਸ ਨਿਰਧਾਰਨ 59

683091 | 2022.01.24 ਫੀਡਬੈਕ ਭੇਜੋ

7. ਐਵਲੋਨ ਕੰਡਿਊਟ ਇੰਟਰਫੇਸ

ਨੋਟ:

Avalon Conduit ਇੰਟਰਫੇਸ ਸਿਗਨਲਾਂ ਦੇ ਇੱਕ ਮਨਮਾਨੇ ਸੰਗ੍ਰਹਿ ਨੂੰ ਸਮੂਹ ਕਰਦੇ ਹਨ। ਤੁਸੀਂ ਕੰਡਿਊਟ ਸਿਗਨਲਾਂ ਲਈ ਕੋਈ ਵੀ ਭੂਮਿਕਾ ਨਿਸ਼ਚਿਤ ਕਰ ਸਕਦੇ ਹੋ। ਹਾਲਾਂਕਿ, ਜਦੋਂ ਤੁਸੀਂ ਕੰਡਿਊਟਸ ਨੂੰ ਜੋੜਦੇ ਹੋ, ਤਾਂ ਰੋਲ ਅਤੇ ਚੌੜਾਈ ਮੇਲ ਖਾਂਦੀ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ, ਅਤੇ ਦਿਸ਼ਾਵਾਂ ਉਲਟ ਹੋਣੀਆਂ ਚਾਹੀਦੀਆਂ ਹਨ। ਇੱਕ Avalon Conduit ਇੰਟਰਫੇਸ ਵਿੱਚ ਇਨਪੁਟ, ਆਉਟਪੁੱਟ, ਅਤੇ ਦੋ-ਦਿਸ਼ਾਵੀ ਸਿਗਨਲ ਸ਼ਾਮਲ ਹੋ ਸਕਦੇ ਹਨ। ਇੱਕ ਲਾਜ਼ੀਕਲ ਸਿਗਨਲ ਗਰੁੱਪਿੰਗ ਪ੍ਰਦਾਨ ਕਰਨ ਲਈ ਇੱਕ ਮੋਡੀਊਲ ਵਿੱਚ ਮਲਟੀਪਲ Avalon Conduit ਇੰਟਰਫੇਸ ਹੋ ਸਕਦੇ ਹਨ। ਕੰਡਿਊਟ ਇੰਟਰਫੇਸ ਇੱਕ ਸੰਬੰਧਿਤ ਘੜੀ ਘੋਸ਼ਿਤ ਕਰ ਸਕਦੇ ਹਨ। ਜਦੋਂ ਕਨਡਿਊਟ ਇੰਟਰਫੇਸ ਵੱਖ-ਵੱਖ ਕਲਾਕ ਡੋਮੇਨਾਂ ਵਿੱਚ ਹੁੰਦੇ ਹਨ, ਤਾਂ ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਇੱਕ ਗਲਤੀ ਸੁਨੇਹਾ ਬਣਾਉਂਦਾ ਹੈ।
ਜੇਕਰ ਸੰਭਵ ਹੋਵੇ, ਤਾਂ ਤੁਹਾਨੂੰ Avalon Conduit ਇੰਟਰਫੇਸ ਬਣਾਉਣ ਦੀ ਬਜਾਏ ਮਿਆਰੀ Avalon-MM ਜਾਂ Avalon-ST ਇੰਟਰਫੇਸ ਦੀ ਵਰਤੋਂ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈ। ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਇਹਨਾਂ ਇੰਟਰਫੇਸਾਂ ਲਈ ਪ੍ਰਮਾਣਿਕਤਾ ਅਤੇ ਅਨੁਕੂਲਤਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ Avalon Conduit ਇੰਟਰਫੇਸ ਲਈ ਪ੍ਰਮਾਣਿਕਤਾ ਜਾਂ ਅਨੁਕੂਲਤਾ ਪ੍ਰਦਾਨ ਨਹੀਂ ਕਰ ਸਕਦਾ ਹੈ।
ਕੰਡਿਊਟ ਇੰਟਰਫੇਸ ਆਮ ਤੌਰ 'ਤੇ ਔਫ-ਚਿੱਪ ਡਿਵਾਈਸ ਸਿਗਨਲਾਂ ਨੂੰ ਚਲਾਉਣ ਲਈ ਵਰਤੇ ਜਾਂਦੇ ਹਨ, ਜਿਵੇਂ ਕਿ SDRAM ਪਤਾ, ਡੇਟਾ ਅਤੇ ਕੰਟਰੋਲ ਸਿਗਨਲ।

ISO 9001:2015 ਰਜਿਸਟਰਡ

7. ਐਵਲੋਨ ਕੰਡਿਊਟ ਇੰਟਰਫੇਸ 683091 | 2022.01.24

ਚਿੱਤਰ 36. ਕੰਡਿਊਟ ਇੰਟਰਫੇਸ 'ਤੇ ਫੋਕਸ ਕਰੋ

ਈਥਰਨੈੱਟ PHY

Avalon-MM ਸਿਸਟਮ
ਪ੍ਰੋਸੈਸਰ Avalon-MM
ਮੇਜ਼ਬਾਨ

ਈਥਰਨੈੱਟ MAC
Avalon-MM ਮੇਜ਼ਬਾਨ

ਕਸਟਮ ਤਰਕ
Avalon-MM ਮੇਜ਼ਬਾਨ

ਸਿਸਟਮ ਇੰਟਰਕਨੈਕਟ ਫੈਬਰਿਕ

Avalon-MM ਏਜੰਟ
SDRAM ਕੰਟਰੋਲਰ

Avalon ਏਜੰਟ
ਕਸਟਮ ਤਰਕ

ਕੰਡਿਊਟ ਇੰਟਰਫੇਸ
SDRAM ਮੈਮੋਰੀ

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

intel MNL-AVABUSREF Avalon ਇੰਟਰਫੇਸ [pdf] ਯੂਜ਼ਰ ਮੈਨੂਅਲ
MNL-AVABUSREF, Avalon ਇੰਟਰਫੇਸ, MNL-AVABUSREF Avalon ਇੰਟਰਫੇਸ

ਹਵਾਲੇ

ਯੂਜ਼ਰ ਮੈਨੂਅਲ

MNL-AVABUSREF Avalon ਇੰਟਰਫੇਸ

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

ਹਵਾਲੇ

ਇੱਕ ਟਿੱਪਣੀ ਛੱਡੋ

ਜਵਾਬ ਰੱਦ ਕਰੋ