intel MNL-AVABUSREF Manwal għall-Utent tal-Interface Avalon

Kontenut ħabi

1 MNL-AVABUSREF Avalon Interface

2 Dokumenti / Riżorsi

2.1 Referenzi

3 Karigi Relatati

MNL-AVABUSREF Avalon Interface

View Fullscreen

Speċifikazzjonijiet tal-Interface Avalon®
Aġġornat għal Intel® Quartus® Prime Design Suite: 20.1

Verżjoni Online Ibgħat Feedback

MNL-AVABUSREF

ID: 683091 Verżjoni: 2022.01.24

Kontenut

Kontenut
1. Introduzzjoni għall-Ispeċifikazzjonijiet tal-Interface Avalon®……………………………………………… 4 1.1. Proprjetajiet u Parametri Avalon…………………………………………………………………. 5 1.2. Rwoli tas-Sinjali…………………………………………………………………………………………….5 1.3. Ħin ta' l-Interface……………………………………………………………………………………………. 5 1.4. Eżample: Avalon Interfaces fid-Disinni tas-Sistema………………………………………………………………. 5
2. Avalon Arloġġ u Reset Interfaces………………………………………………………………………………. 8 2.1. Avalon Clock Sink Rwoli tas-Sinjali………………………………………………………………….. 8 2.2. Proprjetajiet tas-Sink tal-Arloġġ……………………………………………………………………………… 9 2.3. Interfaces tal-Arloġġ Assoċjati ……………………………………………………………………………………9 2.4. Rwoli tas-Sinjal tas-Sors tal-Arloġġ Avalon…………………………………………………………………..9 2.5. Proprjetajiet tas-Sors tal-Arloġġ……………………………………………………………………………… 9 2.6. Irrisettja Sink……………………………………………………………………………………………. 10 2.7. Irrisettja l-Proprjetajiet tal-Interface tas-Sink………………………………………………………………… 10 2.8. Interfaces Irrisettjati Assoċjati …………………………………………………………………………………10 2.9. Irrisettja Sors………………………………………………………………………………………………….10 2.10. Irrisettja l-Proprjetajiet tal-Interface tas-Sors………………………………………………………………………….11
3. Interfaces Mappjati bil-Memorja Avalon…………………………………………………………………….12 3.1. Introduzzjoni għall-Interfaces Mappjati bil-Memorja Avalon…………………………………………… 12 3.2. Rwoli tas-Sinjali tal-Interface Mappjati bil-Memorja Avalon…………………………………………………14 3.3. Proprjetajiet tal-Interface…………………………………………………………………………………………….17 3.4. Iż-żmien………………………………………………………………………………………………………….20 3.5. Trasferimenti………………………………………………………………………………………………………… 20 3.5.1. Trasferimenti tipiċi tal-qari u l-kitba ……………………………………………………. 21 3.5.2. Trasferimenti Bl-użu tal-Proprjetà waitrequestAllowance………………………………… 23 3.5.3. Trasferimenti ta' Aqra u Kitba bi Stati ta' Stennija Fissi ………………………………….. 26 3.5.4. Trasferimenti Pipelined……………………………………………………………………………….. 27 3.5.5. Trasferimenti tal-Fqigħ…………………………………………………………………………. 30 3.5.6. Aqra u Ikteb Risposti………………………………………………………………………… 34 3.6. Allinjament ta' l-Indirizz……………………………………………………………………………….. 36 3.7. Indirizzar tal-Aġent Avalon-MM………………………………………………………………………………36
4. Interfaces ta' Interruzzjoni Avalon……………………………………………………………………………… 38 4.1. Interrompi Mittenti……………………………………………………………………………………………..38 4.1.1. Avalon Interrupt Sender Signal Rwoli…………………………………………………………….38 4.1.2. Interromp il-Proprjetajiet tal-Mittent…………………………………………………………….. 38 4.2. Interruzzjoni tar-Riċevitur………………………………………………………………………………………39 4.2.1. Rwoli tas-Sinjal tar-Riċevitur ta' Interruzzjoni Avalon………………………………………….. 39 4.2.2. Proprjetajiet tar-Riċevitur tal-Interruzzjoni…………………………………………………………… 39 4.2.3. Żmien ta' Interruzzjoni……………………………………………………………………………….. 39
5. Avalon Streaming Interfaces………………………………………………………………………………. 40 5.1. Termini u Kunċetti…………………………………………………………………………………………… 41 5.2. Rwoli tas-Sinjali ta' l-Interface ta' Streaming ta' Avalon…………………………………………………….. 42 5.3. Is-Sekwenzar u l-Ħin tas-Sinjali …………………………………………………………………… 43 5.3.1. Interface Sinkroniku……………………………………………………………………………… 43 5.3.2. L-Arloġġ Jippermetti……………………………………………………………………………… 43

Speċifikazzjonijiet tal-Interface Avalon® 2

Ibgħat Feedback

Kontenut
5.4. Proprjetajiet tal-Interface Avalon-ST……………………………………………………………………………….43 5.5. Trasferimenti Tipiċi tad-Dejta ………………………………………………………………………………44 5.6. Dettalji tas-Sinjal……………………………………………………………………………………… 44 5.7. Tqassim tad-Data ………………………………………………………………………………………………. 45 5.8. Trasferiment tad-Data mingħajr Backpressure……………………………………………………………………….. 46 5.9. Trasferiment tad-Data b'Kontropressjoni…………………………………………………………………. 46
5.9.1. Trasferimenti tad-Data Bl-użu ta' readyLatency u readyAllowance………………………….. 47 5.9.2. Trasferimenti tad-Data Bl-użu ta' readyLatency……………………………………………………. 49 5.10. Trasferimenti ta' Pakketti ta' Dejta…………………………………………………………………………………….. 50 5.11. Dettalji tas-Sinjal ……………………………………………………………………………………………… 51 5.12. Dettalji tal-Protokoll ……………………………………………………………………………………………….52
6. Avalon Streaming Credit Interfaces…………………………………………………………………… 53 6.1. Termini u Kunċetti…………………………………………………………………………………………… 53 6.2. Avalon Streaming Credit Interface Rwoli tas-Sinjali……………………………………………….. 54 6.2.1. Interface Sinkroniku……………………………………………………………………………… 55 6.2.2. Trasferimenti Tipiċi tad-Dejta………………………………………………………………….56 6.2.3. Ir-ritorn tal-Krediti…………………………………………………………………. 57 6.3. Avalon Streaming Credit User Signals…………………………………………………………… 58 6.3.1. Sinjal tal-Utent għal kull Simbolu…………………………………………………………………. 58 6.3.2. Sinjal tal-Utent għal kull Pakkett……………………………………………………………………59
7. Interfaces tal-Konduit Avalon…………………………………………………………………………………60 7.1. Rwoli tas-Sinjal tal-Konduit Avalon………………………………………………………………………………. 61 7.2. Proprjetajiet tal-Konduit …………………………………………………………………………………. 61
8. Avalon Tristate Conduit Interface……………………………………………………………………………… 62 8.1. Rwoli tas-Sinjal tal-Konduit Avalon Tristate………………………………………………………….. 64 8.2. Proprjetajiet tal-Konduit Tristate……………………………………………………………………………… 65 8.3. Tristate Conduit Timing ……………………………………………………………………………………………….65
A. Sinjali deprecati…………………………………………………………………………………………………………. 67
B. Storja tar-Reviżjoni tad-Dokument għall-Ispeċifikazzjonijiet tal-Interface Avalon………………………… 68

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 3

683091 | 2022.01.24 Ibgħat Feedback

1. Introduzzjoni għall-Ispeċifikazzjonijiet tal-Interface Avalon®

L-interfaces Avalon® jissimplifikaw id-disinn tas-sistema billi jippermettulek tikkonnettja faċilment komponenti fl-Intel® FPGA. Il-familja tal-interface Avalon tiddefinixxi interfaces xierqa għall-istriming tad-dejta b'veloċità għolja, il-qari u l-kitba tar-reġistri u l-memorja, u l-kontroll ta 'apparati off-chip. Komponenti disponibbli fil-Platform Designer jinkorporaw dawn l-interfaces standard. Barra minn hekk, tista 'tinkorpora interfaces Avalon f'komponenti tad-dwana, u ssaħħaħ l-interoperabbiltà tad-disinji.
Din l-ispeċifikazzjoni tiddefinixxi l-interfaces Avalon kollha. Wara li taqra din l-ispeċifikazzjoni, għandek tifhem liema interfaces huma xierqa għall-komponenti tiegħek u liema rwoli tas-sinjali tuża għal imġieba partikolari. Din l-ispeċifikazzjoni tiddefinixxi s-seba’ interfaces li ġejjin:
· Avalon Streaming Interface (Avalon-ST)–interface li tappoġġja l-fluss unidirezzjonali ta 'data, inklużi flussi multiplexed, pakketti, u data DSP.
· Avalon Memory Mapped Interface (Avalon-MM)–interface ta' qari/kitba bbażata fuq l-indirizz tipika ta' konnessjonijiet Ospitanti-Aġent.
· Avalon Conduit Interface– tip ta 'interface li jakkomoda sinjali individwali jew gruppi ta' sinjali li ma jidħlux f'xi tipi oħra ta 'Avalon. Tista 'tqabbad interfaces tal-kondjuwit ġewwa sistema tad-Disinjatur tal-Pjattaforma. Alternattivament, tista 'tesportahom biex tikkonnettja ma' moduli oħra fid-disinn jew għal pins FPGA.
· Avalon Tri-State Conduit Interface (Avalon-TC) – interface biex tappoġġja konnessjonijiet għal periferali off-chip. Periferali multipli jistgħu jaqsmu labar permezz ta 'multiplexing tas-sinjali, u jnaqqas l-għadd tal-pinnijiet tal-FPGA u n-numru ta' traċċi fuq il-PCB.
· Avalon Interrupt Interface–interface li tippermetti lill-komponenti biex jissenjalaw avvenimenti lil komponenti oħra.
· Avalon Clock Interface–interface li jsuq jew jirċievi arloġġi.
· Avalon Reset Interface – interface li jipprovdi konnettività ta’ reset.
Komponent wieħed jista' jinkludi kwalunkwe numru ta' dawn l-interfaces u jista' jinkludi wkoll każijiet multipli tal-istess tip ta' interface.

Nota:

L-interfaces Avalon huma standard miftuħ. L-ebda liċenzja jew royalties mhi meħtieġa biex jiżviluppaw u jbiegħu prodotti li jużaw jew huma bbażati fuq interfaces Avalon.

Informazzjoni Relatata
· Introduzzjoni għall-Intel FPGA IP Cores Tipprovdi informazzjoni ġenerali dwar il-cores IP Intel FPGA kollha, inkluż il-parametrizzar, il-ġenerazzjoni, l-aġġornament, u s-simulazzjoni tal-cores IP.
· Ġenerazzjoni ta' Script ta' Setup ta' Simulatur Magħqud Oħloq skripts ta' simulazzjoni li ma jeħtiġux aġġornamenti manwali għal aġġornamenti ta' softwer jew verżjoni IP.

Korporazzjoni Intel. Id-drittijiet kollha riżervati. Intel, il-logo Intel, u marki oħra Intel huma trademarks ta' Intel Corporation jew is-sussidjarji tagħha. Intel tiggarantixxi l-prestazzjoni tal-prodotti FPGA u semikondutturi tagħha skont l-ispeċifikazzjonijiet attwali skont il-garanzija standard ta 'Intel, iżda tirriżerva d-dritt li tagħmel bidliet fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż. Intel ma tassumi l-ebda responsabbiltà jew responsabbiltà li tirriżulta mill-applikazzjoni jew l-użu ta' kwalunkwe informazzjoni, prodott jew servizz deskritt hawnhekk ħlief kif miftiehem espressament bil-miktub minn Intel. Il-klijenti Intel huma avżati biex jiksbu l-aħħar verżjoni tal-ispeċifikazzjonijiet tal-apparat qabel ma jiddependu fuq kwalunkwe informazzjoni ppubblikata u qabel ma jagħmlu ordnijiet għal prodotti jew servizzi. *Ismijiet u marki oħra jistgħu jiġu mitluba bħala proprjetà ta’ ħaddieħor.

ISO 9001: 2015 Reġistrat

1. Introduzzjoni għall-Ispeċifikazzjonijiet tal-Interface Avalon® 683091 | 2022.01.24
· Linji Gwida dwar l-Aħjar Prattiki tal-Ġestjoni tal-Proġett għall-ġestjoni effiċjenti u l-portabbiltà tal-proġett u l-IP tiegħek files.
1.1. Proprjetajiet u Parametri Avalon
L-interfaces Avalon jiddeskrivu l-imġieba tagħhom bi proprjetajiet. L-ispeċifikazzjoni għal kull tip ta' interface tiddefinixxi l-proprjetajiet kollha tal-interface u l-valuri awtomatiċi. Per example, il-proprjetà maxChannel ta 'interfaces Avalon-ST jippermettilek li tispeċifika n-numru ta' kanali appoġġjati mill-interface. Il-proprjetà clockRate tal-interface Avalon Clock tipprovdi l-frekwenza ta 'sinjal tal-arloġġ.
1.2. Rwoli tas-Sinjali
Kull interface Avalon jiddefinixxi r-rwoli tas-sinjali u l-imġieba tagħhom. Ħafna rwoli tas-sinjali huma fakultattivi. Għandek il-flessibilità li tagħżel biss ir-rwoli tas-sinjali meħtieġa biex timplimenta l-funzjonalità meħtieġa. Per example, l-interface Avalon-MM jinkludi rwoli ta 'sinjal ta' beginbursttransfer u burstcount fakultattiv għal komponenti li jappoġġjaw it-tifqigħ. L-interface Avalon-ST jinkludi r-rwoli fakultattivi tas-sinjal startofpacket u endofpacket għal interfaces li jappoġġjaw pakketti.
Ħlief għall-interfaces Avalon Conduit, kull interface jista 'jinkludi sinjal wieħed biss ta' kull rwol tas-sinjal. Ħafna rwoli tas-sinjali jippermettu sinjali attivi-baxx. Sinjali attivi-għoli huma ġeneralment użati f'dan id-dokument.
1.3. Timing tal-Interface
Il-kapitoli sussegwenti ta' dan id-dokument jinkludu informazzjoni dwar iż-żmien li tiddeskrivi t-trasferimenti għal tipi ta' interface individwali. M'hemm l-ebda prestazzjoni garantita għal kwalunkwe minn dawn l-interfaces. Il-prestazzjoni attwali tiddependi fuq ħafna fatturi, inkluż id-disinn tal-komponenti u l-implimentazzjoni tas-sistema.
Ħafna mill-interfaces Avalon m'għandhomx ikunu sensittivi għat-tarf għal sinjali oħra għajr l-arloġġ u reset. Sinjali oħra jistgħu jagħmlu tranżizzjoni diversi drabi qabel ma jistabbilizzaw. Il-ħin eżatt tas-sinjali bejn it-truf tal-arloġġ ivarja skont il-karatteristiċi tal-Intel FPGA magħżula. Din l-ispeċifikazzjoni ma tispeċifikax karatteristiċi elettriċi. Irreferi għad-dokumentazzjoni xierqa tal-apparat għall-ispeċifikazzjonijiet elettriċi.
1.4. Eżample: Avalon Interfaces fid-Disinni tas-Sistema
F'dan example il-Kontrollur Ethernet jinkludi sitt tipi ta 'interface differenti: · Avalon-MM · Avalon-ST · Avalon Conduit · Avalon-TC · Avalon Interrupt · Avalon Clock.
Il-proċessur Nios® II jaċċessa r-reġistri tal-kontroll u l-istatus tal-komponenti fuq iċ-ċippa permezz ta 'interface Avalon-MM. Id-DMAs tiġbor it-tixrid jibgħat u jirċievi data permezz ta 'interfaces Avalon-ST. Erba 'komponenti jinkludu interruzzjoni

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 5

1. Introduzzjoni għall-Ispeċifikazzjonijiet tal-Interface Avalon® 683091 | 2022.01.24

Figura 1.

interfaces servis minn softwer li jaħdem fuq il-proċessur Nios II. A PLL jaċċetta arloġġ permezz ta 'interface Avalon Clock Sink u jipprovdi żewġ sorsi ta' arloġġ. Żewġ komponenti jinkludu interfaces Avalon-TC biex jaċċessaw memorji off-chip. Fl-aħħarnett, il-kontrollur DDR3 jaċċessa memorja DDR3 esterna permezz ta 'interface Avalon Conduit.

Avalon Interfaces f'Disinn tas-Sistema bi Scatter Gather DMA Controller u Nios II Processor

Bord ta' Ċirkwit Stampat

SSRAM Flash

DDR3

Intel FPGA
M Avalon-MM Host Cn Avalon Conduit S Avalon-MM AgentTCM Avalon-TC Host Src Sors Avalon-ST TCS Avalon-TC Agent Snk Avalon-ST Sink CSrc Sors Arloġġ Avalon
CSnk Avalon Arloġġ Sink

Cn Tristate Konduit
Pont TCS
TCM Tristate Konduit
Pin Sharer TCS TCS

IRQ4 IRQ3 Nios II

IRQ1 C1

UART S

Timer IRQ2

TCM

Tristate Cntrl SSRAM

Tristate Cntrl Flash

Kontrollur Cn DDR3
S

Avalon-MM

Konduit

Cn Src Avalon-ST

Kontrollur Ethernet
Snk

FIFO Buffer Avalon-ST

Avalon-ST

Buffer FIFO

SM Scatter GatheIrRQ4
DMA Snk

S C2

Avalon-ST

Src

M IRQ3

Scatter Iġbor DMA

CSrc

CSnkPLL C1

Ref Clk

CSrc

Fil-figura li ġejja, proċessur estern jaċċessa r-reġistri tal-kontroll u l-istatus ta 'komponenti fuq iċ-ċippa permezz ta' pont tal-karozzi tal-linja estern b'interface Avalon-MM. Il-PCI Express Root Port jikkontrolla l-apparati fuq il-bord taċ-ċirkwit stampat u l-komponenti l-oħra tal-FPGA billi jsuq Endpoint PCI Express fuq iċ-ċippa b'interface ospitanti AvalonMM. Proċessur estern jieħu ħsieb l-interruzzjonijiet minn ħames komponenti. PLL jaċċetta arloġġ ta 'referenza permezz ta' interface ta 'sink ta' Avalon Clock u jipprovdi żewġ arloġġi

Speċifikazzjonijiet tal-Interface Avalon® 6

Ibgħat Feedback

1. Introduzzjoni għall-Ispeċifikazzjonijiet tal-Interface Avalon® 683091 | 2022.01.24

Figura 2.

sorsi. Il-memorji flash u SRAM jaqsmu pins FPGA permezz ta 'interface Avalon-TC. Fl-aħħarnett, kontrollur SDRAM jaċċessa memorja SDRAM esterna permezz ta 'interface Avalon Conduit.
Avalon Interfaces f'Disinn ta' Sistema b'Endpoint PCI Express u Proċessur Estern

Bord ta' Ċirkwit Stampat

Port tal-Għerq PCI Express

CPU estern

Intel FPGA
IRQ1
Ethernet MAC

IRQ2 Loġika Custom
M
Avalon-MM

Endpoint PCI Express

IRQ3 IRQ5 IRQ4 IRQ3
IRQ2 IRQ1

Pont Estern tal-Protokoll tax-Xarabank
M

Tristate Cntrl SSRAM TCS

Tristate Cntrl Flash TCS

Kontrollur SDRAM

IRQ4

IRQ5

UART C2

Loġika Custom C2

TCM TCM Tristate Konduit
Pin Sharer TCS
TCM Tristate Konduit
Pont Cn

Ref Clk

CSrc CSnk PLL C1
CSrc C2

SSRAM

Flash

Cn SDRAM

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 7

683091 | 2022.01.24 Ibgħat Feedback

2. Avalon Arloġġ u Reset Interfaces

Figura 3.

Avalon Clock interfaces jiddefinixxu l-arloġġ jew arloġġi użati minn komponent. Il-komponenti jista 'jkollhom inputs tal-arloġġ, outputs tal-arloġġ, jew it-tnejn. A phase locked loop (PLL) huwa example ta' komponent li għandu kemm input tal-arloġġ kif ukoll outputs tal-arloġġ.

Il-figura li ġejja hija illustrazzjoni simplifikata li turi l-aktar inputs u outputs importanti ta 'komponent PLL.

PLL Core Clock Outputs u Inputs

PLL Core

altpll Intel FPGA IP

reset

Irrisettja

Arloġġ

Jegħrqu

Sors

Interface tal-Ħruġ tal-Arloġġ1

Sors tal-Arloġġ

Interface tal-Ħruġ tal-Arloġġ2

ref_clk

Arloġġ

Jegħrqu

Sors

Interface tal-Ħruġ tal-Arloġġ_n

2.1. Avalon Clock Sink Rwoli Sinjal

Sink tal-arloġġ jipprovdi referenza tal-ħin għal interfaces oħra u loġika interna.

Tabella 1.

Rwoli tas-Sinjal tas-Sink tal-Arloġġ

Rwol tas-Sinjal clk

Wisa' 1

Input tad-Direzzjoni

Meħtieġa Iva

Deskrizzjoni
Sinjal tal-arloġġ. Jipprovdi sinkronizzazzjoni għal-loġika interna u għal interfaces oħra.

ISO 9001: 2015 Reġistrat

2. Avalon Arloġġ u Reset Interfaces 683091 | 2022.01.24

2.2. Arloġġ Sink Proprjetajiet

Tabella 2.

Arloġġ Sink Proprjetajiet

Isem clockRate

Valur Default 0

Valuri Legali 0

Deskrizzjoni
Jindika l-frekwenza f'Hz tal-interface tas-sink tal-arloġġ. Jekk 0, ir-rata tal-arloġġ tippermetti kwalunkwe frekwenza. Jekk mhux żero, Platform Designer joħroġ twissija jekk is-sors tal-arloġġ konness ma jkunx il-frekwenza speċifikata.

2.3. Interfaces tal-Arloġġ Assoċjati
L-interfaces sinkroniċi kollha għandhom proprjetà AssociaClock li tispeċifika liema sors ta' arloġġ fuq il-komponent jintuża bħala referenza ta' sinkronizzazzjoni għall-interface. Din il-proprjetà hija illustrata fil-figura li ġejja.
Figura 4. Associated Clock Property

rx_clk Arloġġ
Jegħrqu

Arloġġ Doppju FIFO

Arloġġ tx_clk
Jegħrqu

rx_data ST assoċjatArloġġ = “rx_clk”
Jegħrqu

associatClock = “tx_clk” ST tx_data
Sors

2.4. Avalon Clock Sors Sinjali Rwoli

Interface tas-sors tal-Arloġġ Avalon imexxi sinjal tal-arloġġ minn komponent.

Tabella 3.

Rwoli tas-Sinjal tas-Sors tal-Arloġġ

Rwol tas-Sinjal

Wisa'

Direzzjoni

clk

Output

Meħtieġa Iva

Deskrizzjoni Sinjal tal-arloġġ tal-ħruġ.

2.5. Proprjetajiet tas-Sors tal-Arloġġ

Tabella 4.

Proprjetajiet tas-Sors tal-Arloġġ

Isem assoċjatDirectClock

Valur Default
N/A

clockRate

clockRateKnown

falza

Valuri Legali

Deskrizzjoni

an input L-isem tal-input tal-arloġġ li jmexxi direttament dan l-output tal-arloġġ tal-isem tal-arloġġ, jekk ikun hemm.

Jindika l-frekwenza f'Hz li fiha jitmexxa l-output tal-arloġġ.

veru, falz

Jindika jekk il-frekwenza tal-arloġġ hijiex magħrufa jew le. Jekk il-frekwenza tal-arloġġ hija magħrufa, tista 'tippersonalizza komponenti oħra fis-sistema.

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 9

2. Avalon Arloġġ u Reset Interfaces 683091 | 2022.01.24

2.6. Irrisettja Sink

Tabella 5.

Irrisettja Rwoli tas-Sinjal tal-Input
Is-sinjal reset_req huwa sinjal mhux obbligatorju li tista' tuża biex tipprevjeni l-korruzzjoni tal-kontenut tal-memorja billi twettaq handshake ta' reset qabel asserzjoni ta' reset mhux sinkroniku.

Rwol tas-Sinjal

Wisa'

Direzzjoni

Meħtieġa

Deskrizzjoni

reset, reset_n

Input

Iva

Resets il-loġika interna ta 'interface jew komponent

għal stat definit mill-utent. Il-proprjetajiet sinkroniċi ta '

ir-reset huma definiti mill-SynchronousEdges

parametru.

reset_req

input

Nru

Indikazzjoni bikrija tas-sinjal reset. Dan is-sinjal jaġixxi bħala a

mill-inqas twissija ta' ċiklu wieħed ta' reset pendenti għar-ROM

primittivi. Uża reset_req biex tiddiżattiva l-attivazzjoni tal-arloġġ

jew maskra l-bus address ta 'memorja fuq iċ-ċippa, biex

jipprevjenu l-indirizz minn transizzjoni meta an

input reset mhux sinkroniku huwa affermat.

2.7. Reset Sink Interface Properties

Tabella 6.

Irrisettja Rwoli tas-Sinjal tal-Input

Isem assoċjatArloġġ

Valur Default
N/A

sinkroniku-Truf

DEASSERT

Valuri Legali

Deskrizzjoni

isem tal-arloġġ

L-isem ta' arloġġ li miegħu hija sinkronizzata din l-interface. Meħtieġa jekk il-valur ta' synchronousEdges huwa DEASSERT jew it-tnejn.

XEJN DEASSERT
IT-TNEJN

Jindika t-tip ta' sinkronizzazzjoni li jeħtieġ l-input ta' reset. Il-valuri li ġejjin huma definiti:
· L-ebda sinkronizzazzjoni hija meħtieġa minħabba li l-komponent jinkludi loġika għas-sinkronizzazzjoni interna tas-sinjal reset.
· DEASSERTl-asserzjoni ta' reset hija asinkronika u d-deassertion hija sinkronika.
Kemm l-affermazzjoni tal-irreset kif ukoll id-deassertion huma sinkroniċi.

2.8. Interfaces Assoċjati Irrisettja
L-interfaces sinkroniċi kollha għandhom proprjetà Reset assoċjata li tispeċifika liema sinjal ta’ reset tirreset il-loġika tal-interface.

2.9. Irrisettja Sors

Tabella 7.

Irrisettja Rwoli tas-Sinjal tal-Output
Is-sinjal reset_req huwa sinjal mhux obbligatorju li tista' tuża biex tipprevjeni l-korruzzjoni tal-kontenut tal-memorja billi twettaq handshake ta' reset qabel asserzjoni ta' reset mhux sinkroniku.

Rwol tas-Sinjal

Wisa'

Direzzjoni

Meħtieġa

Deskrizzjoni

reset reset_n

Output

Iva

Resets il-loġika interna ta 'interface jew komponent

għal stat definit mill-utent.

reset_req

Output

Fakultattiv Jippermetti l-ġenerazzjoni tat-talba għal reset, li hija kmieni

sinjal li jiġi affermat qabel l-affermazzjoni mill-ġdid. Darba

affermat, dan ma jistax jiġi deasserted sakemm ir-reset ikun

mimlija.

Speċifikazzjonijiet tal-Interface Avalon® 10

Ibgħat Feedback

2. Avalon Arloġġ u Reset Interfaces 683091 | 2022.01.24

2.10. Irrisettja l-Proprjetajiet tal-Interface tas-Sors

Tabella 8.

Irrisettja l-Proprjetajiet tal-Interface

Isem

Valur Default

Valuri Legali

Deskrizzjoni

assoċjatiClock

N/A

arloġġ

L-isem ta 'arloġġ li għalih din l-interface

isem

sinkronizzat. Meħtieġa jekk il-valur ta'

synchronousEdges huwa DEASSERT jew it-tnejn.

assoċjatiDirectReset

N/A

reset

L-isem tal-input reset li jmexxi dan direttament

isem

reset is-sors permezz ta' link one-to-one.

assoċjati ResetSinks

N/A

reset

Jispeċifika reset inputs li jikkawżaw reset sors għal

isem

jasserixxi reset. Per example, reset synchronizer li

twettaq operazzjoni JEW b'inputs ta' reset multipli għal

jiġġenera output reset.

SynchronousEdges

DEASSERT

XEJN DEASSERT
IT-TNEJN

Jindika s-sinkronizzazzjoni tal-output reset. Il-valuri li ġejjin huma definiti:
· XEJNThe reset interface hija asinkronika.
· DEASSERTl-asserzjoni ta' reset hija asinkronika u d-deassertion hija sinkronika.
· Kemm l-affermazzjoni ta’ reset kif ukoll id-deassertion huma sinkroniċi.

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 11

683091 | 2022.01.24 Ibgħat Feedback
3. Interfaces Mappjati bil-Memorja Avalon
3.1. Introduzzjoni għall-Interfaces Mappjati bil-Memorja Avalon
Tista' tuża interfaces Avalon Memory-Mapped (Avalon-MM) biex timplimenta interfaces tal-qari u tal-kitba għall-komponenti Ospitanti u Aġenti. Dawn li ġejjin huma examples ta' komponenti li tipikament jinkludu interfaces mappjati bil-memorja: · Mikroproċessuri · Memorji · UARTs · DMAs · Timers L-interfaces Avalon-MM ivarjaw minn sempliċi għal kumplessi. Per example, interfaces SRAM li għandhom trasferimenti ta 'qari u kitba b'ċiklu fiss għandhom interfaces sempliċi Avalon-MM. Interfaces pipelined li kapaċi trasferimenti tal-fqigħ huma kumplessi.

ISO 9001: 2015 Reġistrat

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

Figura 5.

Iffoka fuq Trasferimenti tal-Aġenti Avalon-MM
Il-figura li ġejja turi sistema tipika, li tenfasizza l-konnessjoni tal-interface tal-aġent Avalon-MM mad-drapp tal-interkonnessjoni.
Ethernet PHY

Valon-MM Sistema
Proċessur Avalon-MM
Ospitanti

Ethernet MAC
Avalon-MM Ospitanti

Loġika tad-dwana
Avalon-MM Ospitanti

Interkonnessjoni

Aġent Avalon-MM
Kontrollur tal-Flash

Aġent Avalon-MM
Kontrollur SRAM

Aġent Avalon-MM
Kontrollur RAM

Aġent Avalon-MM
UART

AvAavloanlon- MM SlaAvgeePnotrt
Lor Custom
Loġika

Aġent tal-Konduit Tristate
Tristate Conduit Pin Sharer & Tristate Conduit Bridge
Tristate Conduit Ospitanti

Aġent tal-Konduit Tristate
Memorja Flash

Aġent tal-Konduit Tristate
Memorja SRAM

Memorja RAM

RS-232

Il-komponenti Avalon-MM tipikament jinkludu biss is-sinjali meħtieġa għal-loġika tal-komponent.

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 13

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

Figura 6.

Example Komponent Aġent

Il-periferali ta 'l-I/O għal skopijiet ġenerali ta' 16-bit muri fil-figura li ġejja jwieġeb biss għal talbiet ta 'kitba. Dan il-komponent jinkludi biss is-sinjali tal-Aġent meħtieġa għat-trasferimenti tal-kitba.

Avalon-MM Dejta tal-kitba periferali[15..0] D

Applikazzjoni-

pio_out[15..0] Speċifiċi
Interface

Avalon-MM Interface
(Avalon-MM write Agent Interface)
clk

CLK_EN

Kull sinjal f'aġent Avalon-MM jikkorrispondi eżattament għal rwol wieħed ta 'sinjal Avalon-MM. Interface Avalon-MM jista' juża biss istanza waħda ta' kull rwol tas-sinjal.

3.2. Rwoli tas-Sinjali tal-Interface Mappjati tal-Memorja Avalon

Ir-rwoli tas-sinjali jiddefinixxu t-tipi tas-sinjali li jippermettu l-portijiet tal-host u tal-aġent immappjati bil-memorja Avalon.

Din l-ispeċifikazzjoni ma teħtieġx li s-sinjali kollha jeżistu f'interface mappjata tal-memorja Avalon. M'hemm l-ebda sinjal wieħed li huwa dejjem meħtieġ. Ir-rekwiżiti minimi għal interface mappjat bil-memorja Avalon huma readdata għal interface li jinqara biss, jew writedata u write għal interface li tinkiteb biss.

It-tabella li ġejja telenka r-rwoli tas-sinjali għall-interface mappjata tal-memorja Avalon:

Tabella 9.

Rwoli tas-Sinjali Mappjati tal-Memorja Avalon
Xi sinjali mmappjati tal-memorja Avalon jistgħu jkunu attivi għolja jew attivi baxxi. Meta attiva baxxa, l-isem tas-sinjal jispiċċa b'_n.

Rwol tas-Sinjal

Wisa'

Direzzjoni

Meħtieġa

Deskrizzjoni

indirizz

1 – 64 Aġent Ospitanti

byteenable byteenable_n

2, 4, 8, 16,
32, 64, 128

Aġent Ospitanti

Sinjali Fundamentali

Nru

Hosts: B'mod awtomatiku, is-sinjal tal-indirizz jirrappreżenta byte

indirizz. Il-valur tal-indirizz għandu jallinja mal-wisa' tad-dejta.

Biex tikteb lil bytes speċifiċi fi ħdan kelma tad-dejta, l-ospitant irid juża

is-sinjal byteenable. Irreferi għall-interface addressUnits

proprjetà għall-indirizzar bil-kelma.

Aġenti: B'mod awtomatiku, l-interkonnessjoni tittraduċi l-indirizz tal-byte f'indirizz tal-kelma fl-ispazju tal-indirizz tal-aġent. Mill-perspettiva tal-aġent, kull aċċess għall-aġent huwa għal kelma ta 'data.

Per example, address = 0 jagħżel l-ewwel kelma tal-aġent. indirizz = 1 jagħżel it-tieni kelma tal-aġent. Irreferi għall-proprjetà tal-interface addressUnits għall-indirizzar tal-byte.

Nru

Jippermetti korsija waħda jew aktar tal-byte speċifiċi waqt it-trasferimenti mixgħula

interfaces ta' wisa' akbar minn 8 bits. Kull bit f'byteenable

jikkorrispondi għal byte f'writedata u readdata. L-ospitant

daqsxejn of byteenable jindika jekk byte qed ikun

kompla...

Speċifikazzjonijiet tal-Interface Avalon® 14

Ibgħat Feedback

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

Rwol tas-Sinjal
debugaccess read_n readdata rispons [1:0] write write_n writedata

Wisa'

Direzzjoni Meħtieġa

Deskrizzjoni

bil-miktub lil. Waqt il-kitba, byteenables jispeċifikaw liema bytes qed jinkitbu. Bytes oħra għandhom jiġu injorati mill-aġent. Waqt il-qari, byteenables jindikaw liema bytes qed jaqra l-host. Aġenti li sempliċiment jirritornaw readdata mingħajr effetti sekondarji huma liberi li jinjoraw byteenables waqt il-qari. Jekk interface ma jkollux sinjal byteenable, it-trasferiment jipproċedi bħallikieku l-byteenables kollha huma affermati.
Meta aktar minn bit wieħed tas-sinjal byteenable jiġi affermat, il-korsiji affermati kollha jkunu biswit.

Aġent Ospitanti

Nru

Meta affermat, jippermetti lill-proċessur Nios II jikteb fuq iċ-ċippa

memorji kkonfigurati bħala ROMs.

Aġent Ospitanti

Nru

Afferma li jindika trasferiment tal-qari. Jekk preżenti, readdata hija

meħtieġa.

8, 16, aġent Ospitanti

Nru

Il-readdata misjuqa mill-aġent għall-host bi tweġiba għal

32,

trasferiment tal-qari. Meħtieġa għal interfaces li jappoġġjaw il-qari.

64,

128,

256,

512,

1024

Aġent Ospitanti

Nru

Is-sinjal tar-rispons huwa sinjal fakultattiv li jġorr il-

status ta' rispons.

Nota: Minħabba li s-sinjal huwa kondiviż, interface ma jistax joħroġ jew jaċċetta rispons tal-kitba u rispons tal-qari fl-istess ċiklu tal-arloġġ.

· 00: OK–Reazzjoni ta' suċċess għal tranżazzjoni.

· 01: RISERVATA–Kodifikazzjoni hija riservata.

· 10: SLVERR–Żball minn aġent endpoint. Tindika tranżazzjoni bla suċċess.

· 11: DECODEERROR–Tindika attentat ta' aċċess għal post mhux definit.

Għal tweġibiet aqra:

· Reazzjoni waħda tintbagħat ma' kull readdata. Tul tal-fqigħ tal-qari ta' N jirriżulta f'N tweġibiet. Inqas tweġibiet mhumiex validi, anke fil-każ ta' żball. Il-valur tas-sinjal tar-rispons jista 'jkun differenti għal kull readdata fil-fqigħ.

· L-interface għandu jkollu sinjali ta 'kontroll tal-qari. L-appoġġ tal-pipeline huwa possibbli bis-sinjal readdatavalid.

· Fuq żbalji tal-qari, id-data tal-qari korrispondenti hija "ma jimpurtax".

Għal tweġibiet tal-kitba:

· Trid tintbagħat tweġiba waħda tal-kitba għal kull kmand tal-kitba. Fqigħ tal-kitba jirriżulta f'rispons wieħed biss, li għandu jintbagħat wara li jiġi aċċettat it-trasferiment finali tal-kitba fit-tifqigħ.

· Jekk writeresponsevalid ikun preżenti, il-kmandi kollha tal-kitba għandhom jimtlew bit-tweġibiet tal-kitba.

Aġent Ospitanti

Nru

Afferma li jindika trasferiment bil-miktub. Jekk preżenti, writedata hija

meħtieġa.

8, 16, 32, 64, 128, 256, 512, 1024

Aġent Ospitanti

Nru

Data għat-trasferimenti tal-kitba. Il-wisa 'għandha tkun l-istess bħall-

wisa' ta' readdata jekk it-tnejn ikunu preżenti. Meħtieġa għall-interfaces

dak l-appoġġ jikteb.

Stennija-Sinjali tal-Istat

kompla...

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 15

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

Sinjal Rwol lock
waitrequest waitrequest_ n
readdatavali d readdatavali d_n
writerespons validi

Wisa' 1
1
1 1

Direzzjoni Meħtieġa

Deskrizzjoni

Aġent Ospitanti

Nru

lock jiżgura li ladarba ospitanti jirbaħ arbitraġġ, l-ospitant rebbieħ

iżomm aċċess għall-aġent għal transazzjonijiet multipli. Lock

jasserixxi koinċidenti ma 'l-ewwel qari jew kitba ta' msakkra

sekwenza tat-tranżazzjonijiet. Lock deasserts fuq il-finali

transazzjoni ta’ sekwenza msakkra ta’ tranżazzjonijiet. asserzjoni tal-lock

ma jiggarantixxix li l-arbitraġġ jintrebaħ. Wara l-lock-

li jasserixxi l-ospitant ikun ingħata, dak l-ospitant iżomm l-għotja sakemm

lock huwa deasserted.

Ospitanti mgħammar b'serratura ma jistax ikun ospitanti tat-tifqigħ. Il-valuri ta' prijorità tal-arbitraġġ għal hosts mgħammra b'lock huma injorati.

lock huwa partikolarment utli għal operazzjonijiet read-modify-write (RMW). L-operazzjoni tipika ta’ qari-modifika-kitba tinkludi l-passi li ġejjin:

1. Host A jasserixxi lock u jaqra data ta '32-bit li għandha oqsma ta' bit multipli.

2. L-Ospitanti A jillokkja, ibiddel il-qasam tal-bit wieħed, u jikteb id-data ta '32 bit lura.

lock jipprevjeni lill-host B milli jwettaq kitba bejn il-qari u l-kitba ta' Host A.

Aġent Ospitanti

Nru

Aġent jasserixxi waitrequest meta ma jkunx jista' jirrispondi għal a

talba taqra jew tikteb. Jġiegħel lill-ospitant jistenna sakemm il-

interconnect hija lesta biex tipproċedi bit-trasferiment. Fil-bidu ta

it-trasferimenti kollha, ospitanti jibda t-trasferiment u jistenna sakemm

rikjesta ta' waiter hija desserted. Host m'għandu jagħmel l-ebda suppożizzjoni

dwar l-istat tal-affermazzjoni ta' waitrequest meta l-host ikun inattiv:

waitrequest jista' jkun għoli jew baxx, skond is-sistema

proprjetajiet.

Meta waitrequest tiġi affermata, is-sinjali tal-kontroll tal-host lill-aġent għandhom jibqgħu kostanti ħlief għal beginbursttransfer. Għal dijagramma tal-ħin li turi s-sinjal tal-bidu tat-trasferiment, irreferi għall-figura f'Aqra l-Fqigħ.

Aġent immappjat tal-memorja ta' Avalon jista' jasserixxi waitrequest waqt iċ-ċikli inattivi. Ospitanti immappjat bil-memorja Avalon jista' jibda tranżazzjoni meta tiġi affermata waitrequest u stenna li dak is-sinjal jiġi deasserted. Biex tiġi evitata l-lokk tas-sistema, apparat aġent għandu jasserixxi waitrequest meta jkun reset.

Sinjali tal-Pipeline

Aġent Ospitanti

Nru

Użat għal trasferimenti tal-qari pipelined-latency varjabbli. Meta

affermat, jindika li s-sinjal readdata fih data valida.

Għal jinfaqa 'qari b'valur ta' burstcount , il-

sinjal readdatavalid irid jiġi affermat drabi, darba għal

kull oġġett readdata. Għandu jkun hemm mill-inqas ċiklu wieħed ta' latenza

bejn l-aċċettazzjoni tal-qari u l-affermazzjoni ta’

readdatavalid. Għal dijagramma taż-żmien li turi s-sinjal readdatavalid, irreferi għal Pipelined Read Transfer b'Latency Varjabbli.

Aġent jista' jasserixxi readdatavalid biex jittrasferixxi data lill-host indipendentement minn jekk l-aġent huwiex qed iwaqqaf kmand ġdid b'waitrequest.

Meħtieġa jekk l-ospitant jappoġġja qari pipelined. Ospiti tal-fqigħ b'funzjonalità tal-qari għandhom jinkludu s-sinjal readdatavalid.

Aġent Ospitanti

Nru

Sinjal fakultattiv. Jekk preżenti, il-kwistjonijiet tal-interface jiktbu

tweġibiet għall-kmandi tal-kitba.

Meta affermat, il-valur fuq is-sinjal tar-rispons huwa rispons validu tal-kitba.

Writeresponsevalid jiġi affermat biss ċiklu ta' arloġġ wieħed jew aktar wara li l-kmand tal-kitba jiġi aċċettat. Hemm mill-inqas latenza ta 'ċiklu ta' arloġġ wieħed mill-aċċettazzjoni tal-kmand sa l-affermazzjoni ta '

writeresponsevalid.

kompla...

Speċifikazzjonijiet tal-Interface Avalon® 16

Ibgħat Feedback

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

Rwol tas-Sinjal

Wisa'

Direzzjoni Meħtieġa

Deskrizzjoni

Kmand tal-kitba jitqies bħala aċċettat meta l-aħħar taħbit tal-fqigħ jinħareġ lill-aġent u rikjesta ta' stennija tkun baxxa. writeresponsevalid jista' jiġi affermat ċiklu ta' arloġġ wieħed jew aktar wara li jkun inħareġ l-aħħar taħbit tal-fqigħ.

burstcount

1 11 Aġent Ospitanti

Sinjali tat-tifqigħ

Nru

Użat mill-fqigħ hosts biex jindika n-numru ta 'trasferimenti fi

kull fqigħ. Il-valur tal-parametru massimu tal-fqigħ

għandu jkun qawwa ta '2. Interface ta' burstcount ta 'wisa' jista 'jikkodifika fqigħ massimu ta' daqs 2 ( -1). Per example, a 4-bit

Is-sinjal tal-fqigħ jista 'jappoġġa għadd massimu ta' fqigħ ta '8.

Il-burstcount minimu huwa 1. The

Il-proprjetà constantBurstBehavior tikkontrolla l-ħin tal-

sinjal burstcount. Ospiti tal-fqigħ b'funzjonalità tal-qari għandhom

jinkludu s-sinjal readdatavalid.

Għal hosts u aġenti li jinfaqgħu li jużaw indirizzi tal-byte, ir-restrizzjoni li ġejja tapplika għall-wisa 'tal-indirizz:

>= +
log2( )
Għall-ospiti u l-aġenti tal-fqigħ li jużaw indirizzi tal-kliem, it-terminu log2 ta' hawn fuq jitħalla barra.

beginbursttr

Interkonnessjoni

iwieġeb

Aġent

Nru

Affermat għall-ewwel ċiklu ta 'fqigħ biex jindika meta jinfaqa'

trasferiment qed jibda. Dan is-sinjal jitneħħa wara ċiklu wieħed

irrispettivament mill-valur ta’ waitrequest. Għal dijagramma taż-żmien

li juri beginbursttransfer, irreferi għall-figura f'Aqra

Fqigħ.

beginbursttransfer huwa fakultattiv. Aġent jista' dejjem jikkalkula internament il-bidu tat-tranżazzjoni li jmiss tal-fqigħ tal-kitba billi jgħodd it-trasferimenti tad-dejta.

Twissija: tużax dan is-sinjal. Dan is-sinjal jeżisti biex jappoġġja kontrolluri tal-memorja tal-wirt.

3.3. Proprjetajiet tal-Interface

Tabella 10. Proprjetajiet tal-Interface Avalon-MM

Isem addressUnits

Valur Default
Aġent tas-simboli ospitanti -
kliem

Valuri Legali
kliem, simboli

Deskrizzjoni
Jispeċifika l-unità għall-indirizzi. Simbolu huwa tipikament byte. Irreferi għad-definizzjoni tal-indirizz fit-tabella tat-Tipi tas-Sinjali tal-Interface Mappjati bil-Memorja Avalon għall-użu tipiku ta’ din il-proprjetà.

alwaysBurstMaxBurst burstcountUnits

kliem foloz

veru, falz
kliem, simboli

Meta vera, tindika li l-ospitant dejjem joħroġ il-fqigħ tat-tul massimu. It-tul massimu tal-fqigħ huwa 2burstcount_width – 1. Dan il-parametru m'għandu l-ebda effett għall-interfaces tal-aġent Avalon-MM.
Din il-proprjetà tispeċifika l-unitajiet għas-sinjal burstcount. Għas-simboli, il-valur tal-fqigħ huwa interpretat bħala n-numru ta' simboli (bytes) fil-fqigħ. Għall-kliem, il-valur tal-burstcount huwa interpretat bħala n-numru ta 'trasferimenti ta' kliem fil-fqigħ.

burstOnBurstBoundariesOnly

falza

veru, falz

Jekk veru, it-trasferimenti tal-fqigħ ippreżentati lil din l-interface jibdew f'indirizzi li huma multipli tad-daqs massimu tal-fqigħ.
kompla...

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 17

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

Isem constantBurstBehavior
holdTime(1) linewrapBursts
MaximPendingReadTransactions (1)
maximumPendingWriteTransact ions minimumResponseLatency

Valur Default Ospitanti -falz Aġent -falz
0 falza
1(2)
0 1

Valuri Legali veru, foloz
0 1000 ċiklu
veru, falz
1 64
1 64

Deskrizzjoni
Ospitanti: Meta vera, tiddikjara li l-host iżomm l-indirizz u l-għadd tal-fqigħ kostanti matul tranżazzjoni tal-fqigħ. Meta falza (default), jiddikjara li l-host iżomm l-indirizz u l-għadd tal-fqigħ kostanti biss għall-ewwel taħbit ta 'fqigħ. Aġenti: Meta veru, jiddikjara li l-aġent jistenna li l-indirizz u l-għadd tal-fqigħ jinżammu kostanti matul il-fqigħ. Meta falza (default), jiddikjara li l-aġent samples indirizz u burstcount biss fuq l-ewwel taħbit ta 'fqigħ.
Jispeċifika l-ħin fi timingUnits bejn id-deassertion tal-kitba u d-deassertion tal-indirizz u d-data. (Japplika biss għal transazzjonijiet ta' kitba.)
Xi apparati tal-memorja jimplimentaw fqigħ tat-tgeżwir minflok fqigħ inkrementali. Meta tifqigħ tat-tgeżwir jilħaq il-konfini tal-fqigħ, l-indirizz jdawwal lura għall-konfini tal-fqigħ ta 'qabel. Il-bits tal-loworder biss huma meħtieġa għall-għadd tal-indirizzi. Per example, fqigħ tat-tgeżwir biex jindirizza 0xC b'konfini tal-fqigħ kull 32 byte fuq interface ta' 32 bit jikteb fl-indirizzi li ġejjin: · 0xC · 0x10 · 0x14 · 0x18 · 0x1C · 0x0 · 0x4 · 0x8
Aġenti: Dan il-parametru huwa n-numru massimu ta' qari pendenti li l-aġent jista' jpoġġi fil-kju. Il-valur għandu jkun mhux żero għal kwalunkwe aġent bis-sinjal readdatavalid.
Irreferi għal Pipelined Read Transfer with Varjabbli Latency għal dijagramma ta' ħin li turi din il-proprjetà u għal informazzjoni addizzjonali dwar l-użu ta' waitrequest u readdatavalid b'diversi qari pendenti.
Ospitanti: Din il-proprjetà hija n-numru massimu ta’ tranżazzjonijiet ta’ qari pendenti li l-host jista’ jiġġenera.
Nota: Issettjax dan il-parametru għal 0. (Għal kompatibilità b'lura, is-softwer jappoġġja l-issettjar tal-parametru ta '0. Madankollu, m'għandekx tuża dan l-issettjar f'disinji ġodda).
In-numru massimu ta' kitbiet pendenti mhux ippustjati li aġent jista' jaċċetta jew host jista' joħroġ. Aġent jasserixxi waitrequest ladarba l-interkonnessjoni tilħaq dan il-limitu, u l-host jieqaf joħroġ kmandi. Il-valur default huwa 0, li jippermetti tranżazzjonijiet ta 'kitba pendenti illimitati għal host li jappoġġja tweġibiet ta' kitba. Aġent li jappoġġja t-tweġibiet tal-kitba għandu jistabbilixxi dan għal valur mhux żero.
Għal interfaces li jappoġġaw readdatavalid jew writeresponsevalid, jispeċifika n-numru minimu ta' ċikli bejn kmand tal-qari jew tal-kitba u r-rispons għall-kmand.
kompla...

Speċifikazzjonijiet tal-Interface Avalon® 18

Ibgħat Feedback

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

Isem readLatency(1) readWaitTime(1) setupTime(1) timingUnits(1) waitrequestAllowance
write WaitTime(1)
assoċjatiClock

Valur Default

Valuri Legali

Deskrizzjoni

0 63

Aqra latenza għal aġenti Avalon-MM b'latenza fissa. Għal

dijagramma taż-żmien li juża latency fissa qari, irreferi għal

Trasferimenti tal-Qari Pipelined b'Latency Fiss.

L-aġenti Avalon-MM li huma latency fissa għandhom jipprovdu valur għal din il-proprjetà tal-interface. Aġenti Avalon-MM

li huma latency varjabbli jużaw is-sinjal readdatavalid biex jispeċifikaw data valida.

0 1000 Għal interfaces li ma jużawx ir-rikjesta waiter

ċikli

sinjal. readWaitTime jindika l-ħin fil-

timingUnits qabel l-aġenti jaċċettaw qari

kmand. Iż-żmien huwa bħallikieku l-aġent afferma

waitrequest għaċ-ċikli readWaitTime.

0 1000 Jispeċifika l-ħin fi timingUnits bejn l-asserzjoni

ċikli

ta 'indirizz u data u asserzjoni ta' jaqra jew tikteb.

ċikli

ċikli,
nanosecond s

Jispeċifika l-unitajiet għal setupTime, holdTime,
writeWaitTime u readWaitTime. Uża ċikli għal apparati sinkroniċi u nanosekondi għal apparati asinkroniċi. Kważi l-apparati kollha tal-aġent Avalon-MM huma sinkroniċi.
Komponent Avalon-MM li jgħaqqad minn interface ta' aġent AvalonMM għal apparat barra ċ-ċippa jista' jkun asinkroniku. Dak l-apparat off-chip jista 'jkollu ħin fiss ta' settlement għat-tibdil tal-karozzi tal-linja.

Jispeċifika n-numru ta' trasferimenti li jistgħu jinħarġu jew

aċċettata wara li tiġi affermata waitrequest.

Meta l-waitrequestAllowance tkun 0, il-kitba,
is-sinjali tal-qari u tal-waitrequest iżommu l-imġieba eżistenti tagħhom kif deskritt fit-tabella tar-Rwoli tas-Sinjali Avalon-MM.

Meta l-waitrequestAllowance tkun akbar minn 0, kull ċiklu ta' arloġġ li fuqu tiġi affermata l-kitba jew il-qari jgħodd bħala trasferiment tal-kmand. Ladarba waitrequest tiġi affermata, waitrequestAllowance biss aktar trasferimenti ta' kmand huma legali filwaqt li waitrequest tibqa' affermata. Wara li tintlaħaq l-Allowance ta' waitrequest, il-kitba u l-qari għandhom jibqgħu deasserted sakemm tiġi affermata waitrequest.

Ladarba waitrequestdesserts, it-trasferimenti jistgħu jerġgħu jibdew fi kwalunkwe ħin mingħajr restrizzjonijiet sakemm waitrequest jerġa' jasserixxi. F'dan iż-żmien, waitrequestAllowance aktar trasferimenti jistgħu jitlestew filwaqt li waitrequest tibqa' affermata.

0 1000 Għal interfaces li ma jużawx ir-rikjesta waiter

Ċikli

sinjal, writeWaitTime jispeċifika l-ħin fil

timingUnits qabel aġent jaċċetta kitba. Il-

iż-żmien huwa bħallikieku l-aġent afferma waitrequest għal writeWaitTime ċikli jew nanosekondi.

Għal dijagramma taż-żmien li turi l-użu ta' writeWaitTime, irreferi għal Trasferimenti ta' Aqra u Kitba bi Stati ta' Stennija Fissi.

Proprjetajiet ta' Relazzjoni ta' Interface

N/A

Isem tal-interface tal-arloġġ li għalih dan l-Avalon-MM

interface hija sinkronika.

kompla...

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 19

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

Isem

Valur Default

Valuri Legali

Deskrizzjoni

assoċjati Irrisettja

N/A

Isem tal-interface ta' reset li reset il-loġika fuq

din l-interface Avalon-MM.

bridgesToHost

Avalon-MM Pont Avalon-MM jikkonsisti minn aġent u host,

Isem ospitanti u għandu l-proprjetà li aċċess għall-aġent

fuq il-

li titlob byte jew bytes tikkawża l-istess byte jew

l-istess

bytes li jridu jintalbu mill-host. L-Avalon-MM

komponent Pipeline Bridge fil-komponent tad-Disinjatur tal-Pjattaforma

librerija timplimenta din il-funzjonalità.

Noti:
1. Għalkemm din il-proprjetà tikkaratterizza apparat tal-aġent, l-ospiti jistgħu jiddikjaraw din il-proprjetà biex jippermettu konnessjonijiet diretti bejn l-interfaċċji tal-host u tal-aġent li jaqblu.
2. Jekk interface ta 'aġent jaċċetta aktar trasferimenti qari milli permess, l-interkonnessjoni pendenti FIFO qari tista' tfur b'riżultati imprevedibbli. L-aġent jista' jitlef id-data tal-qari jew ir-rotta tal-qari tad-data għall-interface tal-host ħażin. Jew, is-sistema tista' tissakkar. L-interface tal-aġent għandu jasserixxi waitrequest biex jipprevjeni dan l-overflow.

Informazzjoni Relatata · Rwoli tas-Sinjali tal-Interface Mappjati bil-Memorja Avalon f'paġna 14 · Risposti ta' Aqra u Kitba f'paġna 34 · Trasferiment ta' Qari Pipelined b'Latency Varjabbli f'paġna 28 · Trasferimenti ta' Qari Pipelined b'Latency Fiss f'paġna 29 · Risposti ta' Aqra u Kitba
Fil-Gwida għall-Utent tad-Disinjatur tal-Pjattaforma: Intel Quartus® Prime Pro Edition

3.4. Iż-żmien
L-interface Avalon-MM huwa sinkroniku. Kull interface Avalon-MM hija sinkronizzata ma 'interface ta' arloġġ assoċjata. Is-sinjali jistgħu jkunu kombinazzjonali jekk ikunu mmexxija mill-outputs tar-reġistri li huma sinkroniċi mas-sinjal tal-arloġġ. Din l-ispeċifikazzjoni ma tiddettax kif jew meta t-transizzjoni tas-sinjali bejn it-truf tal-arloġġ. Id-dijagrammi tal-ħin huma nieqes minn informazzjoni tal-ħin fin-grained.

3.5. Trasferimenti
Din it-taqsima tiddefinixxi żewġ kunċetti bażiċi qabel ma tintroduċi t-tipi ta’ trasferiment:
· Trasferiment–Trasferiment huwa operazzjoni ta 'qari jew kitba ta' kelma jew simbolu wieħed jew aktar ta 'data. It-trasferimenti jseħħu bejn interface Avalon-MM u l-interkonnessjoni. It-trasferimenti jieħdu ċiklu tal-arloġġ wieħed jew aktar biex jitlestew.
Kemm l-ospiti kif ukoll l-aġenti huma parti minn trasferiment. Il-host Avalon-MM jibda t-trasferiment u l-aġent Avalon-MM jirrispondi.
· Par Ospitanti-Aġent–Dan it-terminu jirreferi għall-interface tal-host u l-interface tal-aġent involuti fi trasferiment. Waqt trasferiment, il-kontroll tal-interface tal-host u s-sinjali tad-dejta jgħaddu mid-drapp tal-interkonnessjoni u jinteraġixxu mal-interface tal-aġent.

Speċifikazzjonijiet tal-Interface Avalon® 20

Ibgħat Feedback

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

3.5.1. Trasferimenti tipiċi tal-qari u l-kitba

Din it-taqsima tiddeskrivi interface Avalon-MM tipiku li jappoġġja t-trasferimenti tal-qari u tal-kitba b'waitrequest ikkontrollata mill-aġent. L-aġent jista' jwaqqaf l-interkonnessjoni għal kemm ikun meħtieġ ċikli billi jasserixxi s-sinjal ta' waitrequest. Jekk aġent juża waitrequest jew għal trasferimenti tal-qari jew tal-kitba, l-aġent għandu juża waitrequest għat-tnejn.

Aġent tipikament jirċievi indirizz, byteenable, jaqra jew jikteb, u jikteb id-data wara t-tarf li jogħlew tal-arloġġ. Aġent jasserixxi waitrequest qabel it-tarf tal-arloġġ li jogħlew biex iżomm it-trasferimenti. Meta l-aġent jasserixxi waitrequest, it-trasferiment jittardja. Waqt li tiġi affermata waitrequest, l-indirizz u sinjali oħra ta 'kontroll jinżammu kostanti. Trasferimenti kompluti fuq ix-xifer li jogħlew ta 'l-ewwel clk wara li l-interface ta' l-aġent tiddesserta waitrequest.
M'hemm l-ebda limitu fuq kemm jista' jdum interface tal-aġent. Għalhekk, trid tiżgura li interface ta 'aġent ma jasserixxix waitrequest indefinittivament. Il-figura li ġejja turi trasferimenti tal-qari u tal-kitba bl-użu ta’ waitrequest.

Nota:

waitrequest jistgħu jiġu diżakkoppjati mis-sinjali tal-qari u l-kitba tat-talba. waitrequest tista' tiġi affermata waqt iċ-ċikli ta' idle. Host Avalon-MM jista' jibda tranżazzjoni meta tiġi affermata waitrequest u stenna li dak is-sinjal jitneħħa. Id-diżakkoppjar tat-talba waiter minn talbiet għall-qari u l-kitba jista' jtejjeb il-ħin tas-sistema. Id-diżakkoppjar jelimina linja kombinazzjonali li tinkludi s-sinjali tal-qari, tal-kitba u tat-talba ta' stennija. Jekk ikun meħtieġ saħansitra aktar diżakkoppjar, uża l-proprjetà waitrequestAllowance. waitrequestAllowance hija disponibbli li tibda bir-rilaxx tal-Quartus® Prime Pro v17.1 Stratix® 10 ES Editions.

Figura 7.

Aqra u Ikteb Trasferimenti b'Waitrequest

clk

indirizz

byteenable

aqra ikteb waitrequest readdata

readdata

rispons

ikteb id-data

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 21

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24
In-numri f'din id-dijagramma taż-żmien, jimmarkaw it-tranżizzjonijiet li ġejjin: 1. indirizz, byteenable, u jinqraw huma affermati wara t-tarf li jogħlew ta' clk. Il-
aġent jasserixxi waitrequest, iwaqqaf it-trasferiment. 2. waitrequest huwa sampLED. Minħabba li waitrequest hija affermata, iċ-ċiklu jsir
stennija-istat. indirizz, aqra, tikteb, u byteenable jibqgħu kostanti. 3. L-aġent deasserts waitrequest wara t-tarf li jogħlew ta clk. L-aġent jafferma
readdata u rispons. 4. Il-host samples readdata, rispons u waitrequest deasserted
tlesti t-trasferiment. 5. indirizz, writedata, byteenable, u ikteb sinjali huma affermati wara l-
tarf li jogħlew ta clk. L-aġent jasserixxi waitrequest li jwaqqaf it-trasferiment. 6. L-aġent deasserts waitrequest wara t-tarf li jogħlew ta clk. 7. L-aġent jaqbad dejta tal-kitba li ttemm it-trasferiment.

Speċifikazzjonijiet tal-Interface Avalon® 22

Ibgħat Feedback

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

3.5.2. Trasferimenti Bl-użu tal-Proprjetà waitrequestAllowance

Il-proprjetà waitrequestAllowance tispeċifika n-numru ta' trasferimenti li host AvalonMM jista' joħroġ jew aġent Avalon-MM irid jaċċetta wara li jiġi affermat is-sinjal ta' waitrequest. waitrequestAllowance hija disponibbli li tibda bir-rilaxx tas-softwer Intel Quartus Prime 17.1.
Il-valur default ta' waitrequestAllowance huwa 0, li jikkorrispondi għall-imġieba deskritta fit-Trasferimenti Tipiċi ta' Qari u Kitba, fejn l-asserzjoni ta' waitrequest twaqqaf it-trasferiment kurrenti milli jinħareġ jew jiġi aċċettat.
Aġent Avalon-MM b'waitrequestAllowance akbar minn 0 tipikament jasserixxi waitrequest meta l-buffer intern tiegħu jista' jaċċetta biss waitrequestAllowance aktar entrati qabel ma jimtela. L-ospiti Avalon-MM b'waitrequestAllowance akbar minn 0 għandhom waitrequestAllowance ċikli addizzjonali biex jieqfu jibagħtu trasferimenti, li jippermetti aktar pipelining fil-loġika tal-host. L-ospitant għandu jneħħi s-sinjal tal-qari jew tal-kitba meta l-waitrequestallowance tkun intefqet.
Valuri ta 'waitrequestAllowance akbar minn 0 jappoġġjaw disinn ta' veloċità għolja fejn forom immedjati ta 'backpressure jistgħu jirriżultaw fi tnaqqis fil-frekwenza operattiva massima (FMAX) ħafna drabi minħabba loġika kombinatorja fil-mogħdija tal-kontroll. Aġent ta' Avalon-MM għandu jappoġġa l-ħinijiet kollha ta' trasferiment possibbli li huma legali għall-valur ta' waitrequestAllowance tiegħu. Per example, aġent b'waitrequestAllowance = 2 għandu jkun kapaċi jaċċetta kwalunkwe waħda mill-forom tal-mewġ tat-trasferiment tal-host murija fl-ex li ġejamples.

Informazzjoni Relatata Trasferimenti Tipiċi ta’ Qari u Kitba f’paġna 21

3.5.2.1. waitrequestAllowance Equals Two
Id-dijagramma taż-żmien li ġejja turi ż-żmien għal host Avalon-MM li għandu żewġ ċikli tal-arloġġ biex jibda u jieqaf jibgħat trasferimenti wara li l-aġent Avalon-MM jiddesserta jew jasserixxi rikjesta ta' stennija, rispettivament.

Figura 8. Ospitanti ikteb: waitrequestAllowance Equals Two Clock Cycles

1 2

3 4

arloġġ

ikteb

waitrequest

data[7:0]

A0 A1 A2

A3 A4

B0 B1

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 23

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

Il-markaturi f'din il-figura jimmarkaw l-avvenimenti li ġejjin:
1. L-host Avalon-MM> isuq il-kitba u d-dejta.
2. L-aġent Avalon-MM> jasserixxi waitrequest. Minħabba li l-waitrequestAllowance hija 2, l-ospitant huwa kapaċi jlesti ż-żewġ trasferimenti tad-dejta addizzjonali.
3. Il-host deasserts jiktbu kif meħtieġ minħabba li l-aġent qed jasserixxi waitrequest għat-tielet ċiklu.
4. L-host Avalon-MM> isuq il-kitba u d-dejta. L-aġent mhux qed jasserixxi waitrequest. Il-kitbiet kompluti.
5. Il-host Avalon isuq il-kitba u d-dejta minkejja li l-aġent qed jasserixxi waitrequest. Minħabba li l-waitrequestAllowance hija 2 ċikli, il-kitba titlesta.
6. Il-host Avalon isuq il-kitba u d-data. L-aġent mhux qed jasserixxi waitrequest. Il-kitba titlesta.

3.5.2.2. waitrequestAllowance Huwa ugwali għal Wieħed
Id-dijagramma taż-żmien li ġejja turi l-ħin għal host Avalon-MM li għandu ċiklu ta’ arloġġ wieħed biex jibda u jieqaf jibgħat trasferimenti wara li l-aġent Avalon-MM jiddesserta jew jasserixxi rikjesta ta’ stennija, rispettivament:
Figura 9. Ospitanti Ikteb: waitrequestAllowance Equals One Clock Cycle

1 clk

23 4

6 7

ikteb

waitrequest

data[7:0]

A0 A1 A2

A3 A4

B1 B2

In-numri f'din il-figura jimmarkaw l-avvenimenti li ġejjin:
1. L-host Avalon-MM isuq il-kitba u d-dejta.
2. L-aġent Avalon-MM jasserixxi waitrequest. Minħabba li l-waitrequestAllowance hija 1, l-ospitant jista' jlesti l-kitba.
3. Il-host deasserts jiktbu għaliex l-aġent qed jasserixxi waitrequest għat-tieni ċiklu.
4. L-host Avalon-MM isuq il-kitba u d-dejta. L-aġent mhux qed jasserixxi waitrequest. Il-kitbiet kompluti.
5. L-aġent jasserixxi waitrequest. Minħabba li l-waitrequestAllowance hija ċiklu 1, il-kitba titlesta.

Speċifikazzjonijiet tal-Interface Avalon® 24

Ibgħat Feedback

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

6. Avalon-MM host drives kitba u data. L-aġent mhux qed jasserixxi waitrequest. Il-kitba titlesta.
7. L-aġent Avalon-MM jasserixxi waitrequest. Minħabba li l-waitrequestAllowance hija 1, il-host jista' jlesti trasferiment ta' data addizzjonali wieħed.
8. Il-host Avalon isuq il-kitba u d-data. L-aġent mhux qed jasserixxi waitrequest. Il-kitba titlesta.

3.5.2.3. waitrequestAllowance Equals Two – Mhux Rakkomandat

Id-dijagramma li ġejja turi ż-żmien għal host Avalon-MM> li jista 'jibgħat żewġ trasferimenti wara li tiġi affermata waitrequest.

Dan iż-żmien huwa legali, iżda mhux rakkomandat. F'dan example l-ospitant jgħodd in-numru ta 'tranżazzjonijiet minflok in-numru ta' ċikli tal-arloġġ. Dan l-approċċ jeħtieġ kontro li jagħmel l-implimentazzjoni aktar kumplessa u jista 'jaffettwa l-għeluq taż-żmien.
Meta l-host jiddetermina meta jsuq transazzjonijiet bis-sinjal waitrequest u numru kostanti ta 'ċikli, l-ospitant jibda jew iwaqqaf it-tranżazzjonijiet ibbażati fuq is-sinjali reġistrati.

Figura 10. waitrequestAllowance Equals Two Transfers

1 23 clk

ikteb

waitrequest

data

In-numri f'din il-figura jimmarkaw l-avvenimenti li ġejjin: 1. L-host Avalon-MM> jasserixxi li jikteb u jmexxi d-dejta.
2. L-aġent Avalon-MM> jasserixxi waitrequest.
3. L-host Avalon-MM> isuq il-kitba u d-data. Minħabba li l-waitrequestAllowance hija 2, il-host isuq id-dejta f'2 ċikli konsekuttivi.
4. Il-host deasserts Avalon-MM> jiktbu minħabba li l-host ikun nefaq it-2-trasferiment waitrequest Allowance.
5. L-ospitant ta' Avalon-MM> joħroġ kitba hekk kif ir-rikjesta ta' waiter titneħħa.
6. L-host Avalon-MM> isuq il-kitba u d-data. L-aġent jasserixxi waitrequest għal ċiklu 1.
7. Bi tweġiba għal waitrequest, l-host Avalon-MM> iżomm dejta għal 2 ċikli.

3.5.2.4. waitrequestAllowance Kompatibbiltà għall-Interfaces tal-Ospitanti u tal-Aġenti Avalon-MM
L-ospiti u l-aġenti Avalon-MM li jappoġġaw is-sinjal ta’ waitrequest jappoġġjaw il-backpressure. Ospitanti b'backpressure jistgħu dejjem jgħaqqdu ma 'aġenti mingħajr backpressure. Ospitanti mingħajr backpressure ma jistgħux jgħaqqdu ma 'aġenti b'backpressure.

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 25

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

Tabella 11. Waitrequest Allowance Kompatibbiltà għal Avalon-MM Hosts u Aġenti

Ospitanti u Aġent waitrequestAllowance

Kompatibilità

ospitanti = 0 aġent = 0
ospitanti = 0 aġent > 0

Isegwi l-istess regoli ta' kompatibilità bħall-interfaces standard Avalon-MM.
Konnessjonijiet diretti mhumiex possibbli. Adattament sempliċi huwa meħtieġ għall-każ ta 'host b'sinjal ta' waitrequest. Konnessjoni hija impossibbli jekk il-host ma jappoġġjax is-sinjal waitrequest.

ospitanti > 0 aġent = 0
ospitanti > 0 aġent > 0

Konnessjonijiet diretti mhumiex possibbli. Adattament (buffers) huma meħtieġa meta tikkonnettja ma 'aġent b'sinjal ta' waitrequest jew stati ta 'stennija fissi.
L-ebda adattament mhu meħtieġ jekk l-allowance tal-host <= allowance tal-aġent. Jekk il-konċessjoni ospitanti < allowance għall-aġent, jistgħu jiddaħħlu reġistri tal-pipeline. Għal konnessjonijiet minn punt għal punt, tista 'żżid ir-reġistri tal-pipeline fuq is-sinjali tal-kmand jew is-sinjali ta' waitrequest. Sa reġistru stages jistgħu jiddaħħlu fejn hija d-differenza bejn il-kwoti. Il-konnessjoni ta' host b'waitrequestAllowance ogħla mill-aġent teħtieġ buffering.

3.5.2.5. waitrequestAllowance Żball Kundizzjonijiet
L-imġieba hija imprevedibbli għal jekk interface Avalon-MM tikser l-ispeċifikazzjoni tal-konċessjoni ta' waitrequest.
· Jekk host jikser il-waitrequestAllowance = speċifikazzjoni billi tibgħat aktar minn trasferimenti, trasferimenti jistgħu jitneħħew jew korruzzjoni tad-data tista 'sseħħ.
· Jekk aġent jirreklama WaitrequestAllowance akbar milli huwa possibbli, xi trasferimenti jistgħu jitneħħew jew tista 'sseħħ korruzzjoni tad-dejta.
3.5.3. Aqra u Ikteb Trasferimenti bi Stati ta' Stennija Fissi
Aġent jista' jispeċifika stati ta' stennija fissi billi juża l-propjetajiet readWaitTime u writeWaitTime. L-użu ta' wait-states fissi huwa alternattiva għall-użu ta' waitrequest biex iwaqqaf trasferiment. L-indirizz u s-sinjali tal-kontroll (byteenable, read, and write) jinżammu kostanti għat-tul tat-trasferiment. Issettjar readWaitTime jew writeWaitTime għal huwa ekwivalenti għall-asserzjoni waitrequest għall ċikli għal kull trasferiment.
Fil-figura li ġejja, l-aġent għandu writeWaitTime = 2 u readWaitTime = 1.

Speċifikazzjonijiet tal-Interface Avalon® 26

Ibgħat Feedback

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

Figura 11.

Trasferiment ta' Aqra u Ikteb bi Stati ta' Stennija Fissi fl-Interface tal-Aġent

clk

indirizz

byteenable

aqra

ikteb readdata rispons writedata

reazzjoni tad-data

ikteb id-data

In-numri f'din id-dijagramma tal-ħin jimmarkaw it-tranżizzjonijiet li ġejjin:
1. Il-host jasserixxi l-indirizz u jaqra fuq ix-xifer li jogħlew tal-CLK.
2. It-tarf li jmiss ta 'CLK jimmarka t-tmiem tal-ewwel u l-uniku ċiklu ta' stennija. Il-readWaitTime huwa 1.
3. L-aġent jasserixxi readdata u rispons fuq ix-xifer li jogħlew tal-CLK. It-trasferiment tal-qari jintemm.
4. writedata, indirizz, byteenable, u ikteb sinjali huma disponibbli għall-aġent.
5. It-trasferiment tal-kitba jintemm wara 2 ċikli ta 'stennija ta' stat.
It-trasferimenti bi stat wieħed ta' stennija huma komunement użati għal periferali multiċiklu off-chip. Il-periferali jaqbad sinjali ta 'indirizz u kontroll fuq ix-xifer li jogħlew ta' clk. Il-periferali għandu ċiklu wieħed sħiħ biex jirritorna d-dejta.
Komponenti b'stati ta' stennija żero huma permessi. Madankollu, komponenti b'waitstates żero jistgħu jnaqqsu l-frekwenza li tista' tinkiseb. L-istati ta' stennija żero jeħtieġu li l-komponent jiġġenera r-rispons fl-istess ċiklu li t-talba ġiet ippreżentata.

3.5.4. Trasferimenti Pipelined
It-trasferimenti tal-qari pipelined Avalon-MM iżidu l-passaġġ għal apparati ta 'aġent sinkroniku li jeħtieġu diversi ċikli biex jirritornaw id-dejta għall-ewwel aċċess. Tali apparati jistgħu tipikament jirritorna valur tad-data wieħed għal kull ċiklu għal xi żmien wara. Trasferimenti ġodda tal-qari pipelined jistgħu jibdew qabel ma tintbagħat ir-readdata għat-trasferimenti preċedenti.
Trasferiment tal-qari pipelined għandu fażi ta 'indirizz u fażi ta' data. Host jibda trasferiment billi jippreżenta l-indirizz matul il-fażi tal-indirizz. Aġent iwettaq it-trasferiment billi jwassal id-dejta matul il-fażi tad-dejta. Il-fażi tal-indirizz għal trasferiment ġdid (jew trasferimenti multipli) tista' tibda qabel ma titlesta l-fażi tad-dejta ta' trasferiment preċedenti. Id-dewmien jissejjaħ latency tal-pipeline. Il-latency tal-pipeline hija t-tul mit-tmiem tal-fażi tal-indirizz sal-bidu tal-fażi tad-dejta.

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 27

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

Iż-żmien tat-trasferiment għall-istati ta' stennija u l-latenza tal-pipeline għandhom id-differenzi ewlenin li ġejjin:
· Wait-states–Wait-states jiddeterminaw it-tul tal-fażi tal-indirizz. Wait-states jillimitaw il-fluss massimu ta 'port. Jekk aġent jeħtieġ stat wieħed ta' stennija biex iwieġeb għal talba ta' trasferiment, il-port jeħtieġ żewġ ċikli ta' arloġġ għal kull trasferiment.
· Pipeline Latency–Pipeline Latency tiddetermina l-ħin sakemm id-dejta tiġi rritornata indipendentement mill-fażi tal-indirizz. Aġent pipelined mingħajr stati ta' stennija jista' jsostni trasferiment wieħed għal kull ċiklu. Madankollu, l-aġent jista 'jeħtieġ diversi ċikli ta' latency biex jirritorna l-ewwel unità ta 'data.
Wait-states u pipelined reads jistgħu jiġu appoġġjati fl-istess ħin. Il-latenza tal-pipeline tista' tkun jew fissa jew varjabbli.

3.5.4.1. Trasferiment Aqra Pipelined b'Latency Varjabbli
Wara li jaqbad indirizz u sinjali ta 'kontroll, aġent pipelined Avalon-MM jieħu ċiklu wieħed jew aktar biex jipproduċi data. Aġent pipelined jista' jkollu trasferimenti ta' qari pendenti multipli fi kwalunkwe ħin partikolari.
Trasferimenti tal-qari pipelined-latency varjabbli:
· Jeħtieġ sinjal wieħed addizzjonali, readdatavalid, li jindika meta d-data moqrija hija valida.
· Inkludi l-istess sett ta’ sinjali bħat-trasferimenti tal-qari mhux pipelined.
F'trasferimenti tal-qari pipelined b'latenza varjabbli, periferali tal-Aġenti li jużaw readdatavalid huma kkunsidrati pipelined b'latency varjabbli. Is-sinjali readdata u readdatavalid li jikkorrispondu għal kmand tal-qari jistgħu jiġu affermati fiċ-ċiklu wara li dak il-kmand tal-qari jiġi affermat, l-aktar kmieni.
L-aġent għandu jirritorna readdata fl-istess ordni li l-kmandi tal-qari huma aċċettati. Portijiet ta' l-aġenti pipelined b'latency varjabbli għandhom jużaw waitrequest. L-aġent jista' jasserixxi waitrequest biex iwaqqaf it-trasferimenti biex jinżamm numru aċċettabbli ta' trasferimenti pendenti. Aġent jista' jasserixxi readdatavalid biex jittrasferixxi data lill-host indipendentement minn jekk l-aġent huwiex qed iwaqqaf kmand ġdid b'waitrequest.

Nota:

In-numru massimu ta' trasferimenti pendenti huwa proprjetà tal-interface tal-aġent. It-tessut tal-interkonnessjoni jibni loġika biex id-data tal-qari tiġi rotta lil hosts li jitolbu dan in-numru. L-interface tal-aġent, mhux id-drapp tal-interkonnessjoni, għandu jsegwi n-numru ta 'qari pendenti. L-aġent għandu jasserixxi waitrequest biex jipprevjeni li n-numru ta' qari pendenti jaqbeż in-numru massimu. Jekk aġent għandu waitrequestAllowance > 0, l-aġent għandu jasserixxi waitrequest kmieni biżżejjed sabiex it-trasferimenti pendenti totali, inklużi dawk aċċettati waqt li tiġi affermata waitrequest, ma jaqbżux in-numru massimu ta' trasferimenti pendenti speċifikat.

Speċifikazzjonijiet tal-Interface Avalon® 28

Ibgħat Feedback

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

Figura 12.

Trasferimenti tal-Qari Pipelined b'Latency Varjabbli

Il-figura li ġejja turi diversi trasferimenti tal-qari tal-aġent. L-aġent huwa pipelined b'latency varjabbli. F'din iċ-ċifra, l-aġent jista' jaċċetta massimu ta' żewġ trasferimenti pendenti. L-aġent juża waitrequest biex jevita li jinqabeż dan il-massimu.

clk

indirizz

addr1

addr2

addr3

addr4

addr5

aqra

waitrequest

readdata readdatavalid

data 1

data2

data 3

data4

data5

In-numri f'din id-dijagramma tal-ħin, jimmarkaw it-tranżizzjonijiet li ġejjin:
1. Il-host jasserixxi l-indirizz u l-qari, u jibda trasferiment tal-qari.
2. L-aġent jaqbad addr1.
3. L-aġent jaqbad addr2.
4. L-aġent jasserixxi waitrequest minħabba li l-aġent diġà aċċetta massimu ta' żewġ qari pendenti, u b'hekk it-tielet trasferiment jitwaqqaf.
5. L-aġent jasserixxi data1, ir-rispons għal addr1. L-aġent jneħħi t-talba għal waiter.
6. L-aġent jaqbad addr3. L-interkonnessjoni taqbad data1.
7. L-aġent jaqbad addr4. L-interkonnessjoni taqbad data2.
8. L-aġent isuq readdatavalid u readdata bi tweġiba għat-tielet trasferiment tal-qari.
9. L-aġent jaqbad addr5. L-interkonnessjoni taqbad data3. Is-sinjal tal-qari huwa deasserted. Il-valur ta' waitrequest m'għadux rilevanti.
10. L-interkonnessjoni taqbad data4.
11. L-aġent isuq data5 u jasserixxi readdatavalid li jlesti l-fażi tad-data għat-trasferiment finali tal-qari pendenti.
Jekk l-aġent ma jistax jimmaniġġja trasferiment tal-kitba waqt li jipproċessa trasferimenti tal-qari pendenti, l-aġent għandu jasserixxi waitrequest u jwaqqaf l-operazzjoni tal-kitba sakemm jitlestew it-trasferimenti tal-qari pendenti. L-ispeċifikazzjoni Avalon-MM ma tiddefinixxix il-valur ta' readdata fil-każ li aġent jaċċetta trasferiment ta' kitba fl-istess indirizz bħal trasferiment ta' qari pendenti bħalissa.
3.5.4.2. Trasferimenti tal-Qari Pipelined b'Latency Fiss
Il-fażi tal-indirizz għal trasferimenti ta' qari ta' latenza fissa hija identika għall-każ ta' latenza varjabbli. Wara l-fażi tal-indirizz, pipelined b'latency ta' qari fissa jieħu numru fiss ta' ċikli tal-arloġġ biex jirritorna readdata valida. Il-proprjetà readLatency tispeċifika n-numru ta' ċikli ta' arloġġ biex tirritorna data valida tal-qari. L-interkonnessjoni taqbad id-data tal-qari fuq it-tarf xieraq tal-arloġġ li jogħla, u ttemm il-fażi tad-data.

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 29

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

Matul il-fażi ta 'l-indirizz, il-tista' jasserixxi rikjesta biex iżżomm it-trasferiment. Jew, tispeċifika l-readLatency għal numru fiss ta 'stati ta' stennija. Il-fażi tal-indirizz tispiċċa fuq ix-xifer li jmiss ta' clk wara l-istati ta' stennija, jekk ikun hemm.

Matul il-fażi tad-data, id-drajvs readdata wara latency fissa. Għal latency tal-qari ta , l-għandu jippreżenta data valida valida fuq il- tarf li jogħlew ta clk wara t-tmiem tal-fażi tal-indirizz.

Figura 13.

Trasferiment tal-Qari Pipelined b'Latency Fiss ta' Żewġ Ċikli

Il-figura li ġejja turi trasferimenti multipli tad-dejta bejn host u pipelined. Il-waiten drive jitlob li jwaqqaf it-trasferimenti u għandu latency ta' qari fissa ta' 2 ċikli.

clk

indirizz

addr1

addr2 addr3

aqra

waitrequest

readdata

data1

data2 data3

In-numri f'din id-dijagramma tal-ħin, jimmarkaw it-tranżizzjonijiet li ġejjin: 1. Host jibda trasferiment tal-qari billi jasserixxi read u addr1. 2. Il-waiten jitlob li jżomm it-trasferiment għal ċiklu wieħed. 3. Il-qbid addr1 fit-tarf li jogħlew ta clk. Il-fażi tal-indirizz tispiċċa hawn. 4. Il jippreżenta data valida wara 2 ċikli, li jtemm it-trasferiment. 5. addr2 u moqrija huma affermati għal trasferiment ġdid tal-qari. 6. L-ospitant jibda t-tielet trasferiment tal-qari matul iċ-ċiklu li jmiss, qabel id-data minn
it-trasferiment minn qabel jiġi rritornat.

3.5.5. Trasferimenti tal-Fqigħ
Fqigħ tesegwixxi trasferimenti multipli bħala unità, aktar milli tittratta kull kelma b'mod indipendenti. Il-fqigħ jistgħu jżidu l-passaġġ għall-portijiet tal-aġenti li jiksbu effiċjenza akbar meta jimmaniġġjaw kliem multipli kull darba, bħal SDRAM. L-effett nett tat-tifqigħ huwa li jissakkar l-arbitraġġ għat-tul tal-fqigħ. Interfaċċja Avalon-MM li tinfaqa 'li tappoġġja kemm il-qari kif ukoll il-kitba għandha tappoġġja kemm il-qari kif ukoll il-kitba.
L-interfejs Avalon-MM tal-fqigħ jinkludu sinjal ta 'output ta' burstcount. Jekk aġent għandu input ta 'burstcount, l-aġent huwa kapaċi jinfaqa'.
Is-sinjal burstcount iġib ruħu kif ġej:
· Fil-bidu ta 'fqigħ, burstcount jippreżenta n-numru ta' trasferimenti sekwenzjali fil-fqigħ.
· Għall-wisa ' tal-għadd tal-fqigħ, it-tul massimu tal-fqigħ huwa 2( -1) .It-tul minimu tal-fqigħ legali huwa wieħed.

Speċifikazzjonijiet tal-Interface Avalon® 30

Ibgħat Feedback

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24
Biex tappoġġja l-fqigħ tal-qari tal-aġent, aġent għandu jappoġġa wkoll:
· Wait states bis-sinjal waitrequest.
· Trasferimenti pipelined b'latency varjabbli bis-sinjal readdatavalid.
Fil-bidu ta 'fqigħ, l-aġent jara l-indirizz u l-valur tat-tul tal-fqigħ fuq il-fqigħ. Għal burst b'indirizz ta ' u valur burstcount ta ' , l-aġent għandu jwettaq trasferimenti konsekuttivi li jibdew fl-indirizz . Il-fqigħ jitlesta wara li l-aġent jirċievi (jikteb) jew jirritorna (jaqra) il- kelma tad-data. L-aġent tal-fqigħ għandu jaqbad l-indirizz u l-għadd tal-fqigħ darba biss għal kull fqigħ. Il-loġika tal-aġent trid tiddeduċi l-indirizz għat-trasferimenti kollha ħlief għall-ewwel trasferimenti fil-fqigħ. Aġent jista 'wkoll juża s-sinjal ta' input beginbursttransfer, li l-interkonnessjoni tafferma fuq l-ewwel ċiklu ta 'kull tifqigħ.
3.5.5.1. Ikteb Fqigħ
Dawn ir-regoli japplikaw meta tifqigħ ta' kitba jibda b'għadd ta' fqigħ akbar minn wieħed:
· Meta burstcount ta jiġi ppreżentat fil-bidu tat-tifqigħ, l-aġent għandu jaċċetta unitajiet suċċessivi ta 'writedata biex jitlesta l-fqigħ. L-arbitraġġ bejn il-par ospitanti-aġent jibqa' msakkra sakemm jitlesta l-fqigħ. Dan il-lock jiggarantixxi li l-ebda host ieħor ma jista 'jwettaq tranżazzjonijiet fuq l-aġent sakemm jitlesta l-fqigħ tal-kitba.
· L-aġent għandu jaqbad id-data tal-kitba biss meta jistqarr il-kitba. Matul il-fqigħ, l-ospitant jista 'jneħħi l-kitba u jindika li d-data tal-kitba mhix valida. Il-kitba deasserting ma ttemmx il-fqigħ. Id-deassertion tal-kitba idewwem il-fqigħ u l-ebda ospitant ieħor ma jista 'jaċċessa l-aġent, u jnaqqas l-effiċjenza tat-trasferiment.
· L-aġent idewwem trasferiment billi jasserixxi waitrequest jisforzaw writedata, write, burstcount, u byteenable li jinżammu kostanti.
· Il-funzjonalità tas-sinjal byteenable hija l-istess għal aġenti li jinfaqgħu u li ma jinfaqgħux. Għal 32-bit host burst-kitba għal aġent 64-bit, li jibda mill-indirizz tal-byte 4, l-ewwel trasferiment tal-kitba li jidher mill-aġent huwa fl-indirizz tiegħu 0, b'byteenable = 8'b11110000. Il-byteenables jistgħu jinbidlu għal kliem differenti tal-fqigħ.
· Is-sinjali byteenable m'għandhomx għalfejn jiġu affermati kollha. Ospitanti tal-fqigħ li jikteb kliem parzjali jista 'juża s-sinjal byteenable biex jidentifika d-dejta li qed tinkiteb.
· Il-kitbiet b'sinjali byteenable li huma 0 kollha huma sempliċement mgħoddija lill-aġent AvalonMM bħala tranżazzjonijiet validi.
· Il-proprjetà constantBurstBehavior tispeċifika l-imġieba tas-sinjali tat-tifqigħ.
— Meta constantBurstBehavior hija vera għal host, l-host iżomm l-indirizz u l-għadd tal-fqigħ stabbli matul il-fqigħ. Meta vera għal aġent, constantBurstBehavior tiddikjara li l-aġent jistenna li l-indirizz u l-għadd tal-fqigħ jinżammu stabbli matul il-fqigħ.
— Meta constantBurstBehavior tkun falza, il-host iżomm l-indirizz u l-għadd tal-fqigħ stabbli biss għall-ewwel tranżazzjoni ta’ tifqigħ. Meta constantBurstBehavior hija falza, l-aġent samples indirizz u burstcount biss fuq l-ewwel tranżazzjoni ta 'fqigħ.

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 31

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

Figura 14.

Ikteb Burst ma constantBurstBehavior Issettjat għal Falz għal Ospitanti u Aġent

Il-figura li ġejja turi tifqigħ ta 'kitba ta' aġent ta 'tul 4. F'dan l-eżample, l-aġent jasserixxi waitrequest darbtejn ittardja l-fqigħ.

clk

indirizz

addr1

beginbursttransfer

burstcount

ikteb

ikteb id-data

data1

data2

data3

data4

waitrequest

In-numri f'din id-dijagramma tal-ħin jimmarkaw it-tranżizzjonijiet li ġejjin:
1. Il-host jasserixxi indirizz, burstcount, jiktbu, u jmexxi l-ewwel unità ta 'writedata.
2. L-aġent immedjatament jasserixxi waitrequest, u jindika li l-aġent mhux lest li jipproċedi bit-trasferiment.
3. waitrequest huwa baxx. L-aġent jaqbad addr1, burstcount, u l-ewwel unità ta’ writedata. Fiċ-ċikli sussegwenti tat-trasferiment, l-indirizz u l-għadd tal-fqigħ jiġu injorati.
4. L-aġent jaqbad it-tieni unità ta 'data fit-tarf li jogħlew ta' clk.
5. It-tifqigħ jitwaqqaf waqt li l-kitba titneħħa.
6. L-aġent jaqbad it-tielet unità ta 'data fit-tarf li jogħlew ta' clk.
7. L-aġent jasserixxi waitrequest. Bi tweġiba, l-outputs kollha jinżammu kostanti permezz ta 'ċiklu ta' arloġġ ieħor.
8. L-aġent jaqbad l-aħħar unità ta 'dejta fuq dan ix-xifer li jogħla ta' clk. L-aġent tikteb truf tat-tifqigħ.
Fil-figura ta 'hawn fuq, is-sinjal beginbursttransfer huwa affermat għall-ewwel ċiklu ta' arloġġ ta 'fqigħ u huwa deasserted fiċ-ċiklu ta' arloġġ li jmiss. Anke jekk l-aġent jasserixxi waitrequest, is-sinjal beginbursttransfer jiġi affermat biss għall-ewwel ċiklu tal-arloġġ.
Informazzjoni Relatata
Proprjetajiet tal-Interface f’paġna 17

3.5.5.2. Aqra Bursts
Il-fqigħ tal-qari huma simili għal trasferimenti tal-qari pipelined b'latenza varjabbli. Fqigħ tal-qari għandu indirizz distint u fażijiet tad-dejta. readdatavalid jindika meta l-aġent qed jippreżenta readdata valida. B'differenza għat-trasferimenti tal-qari pipelined, indirizz wieħed tal-fqigħ tal-qari jirriżulta f'trasferimenti ta 'dejta multipli.

Speċifikazzjonijiet tal-Interface Avalon® 32

Ibgħat Feedback

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

Dawn ir-regoli japplikaw għall-qari tal-fqigħ:
· Meta ospitanti jgħaqqad direttament ma 'aġent, burstcount ta' ifisser li l-aġent għandu jirritorna kliem ta 'readdata biex jitlesta l-fqigħ. Għal każijiet fejn l-interkonnessjoni tgħaqqad il-par host u aġent, l-interkonnessjoni tista 'trażżan il-kmandi tal-qari mibgħuta mill-host lill-aġent. Per example, jekk l-ospitant jibgħat kmand tal-qari b'valur byteenable ta '0, l-interkonnessjoni tista' trażżan il-qari. Bħala riżultat, l-aġent ma jirrispondix għall-kmand tal-qari.
· L-aġent jippreżenta kull kelma billi jipprovdi readdata u jasserixxi readdatavalid għal ċiklu. Deassertion ta' readdata validu dewmien iżda ma ttemmx il-fażi tad-data tat-tifqigħ.
· Għal qari b'għadd ta 'fqigħ > 1, Intel jirrakkomanda li jiġi affermat il-byteenables kollha.

Nota:

Intel jirrakkomanda li l-aġenti li kapaċi jinfaqgħu ma jkollhomx effetti sekondarji jaqraw. (Din l-ispeċifikazzjoni ma tiggarantixxix kemm-il bytes jaqra host mill-aġent sabiex jissodisfa talba.)

Figura 15.

Aqra Burst

Il-figura li ġejja turi sistema b'żewġ hosts li jinfaqgħu jaċċessaw aġent. Innota li l-Ospitanti B jista’ jsuq

talba ta' qari qabel ma d-data tkun irritornat għall-Ospitanti A.

clk

indirizz A0 (Ospitanti A) A1 Ospitanti (B)

aqra

beginbursttransfer

waitrequest

burstcount

readdatavalid

readdata

D(A0)D(A0+1) D(A0+2D)(A0+3)D(A1)D(A1+1)

In-numri f'din id-dijagramma tal-ħin, jimmarkaw it-tranżizzjonijiet li ġejjin:
1. Ospitanti A jasserixxi l-indirizz (A0), burstcount, u aqra wara t-tarf li jogħlew ta clk. L-aġent jasserixxi waitrequest, u jikkawża li l-inputs kollha ħlief beginbursttransfer jinżammu kostanti permezz ta 'ċiklu ta' arloġġ ieħor.
2. L-aġent jaqbad A0 u l-għadd tal-fqigħ f'dan ix-xifer li jogħlew ta' clk. Trasferiment ġdid jista' jibda fiċ-ċiklu li jmiss.
3. L-Ospitanti B imexxi l-indirizz (A1), l-għadd tal-fqigħ, u l-qari. L-aġent jasserixxi waitrequest, u jikkawża li l-inputs kollha ħlief beginbursttransfer jinżammu kostanti. L-aġent seta' rritorna data tal-qari mill-ewwel talba tal-qari f'dan il-ħin, l-aktar kmieni.

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 33

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24
4. L-aġent jippreżenta readdata valida u jasserixxi readdatavalid, u jittrasferixxi l-ewwel kelma tad-data għall-host A.
5. It-tieni kelma għall-host A tiġi trasferita. L-aġent jneħħi readdatavalid u jwaqqaf il-fqigħ tal-qari. Il-port tal-aġent jista 'jżomm readdatavalid deasserted għal numru arbitrarju ta' ċikli tal-arloġġ.
6. L-ewwel kelma għall-ospitant B tiġi rritornata.
3.5.5.3. Linja Wrapped Bursts
Il-proċessuri b'caches tal-istruzzjoni jiksbu effiċjenza billi jużaw il-fqigħ imgeżwer bil-linja. Meta proċessur jitlob dejta li mhix fil-cache, il-kontrollur tal-cache għandu jerġa' jimla l-linja tal-cache kollha. Għal proċessur b'daqs tal-linja cache ta' 64 bytes, cache miss tikkawża li jinqraw 64 bytes mill-memorja. Jekk il-proċessur jaqra mill-indirizz 0xC meta seħħet il-cache miss, allura kontrollur tal-cache ineffiċjenti jista 'joħroġ fqigħ fl-indirizz 0, li jirriżulta f'dejta mill-qari indirizzi 0x0, 0x4, 0x8, 0xC, 0x10, 0x14, 0x18, . . . 0x3C. Id-dejta mitluba mhix disponibbli qabel ir-raba' qari. Bil-fqigħ tal-linewrapping, l-ordni tal-indirizz huwa 0xC, 0x10, 0x14, 0x18, . . . 0x3C, 0x0, 0x4, u 0x8. Id-dejta mitluba tiġi rritornata l-ewwel. Il-linja tal-cache kollha eventwalment timtela mill-ġdid mill-memorja.
3.5.6. Aqra u Ikteb Risposti
Għal kwalunkwe aġent Avalon-MM, il-kmandi għandhom jiġu pproċessati b'mod ħieles mill-periklu. Aqra u ikteb it-tweġibiet joħorġu fl-ordni li fiha ġew aċċettati l-kmandi.
3.5.6.1. Ordni ta' Tranżazzjoni għal Risposti ta' Qari u Kitba ta' Avalon-MM (Ospitanti u Aġenti)
Għal kwalunkwe ospitanti Avalon-MM: · L-Ispeċifikazzjonijiet tal-Interface Avalon jiggarantixxu li jikkmanda lill-istess aġent
jilħaq l-ordni tal-ħruġ tal-aġent fil-kmand, u l-aġent jirrispondi fl-ordni tal-ħruġ tal-kmand. · Aġenti differenti jistgħu jirċievu u jwieġbu għall-kmandi f'ordni differenti minn dik li toħroġhom l-ospitant. Meta jirnexxi, l-aġent jirrispondi fl-ordni tal-ħruġ tal-kmand. · Risposti (jekk preżenti) jirritornaw fl-ordni tal-ħruġ tal-kmand, irrispettivament minn jekk il-kmandi tal-qari jew tal-kitba humiex għall-istess aġenti jew differenti. · L-Ispeċifikazzjonijiet tal-Interface Avalon ma jiggarantixxux ordni ta 'tranżazzjoni bejn hosts differenti.
3.5.6.2. Avalon-MM Aqra u Kitba Dijagramma taż-Żmien tat-Tweġibiet
Id-dijagramma li ġejja turi l-aċċettazzjoni tal-kmand u l-ordni tal-ħruġ tal-kmand għat-tweġibiet tal-qari u tal-kitba Avalon-MM. Minħabba li l-interfaces tal-qari u tal-kitba jaqsmu s-sinjal tar-rispons, interface ma jistax joħroġ jew jaċċetta rispons tal-kitba u rispons tal-qari fl-istess ċiklu tal-arloġġ.
Aqra t-tweġibiet, ibgħat tweġiba waħda għal kull readdata. A jinfaqa tul ta ' jirriżulta fi risposti.

Speċifikazzjonijiet tal-Interface Avalon® 34

Ibgħat Feedback

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

Ikteb tweġibiet, ibgħat tweġiba waħda għal kull kmand tal-kitba. Fqigħ ta' kitba jirriżulta f'rispons wieħed biss. L-interface tal-aġent jibgħat ir-rispons wara li jaċċetta t-trasferiment finali tal-kitba fil-fqigħ. Meta interface jinkludi s-sinjal validu tal-kitba, il-kmandi kollha tal-kitba għandhom jimlew bit-tweġibiet tal-kitba.

Figura 16. Dijagramma taż-żmien tar-risposti għall-qari u l-kitba ta' Avalon-MM

clk

indirizz

aqra

ikteb

readdatavalid

writeresponsevalid

rispons

3.5.6.2.1. Dijagramma ta' Żmien minimuResponseLatency b'readdatavalid jew writeresponsevalid

Għall-interfaces b'readdatavalid jew writeresponsevalid, il-default a onecycle minimumResponseLatency jista' jwassal għal diffikultà biex jagħlaq ħin fuq hosts Avalon-MM.

Id-dijagrammi tal-ħin li ġejjin juru l-imġieba għal LatencyResponseLatency minimu ta '1 jew 2 ċikli. Innota li l-latenza tar-rispons attwali tista 'wkoll tkun akbar mill-valur minimu permess kif juru dawn id-dijagrammi tal-ħin.

Figura 17. minimuResponseLatency Equals One Cycle

clk aqra
readdata data valida

Latenza minima tar-rispons ta' ċiklu wieħed

Figura 18. minimuResponseLatency Equals Two Cycles clk
aqra 2 ċikli minimuResponseLatency
readdata data valida

Kompatibilità
L-interfaċċji bl-istess minimuResponseLatency huma interoperabbli mingħajr ebda adattament. Jekk l-ospitant għandu minimu ta 'ResponseLatency ogħla mill-aġent, uża reġistri tal-pipeline biex tikkumpensa għad-differenzi. Ir-reġistri tal-pipeline għandhom

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 35

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

dewmien readdata mill-aġent. Jekk l-aġent għandu minimu ta'LatencyResponseLatency ogħla mill-host, l-interfaces huma interoperabbli mingħajr adattament.

3.6. Allinjament tal-Indirizz
L-interkonnessjoni tappoġġja biss aċċessi allineati. Host jista' joħroġ biss indirizzi li huma multipli tal-wisa' tad-dejta tiegħu f'simboli. Host jista 'jikteb kliem parzjali billi jneħħi xi byteenables. Per example, il-byteenables ta 'write ta' 2 bytes fl-indirizz 2 huwa 4'b1100.

3.7. Avalon-MM Indirizzar tal-Aġent

Id-daqs dinamiku tal-karozzi tal-linja jimmaniġġja d-data waqt it-trasferimenti bejn pari ospitanti-aġent ta 'wisgħat ta' data differenti. Id-dejta tal-aġent hija allinjata f'bytes kontigwi fl-ispazju tal-indirizz tal-host.

Jekk il-wisa' tad-dejta tal-host hija usa 'mill-wisa' tad-dejta tal-aġent, kliem fl-ispazju tal-indirizz tal-host mappa għal postijiet multipli fl-ispazju tal-indirizz tal-aġent. Per example, host 32-bit jinqara minn aġent 16-bit jirriżulta f'żewġ trasferimenti qari fuq in-naħa tal-aġent. Il-qari huma għal indirizzi konsekuttivi.

Jekk l-ospitant ikun idjaq mill-aġent, allura l-interkonnessjoni timmaniġġja l-korsiji tal-byte tal-aġent. Waqt it-trasferimenti tal-qari tal-host, l-interkonnessjoni tippreżenta biss il-korsiji tal-byte xierqa tad-dejta tal-aġent lill-host idjaq. Waqt it-trasferimenti tal-kitba ospitanti, l-interkonnessjoni
awtomatikament jasserixxi s-sinjali byteenable biex jikteb id-data biss fil-korsiji speċifikati tal-byte tal-aġent.

L-aġenti għandu jkollhom wisa’ tad-dejta ta’ 8, 16, 32, 64, 128, 256, 512 jew 1024 bit. It-tabella li ġejja turi l-allinjament għad-dejta tal-aġent ta’ wisgħat varji fi ħdan host ta’ 32 bit li jwettaq aċċessi ta’ kliem sħiħ. F'din it-tabella, OFFSET[N] tirreferi għal daqs tal-kelma tal-aġent offset fl-ispazju tal-indirizz tal-aġent.

Tabella 12. Immappjar ta' l-indirizz ta' l-Ost-to-Agent tad-Daqs Dinamiku tal-Bus

Indirizz Byte Ospitanti (1)

Aċċess

0x00

0x04

0x08

Dejta Ospitanti 32-Bit

Meta Taċċessa Interface ta 'Aġent ta' 8-Bit

Meta Taċċessa Interface ta 'Aġent ta' 16-Bit

OFFSET[0]7..0

OFFSET[0]15..0 (2)

OFFSET[1]7..0 OFFSET[2]7..0 OFFSET[3]7..0

OFFSET[1]15..0 — —

OFFSET[4]7..0

OFFSET[2]15..0

OFFSET[5]7..0 OFFSET[6]7..0 OFFSET[7]7..0

OFFSET[3]15..0 — —

OFFSET[8]7..0

OFFSET[4]15..0

OFFSET[9]7..0

OFFSET[5]15..0

Meta Taċċessa Interface ta' Aġent ta' 64-Bit OFFSET[0]31..0 — — —
OFFSET[0]63..32 — — —
OFFSET[1]31..0 —
kompla...

Speċifikazzjonijiet tal-Interface Avalon® 36

Ibgħat Feedback

3. Interfaces Mappjati bil-Memorja Avalon 683091 | 2022.01.24

Indirizz Byte Ospitanti (1)

Aċċess

Meta Taċċessa Interface ta 'Aġent ta' 8-Bit

Dejta Ospitanti 32-Bit
Meta Taċċessa Interface ta 'Aġent ta' 16-Bit

OFFSET[10]7..0

—

OFFSET[11]7..0

—

0x0C

OFFSET[12]7..0

OFFSET[6]15..0

OFFSET[13]7..0

OFFSET[7]15..0

OFFSET[14]7..0

—

4 U l-bqija

OFFSET[15]7..0 U l-bqija

- U l-bqija

Noti: 1. Għalkemm l-ospitant joħroġ indirizzi tal-byte, l-ospitant jaċċessa kliem sħiħ ta '32-bit. 2. Għall-entrati kollha tal-aġent, [ ] hija l-kelma offset u l-valuri subscript huma l-bits fil-kelma.

Meta Taċċessa Interface ta' Aġent 64-Bit — —
OFFSET[1]63..32 — — — U l-bqija

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 37

683091 | 2022.01.24 Ibgħat Feedback

4. Interfaces Avalon Interrupt
L-interfaces Avalon Interrupt jippermettu lill-komponenti tal-aġent biex jissenjalaw l-avvenimenti biex jospitaw il-komponenti. Per example, kontrollur DMA jista 'jinterrompi proċessur wara li jlesti trasferiment DMA.

4.1. Interrompi Mittenti
Mittenti ta' interruzzjoni jmexxi sinjal ta' interruzzjoni wieħed lil riċevitur ta' interruzzjoni. Il-ħin tas-sinjal irq għandu jkun sinkroniku mat-tarf li jogħla tal-arloġġ assoċjat tiegħu. irq m'għandu l-ebda relazzjoni ma' xi trasferiment fuq kwalunkwe interface ieħor. irq għandu jiġi affermat sakemm jiġi rikonoxxut fuq l-interface tal-aġent Avalon-MM assoċjat.
L-interruzzjonijiet huma speċifiċi għall-komponenti. Ir-riċevitur tipikament jiddetermina r-rispons xieraq billi jaqra reġistru ta 'status ta' interruzzjoni minn interface ta 'aġent Avalon-MM.

4.1.1. Avalon Tinterrompi Rwoli tas-Sinjal tal- Mittenti

Tabella 13. Interrompi Rwoli tas-Sinjal tal- Mittenti

Rwol tas-Sinjal

Wisa'

Direzzjoni

Meħtieġa

irq irq_n

1-32

Output

Iva

Deskrizzjoni
Talba ta' Interruzzjoni. Mittenti ta' interruzzjoni jmexxi sinjal ta' interruzzjoni lil riċevitur ta' interruzzjoni.

4.1.2. Interrupt Proprjetajiet Mittenti

Tabella 14. Interrupt Proprjetajiet Mittenti

Isem tal-Proprjetà

Valur Default

Valuri Legali

Deskrizzjoni

assoċjatAddressabl

N/A

ePoint

assoċjatiClock

N/A

Isem tal-aġent Avalon-MM fuq dan il-komponent.
Isem ta 'interface ta' arloġġ fuq dan
komponent.

L-isem tal-interface tal-aġent Avalon-MM li jipprovdi aċċess għar-reġistri biex iservi l-interruzzjoni.
L-isem tal-interface tal-arloġġ li għalih dan il-mittent tal-interruzzjoni huwa sinkroniku. Il-mittent u r-riċevitur jista' jkollhom valuri differenti għal din il-proprjetà.

assoċjati Irrisettja

N/A

Isem ta' reset

L-isem tal-interface ta' reset li għaliha tinterrompi

interface dwar dan

il-mittent huwa sinkroniku.

komponent.

ISO 9001: 2015 Reġistrat

4. Avalon Interrupt Interfaces 683091 | 2022.01.24

4.2. Interrompi Riċevitur
Interface ta 'riċevitur ta' interruzzjoni tirċievi interruzzjonijiet minn interfaces ta 'mittent ta' interruzzjoni. Komponenti b'interfaces ospitanti Avalon-MM jistgħu jinkludu riċevitur tal-interruzzjoni biex jiskopru interruzzjonijiet affermati minn komponenti tal-aġent b'interfaces tal-mittent tal-interruzzjoni. Ir-riċevitur tal-interruzzjoni jaċċetta talbiet tal-interruzzjoni minn kull mittent tal-interruzzjoni bħala bit separat.

4.2.1. Rwoli tas-Sinjal tar-Riċevitur Interrupt Avalon

Tabella 15. Rwoli tas-Sinjal tar-Riċevitur ta' Interruzzjoni

Rwol tas-Sinjal

Wisa'

Direzzjoni

Meħtieġa

irq

Input

Iva

Deskrizzjoni
irq huwa an -bit vector, fejn kull bit jikkorrispondi direttament ma' mittent IRQ wieħed mingħajr ebda assunzjoni inerenti ta' prijorità.

4.2.2. Interromp il-Proprjetajiet tar-Riċevitur

Tabella 16. Proprjetajiet tar-Riċevitur ta' Interruzzjoni

Isem tal-Proprjetà

Valur Default

Valuri Legali

Deskrizzjoni

assoċjata Punt Indirizzabbli

N/A

Isem ta' L-isem tal-interface tal-host Avalon-MM użat biex

Interruzzjonijiet tas-servizz Avalon-MM riċevuti fuq din l-interface.

ospitanti

interface

assoċjatiClock

N/A

Isem ta' L-isem ta' l-interface ta' l-Arloġġ Avalon li għalih dan

Avalon

ir-riċevitur tal-interruzzjoni huwa sinkroniku. Il-mittent u

Arloġġ

riċevitur jista' jkollu valuri differenti għal din il-proprjetà.

interface

assoċjati Irrisettja

N/A

Isem ta' an L-isem tal-interface ta' reset li għaliha din tinterrompi

Avalon

riċevitur huwa sinkroniku.

Irrisettja

interface

4.2.3. Ħin ta' Interruzzjoni

L-host Avalon-MM jagħti servizz lill-interruzzjoni ta' prijorità 0 qabel l-interruzzjoni ta' prijorità 1.

Figura 19.

Ħin ta' Interruzzjoni

Fil-figura li ġejja, l-interruzzjoni 0 għandha prijorità ogħla. Ir-riċevitur tal-interruzzjoni jinsab fil-proċess li jimmaniġġja int1

meta int0 jiġi affermat. Il-handler int0 jissejjaħ u jitlesta. Imbagħad, l-int1 handler jerġa' jibda. Il-

dijagramma turi int0 deasserts fil-ħin 1. int1 deasserts fil-ħin 2.

clk

Individwali int0 Talbiet
int1

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 39

683091 | 2022.01.24 Ibgħat Feedback

5. Avalon Streaming Interfaces

Tista 'tuża interfaces ta' Avalon Streaming (Avalon-ST) għal komponenti li jmexxu dejta b'wisa' ta' frekwenza għolja, b'latenza baxxa u unidirezzjonali. Applikazzjonijiet tipiċi jinkludu flussi multiplexed, pakketti, u data DSP. Is-sinjali ta 'l-interface Avalon-ST jistgħu jiddeskrivu interfaces ta' streaming tradizzjonali li jappoġġjaw fluss wieħed ta 'dejta mingħajr għarfien ta' kanali jew konfini tal-pakketti. L-interface tista 'wkoll tappoġġja protokolli aktar kumplessi kapaċi li jinfaqgħu u trasferimenti ta' pakketti b'pakketti interleaded fuq kanali multipli.

Nota:

Jekk għandek bżonn interface ta' streaming ta' data ta' prestazzjoni għolja, irreferi għall-Kapitolu 6 Avalon Streaming Credit Interfaces.

Figura 20. Interface Avalon-ST – Applikazzjoni Tipika tal-Interface Avalon-ST

Bord ta 'ċirkwit stampat Intel FPGA Avalon-ST Interfaces (Pjan tad-Data)

Scheduler

Input Avalon-ST

Rx IF Core ch

Sors 0-2 Sink 1

Interface Avalon-MM (Pjan ta' Kontroll)

Sors

Tx IF Core Sink

Output Avalon-ST

Interface Ospitanti Avalon-MM
Proċessur

Interface Ospitanti Avalon-MM
Kontroll IO

Avalon-MM Aġent Interface
SDRAM Cntl
Memorja SDRAM

L-interfaces kollha tas-sors u tas-sink Avalon-ST mhumiex neċessarjament interoperabbli. Madankollu, jekk żewġ interfaces jipprovdu funzjonijiet kompatibbli għall-istess spazju għall-applikazzjoni, adapters huma disponibbli biex jippermettulhom li jaħdmu flimkien.

ISO 9001: 2015 Reġistrat

5. Avalon Streaming Interfaces 683091 | 2022.01.24
L-interfaces Avalon-ST jappoġġjaw mogħdijiet tad-data li jeħtieġu l-karatteristiċi li ġejjin:
· Trasferiment tad-dejta minn punt għal punt b'latenza baxxa u b'rendiment għoli
· Appoġġ ta 'kanali multipli b'interleaving flessibbli tal-pakketti
· Is-sinjalar tal-banda tal-ġenb tal-kanal, l-iżball, u l-bidu u t-tmiem tad-delineazzjoni tal-pakkett
· Appoġġ għat-tifqigħ tad-data
· Adattament awtomatiku tal-interface
5.1. Termini u Kunċetti
Il-protokoll tal-interface Avalon-ST jiddefinixxi t-termini u l-kunċetti li ġejjin:
· Avalon Streaming System–Sistema Avalon Streaming fiha waħda jew aktar konnessjonijiet Avalon-ST li jittrasferixxu data minn interface tas-sors għal interface sink. Is-sistema murija hawn fuq tikkonsisti minn interfaces Avalon-ST biex tittrasferixxi d-data mill-input tas-sistema għall-output. Il-kontroll Avalon-MM u l-interfaces tar-reġistru tal-istatus jipprovdu għall-kontroll tas-softwer.
· Avalon Streaming Components–Sistema tipika li tuża interfaces Avalon-ST tgħaqqad moduli funzjonali multipli, imsejħa komponenti. Id-disinjatur tas-sistema jikkonfigura l-komponenti u jgħaqqadhom flimkien biex jimplimenta sistema.
· Sors u Sink Interfaces u Konnessjonijiet–Meta żewġ komponenti jikkonnettjaw, id-data flussi mill-interface tas-sors għall-interface tas-sink. L-Ispeċifikazzjonijiet tal-Interface Avalon isejħu l-kombinazzjoni ta 'interface tas-sors li tikkonnettja ma' interface tas-sink konnessjoni.
· Backpressure–Backpressure jippermetti sink biex jindika sors biex tieqaf tibgħat id-dejta. L-appoġġ għall-backpressure huwa fakultattiv. Is-sink juża kontropressjoni biex iwaqqaf il-fluss tad-dejta għar-raġunijiet li ġejjin:
— Meta l-FIFOs tas-sink ikunu mimlija
— Meta jkun hemm konġestjoni fuq l-interface tal-ħruġ tiegħu
· Trasferimenti u Ċikli Lesti – Trasferiment jirriżulta f'propagazzjoni ta 'data u kontroll minn interface tas-sors għal interface sink. Għall-interfaces tad-dejta, ċiklu lest huwa ċiklu li matulu s-sink jista 'jaċċetta trasferiment.
· Simbolu–Simbolu huwa l-iżgħar unità ta' dejta. Għall-biċċa l-kbira tal-interfaces tal-pakketti, simbolu huwa byte. Simbolu wieħed jew aktar jiffurmaw l-unità waħda tad-data trasferita f'ċiklu.
· Kanal–Kanal huwa mogħdija jew rabta fiżika jew loġika li minnha tgħaddi l-informazzjoni bejn żewġ portijiet.
· Taħbit–A taħbit huwa trasferiment ta 'ċiklu wieħed bejn sors u sink interface magħmul minn simbolu wieħed jew aktar.
· Pakkett-Pakkett huwa aggregazzjoni ta 'data u sinjali ta' kontroll li sors jittrasmetti simultanjament. Pakkett jista' jkun fih header biex jgħin lir-routers u tagħmir ieħor tan-netwerk jidderieġi l-pakkett lejn id-destinazzjoni korretta. L-applikazzjoni tiddefinixxi l-format tal-pakkett, mhux din l-ispeċifikazzjoni. Il-pakketti Avalon-ST jistgħu jkunu varjabbli fit-tul u jistgħu jiġu interleaved tul konnessjoni. B'interfaces Avalon-ST, l-użu ta 'pakketti huwa fakultattiv.

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 41

5. Avalon Streaming Interfaces 683091 | 2022.01.24

5.2. Avalon Streaming Interface Rwoli tas-Sinjali

Kull sinjal f'sors ta 'streaming Avalon jew interface tas-sink jikkorrispondi għal rwol wieħed ta' sinjal streaming Avalon. Interface ta' streaming Avalon jista' jkun fih biss istanza waħda ta' kull rwol tas-sinjal. Ir-rwoli kollha tas-sinjali tal-istrimjar Avalon japplikaw kemm għas-sorsi kif ukoll għas-sinkijiet u għandhom l-istess tifsira għat-tnejn.

Tabella 17.

Avalon Streaming Interface Sinjali
Fit-tabella li ġejja, ir-rwoli tas-sinjali kollha huma attivi għolja.

Rwol tas-Sinjal

Wisa'

Direzzjoni

Meħtieġa

Deskrizzjoni

żball tad-dejta tal-kanal lest
validu

1 128 1 8,192 1 256
1
1

Sinjali Fundamentali

Sors Sink

Nru

In-numru tal-kanal għad-data li qed tiġi trasferita

fuq iċ-ċiklu kurrenti.

Jekk interface jappoġġja s-sinjal tal-kanal, il-

interface trid tiddefinixxi wkoll il-parametru maxChannel.

Sors Sink

Nru

Is-sinjal tad-dejta mis-sors sas-sink,

tipikament iġorr il-biċċa l-kbira tal-informazzjoni li tkun

trasferiti.

Il-parametri jiddefinixxu aktar il-kontenut u

format tas-sinjal tad-data.

Sors Sink

Nru

Maskra daqsxejn biex timmarka l-iżbalji li jaffettwaw id-dejta

jiġu trasferiti fiċ-ċiklu kurrenti. Bit wieħed

tas-sinjal ta 'żball jaħbi kull wieħed mill-iżbalji l

komponent jirrikonoxxi. L-errorDescriptor

jiddefinixxi l-proprjetajiet tas-sinjal ta 'żball.

Sors Sink

Nru

Jasserixxi għoli biex jindika li s-sink jista 'jaċċetta

data. lest huwa affermat mill-sink fuq iċ-ċiklu

biex jimmarka ċiklu bħala lest

ċiklu. Is-sors jista' jasserixxi biss validu u

jittrasferixxi d-data matul ċikli lesti.

Sorsi mingħajr input lest ma jappoġġawx backpressure. Sinkijiet mingħajr output lest qatt ma jeħtieġu backpressure.

Sors Sink

Nru

Is-sors jasserixxi dan is-sinjal biex jikkwalifika l-oħra kollha

sors biex jegħrqu sinjali. Is-sink samples data u

sinjali oħra minn sors għal sink fuq ċikli lesti

fejn validu jiġi affermat. Iċ-ċikli l-oħra kollha huma

injorat.

Sorsi mingħajr output validu jipprovdu b'mod impliċitu data valida fuq kull ċiklu li sink ma jkunx qed jasserixxi backpressure. Sinkijiet mingħajr input validu jistennew dejta valida fuq kull ċiklu li mhumiex backpressur.

vojta
endofpacket startofpacket

1 10
1 1

Sinjali ta' Trasferiment ta' Pakketti

Sors Sink

Nru

Jindika n-numru ta' simboli li huma vojta,

jiġifieri, ma jirrappreżentawx data valida. Il-vojt

sinjal mhux meħtieġ fuq interfaces fejn hemm

huwa simbolu wieħed għal kull taħbit.

Sors Sink

Nru

Affermat mis-sors biex jimmarka t-tmiem ta’ a

pakkett.

Sors Sink

Nru

Affermat mis-sors biex jimmarka l-bidu ta’

pakkett.

Speċifikazzjonijiet tal-Interface Avalon® 42

Ibgħat Feedback

5. Avalon Streaming Interfaces 683091 | 2022.01.24

5.3. Is-Sekwenzar u l-Ħin tas-Sinjali

5.3.1. Interface Sinkroniku
It-trasferimenti kollha ta' konnessjoni Avalon-ST iseħħu b'mod sinkroniku mat-tarf li jogħla tas-sinjal tal-arloġġ assoċjat. L-outputs kollha minn interface tas-sors għal interface tas-sink, inklużi d-dejta, il-kanal, u s-sinjali tal-iżball, għandhom jiġu rreġistrati fuq ix-xifer li jogħlew tal-arloġġ. L-inputs għal interface tas-sink m'għandhomx għalfejn jiġu rreġistrati. Ir-reġistrazzjoni tas-sinjali fis-sors tiffaċilita l-operat ta 'frekwenza għolja.
5.3.2. Arloġġ Jippermetti
Il-komponenti Avalon-ST tipikament ma jinkludux input li jippermetti l-arloġġ. Is-sinjalar Avalon-ST innifsu huwa biżżejjed biex jiddetermina ċ-ċikli li komponent għandu u m'għandux ikun attivat. Komponenti konformi Avalon-ST jista 'jkollhom input li jippermetti l-arloġġ għal-loġika interna tagħhom. Madankollu, il-komponenti li jużaw l-arloġġi għandhom jiżguraw li l-ħin tal-interface jaderixxi mal-protokoll.

5.4. Proprjetajiet tal-Interface Avalon-ST

Tabella 18. Proprjetajiet tal-Interface Avalon-ST

Isem tal-Proprjetà assoċjataArloġġ

Valur Default
1

Valuri Legali
Interfaċċja tal-arloġġ

Deskrizzjoni
L-isem tal-interface tal-Arloġġ Avalon li magħha din l-interface Avalon-ST hija sinkronika.

assoċjati Irrisettja beatsPerCycle

Irrisettja

L-isem tal-interface Avalon Irrisettja li għalih dan

interface Avalon-ST interface huwa sinkroniku.

1,2,4,8 Jispeċifika n-numru ta' taħbita trasferiti f'wieħed

ċiklu. Din il-proprjetà tippermettilek tittrasferixxi 2 separati,

iżda flussi korrelatati li jużaw l-istess

start_of_packet, end_of_packet, lest u

sinjali validi.

beatsPerCycle hija karatteristika rarament użata tal-protokoll AvalonST.

dataBitsPerSymbol

1 512 Jiddefinixxi n-numru ta' bits għal kull simbolu. Per example,

interfaces orjentati lejn byte għandhom simboli ta '8-bit. Dan il-valur

mhix ristretta li tkun qawwa ta’ 2.

emptyWithinPacket

falza

veru, falz Meta veru, vojt huwa validu għall-pakkett kollu.

errorDescriptor

Lista ta'

Lista ta' kliem li jiddeskrivu l-iżball assoċjat miegħu

kordi

kull bit tas-sinjal ta 'żball. It-tul tal-lista għandu

tkun l-istess bħan-numru ta 'bits fis-sinjal ta' żball.

L-ewwel kelma fil-lista tapplika għall-ogħla ordni

daqsxejn. Per example, "crc, overflow" tfisser dak il-bit[1]

ta' żball jindika żball CRC. Bit[0] jindika an

żball ta' overflow.

firstSymbolInHigh OrderBits

veru

veru, falz

Meta veru, is-simbolu tal-ewwel ordni huwa mmexxi lejn l-aktar bits sinifikanti tal-interface tad-dejta. Is-simbolu tal-ogħla ordni huwa mmarkat D0 f'din l-ispeċifikazzjoni. Meta din il-proprjetà hija ssettjata għal falza, l-ewwel simbolu jidher fuq il-bits baxxi. D0 jidher fid-data[7:0]. Għal xarabank 32-bit, jekk vera, D0 jidher fuq bits[31:24].
kompla...

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 43

5. Avalon Streaming Interfaces 683091 | 2022.01.24

Isem tal-Proprjetà maxChannel readyLatency
Allowance lesta(1)

Valur Default
0 0
0

Valuri Legali 0 255
0 8
0 8

Deskrizzjoni
Numru massimu ta 'kanali li interface tad-data jista' jappoġġja.
Jiddefinixxi r-relazzjoni bejn l-affermazzjoni ta 'sinjal lest u l-affermazzjoni ta' sinjal validu. Jekk readyLatency = fejn n > 0, validu jista' jiġi affermat biss ċikli wara affermazzjoni ta lest. Per example, jekk readyLatency = 1, meta s-sink jasserixxi lest, is-sors jeħtieġ li jirrispondi b'asserzjoni valida mill-inqas ċiklu 1 wara li jara l-affermazzjoni lesta mis-sink.
Jiddefinixxi n-numru ta 'trasferimenti li s-sink jista' jaqbad wara li lest jiġi desserted. Meta readyAllowance = 0, is-sink ma jistax jaċċetta l-ebda trasferiment wara li lest jiġi dessertat. Jekk lestAllowance = fejn huwa akbar minn 0, is-sink jista 'jaċċetta sa trasferimenti wara li jkun lest jiġi dessertat.

Nota:

Jekk tiġġenera interkonnessjoni ta' streaming Avalon b'BFMs ta' sors/sink ta' streaming Avalon jew komponenti tad-dwana u dawn il-BFMs jew komponenti tad-dwana għandhom rekwiżiti differenti ta' readyLatency, Platform Designer se jdaħħal adapters fl-interkonnessjoni ġġenerata biex jakkomoda d-differenza readyLatency bejn l-interfaces tas-sors u tas-sink. Huwa mistenni li l-loġika tas-sors u tas-sink tiegħek taderixxi mal-proprjetajiet tal-interkonnessjoni ġġenerata.

5.5. Trasferimenti Tipiċi tad-Dejta
Din it-taqsima tiddefinixxi t-trasferiment tad-dejta minn interface tas-sors għal interface tas-sink. Fil-każijiet kollha, is-sors tad-dejta u s-sink tad-dejta għandhom jikkonformaw mal-ispeċifikazzjoni. Is-sink tad-dejta mhuwiex responsabbli biex jiskopri żbalji fil-protokoll tas-sors.

5.6. Dettalji tas-Sinjal
Il-figura turi s-sinjali li tipikament jinkludu l-interfaces Avalon-ST. Interface tas-sors Avalon-ST tipiku jmexxi s-sinjali validi, tad-data, tal-iżball u tal-kanal lejn is-sink. Is-sink jista 'japplika backpressure bis-sinjal lest.

(1) · Jekk readyLatency = 0, readyAllowance jista' jkun 0 jew akbar minn 0.
· Jekk readyLatency > 0, readyAllowance għandu jkun ugwali għal jew akbar minn readyLatency.
· Jekk is-sors jew is-sink ma jispeċifikawx valur għal readyAllowance allura readyAllowance = readyLatency. Id-disinji ma jeħtiġux iż-żieda ta' readyAllowance sakemm ma tridx li s-sors jew is-sink jieħdu vantaġġtage ta 'din il-karatteristika.

Speċifikazzjonijiet tal-Interface Avalon® 44

Ibgħat Feedback

5. Avalon Streaming Interfaces 683091 | 2022.01.24

Figura 21. Sors tad-Data tas-Sinjali Tipiċi tal-Interface Avalon-ST
kanal validu ta' żball ta' data

Sink tad-Data lest

Aktar dettalji dwar dawn is-sinjali:
· lest-Fuq l-interfaces li jappoġġjaw il-kontropressjoni, is-sink jasserixxi lest biex jimmarka ċ-ċikli fejn jistgħu jsiru t-trasferimenti. Jekk lest jiġi affermat fuq iċ-ċiklu , ċiklu jitqies bħala ċiklu lest.
· validu–Is-sinjal validu jikkwalifika data valida fuq kwalunkwe ċiklu b'data li tittrasferixxi minn sors għal sink. Fuq kull ċiklu validu l-sink samples is-sinjal tad-data u sors ieħor biex jegħrqu sinjali.
· data–Is-sinjal tad-data jġorr il-biċċa l-kbira tal-informazzjoni trasferita mis-sors għas-sink. Is-sinjal tad-dejta jikkonsisti f'simbolu wieħed jew aktar trasferiti fuq kull ċiklu tal-arloġġ. Il-parametru dataBitsPerSymbol jiddefinixxi kif is-sinjal tad-data huwa maqsum f'simboli.
· żball–Fis-sinjal ta 'żball, kull bit jikkorrispondi għal kundizzjoni ta' żball possibbli. Valur ta' 0 fuq kwalunkwe ċiklu jindika data mingħajr żbalji fuq dak iċ-ċiklu. Din l-ispeċifikazzjoni ma tiddefinixxix l-azzjoni li jieħu komponent meta jinstab żball.
· kanal–Is-sors imexxi s-sinjal tal-kanal fakultattiv biex jindika għal liema kanal tappartjeni d-dejta. It-tifsira tal-kanal għal interface partikolari tiddependi fuq l-applikazzjoni. F'xi applikazzjonijiet, kanal jindika n-numru ta ' l-interface. F'applikazzjonijiet oħra, il-kanal jindika n-numru tal-paġna jew il-ħin. Meta jintuża s-sinjal tal-kanal, id-dejta kollha trasferita f'kull ċiklu attiv tappartjeni għall-istess kanal. Is-sors jista' jinbidel għal kanal differenti fuq ċikli attivi suċċessivi.
Interfaces li jużaw is-sinjal tal-kanal għandhom jiddefinixxu l-parametru maxChannel biex jindikaw in-numru massimu tal-kanal. Jekk in-numru ta 'kanali li interface jappoġġja bidliet dinamikament, maxChannel jindika n-numru massimu li l-interface jista' jappoġġja.

5.7. Tqassim tad-Data

Figura 22.

Simboli tad-Data

Il-figura li ġejja turi sinjal tad-dejta ta’ 64 bit b’dataBitsPerSymbol=16. Is-simbolu 0 huwa l-aktar

simbolu sinifikanti.

48 47 32 31 16 15

simbolu 0 simbolu 1 simbolu 2 simbolu 3

L-interface Avalon Streaming jappoġġja kemm il-modi big-endian kif ukoll little-endian. Il-figura hawn taħt hija example tal-modalità big-endian, fejn Simbolu 0 huwa fil-bits ta 'ordni għolja.

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 45

5. Avalon Streaming Interfaces 683091 | 2022.01.24

Figura 23.

Tqassim tad-Data
Id-dijagramma taż-żmien fil-figura li ġejja turi ex 32-bitample fejn dataBitsPerSymbol=8, u beatsPerCycle=1.
clk
lest
validu

żball tal-kanal
data[31:24] data[23:16] data[15:8] data[7:0]

D10

D11

DA DE

D12

DB DF

D13

5.8. Trasferiment tad-Data mingħajr Backpressure

It-trasferiment tad-dejta mingħajr backpressure huwa l-aktar bażiku tat-trasferimenti tad-dejta Avalon-ST. Fuq kwalunkwe ċiklu ta 'arloġġ partikolari, l-interface tas-sors imexxi d-dejta u l-kanal fakultattiv u s-sinjali ta' żball, u jasserixxi validu. L-interface tas-sink samples dawn is-sinjali fuq ix-xifer li jogħlew ta 'l-arloġġ ta' referenza jekk validu huwa affermat.

Figura 24.

Trasferiment tad-Data mingħajr Backpressure

clk validu

data ta' żball tal-kanal

D0 D1

D2 D3

5.9. Trasferiment tad-Data b'Kontropressjoni
Is-sink jasserixxi lest għal ċiklu ta' arloġġ wieħed biex jindika li huwa lest għal ċiklu attiv. Jekk is-sink ikun lest għad-dejta, iċ-ċiklu huwa ċiklu lest. Matul ċiklu lest, is-sors jista 'jistqarr validu u jipprovdi dejta lis-sink. Jekk is-sors m'għandu l-ebda data x'jibgħat, is-sors jiddesserta valida u jista 'jsuq id-data għal kwalunkwe valur.
L-interfaces li jappoġġaw il-kontropressjoni jiddefinixxu l-parametru readyLatency biex jindikaw in-numru ta' ċikli mill-ħin li lest jiġi affermat sakemm data valida tkun tista' tiġi misjuqa. Jekk il- readyLatency huwa mhux żero, iċ-ċiklu huwa ċiklu lest jekk lest jiġi affermat fuq iċ-ċiklu .
Meta readyLatency = 0, it-trasferiment tad-dejta jseħħ biss meta lest u validu jiġu affermati fuq l-istess ċiklu. F'dan il-mod, is-sors ma jirċievix is-sinjal lest tas-sink qabel ma jibgħat data valida. Is-sors jipprovdi d-data u jasserixxi valida kull meta s-sors ikollu data valida. Is-sors jistenna li s-sink jaqbad id-dejta u jasserixxi lest. Is-sors jista' jibdel id-data fi kwalunkwe ħin. Is-sink jaqbad biss id-dejta tal-input mis-sors meta jkun lest u validu huma t-tnejn affermati.

Speċifikazzjonijiet tal-Interface Avalon® 46

Ibgħat Feedback

5. Avalon Streaming Interfaces 683091 | 2022.01.24
Meta readyLatency >= 1, is-sink jasserixxi lest qabel iċ-ċiklu lest innifsu. Is-sors jista 'jirrispondi matul iċ-ċiklu sussegwenti xieraq billi jasserixxi validu. Is-sors jista' ma jasserixxix validu matul ċikli li mhumiex ċikli lesti.
readyAllowance jiddefinixxi n-numru ta' trasferimenti li s-sink jista' jaqbad meta lest jiġi ddessertat. Meta readyAllowance = 0, is-sink ma jistax jaċċetta l-ebda trasferiment wara li lest jiġi dessertat. Jekk lestAllowance = fejn n > 0, is-sink jista 'jaċċetta sa trasferimenti wara li jkun lest jiġi dessertat.
5.9.1. Trasferimenti tad-Data Bl-użu readyLatency u readyAllowance

Ir-regoli li ġejjin japplikaw meta tittrasferixxi dejta b'readyLatency u readyAllowance.
· Jekk readyLatency huwa 0, readyAllowance jista' jkun akbar minn jew ugwali għal 0.
· Jekk readyLatency huwa akbar minn 0, readyAllowance jista' jkun akbar minn jew ugwali għal readyLatency.

Meta readyLatency = 0 u readyAllowance = 0, it-trasferimenti tad-dejta jseħħu biss meta kemm lesti kif ukoll validi huma affermati. F'dan il-każ, is-sors ma jirċievix is-sinjal lest tas-sink qabel ma jibgħat data valida. Is-sors jipprovdi d-data u jasserixxi validu kull meta jkun possibbli. Is-sors jistenna li s-sink jaqbad id-dejta u jasserixxi lest. Is-sors jista' jibdel id-data fi kwalunkwe ħin. Is-sink jaqbad biss id-dejta tal-input mis-sors meta jkun lest u validu huma t-tnejn affermati.

Figura 25. readyLatency = 0, readyAllowance = 0

Meta readyLatency = 0 u readyAllowance = 0 is-sors jista 'jistqarr validu fi kwalunkwe ħin. Is-sink jaqbad id-dejta mis-sors biss meta jkun lest = 1.

Il-figura li ġejja turi dawn l-avvenimenti: 1. Fiċ-ċiklu 1 is-sors jipprovdi data u jasserixxi validu. 2. Fiċ-ċiklu 2, is-sink jasserixxi lest u D0 jittrasferixxi. 3. Fiċ-ċiklu 3, D1 jittrasferixxi. 4. Fiċ-ċiklu 4, is-sink jasserixxi lest, iżda s-sors ma jmexxix data valida. 5. Is-sors jipprovdi dejta u jasserixxi validi fuq iċ-ċiklu 6. 6. Fiċ-ċiklu 8, is-sink jasserixxi lest, għalhekk D2 jittrasferixxi. 7. D3 trasferimenti fiċ-ċiklu 9 u D4 trasferimenti fiċ-ċiklu 10.

0 1 2 3 4 5 6 7 8 9 10 11 12 13 clk0

lest

validu

data

D0 D1

D3 D4

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 47

5. Avalon Streaming Interfaces 683091 | 2022.01.24

Figura 26. readyLatency = 0, readyAllowance = 1

Meta readyLatency = 0 u readyAllowance = 1 is-sink jista' jaqbad trasferiment ta' data ieħor wara lest = 0.

Il-figura li ġejja turi dawn l-avvenimenti: 1. Fiċ-ċiklu 1 is-sors jipprovdi dejta u jasserixxi valida filwaqt li s-sink jasserixxi lest. trasferimenti D0. 2. D1 jiġi trasferit fiċ-ċiklu 2. 3. Fiċ-ċiklu 3, lest deasserts, madankollu peress li readyAllowance = 1 trasferiment wieħed ieħor huwa permess, għalhekk D2
trasferimenti. 4. Fiċ-ċiklu 5 kemm validi kif ukoll lesti jasserixxu, għalhekk D3 jittrasferixxi. 5. Fiċ-ċiklu 6, is-sors jiddesserta validu, għalhekk l-ebda trasferiment tad-data. 6. Fiċ-ċiklu 7, asserzjonijiet validi u deasserts lesti, madankollu peress li readyAllowance = trasferiment wieħed ieħor
huwa permess, għalhekk trasferimenti D4.

0 1 2 3 4 5 6 7 8 9 10 11 12 13 clk0

lest

validu

data

D0 D1 D2

D5 D6

Figura 27. readyLatency = 1, readyAllowance = 2

Meta readyLatency = 1 u readyAllowance = 2 is-sink jista 'jittrasferixxi d-data ċiklu wieħed wara asserzjonijiet lesti, u żewġ ċikli oħra ta' trasferimenti huma permessi wara deasserts lesti.

Il-figura li ġejja turi dawn l-avvenimenti: 1. Fiċ-ċiklu 0 is-sink jiddikjara lest. 2. Fiċ-ċiklu 1, is-sors jipprovdi data u jasserixxi validi. It-trasferiment iseħħ immedjatament. 3. Fiċ-ċiklu 3, is-sink jiddesserta lest, iżda s-sors għadu jasserixxi validu, u jmexxi data valida
minħabba li l-sink jista 'jaqbad data żewġ ċikli wara deasserts lesti. 4. Fiċ-ċiklu 6, is-sink jasserixxi lest. 5. Fiċ-ċiklu 7, is-sors jipprovdi data u jasserixxi validi. Din id-data hija aċċettata. 6. Fiċ-ċiklu 10, is-sink iddessertat lest, iżda s-sors jasserixxi valida u jmexxi data valida minħabba
is-sink jista 'jaqbad data żewġ ċikli wara desserts lesti.

0 1 2 3 4 5 6 7 8 9 10 11 12 13 clk0

lest

validu

data

D0 D1 D2 D3

D4 D5

D6 D7

Rekwiżiti ta' Adattament It-tabella li ġejja tiddeskrivi jekk l-interfaces tas-sors u tas-sink jeħtieġux adattament.

Speċifikazzjonijiet tal-Interface Avalon® 48

Ibgħat Feedback

5. Avalon Streaming Interfaces 683091 | 2022.01.24

Tabella 19. Rekwiżiti ta 'Adattament tas-Sors/Sink

readyLatency

lestAllowance

Adattament

Sors readyLatency = Sink Sors readyAllowance =

readyLatency

Sink readyAllowance

Ebda adattament meħtieġ: Is-sink jista 'jaqbad it-trasferimenti kollha.

Sors readyAllowance > Sink readyAllowance

Adattament meħtieġ: Wara li lest jiġi deasserted, is-sors jista 'jibgħat aktar trasferimenti milli s-sink jista' jaqbad.

Sors readyAllowance < Sink readyAllowance

Ebda adattament meħtieġ: Wara li lest jiġi deasserted, is-sink jista 'jaqbad aktar trasferimenti milli s-sors jista' jibgħat.

Sors readyLatency > Sink Source readyAllowance =

readyLatency

Sink readyAllowance

Ebda adattament meħtieġ: Wara li lest jiġi affermat, is-sors jibda jibgħat aktar tard milli s-sink jista 'jaqbad. Wara li lest jiġi deasserted, is-sors jista 'jibgħat trasferimenti kemm jista' jaqbad is-sink.

Sors readyAllowance> Sink readyAllowance

Adattament meħtieġ: Wara li lest jiġi deasserted, is-sors jista 'jibgħat aktar trasferimenti milli s-sink jista' jaqbad.

Sors readyAllowance< Sink readyAllowance

Ebda adattament meħtieġ: Wara li lest jiġi ddessertat, is-sors jibgħat inqas trasferimenti milli s-sink jista 'jaqbad.

Sors readyLatency < SinkreadyLatency

Sors readyAllowance = Jegħrqu readyAllowance

Adattament meħtieġ: Is-sors jista 'jibda jibgħat trasferimenti qabel ma sink jista' jaqbad.

Sors readyAllowance> Sink readyAllowance

Adattament meħtieġ: Is-sors jista 'jibda jibgħat trasferimenti qabel ma s-sink ikun jista' jaqbad. Ukoll, wara li lest jiġi deasserted, is-sors jista 'jibgħat aktar trasferimenti milli s-sink jista' jaqbad.

Sors readyAllowance < Sink readyAllowance

Adattament meħtieġ: Is-sors jista 'jibda jibgħat trasferimenti qabel ma s-sink ikun jista' jaqbad.

5.9.2. Trasferimenti tad-Data Bl-użu readyLatency
Jekk is-sors jew is-sink ma jispeċifikawx valur għal readyAllowance allura readyAllowance= readyLatency. Disinni li jużaw sors u sink ma jeħtiġux iż-żieda ta’ readyAllowance sakemm ma tridx li s-sors jew is-sink jieħdu vantaġġtage ta 'din il-karatteristika.

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 49

5. Avalon Streaming Interfaces 683091 | 2022.01.24

Figura 28.

Ittrasferixxi b'Backpressure, readyLatency=0
Il-figura li ġejja turi dawn l-avvenimenti:

1. Is-sors jipprovdi dejta u jasserixxi validu fuq iċ-ċiklu 1, anke jekk is-sink mhux lest.

2. Is-sors jistenna sa ċ-ċiklu 2, meta s-sink jasserixxi lest, qabel ma jgħaddi għaċ-ċiklu tad-dejta li jmiss.

3. Fiċ-ċiklu 3, is-sors isuq data fuq l-istess ċiklu u s-sink huwa lest biex jirċievi data. It-trasferiment iseħħ immedjatament.
4. Fiċ-ċiklu 4, is-sink jasserixxi lest, iżda s-sors ma jmexxix data valida.

012345678 clk

lest

validu

kanal

żball

data

D0 D1

D2 D3

Figura 29.

Ittrasferixxi b'Backpressure, readyLatency=1

Il-figuri li ġejjin juru trasferimenti tad-dejta bi readyLatency=1 u readyLatency=2, rispettivament. F'dawn iż-żewġ każijiet, lest jiġi affermat qabel iċ-ċiklu lest, u s-sors jirrispondi ċikli 1 jew 2 aktar tard billi jipprovdi data u jasserixxi validu. Meta readyLatency ma jkunx 0, is-sors irid jiddesserta validu fuq ċikli mhux lesti.
clk

lest

validu

kanal

żball

data

D0 D1

D2 D3 D4

Figura 30.

Ittrasferixxi b'Backpressure, readyLatency=2

clk

lest

validu

kanal

żball

data

D0 D1

D2 D3

5.10. Trasferimenti ta' Pakketti tad-Dejta
Il-proprjetà tat-trasferiment tal-pakketti żżid l-appoġġ għat-trasferiment tal-pakketti minn interface tas-sors għal interface tas-sink. Tliet sinjali addizzjonali huma definiti biex jimplimentaw it-trasferiment tal-pakkett. Kemm l-interfaces tas-sors u tas-sink għandhom jinkludu dawn is-sinjali addizzjonali biex jappoġġjaw il-pakketti. Tista 'biss tikkonnettja interfaces tas-sors u tas-sink ma'

Speċifikazzjonijiet tal-Interface Avalon® 50

Ibgħat Feedback

5. Avalon Streaming Interfaces 683091 | 2022.01.24

proprjetajiet tal-pakkett li jaqblu. Id-Disinjatur tal-Pjattaforma ma jżidx awtomatikament is-sinjali startofpacket , endofpacket, u vojta mal-interfaces tas-sors jew tas-sink li ma jinkludux dawn is-sinjali.

Figura 31. Sors tad-Data tas-Sinjali tal-Interface tal-Pakketti Avalon-ST

Sink tad-Data

lest
validu
kanal ta' żball tad-dejta startofpacket
endofpacket vojt

5.11. Dettalji tas-Sinjal
· startofpacket–L-interfaces kollha li jappoġġjaw it-trasferimenti tal-pakketti jeħtieġu s-sinjal tal-bidu tal-pakkett. startofpacket jimmarka ċ-ċiklu attiv li fih il-bidu tal-pakkett. Dan is-sinjal jiġi interpretat biss meta jiġi affermat validu.
· endofpacket–L-interfaces kollha li jappoġġjaw it-trasferimenti tal-pakketti jeħtieġu s-sinjal endofpacket. endofpacket jimmarka ċ-ċiklu attiv li fih it-tmiem tal-pakkett. Dan is-sinjal jiġi interpretat biss meta jiġi affermat validu. startofpacket u endofpacket jistgħu jiġu affermati fl-istess ċiklu. L-ebda ċikli idle ma huma meħtieġa bejn il-pakketti. Is-sinjal startofpacket jista 'jsegwi immedjatament wara s-sinjal preċedenti tal-endofpacket.
· vojta–Is-sinjal vojt fakultattiv jindika n-numru ta 'simboli li huma vojta matul iċ-ċiklu tal-endofpacket. Is-sink jiċċekkja biss il-valur tal-vojt matul ċikli attivi li jkunu affermati endofpacket. Is-simboli vojta huma dejjem l-aħħar simboli fid-dejta, dawk li jinġarru mill-bits ta’ ordni baxx meta firstSymbolInHighOrderBits = veru. Is-sinjal vojt huwa meħtieġ fuq l-interfaces tal-pakketti kollha li s-sinjal tad-data tagħhom iġorr aktar minn simbolu wieħed ta 'data u għandhom format ta' pakkett ta 'tul varjabbli. Id-daqs tas-sinjal vojt f'bits huwa ceil[log2( )].

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 51

5. Avalon Streaming Interfaces 683091 | 2022.01.24

5.12. Dettalji tal-Protokoll

It-trasferiment tad-dejta tal-pakkett isegwi l-istess protokoll bħat-trasferiment tad-dejta tipiku biż-żieda tal-bidu tal-pakkett, l-endofpacket u l-vojt.

Figura 32.

Trasferiment tal-Pakketti
Il-figura li ġejja turi t-trasferiment ta' pakkett ta' 17-il byte minn interface tas-sors għal interface tas-sink, fejn readyLatency=0. Din id-dijagramma taż-żmien turi l-avvenimenti li ġejjin:

1. It-trasferiment tad-dejta jseħħ fuq iċ-ċikli 1, 2, 4, 5 u 6, meta kemm huma lesti kif ukoll validi huma affermati.

2. Matul iċ-ċiklu 1, startofpacket jiġi affermat. L-ewwel 4 bytes tal-pakkett jiġu trasferiti.

3. Matul iċ-ċiklu 6, endofpacket jiġi affermat. vojta għandha valur ta' 3. Dan il-valur jindika li dan huwa t-tmiem tal-pakkett u li 3 mill-4 simboli huma vojta. Fiċ-ċiklu 6, il-byte ta 'ordni għolja, data[31:24] imexxi data valida.

1234567 clk

lest

validu

startofpacket

endofpacket

vojta

kanal

000

żball

000

data[31:24]

D0 D4

D8 D12 D16

data[23:16]

D1 D5

D9 D13

data[15:8]

D2 D6

D10 D14

data[7:0]

D3 D7

D11 D15

Speċifikazzjonijiet tal-Interface Avalon® 52

Ibgħat Feedback

683091 | 2022.01.24 Ibgħat Feedback

6. Avalon Streaming Credit Interfaces
L-interfaces ta' Avalon Streaming Credit huma għall-użu ma' komponenti li jmexxu dejta b'wisa' ta' frekwenza għolja, b'latenza baxxa u unidirezzjonali. Applikazzjonijiet tipiċi jinkludu flussi multiplexed, pakketti, u data DSP. Is-sinjali ta 'l-interface ta' Avalon Streaming Credit jistgħu jiddeskrivu interfaces ta 'streaming tradizzjonali li jappoġġjaw fluss wieħed ta' dejta, mingħajr għarfien ta 'kanali jew konfini tal-pakketti. L-interface tista 'wkoll tappoġġja protokolli aktar kumplessi kapaċi li jinfaqgħu u trasferimenti ta' pakketti b'pakketti interleaded fuq kanali multipli.
L-interfaces kollha tas-sors u tas-sink tal-Avalon Streaming Credit mhumiex neċessarjament interoperabbli. Madankollu, jekk żewġ interfaces jipprovdu funzjonijiet kompatibbli għall-istess spazju għall-applikazzjoni, adapters huma disponibbli biex jippermettulhom li jaħdmu flimkien.
Tista' wkoll tikkonnettja s-sors tal-Kreditu Avalon Streaming ma' sink tal-Avalon Streaming permezz ta' adapter. Bl-istess mod, tista 'tqabbad sors Avalon Streaming ma' sink tal-Kreditu Streaming Avalon permezz ta 'adapter.
Avalon Streaming Credit interfaces jappoġġjaw mogħdijiet tad-data li jeħtieġu l-karatteristiċi li ġejjin:
· Trasferiment tad-dejta minn punt għal punt b'latenza baxxa u b'rendiment għoli
· Appoġġ ta 'kanali multipli b'interleaving flessibbli tal-pakketti
· Is-sinjalar tal-banda tal-ġenb tal-kanal, l-iżball, u l-bidu u t-tmiem tad-delineazzjoni tal-pakkett
· Appoġġ għat-tifqigħ tad-data
· Is-sinjali tal-utent bħala sinjali tal-sideband għall-utenti tal-funzjonalità jiddefinixxu

6.1. Termini u Kunċetti
Il-protokoll tal-interface tal-Avalon Streaming Credit jiddefinixxi t-termini u l-kunċetti li ġejjin:
· Avalon Streaming Credit System– Sistema ta’ Avalon Streaming Credit fiha konnessjoni waħda jew aktar ta’ Avalon Streaming Credit li tittrasferixxi d-dejta minn interface tas-sors għal interface sink.
· Avalon Streaming Credit Components– Sistema tipika li tuża interfaces Avalon Streaming tgħaqqad moduli funzjonali multipli, imsejħa komponenti. Id-disinjatur tas-sistema jikkonfigura l-komponenti u jgħaqqadhom flimkien biex jimplimenta sistema.
· Sors u Sink Interfaces u Konnessjonijiet–Meta żewġ komponenti huma konnessi, krediti jiċċirkolaw mis-sink għas-sors; u l-flussi tad-data mill-interface tas-sors għall-interface tas-sink. Il-kombinazzjoni ta 'interface tas-sors konness ma' interface tas-sink tissejjaħ konnessjoni.
· Trasferimenti– Trasferiment jirriżulta f'propagazzjoni ta 'data u kontroll minn interface tas-sors għal interface sink. Għall-interfaces tad-dejta, is-sors jista' jibda t-trasferiment tad-dejta biss jekk ikollu krediti disponibbli. Bl-istess mod, sink jista 'jaċċetta data biss jekk ikollu krediti pendenti.

ISO 9001: 2015 Reġistrat

6. Avalon Streaming Credit Interfaces 683091 | 2022.01.24

· Simbolu–Simbolu huwa l-iżgħar unità ta' dejta. Simbolu wieħed jew aktar jiffurmaw l-unità waħda tad-data trasferita f'ċiklu.
· Taħbit–A taħbit huwa trasferiment ta 'ċiklu wieħed bejn sors u sink interface magħmul minn simbolu wieħed jew aktar.
· Pakkett-Pakkett huwa aggregazzjoni ta 'data u sinjali ta' kontroll li tiġi trażmessa flimkien. Pakkett jista' jkun fih header biex jgħin lir-routers u tagħmir ieħor tan-netwerk jidderieġi l-pakkett lejn id-destinazzjoni korretta. Il-format tal-pakkett huwa definit mill-applikazzjoni, mhux din l-ispeċifikazzjoni. Pakketti Avalon Streaming jistgħu jkunu varjabbli fit-tul u jistgħu jiġu interleaved tul konnessjoni. B'interface ta 'Avalon Streaming Credit, l-użu ta' pakketti huwa fakultattiv.

6.2. Avalon Streaming Credit Interface Rwoli tas-Sinjali

Kull sinjal f'sors ta' Avalon Streaming Credit jew interface sink jikkorrispondi għal rwol wieħed ta' sinjal ta' Avalon Streaming Credit. Interface ta' Avalon Streaming Credit jista' jkun fih istanza waħda biss ta' kull rwol ta' sinjal. Ir-rwoli kollha tas-sinjali tal-Avalon Streaming Credit japplikaw kemm għas-sorsi kif ukoll għas-sinkijiet u għandhom l-istess tifsira għat-tnejn.

Tabella 20. Avalon Streaming Credit Interface Signals

Isem tas-Sinjal

Direzzjoni

aġġornament

Jegħreq għal

sors

Wisa'

kreditu

Jegħreq għal

1-9

sors

Fakultattiv / Meħtieġa

Deskrizzjoni

Meħtieġa

Sink jibgħat aġġornament u aġġornamenti tas-sors il-counter tal-kreditu disponibbli. Sink jibgħat aġġornament lis-sors meta tranżazzjoni titfaċċa mill-buffer tagħha.
Il-counter tal-kreditu fis-sors jiżdied bil-valur fuq il-credit bus minn sink sas-sors.

Meħtieġa

Jindika kreditu addizzjonali disponibbli fil-sink meta jiġi affermat l-aġġornament.
Din il-karozza tal-linja ġġorr valur kif speċifikat mis-sink. Il-wisa' tax-xarabank tal-kreditu hija ceilog2 (MAX_CREDIT + 1). Sink jibgħat il-valur tal-kreditu disponibbli fuq din ix-xarabank li jindika n-numru ta 'tranżazzjonijiet li jista' jaċċetta. Is-sors jaqbad il-valur tal-kreditu
biss jekk is-sinjal tal-aġġornament jiġi affermat.

return_credit Sors għal sink 1

data valida
żball

Sors biex jegħreq
Sors biex jegħreq

1-8192 1

Sors biex jegħreq

1-256

Meħtieġa Meħtieġa Meħtieġa Fakultattiv

Sostnut mis-sors biex jirritorna kreditu 1 lura għall-sink.
Nota: Għal aktar dettalji, irreferi għat-Taqsima 6.2.3 Ir-Ritorn tal-Kredti.
Id-dejta hija maqsuma f'simboli skont id-definizzjoni eżistenti ta' Avalon Streaming.
Affermat mis-sors biex jikkwalifika s-sors l-ieħor kollu biex jegħreq is-sinjali. Is-sors jista’ jasserixxi validu biss meta l-kreditu disponibbli għalih ikun akbar minn 0.
Maskra tal-bit użata biex timmarka l-iżbalji li jaffettwaw id-dejta li qed tiġi trasferita fiċ-ċiklu kurrenti. Bit wieħed fl-iżball jintuża għal kull wieħed mill-iżbalji rikonoxxuti mill-komponent, kif definit mill-proprjetà errorDescriptor.
kompla...

Speċifikazzjonijiet tal-Interface Avalon® 54

Ibgħat Feedback

6. Avalon Streaming Credit Interfaces 683091 | 2022.01.24

Kanal Isem Sinjal
startofpacket endofpacket vojt

Direzzjoni Sors biex jegħreq
Sors għal sink Sors għal sink Sors biex sink
Sors biex jegħreq
Sors biex jegħreq

Wisa'

Fakultattiv / Meħtieġa

Deskrizzjoni

1-128

Fakultattiv

In-numru tal-kanal għad-dejta li qed tiġi trasferita fuq iċ-ċiklu attwali.
Jekk interface jappoġġja s-sinjal tal-kanal, għandu jiddefinixxi wkoll il-parametru maxChannel.

Sinjali ta' Trasferiment ta' Pakketti

Fakultattiv

Affermat mis-sors biex jimmarka l-bidu

ta’ pakkett.

Fakultattiv

Affermat mis-sors biex jimmarka t-tmiem ta’

pakkett.

ceil(log2(NUM_SYMBOLS)) Mhux obbligatorju

Jindika n-numru ta' simboli li huma vojta, jiġifieri, ma jirrappreżentawx data valida. Is-sinjal vojt ma jintużax fuq interfaces fejn hemm simbolu wieħed għal kull taħbit.

Sinjali tal-Utent

1-8192

Fakultattiv

Kwalunkwe numru ta 'sinjali tal-utent għal kull pakkett jista' jkun preżenti fuq interfaces tas-sors u tas-sink. Sors jistabbilixxi valur ta 'dan is-sinjal meta
startofpacket huwa affermat. Is-sors m'għandux ibiddel il-valur ta 'dan is-sinjal sal-bidu ta' pakkett ġdid. Aktar dettalji jinsabu fit-taqsima tas-Sinjal tal-Utent.

1-8192

Fakultattiv

Kwalunkwe numru ta 'sinjali tal-utent għal kull simbolu jista' jkun preżenti fuq is-sors u l-sink. Aktar dettalji jinsabu fit-taqsima tas-Sinjal tal-Utent.

6.2.1. Interface Sinkroniku

It-trasferimenti kollha ta' konnessjoni ta' Avalon Streaming iseħħu b'mod sinkroniku mat-tarf li jogħla tas-sinjal tal-arloġġ assoċjat. L-outputs kollha minn interface tas-sors għal interface tas-sink,
inkluż id-data, il-kanal, u s-sinjali ta 'żball, għandhom jiġu rreġistrati fuq ix-xifer li jogħlew ta' l-arloġġ. L-inputs għal interface tas-sink m'għandhomx għalfejn jiġu rreġistrati. Ir-reġistrazzjoni tas-sinjali fis-sors tiffaċilita l-operat ta 'frekwenza għolja.

Tabella 21. Avalon Streaming Credit Interface Properties

Isem tal-Proprjetà

Valur Default

Valur Legali

Deskrizzjoni

assoċjatiClock

Arloġġ

L-isem tal-interface tal-Arloġġ Avalon li għalih dan

interface

L-interface Avalon Streaming huwa sinkroniku.

assoċjati Irrisettja

Irrisettja

L-isem tal-interface Avalon Irrisettja li għalih dan

interface

L-interface Avalon Streaming huwa sinkroniku.

dataBitsPerSymbol symbolsPerBeat

1 8192

Jiddefinixxi n-numru ta' bits għal kull simbolu. Per example,

interfaces orjentati lejn byte għandhom simboli ta '8-bit. Dan il-valur huwa

mhux ristrett li jkun setgħa ta' 2.

1 8192

In-numru ta 'simboli li huma trasferiti fuq kull

ċiklu validu.

maxCredit

256

1-256

In-numru massimu ta' krediti li interface tad-dejta tista' tappoġġja.
kompla...

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 55

6. Avalon Streaming Credit Interfaces 683091 | 2022.01.24

ErrorDescriptor tal-Isem tal-Proprjetà

Valur Default
0

firstSymbolInHighOrderBits veru

maxChannel

Valur Legali

Deskrizzjoni

Lista ta' kordi

Lista ta 'kliem li jiddeskrivu l-iżball assoċjat ma' kull bit tas-sinjal ta 'żball. It-tul tal-lista għandu jkun l-istess bħan-numru ta 'bits fis-sinjal ta' żball. L-ewwel kelma fil-lista tapplika għall-bit tal-ogħla ordni. Per example, "crc, overflow" tfisser li l-bit[1] ta' żball jindika żball CRC. Bit[0] jindika żball ta' overflow.

veru, falz

In-numru massimu ta 'kanali li interface tad-data

jistgħu jappoġġjaw.

6.2.2. Trasferimenti Tipiċi tad-Dejta
Din it-taqsima tiddefinixxi t-trasferiment tad-dejta minn interface tas-sors għal interface tas-sink. Fil-każijiet kollha, is-sors tad-dejta u s-sink tad-dejta għandhom jikkonformaw mal-ispeċifikazzjoni. Mhijiex ir-responsabbiltà tas-sink tad-dejta li jiskopri l-iżbalji tal-protokoll tas-sors.
Il-figura ta 'hawn taħt turi s-sinjali li huma tipikament użati f'interface ta' Avalon Streaming Credit.
Figura 33. Sinjali ta’ Kreditu Streaming Tipiċi ta’ Avalon

Kif tindika din il-figura, interface tipiku tas-sors tal-Kreditu Avalon Streaming imexxi s-sinjali validi, tad-dejta, tal-iżball u tal-kanal lejn is-sink. Is-sink imexxi sinjali ta 'aġġornament u ta' kreditu.

Speċifikazzjonijiet tal-Interface Avalon® 56

Ibgħat Feedback

6. Avalon Streaming Credit Interfaces 683091 | 2022.01.24
Figura 34. Kreditu Tipiku u Trasferiment tad-Dejta

Il-figura ta 'hawn fuq turi trasferiment tipiku ta' kreditu u dejta bejn is-sors u l-sink. Jista' jkun hemm dewmien arbitrarju bejn is-sink li jasserixxi l-aġġornament u s-sors li jirċievi l-aġġornament. Bl-istess mod, jista' jkun hemm dewmien arbitrarju bejn l-asserzjoni tas-sors validu għad-dejta u s-sink li jirċievi dik id-dejta. Id-dewmien fil-mogħdija tal-kreditu minn sink sas-sors u l-mogħdija tad-dejta minn sors għal sink m'għandhomx għalfejn ikunu ugwali. Dan id-dewmien jista 'jkun 0 ċiklu wkoll, jiġifieri meta s-sink jasserixxi aġġornament, jidher mis-sors fl-istess ċiklu. Bil-maqlub, meta s-sors jasserixxi validu, jidher mis-sink fl-istess ċiklu. Jekk is-sors ikollu żero krediti, ma jistax jasserixxi validu. Il-krediti trasferiti huma kumulattivi. Jekk sink ittrasferixxa krediti ugwali għall-proprjetà maxCredit tiegħu, u ma rċieva l-ebda dejta, ma jistax jasserixxi aġġornament sakemm jirċievi mill-inqas dejta 1 jew irċieva polz return_credit mis-sors.
Sink ma jistax jagħmel backpressure data mis-sors jekk sink ipprovda krediti lis-sors, jiġifieri sink għandu jaċċetta data mis-sors jekk ikun hemm krediti pendenti. Is-sors ma jistax jasserixxi validu jekk ma jkunx irċieva l-ebda kreditu jew eżawrixxa l-krediti riċevuti, jiġifieri diġà bagħat id-dejta minflok il-krediti riċevuti.
Jekk is-sors għandu żero krediti, is-sors ma jistax jibda t-trasferiment tad-dejta fl-istess ċiklu li jirċievi l-krediti. Bl-istess mod, jekk sink ittrasferixxa krediti ugwali għall-proprjetà maxCredit tiegħu u jirċievi dejta, sink ma jistax jibgħat aġġornament fl-istess ċiklu kif irċieva d-dejta. Dawn ir-restrizzjonijiet ġew stabbiliti biex jiġu evitati loops kombinazzjonali fl-implimentazzjoni.
6.2.3. Ir-ritorn tal-Krediti
Avalon Streaming Credit protokoll jappoġġja sinjal return_credit. Dan huwa użat mis-sors biex jirritorna l-krediti lura għall-sink. Kull ċiklu dan is-sinjal jiġi affermat, jindika li s-sors qed jagħti lura kreditu 1. Jekk is-sors irid jirritorna krediti multipli, dan is-sinjal jeħtieġ li jiġi affermat għal ċikli multipli. Per example, jekk is-sors irid jirritorna 10 krediti pendenti, jasserixxi return_credit sinjal għal 10 ċikli. Sink għandu jgħodd għall-krediti rritornati fil-bankijiet interni tal-manutenzjoni tal-kreditu tiegħu. Il-krediti jistgħu jintbagħtu lura mis-sors fi kwalunkwe punt fiż-żmien sakemm ikollu krediti akbar minn 0.
Il-figura t'hawn taħt tagħti eżempju ta' krediti ta' ritorn tas-sors. Kif muri fil-figura, outstanding_credit huwa counter intern għas-sors. Meta s-sors jirritorna krediti, dan il-counter jitnaqqas.

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 57

Figura 35. Krediti li Jirritornaw Sors

6. Avalon Streaming Credit Interfaces 683091 | 2022.01.24

Nota:

Għalkemm id-dijagramma ta' hawn fuq turi r-ritorn ta' krediti meta validu jiġi ddikjarat, return_credit jista' wkoll jiġi affermat waqt li validu jiġi affermat. F'dan il-każ, is-sors effettivament jonfoq 2 krediti: wieħed għal validu, u wieħed għal return_credit.

6.3. Avalon Streaming Credit User Signals
Is-sinjali tal-utent huma sinjali tal-sideband fakultattivi li jiċċirkolaw flimkien mad-dejta. Huma kkunsidrati validi biss meta d-data tkun valida. Minħabba li s-sinjali tal-utent m'għandhom l-ebda tifsira jew skop definit, għandha tintuża kawtela waqt li jintużaw dawn is-sinjali. Hija r-responsabbiltà tad-disinjatur tas-sistema li jiżgura li żewġ IPs konnessi ma 'xulxin jaqblu dwar ir-rwoli tas-sinjali tal-utent.
Qed jiġu proposti żewġ tipi ta’ sinjali tal-utent: sinjali tal-utent għal kull simbolu u sinjali tal-utent għal kull pakkett.
6.3.1. Sinjal tal-Utent għal kull Simbolu
Kif jissuġġerixxi l-isem, id-dejta tiddefinixxi sinjal tal-utent għal kull simbolu (symbol_user) għal kull simbolu. Kull simbolu fid-dejta jista' jkollu sinjal tal-utent. Per example, jekk in-numru ta 'simboli fid-data huwa 8, u symbol_user wisa huwa 2 bits, il-wisa' totali tas-sinjal symbol_user huwa 16 bit.
Symbol_user huwa validu biss meta d-data hija valida. Is-sors jista 'jbiddel dan is-sinjal kull ċiklu meta d-data tkun valida. Sink jista 'jinjora l-valur ta' symbol_user bits għal simboli vojta.
Jekk sors li għandu dan is-sinjal ikun imqabbad ma' sink li m'għandux dan is-sinjal fuq l-interface tiegħu, is-sinjal mis-sors jibqa' mdendel fl-interkonnessjoni ġġenerata.
Jekk sors li m'għandux dan is-sinjal ikun imqabbad ma' sink li għandu dan is-sinjal fuq l-interface tiegħu, is-sinjal tal-utent tad-dħul tas-sink jorbot ma' 0.
Jekk kemm is-sors kif ukoll is-sink għandhom numru ugwali ta 'simboli fid-dejta, allura s-sinjali tal-utent għat-tnejn għandu jkollhom wisa' ugwali. Inkella, ma jistgħux jiġu konnessi.

Speċifikazzjonijiet tal-Interface Avalon® 58

Ibgħat Feedback

6. Avalon Streaming Credit Interfaces
683091 | 2022.01.24
Jekk sors wiesa 'huwa konness ma' sink dejjaq, u t-tnejn għandhom sinjali tal-utent għal kull simbolu, allura t-tnejn iridu jkollhom bits ugwali ta 'sinjal tal-utent assoċjati ma' kull simbolu. Per example, jekk sors ta’ 16-il simbolu jkollu 2 bits ta’ sinjal ta’ l-utent assoċjati ma’ kull simbolu (għal total ta’ 32 bit ta’ sinjal ta’ l-utent), allura sink ta’ 4-simboli għandu jkollu sinjal ta’ utent ta’ 8-bit wiesa’ (2 bits assoċjati ma’ kull simbolu). Adapter tal-format tad-dejta jista 'jikkonverti d-dejta tas-sors ta' 16-il simbolu għal dejta tas-sink ta '4-simboli, u sinjal tal-utent ta' 32 bit għal sinjal tal-utent ta '8-bit. L-adapter tal-format tad-dejta jżomm l-assoċjazzjoni tas-simboli ma 'bits tas-sinjal tal-utent korrispondenti.
Bl-istess mod, jekk sors dejjaq ikun imqabbad ma 'sink wiesa', u t-tnejn għandhom sinjali tal-utent għal kull simbolu, allura t-tnejn iridu jkollhom bits ugwali ta 'sinjal tal-utent assoċjati ma' kull simbolu. Per example, jekk sors ta’ 4 simboli għandu 2 bits ta’ sinjal ta’ l-utent assoċjati ma’ kull simbolu (għal total ta’ 8 bits ta’ sinjal ta’ l-utent), allura sink ta’ 16-il simbolu għandu jkollu sinjal ta’ utent wiesa’ ta’ 32 bit (2 bits assoċjati ma’ kull simbolu). Adapter tal-format tad-dejta jista 'jikkonverti d-dejta tas-sors ta' 4 simboli għal dejta tas-sink ta '16-il simbolu, u sinjal tal-utent ta' 8 bit għal sinjal tal-utent ta '32 bit. L-adapter tal-format tad-dejta jżomm l-assoċjazzjoni tas-simboli ma 'bits tas-sinjal tal-utent korrispondenti. Jekk il-pakkett huwa iżgħar mill-proporzjon tal-wisgħat tad-dejta, l-adapter tal-format tad-dejta jistabbilixxi l-valur ta 'vojt kif xieraq. Sink għandu jinjora l-valur tal-bits tal-utent assoċjati ma 'simboli vojta.
6.3.2. Sinjal tal-Utent għal kull Pakkett
Minbarra symbol_user, is-sinjali tal-utent għal kull pakkett (packet_user) jistgħu wkoll jiġu ddikjarati fuq l-interface. Packet_user jista' jkun ta' wisa' arbitrarju. B'differenza symbol_user, packet_user għandu jibqa' kostanti matul il-pakkett kollu, jiġifieri l-valur tiegħu għandu jkun issettjat fil-bidu tal-pakkett u għandu jibqa' l-istess sat-tmiem tal-pakkett. Din ir-restrizzjoni tagħmel l-implimentazzjoni tal-adapter tal-format tad-dejta aktar sempliċi peress li telimina l-għażla li tirreplika jew tqatta’ (sors wiesa’, sink dejjaq) jew tikkonkatena (sors dejjaq, sink wiesa’) packet_user.
Jekk sors għandu packet_user u sink le, il-packet_user mis-sors jibqa' mdendel. F'każ bħal dan, id-disinjatur tas-sistema għandu joqgħod attent u ma jittrasmetti l-ebda informazzjoni kritika ta 'kontroll fuq dan is-sinjal peress li huwa kompletament jew parzjalment injorat.
Jekk sors m'għandux packet_user u s-sink għandu, il-packet_user li sink huwa marbut ma' 0.

Ibgħat Feedback

Speċifikazzjonijiet tal-Interface Avalon® 59

683091 | 2022.01.24 Ibgħat Feedback

7. Interfaces tal-Konduit Avalon

Nota:

Avalon Conduit interfaces jiġbru ġbir arbitrarju ta 'sinjali. Tista 'tispeċifika kwalunkwe rwol għas-sinjali tal-kondjuwit. Madankollu, meta tgħaqqad il-kondjuwits, ir-rwoli u l-wisgħat għandhom jaqblu, u d-direzzjonijiet għandhom ikunu opposti. Interface Avalon Conduit jista 'jinkludi input, output, u sinjali bidirezzjonali. Modulu jista 'jkollu interfaces multipli Avalon Conduit biex jipprovdi grupp ta' sinjal loġiku. L-interfaces tal-kondut jistgħu jiddikjaraw arloġġ assoċjat. Meta l-interfaces tal-kondjuwit konnessi jkunu f'dominji tal-arloġġ differenti, Platform Designer jiġġenera messaġġ ta 'żball.
Jekk possibbli, għandek tuża l-interfaces standard Avalon-MM jew Avalon-ST minflok ma toħloq interface Avalon Conduit. Platform Designer jipprovdi validazzjoni u adattament għal dawn l-interfaces. Id-Disinjatur tal-Pjattaforma ma jistax jipprovdi validazzjoni jew adattament għall-interfaces Avalon Conduit.
Interfaces tal-kondut tipikament użati biex issuq sinjali ta 'apparat off-chip, bħal indirizz SDRAM, data u sinjali ta' kontroll.

ISO 9001: 2015 Reġistrat

7. Avalon Conduit Interfaces 683091 | 2022.01.24

Figura 36. Iffoka fuq l-Interface tal-Konduit

Ethernet PHY

Sistema Avalon-MM
Proċessur Avalon-MM
Ospitanti

Ethernet MAC
Avalon-MM Ospitanti

Loġika tad-dwana
Avalon-MM Ospitanti

Tessili ta' Interkonnessjoni tas-Sistema

Aġent Avalon-MM
Kontrollur SDRAM

Aġent Avalon
Loġika tad-dwana

Interface tal-kondut
Memorja SDRAM

Dokumenti / Riżorsi

intel MNL-AVABUSREF Avalon Interface [pdfManwal tal-Utent
MNL-AVABUSREF, Avalon Interface, MNL-AVABUSREF Avalon Interface

Referenzi

Manwal għall-Utent

MNL-AVABUSREF Avalon Interface

Dokumenti / Riżorsi

Referenzi

Ħalli kumment

Ikkanċella tweġiba