ಪರಿವಿಡಿ ಮರೆಮಾಡಿ

2.2 ಸಿಮ್ಯುಲೇಶನ್

2.3 ಸಂಪನ್ಮೂಲ ಬಳಕೆ

3 ಉತ್ಪನ್ನ ಬಳಕೆಯ ಸೂಚನೆಗಳು

3.1 ಹಂತ 1: ಹಾರ್ಡ್‌ವೇರ್ ಅಳವಡಿಕೆ

3.2 ಹಂತ 2: ಸಿಮ್ಯುಲೇಶನ್

3.3 ಹಂತ 3: ಸಂಪನ್ಮೂಲ ಬಳಕೆ

3.3.1 ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

3.3.1.1 ಉಲ್ಲೇಖಗಳು

3.3.2 ಸಂಬಂಧಿತ ಪೋಸ್ಟ್‌ಗಳು

UG0644 DDR AXI ಆರ್ಬಿಟರ್

ಉತ್ಪನ್ನ ಮಾಹಿತಿ

DDR AXI ಆರ್ಬಿಟರ್ ಒಂದು ಹಾರ್ಡ್‌ವೇರ್ ಘಟಕವಾಗಿದ್ದು ಅದು ಒದಗಿಸುತ್ತದೆ
DDR-SDRAM ಆನ್-ಚಿಪ್ ನಿಯಂತ್ರಕಗಳಿಗೆ 64-ಬಿಟ್ AXI ಮಾಸ್ಟರ್ ಇಂಟರ್ಫೇಸ್.
ಬಫರಿಂಗ್ ಮತ್ತು ವೀಡಿಯೊ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಲ್ಲಿ ಇದನ್ನು ಸಾಮಾನ್ಯವಾಗಿ ಬಳಸಲಾಗುತ್ತದೆ
ವೀಡಿಯೊ ಪಿಕ್ಸೆಲ್ ಡೇಟಾದ ಪ್ರಕ್ರಿಯೆ. ಉತ್ಪನ್ನ ಬಳಕೆದಾರ ಕೈಪಿಡಿಯು ಒದಗಿಸುತ್ತದೆ
ಹಾರ್ಡ್‌ವೇರ್ ಅಳವಡಿಕೆಯ ವಿವರವಾದ ಮಾಹಿತಿ ಮತ್ತು ಸೂಚನೆಗಳು,
ಸಿಮ್ಯುಲೇಶನ್, ಮತ್ತು ಸಂಪನ್ಮೂಲ ಬಳಕೆ.

ಯಂತ್ರಾಂಶ ಅಳವಡಿಕೆ

DDR AXI ಆರ್ಬಿಟರ್ ಅನ್ನು DDR-SDRAM ನೊಂದಿಗೆ ಇಂಟರ್ಫೇಸ್ ಮಾಡಲು ವಿನ್ಯಾಸಗೊಳಿಸಲಾಗಿದೆ
ಆನ್-ಚಿಪ್ ನಿಯಂತ್ರಕಗಳು. ಇದು 64-ಬಿಟ್ AXI ಮಾಸ್ಟರ್ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಒದಗಿಸುತ್ತದೆ
ಇದು ವೀಡಿಯೊ ಪಿಕ್ಸೆಲ್ ಡೇಟಾದ ವೇಗದ ಪ್ರಕ್ರಿಯೆಗೆ ಅನುವು ಮಾಡಿಕೊಡುತ್ತದೆ. ಉತ್ಪನ್ನ ಬಳಕೆದಾರ
ಕೈಪಿಡಿಯು DDR AXI ನ ವಿವರವಾದ ವಿನ್ಯಾಸ ವಿವರಣೆಯನ್ನು ಒದಗಿಸುತ್ತದೆ
ಆರ್ಬಿಟರ್ ಮತ್ತು ಅದರ ಯಂತ್ರಾಂಶ ಅನುಷ್ಠಾನ.

ಸಿಮ್ಯುಲೇಶನ್

ಉತ್ಪನ್ನ ಬಳಕೆದಾರ ಕೈಪಿಡಿಯು ಅನುಕರಿಸುವ ಸೂಚನೆಗಳನ್ನು ಒದಗಿಸುತ್ತದೆ
MSS ಸ್ಮಾರ್ಟ್‌ಡಿಸೈನ್ ಮತ್ತು ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಉಪಕರಣಗಳನ್ನು ಬಳಸುವ DDR AXI ಆರ್ಬಿಟರ್. ಇವು
ಉಪಕರಣಗಳು ವಿನ್ಯಾಸದ ನಿಖರತೆಯನ್ನು ಮೌಲ್ಯೀಕರಿಸಲು ಬಳಕೆದಾರರನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುತ್ತವೆ ಮತ್ತು
ಹಾರ್ಡ್‌ವೇರ್ ಘಟಕದ ಸರಿಯಾದ ಕಾರ್ಯನಿರ್ವಹಣೆಯನ್ನು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿ.

ಸಂಪನ್ಮೂಲ ಬಳಕೆ

DDR AXI ಆರ್ಬಿಟರ್ ಲಾಜಿಕ್‌ನಂತಹ ಸಿಸ್ಟಮ್ ಸಂಪನ್ಮೂಲಗಳನ್ನು ಬಳಸುತ್ತದೆ
ಜೀವಕೋಶಗಳು, ಮೆಮೊರಿ ಬ್ಲಾಕ್‌ಗಳು ಮತ್ತು ರೂಟಿಂಗ್ ಸಂಪನ್ಮೂಲಗಳು. ಉತ್ಪನ್ನ ಬಳಕೆದಾರ
ಕೈಪಿಡಿಯು ವಿವರವಾದ ಸಂಪನ್ಮೂಲ ಬಳಕೆಯ ವರದಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ
DDR AXI ಆರ್ಬಿಟರ್‌ನ ಸಂಪನ್ಮೂಲ ಅವಶ್ಯಕತೆಗಳನ್ನು ವಿವರಿಸುತ್ತದೆ. ಈ
ಹಾರ್ಡ್‌ವೇರ್ ಘಟಕವನ್ನು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಲು ಮಾಹಿತಿಯನ್ನು ಬಳಸಬಹುದು
ಲಭ್ಯವಿರುವ ಸಿಸ್ಟಮ್ ಸಂಪನ್ಮೂಲಗಳೊಳಗೆ ಕಾರ್ಯಗತಗೊಳಿಸಲಾಗುತ್ತದೆ.

ಉತ್ಪನ್ನ ಬಳಕೆಯ ಸೂಚನೆಗಳು

ಕೆಳಗಿನ ಸೂಚನೆಗಳು ಹೇಗೆ ಬಳಸುವುದು ಎಂಬುದರ ಕುರಿತು ಮಾರ್ಗದರ್ಶನ ನೀಡುತ್ತವೆ
DDR AXI ಆರ್ಬಿಟರ್:

ಹಂತ 1: ಹಾರ್ಡ್‌ವೇರ್ ಅಳವಡಿಕೆ

ಇಂಟರ್ಫೇಸ್‌ಗೆ DDR AXI ಆರ್ಬಿಟರ್ ಹಾರ್ಡ್‌ವೇರ್ ಘಟಕವನ್ನು ಅಳವಡಿಸಿ
DDR-SDRAM ಆನ್-ಚಿಪ್ ನಿಯಂತ್ರಕಗಳೊಂದಿಗೆ. ವಿನ್ಯಾಸವನ್ನು ಅನುಸರಿಸಿ
ಉತ್ಪನ್ನ ಬಳಕೆದಾರ ಕೈಪಿಡಿಯಲ್ಲಿ ವಿವರಣೆಯನ್ನು ಸರಿಯಾಗಿ ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಲು ಒದಗಿಸಲಾಗಿದೆ
ಯಂತ್ರಾಂಶ ಘಟಕದ ಅನುಷ್ಠಾನ.

ಹಂತ 2: ಸಿಮ್ಯುಲೇಶನ್

MSS SmartDesign ಮತ್ತು ಬಳಸಿಕೊಂಡು DDR AXI ಆರ್ಬಿಟರ್ ವಿನ್ಯಾಸವನ್ನು ಅನುಕರಿಸಿ
ಟೆಸ್ಟ್ ಬೆಂಚ್ ಉಪಕರಣಗಳು. ಉತ್ಪನ್ನದಲ್ಲಿ ಒದಗಿಸಲಾದ ಸೂಚನೆಗಳನ್ನು ಅನುಸರಿಸಿ
ವಿನ್ಯಾಸದ ನಿಖರತೆಯನ್ನು ಮೌಲ್ಯೀಕರಿಸಲು ಮತ್ತು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಲು ಬಳಕೆದಾರ ಕೈಪಿಡಿ
ಹಾರ್ಡ್ವೇರ್ ಘಟಕದ ಸರಿಯಾದ ಕಾರ್ಯನಿರ್ವಹಣೆ.

ಹಂತ 3: ಸಂಪನ್ಮೂಲ ಬಳಕೆ

Review ಉತ್ಪನ್ನದಲ್ಲಿ ಒದಗಿಸಲಾದ ಸಂಪನ್ಮೂಲ ಬಳಕೆಯ ವರದಿ
DDR AXI ನ ಸಂಪನ್ಮೂಲ ಅವಶ್ಯಕತೆಗಳನ್ನು ನಿರ್ಧರಿಸಲು ಬಳಕೆದಾರ ಕೈಪಿಡಿ
ಆರ್ಬಿಟರ್. ಹಾರ್ಡ್‌ವೇರ್ ಘಟಕವನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಬಹುದೆಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿ
ಲಭ್ಯವಿರುವ ಸಿಸ್ಟಮ್ ಸಂಪನ್ಮೂಲಗಳಲ್ಲಿ.

ಈ ಸೂಚನೆಗಳನ್ನು ಅನುಸರಿಸುವ ಮೂಲಕ, ನೀವು ಡಿಡಿಆರ್ ಅನ್ನು ಪರಿಣಾಮಕಾರಿಯಾಗಿ ಬಳಸಬಹುದು
ವೀಡಿಯೊ ಪಿಕ್ಸೆಲ್ ಡೇಟಾ ಬಫರಿಂಗ್‌ಗಾಗಿ AXI ಆರ್ಬಿಟರ್ ಹಾರ್ಡ್‌ವೇರ್ ಘಟಕ ಮತ್ತು
ವೀಡಿಯೊ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಲ್ಲಿ ಪ್ರಕ್ರಿಯೆಗೊಳಿಸಲಾಗುತ್ತಿದೆ.

View Fullscreen

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
DDR AXI ಆರ್ಬಿಟರ್
ಫೆಬ್ರವರಿ 2018

DDR AXI ಆರ್ಬಿಟರ್
ಪರಿವಿಡಿ
1 ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸ …………………………………………………………………………………………………… 1
1.1 ಪರಿಷ್ಕರಣೆ 5.0 ……………………………………………………………………………………………… 1 1.2 ಪರಿಷ್ಕರಣೆ 4.0 ……………………………………………………………………………………………… 1 1.3 ಪರಿಷ್ಕರಣೆ 3.0 ……………………………………………………………………………………………… 1 1.4 ಪರಿಷ್ಕರಣೆ 2.0 ……………………………………………………………………………………………… 1 1.5 ಪರಿಷ್ಕರಣೆ 1.0 ……………………………………………………………………………………………… 1
2 ಪರಿಚಯ …………………………………………………………………………………………………………………… 2 3 ಯಂತ್ರಾಂಶ ಅನುಷ್ಠಾನ …………………………………………………………………………………… 3
3.1 ವಿನ್ಯಾಸ ವಿವರಣೆ ……………………………………………………………………………………………… 3 3.2 ಒಳಹರಿವು ಮತ್ತು ಔಟ್‌ಪುಟ್‌ಗಳು …………………………………………………………………………………………………… 5 3.3 ಕಾನ್ಫಿಗರೇಶನ್ ಪ್ಯಾರಾಮೀಟರ್ ………. ……………………………………………………………………………………. 13 3.4 ಟೈಮಿಂಗ್ ರೇಖಾಚಿತ್ರಗಳು ………………………………………………………………………………………………. 14 3.5 ಟೆಸ್ಟ್ ಬೆಂಚ್ ……………………………………………………………………………………………………………… 16
3.5.1 MSS ಸ್ಮಾರ್ಟ್ ಡಿಸೈನ್ ಅನ್ನು ಅನುಕರಿಸುವುದು ………………………………………………………………………………………… 25 3.5.2 ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಅನುಕರಿಸುವುದು …………………………………………………………………………………………………… 30 3.6 ಸಂಪನ್ಮೂಲ ಬಳಕೆ ………………………………………………………………………………………………………………………… 31
UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್

ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸ

ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸವು ಡಾಕ್ಯುಮೆಂಟ್‌ನಲ್ಲಿ ಅಳವಡಿಸಲಾದ ಬದಲಾವಣೆಗಳನ್ನು ವಿವರಿಸುತ್ತದೆ. ಬದಲಾವಣೆಗಳನ್ನು ಪರಿಷ್ಕರಣೆ ಮೂಲಕ ಪಟ್ಟಿ ಮಾಡಲಾಗಿದೆ, ಇದು ಅತ್ಯಂತ ಪ್ರಸ್ತುತ ಪ್ರಕಟಣೆಯಿಂದ ಪ್ರಾರಂಭವಾಗುತ್ತದೆ.

1.1

ಪರಿಷ್ಕರಣೆ 5.0

ಈ ದಾಖಲೆಯ ಪರಿಷ್ಕರಣೆ 5.0 ರಲ್ಲಿ, ಸಂಪನ್ಮೂಲ ಬಳಕೆ ವಿಭಾಗ ಮತ್ತು ಸಂಪನ್ಮೂಲ ಬಳಕೆ ವರದಿ

ನವೀಕರಿಸಲಾಗಿದೆ. ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ, ಸಂಪನ್ಮೂಲ ಬಳಕೆಯನ್ನು ನೋಡಿ (ಪುಟ 31 ನೋಡಿ).

1.2

ಪರಿಷ್ಕರಣೆ 4.0

ಕೆಳಗಿನವು ಈ ಡಾಕ್ಯುಮೆಂಟ್‌ನ ಪರಿಷ್ಕರಣೆ 4.0 ನಲ್ಲಿನ ಬದಲಾವಣೆಗಳ ಸಾರಾಂಶವಾಗಿದೆ.

ಟೇಬಲ್‌ನಲ್ಲಿ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಕಾನ್ಫಿಗರೇಶನ್ ನಿಯತಾಂಕಗಳನ್ನು ಸೇರಿಸಲಾಗಿದೆ. ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ, ಕಾನ್ಫಿಗರೇಶನ್ ಪ್ಯಾರಾಮೀಟರ್‌ಗಳನ್ನು ನೋಡಿ (ಪುಟ 16 ನೋಡಿ).. ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಬಳಸಿ ಕೋರ್ ಅನ್ನು ಅನುಕರಿಸಲು ಮಾಹಿತಿಯನ್ನು ಸೇರಿಸಲಾಗಿದೆ. ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ, ಟೆಸ್ಟ್‌ಬೆಂಚ್ ನೋಡಿ (ಪುಟ 16 ನೋಡಿ). ಕೋಷ್ಟಕದಲ್ಲಿ DDR AXI ಆರ್ಬಿಟರ್ ಮೌಲ್ಯಗಳಿಗಾಗಿ ಸಂಪನ್ಮೂಲ ಬಳಕೆಯನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ. ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ, ಸಂಪನ್ಮೂಲ ಬಳಕೆಯನ್ನು ನೋಡಿ (ಪುಟ 31 ನೋಡಿ).

1.3

ಪರಿಷ್ಕರಣೆ 3.0

ಕೆಳಗಿನವು ಈ ಡಾಕ್ಯುಮೆಂಟ್‌ನ ಪರಿಷ್ಕರಣೆ 3.0 ನಲ್ಲಿನ ಬದಲಾವಣೆಗಳ ಸಾರಾಂಶವಾಗಿದೆ.

ಚಾನಲ್ 8 ಮತ್ತು 1 ಬರೆಯಲು 2-ಬಿಟ್ ಮಾಹಿತಿಯನ್ನು ಸೇರಿಸಲಾಗಿದೆ. ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ, ವಿನ್ಯಾಸ ವಿವರಣೆಯನ್ನು ನೋಡಿ (ಪುಟ 3 ನೋಡಿ). ಟೆಸ್ಟ್‌ಬೆಂಚ್ ವಿಭಾಗವನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ. ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ, ಟೆಸ್ಟ್‌ಬೆಂಚ್ ನೋಡಿ (ಪುಟ 16 ನೋಡಿ).

1.4

ಪರಿಷ್ಕರಣೆ 2.0

ಈ ಡಾಕ್ಯುಮೆಂಟ್‌ನ ಪರಿಷ್ಕರಣೆ 2.0 ರಲ್ಲಿ, ನಲ್ಲಿನ ಅಂಕಿಅಂಶಗಳು ಮತ್ತು ಕೋಷ್ಟಕಗಳನ್ನು ಟೆಸ್ಟ್‌ಬೆಂಚ್ ವಿಭಾಗದಲ್ಲಿ ನವೀಕರಿಸಲಾಗಿದೆ.

ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ, ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ನೋಡಿ (ಪುಟ 16 ನೋಡಿ).

1.5

ಪರಿಷ್ಕರಣೆ 1.0

ಪರಿಷ್ಕರಣೆ 1.0 ಈ ದಾಖಲೆಯ ಮೊದಲ ಪ್ರಕಟಣೆಯಾಗಿದೆ

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್

ಪರಿಚಯ

ನೆನಪುಗಳು ಯಾವುದೇ ವಿಶಿಷ್ಟವಾದ ವೀಡಿಯೊ ಮತ್ತು ಗ್ರಾಫಿಕ್ಸ್ ಅಪ್ಲಿಕೇಶನ್‌ಗಳ ಅವಿಭಾಜ್ಯ ಅಂಗವಾಗಿದೆ. ವೀಡಿಯೊ ಪಿಕ್ಸೆಲ್ ಡೇಟಾವನ್ನು ಬಫರಿಂಗ್ ಮಾಡಲು ಅವುಗಳನ್ನು ಬಳಸಲಾಗುತ್ತದೆ. ಒಂದು ಸಾಮಾನ್ಯ ಬಫರಿಂಗ್ ಮಾಜಿample ಎಂಬುದು ಡಿಸ್ಪ್ಲೇ ಫ್ರೇಮ್ ಬಫರ್ ಆಗಿದೆ, ಇದರಲ್ಲಿ ಫ್ರೇಮ್‌ಗಾಗಿ ಸಂಪೂರ್ಣ ವೀಡಿಯೊ ಪಿಕ್ಸೆಲ್ ಡೇಟಾವನ್ನು ಮೆಮೊರಿಯಲ್ಲಿ ಬಫರ್ ಮಾಡಲಾಗುತ್ತದೆ.

ಡ್ಯುಯಲ್ ಡೇಟಾ ದರ (DDR) -ಸಿಂಕ್ರೊನಸ್ DRAM (SDRAM) ಬಫರಿಂಗ್‌ಗಾಗಿ ವೀಡಿಯೊ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಲ್ಲಿ ಸಾಮಾನ್ಯವಾಗಿ ಬಳಸುವ ಮೆಮೊರಿಗಳಲ್ಲಿ ಒಂದಾಗಿದೆ. SDRAM ಅನ್ನು ಅದರ ವೇಗದ ಕಾರಣದಿಂದಾಗಿ ಬಳಸಲಾಗುತ್ತದೆ, ಇದು ವೀಡಿಯೊ ವ್ಯವಸ್ಥೆಗಳಲ್ಲಿ ವೇಗದ ಪ್ರಕ್ರಿಯೆಗೆ ಅಗತ್ಯವಾಗಿರುತ್ತದೆ.

ಕೆಳಗಿನ ಚಿತ್ರವು ಮಾಜಿ ವ್ಯಕ್ತಿಯನ್ನು ತೋರಿಸುತ್ತದೆampವೀಡಿಯೊ ಅಪ್ಲಿಕೇಶನ್‌ನೊಂದಿಗೆ DDR-SDRAM ಮೆಮೊರಿ ಇಂಟರ್‌ಫೇಸಿಂಗ್‌ನ ಸಿಸ್ಟಮ್-ಮಟ್ಟದ ರೇಖಾಚಿತ್ರದ le.

ಚಿತ್ರ 1 · DDR-SDRAM ಮೆಮೊರಿ ಇಂಟರ್ಫೇಸಿಂಗ್

ಮೈಕ್ರೋಸೆಮಿ ಸ್ಮಾರ್ಟ್‌ಫ್ಯೂಷನ್ ®2 ಸಿಸ್ಟಮ್-ಆನ್-ಚಿಪ್ (SoC) ನಲ್ಲಿ, 64-ಬಿಟ್ ಸುಧಾರಿತ ಎಕ್ಸ್‌ಟೆನ್ಸಿಬಲ್ ಇಂಟರ್‌ಫೇಸ್ (AXI) ಮತ್ತು 32-ಬಿಟ್ ಸುಧಾರಿತ ಉನ್ನತ-ಕಾರ್ಯಕ್ಷಮತೆಯ ಬಸ್ (AHB) ಸ್ಲೇವ್ ಇಂಟರ್‌ಫೇಸ್‌ಗಳೊಂದಿಗೆ ಫೀಲ್ಡ್ ಪ್ರೊಗ್ರಾಮೆಬಲ್ ಕಡೆಗೆ ಎರಡು ಆನ್-ಚಿಪ್ DDR ನಿಯಂತ್ರಕಗಳಿವೆ. ಗೇಟ್ ಅರೇ (FPGA) ಫ್ಯಾಬ್ರಿಕ್. DDR-SDRAM ಮೆಮೊರಿಯನ್ನು ಆನ್-ಚಿಪ್ DDR ನಿಯಂತ್ರಕಗಳಿಗೆ ಇಂಟರ್‌ಫೇಸ್ ಮಾಡಲು ಓದಲು ಮತ್ತು ಬರೆಯಲು AXI ಅಥವಾ AHB ಮಾಸ್ಟರ್ ಇಂಟರ್‌ಫೇಸ್ ಅಗತ್ಯವಿದೆ.

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್

ಯಂತ್ರಾಂಶ ಅಳವಡಿಕೆ

3.1

ವಿನ್ಯಾಸ ವಿವರಣೆ

DDR AXI ಆರ್ಬಿಟರ್ DDR-SDRAM ಆನ್-ಚಿಪ್ ನಿಯಂತ್ರಕಗಳಿಗೆ 64-ಬಿಟ್ AXI ಮಾಸ್ಟರ್ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಒದಗಿಸುತ್ತದೆ

SmartFusion2 ಸಾಧನಗಳು. DDR AXI ಆರ್ಬಿಟರ್ ನಾಲ್ಕು ರೀಡ್ ಚಾನೆಲ್‌ಗಳನ್ನು ಮತ್ತು ಎರಡು ರೈಟ್ ಚಾನಲ್‌ಗಳನ್ನು ಹೊಂದಿದೆ

ಬಳಕೆದಾರ ತರ್ಕ. AXI ಓದುವಿಕೆಗೆ ಪ್ರವೇಶವನ್ನು ಒದಗಿಸಲು ಬ್ಲಾಕ್ ನಾಲ್ಕು ಓದುವ ಚಾನಲ್‌ಗಳ ನಡುವೆ ಮಧ್ಯಸ್ಥಿಕೆ ವಹಿಸುತ್ತದೆ

ರೌಂಡ್-ರಾಬಿನ್ ರೀತಿಯಲ್ಲಿ ಚಾನಲ್. ಓದುವ ಚಾನೆಲ್ 1 ಮಾಸ್ಟರ್ಸ್ ಓದುವ ವಿನಂತಿಯು ಹೆಚ್ಚಿರುವವರೆಗೆ, AXI

ಓದುವ ಚಾನಲ್ ಅನ್ನು ಅದಕ್ಕೆ ನಿಗದಿಪಡಿಸಲಾಗಿದೆ. ಚಾನಲ್ 1 ಅನ್ನು ಓದಿ 24-ಬಿಟ್‌ನ ಸ್ಥಿರ ಔಟ್‌ಪುಟ್ ಡೇಟಾ ಅಗಲವನ್ನು ಹೊಂದಿದೆ. ಚಾನೆಲ್ 2, 3 ಓದಿ,

ಮತ್ತು 4 ಅನ್ನು 8-ಬಿಟ್, 24-ಬಿಟ್, ಅಥವಾ 32-ಬಿಟ್ ಡೇಟಾ ಔಟ್‌ಪುಟ್ ಅಗಲವಾಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದು. ಇದನ್ನು ಜಾಗತಿಕವಾಗಿ ಆಯ್ಕೆ ಮಾಡಲಾಗಿದೆ

ಸಂರಚನಾ ನಿಯತಾಂಕ.

AXI ರೈಟ್ ಚಾನಲ್‌ಗೆ ರೌಂಡ್-ರಾಬಿನ್ ವಿಧಾನದಲ್ಲಿ ಪ್ರವೇಶವನ್ನು ಒದಗಿಸಲು ಬ್ಲಾಕ್ ಎರಡು ರೈಟ್ ಚಾನಲ್‌ಗಳ ನಡುವೆ ಮಧ್ಯಸ್ಥಿಕೆ ವಹಿಸುತ್ತದೆ. ಎರಡೂ ಬರೆಯುವ ಚಾನಲ್‌ಗಳು ಸಮಾನ ಆದ್ಯತೆಯನ್ನು ಹೊಂದಿವೆ. ರೈಟ್ ಚಾನಲ್ 1 ಮತ್ತು 2 ಅನ್ನು 8-ಬಿಟ್, 24-ಬಿಟ್ ಅಥವಾ 32-ಬಿಟ್ ಇನ್‌ಪುಟ್ ಡೇಟಾ ಅಗಲವಾಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದು.

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್
ಕೆಳಗಿನ ಚಿತ್ರವು DDR AXI ಆರ್ಬಿಟರ್‌ನ ಉನ್ನತ ಮಟ್ಟದ ಪಿನ್-ಔಟ್ ರೇಖಾಚಿತ್ರವನ್ನು ತೋರಿಸುತ್ತದೆ. ಚಿತ್ರ 2 · DDR AXI ಆರ್ಬಿಟರ್ ಬ್ಲಾಕ್‌ನ ಉನ್ನತ ಮಟ್ಟದ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರ

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್
ಸ್ಮಾರ್ಟ್‌ಫ್ಯೂಷನ್2 ಸಾಧನಕ್ಕೆ ಪೋರ್ಟ್ ಮಾಡಲಾದ DDR AXI ಆರ್ಬಿಟರ್ ಬ್ಲಾಕ್‌ನೊಂದಿಗೆ ಸಿಸ್ಟಮ್‌ನ ಉನ್ನತ ಮಟ್ಟದ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರವನ್ನು ಕೆಳಗಿನ ಚಿತ್ರ ತೋರಿಸುತ್ತದೆ. ಚಿತ್ರ 3 · SmartFusion2 ಸಾಧನದಲ್ಲಿ DDR AXI ಆರ್ಬಿಟರ್‌ನ ಸಿಸ್ಟಮ್-ಲೆವೆಲ್ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರ

3.2

ಇನ್‌ಪುಟ್‌ಗಳು ಮತ್ತು ಔಟ್‌ಪುಟ್‌ಗಳು
ಕೆಳಗಿನ ಕೋಷ್ಟಕವು DDR AXI ಆರ್ಬಿಟರ್‌ನ ಇನ್‌ಪುಟ್ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಪೋರ್ಟ್‌ಗಳನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ.

ಕೋಷ್ಟಕ 1 · DDR AXI ಆರ್ಬಿಟರ್‌ನ ಇನ್‌ಪುಟ್ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಪೋರ್ಟ್‌ಗಳು

ಸಿಗ್ನಲ್ ಹೆಸರು RESET_N_I

ನಿರ್ದೇಶನ ಇನ್ಪುಟ್

ಅಗಲ

SYS_CLOCK_I BUFF_READ_CLOCK_I

ಇನ್ಪುಟ್ ಇನ್ಪುಟ್

rd_req_1_i rd_ack_o

ಇನ್ಪುಟ್ put ಟ್ಪುಟ್

rd_done_1_o start_read_addr_1_i

ಔಟ್ಪುಟ್ ಇನ್ಪುಟ್

ಬೈಟ್‌ಗಳು_ಓದಲು_1_i

ಇನ್ಪುಟ್

video_rdata_1_o

ಔಟ್ಪುಟ್

[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL1_AXI_BUFF_ AWIDTH + 3) – 1 : 0] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH1):0]

ವಿವರಣೆ
ವಿನ್ಯಾಸಕ್ಕೆ ಸಕ್ರಿಯ ಕಡಿಮೆ ಅಸಮಕಾಲಿಕ ಮರುಹೊಂದಿಸುವ ಸಂಕೇತ
ಸಿಸ್ಟಮ್ ಗಡಿಯಾರ
ಚಾನಲ್‌ನ ಆಂತರಿಕ ಬಫರ್ ಓದುವ ಗಡಿಯಾರವನ್ನು ಬರೆಯಿರಿ, SYS_CLOCK_I ಆವರ್ತನೆ ದ್ವಿಗುಣವಾಗಿರಬೇಕು
ಮಾಸ್ಟರ್ 1 ರಿಂದ ವಿನಂತಿಯನ್ನು ಓದಿ
ಮಾಸ್ಟರ್ 1 ರಿಂದ ವಿನಂತಿಯನ್ನು ಓದಲು ಆರ್ಬಿಟರ್ ಸ್ವೀಕೃತಿ
ಮಾಸ್ಟರ್ 1 ಗೆ ಪೂರ್ಣಗೊಳಿಸುವಿಕೆಯನ್ನು ಓದಿ
ರೀಡ್ ಚಾನೆಲ್ 1 ಗಾಗಿ ಓದಲು ಪ್ರಾರಂಭಿಸಬೇಕಾದ ಡಿಡಿಆರ್ ವಿಳಾಸ
ಓದಿದ ಚಾನಲ್ 1 ರಿಂದ ಓದಬೇಕಾದ ಬೈಟ್‌ಗಳು
ರೀಡ್ ಚಾನಲ್ 1 ರಿಂದ ವೀಡಿಯೊ ಡೇಟಾ ಔಟ್‌ಪುಟ್

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್

ಸಿಗ್ನಲ್ ಹೆಸರು rdata_valid_1_o rd_req_2_i rd_ack_2_o
rd_done_2_o start_read_addr_2_i
ಬೈಟ್‌ಗಳು_ಓದಲು_2_i
video_rdata_2_o
rdata_valid_2_o rd_req_3_i rd_ack_3_o
rd_done_3_o start_read_addr_3_i
ಬೈಟ್‌ಗಳು_ಓದಲು_3_i
video_rdata_3_o
rdata_valid_3_o rd_req_4_i rd_ack_4_o
rd_done_4_o start_read_addr_4_i
ಬೈಟ್‌ಗಳು_ಓದಲು_4_i
video_rdata_4_o
rdata_valid_4_o wr_req_1_i wr_ack_1_o
wr_done_1_o start_write_addr_1_i
ಬೈಟ್‌ಗಳು_ಬರೆಯಲು_1_i
video_wdata_1_i
wdata_valid_1_i wr_req_2_i

ನಿರ್ದೇಶನ ಔಟ್ಪುಟ್ ಇನ್ಪುಟ್ ಔಟ್ಪುಟ್
ಔಟ್ಪುಟ್ ಇನ್ಪುಟ್
ಇನ್ಪುಟ್
ಔಟ್ಪುಟ್
ಔಟ್ಪುಟ್ ಇನ್ಪುಟ್ ಔಟ್ಪುಟ್
ಔಟ್ಪುಟ್ ಇನ್ಪುಟ್
ಇನ್ಪುಟ್
ಔಟ್ಪುಟ್
ಔಟ್ಪುಟ್ ಇನ್ಪುಟ್ ಔಟ್ಪುಟ್
ಔಟ್ಪುಟ್ ಇನ್ಪುಟ್
ಇನ್ಪುಟ್
ಔಟ್ಪುಟ್
ಔಟ್ಪುಟ್ ಇನ್ಪುಟ್ ಔಟ್ಪುಟ್
ಔಟ್ಪುಟ್ ಇನ್ಪುಟ್
ಇನ್ಪುಟ್
ಇನ್ಪುಟ್
ಇನ್ಪುಟ್ ಇನ್ಪುಟ್

ಅಗಲ
[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL2_AXI_BUFF_AWIDTH + 3) – 1 : 0] [(g_RD_CHANNEL2_VIDEO_DATA_WIDTH1):0] [(g_AXI_AWIDTH-1): 0) – 3 : 3] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH0 ):3] [(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL1_AXI_BUFF_AWIDTH + 0) – 4 : 3] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH0):4] [(g_AXI_AWIDTH-1):0] [(g_AXI_AWIDTH-1) AWIDTH + 0) - 1 : 3 ] [(g_WR_CHANNEL1_VIDEO_DATA_WIDTH0):1]

ವಿವರಣೆ ರೀಡ್ ಚಾನೆಲ್ 1 ರಿಂದ ಮಾನ್ಯವಾದ ಡೇಟಾವನ್ನು ಓದಿ ಮಾಸ್ಟರ್ 2 ರಿಂದ ವಿನಂತಿಯನ್ನು ಓದಲು ಆರ್ಬಿಟರ್ ಸ್ವೀಕೃತಿಯನ್ನು ಓದಲು ವಿನಂತಿಯನ್ನು ಓದಿ ಮಾಸ್ಟರ್ 2 ರೀಡ್ ಪೂರ್ಣಗೊಳಿಸುವಿಕೆಯನ್ನು ಮಾಸ್ಟರ್ 2 ಡಿಡಿಆರ್ ವಿಳಾಸಕ್ಕೆ ಓದಲು ಪ್ರಾರಂಭಿಸಬೇಕಾದ ಸ್ಥಳದಿಂದ ಚಾನೆಲ್ 2 ಬೈಟ್‌ಗಳನ್ನು ಓದಲು ಚಾನೆಲ್ 2 ವೀಡಿಯೋ ಡೇಟಾವನ್ನು ಓದಬೇಕು ರೀಡ್ ಚಾನಲ್‌ನಿಂದ ಔಟ್‌ಪುಟ್ 2 ರೀಡ್ ಚಾನೆಲ್‌ನಿಂದ ಮಾನ್ಯವಾದ ಡೇಟಾವನ್ನು ಓದಿ 2 ಮಾಸ್ಟರ್ 3 ರಿಂದ ವಿನಂತಿಯನ್ನು ಓದಲು ಆರ್ಬಿಟರ್ ಸ್ವೀಕೃತಿಯನ್ನು ಓದಲು ವಿನಂತಿಯನ್ನು ಓದಿ ಮಾಸ್ಟರ್ 3 ಮಾಸ್ಟರ್ 3 ಡಿಡಿಆರ್ ವಿಳಾಸವನ್ನು ಓದಲು ಓದುವಿಕೆಯನ್ನು ಪ್ರಾರಂಭಿಸಬೇಕಾದ ಸ್ಥಳದಿಂದ ಓದಲು ಪ್ರಾರಂಭಿಸಬೇಕು. ಚಾನೆಲ್ 3 ರೀಡ್ ಚಾನೆಲ್‌ನಿಂದ ವೀಡಿಯೊ ಡೇಟಾ ಔಟ್‌ಪುಟ್ 3 ರೀಡ್ ಚಾನೆಲ್‌ನಿಂದ ಮಾನ್ಯವಾದ ಡೇಟಾವನ್ನು ಓದಿ 3 ಮಾಸ್ಟರ್ 3 ರಿಂದ ವಿನಂತಿಯನ್ನು ಓದಲು ಆರ್ಬಿಟರ್ ಸ್ವೀಕೃತಿಯನ್ನು ಓದಿ ಮಾಸ್ಟರ್ 4 ರಿಂದ ಓದಲು ಪೂರ್ಣಗೊಳಿಸುವಿಕೆಯನ್ನು ಮಾಸ್ಟರ್ 4 ಡಿಡಿಆರ್ ವಿಳಾಸಕ್ಕೆ ಓದಲು ಪ್ರಾರಂಭಿಸಬೇಕು. ರೀಡ್ ಚಾನೆಲ್‌ನಿಂದ ಓದಿ 4 ರೀಡ್ ಚಾನೆಲ್‌ನಿಂದ ವೀಡಿಯೊ ಡೇಟಾ ಔಟ್‌ಪುಟ್ ರೀಡ್ ಚಾನೆಲ್‌ನಿಂದ ಮಾನ್ಯವಾದ ಡೇಟಾವನ್ನು ಓದಿ 4 ರೀಡ್ ಚಾನೆಲ್‌ನಿಂದ ಮಾನ್ಯವಾದ ಡೇಟಾವನ್ನು ಓದಿ 4 ಮಾಸ್ಟರ್ 4 ರಿಂದ ವಿನಂತಿಯನ್ನು ಬರೆಯಲು ಆರ್ಬಿಟರ್ ಸ್ವೀಕೃತಿಯನ್ನು ಬರೆಯಲು ವಿನಂತಿಯನ್ನು ಮಾಸ್ಟರ್ 4 ಗೆ ಬರೆಯಲು ಪೂರ್ಣಗೊಳಿಸುವಿಕೆಯನ್ನು ಮಾಸ್ಟರ್ 1 ಡಿಡಿಆರ್ ವಿಳಾಸಕ್ಕೆ ಬರೆಯಿರಿ ಅದು ಬರೆಯುವ ಚಾನಲ್ 1 ರಿಂದ ಬರೆಯಬೇಕು ರೈಟ್ ಚಾನಲ್ 1 ರಿಂದ ಬರೆಯಬೇಕಾದ ಬೈಟ್‌ಗಳು ಚಾನಲ್ 1 ಬರೆಯಲು ವೀಡಿಯೊ ಡೇಟಾ ಇನ್‌ಪುಟ್
ಚಾನಲ್ 1 ಬರೆಯಲು ಮಾನ್ಯವಾದ ಡೇಟಾವನ್ನು ಬರೆಯಿರಿ ಮಾಸ್ಟರ್ 1 ರಿಂದ ವಿನಂತಿಯನ್ನು ಬರೆಯಿರಿ

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್

ಸಿಗ್ನಲ್ ಹೆಸರು wr_ack_2_o

ನಿರ್ದೇಶನ ಔಟ್ಪುಟ್

wr_done_2_o start_write_addr_2_i

ಔಟ್ಪುಟ್ ಇನ್ಪುಟ್

ಬೈಟ್‌ಗಳು_ಬರೆಯಲು_2_i

ಇನ್ಪುಟ್

video_wdata_2_i

ಇನ್ಪುಟ್

wdata_valid_2_i AXI I/F ಸಂಕೇತಗಳು ವಿಳಾಸ ಚಾನಲ್ ಓದಿ m_arid_o

ಇನ್ಪುಟ್ put ಟ್ಪುಟ್

m_araddr_o

ಔಟ್ಪುಟ್

m_arlen_o

ಔಟ್ಪುಟ್

m_arsize_o m_arburst_o

ಔಟ್ಪುಟ್ ಔಟ್ಪುಟ್

m_arlock_o

ಔಟ್ಪುಟ್

m_arcache_o

ಔಟ್ಪುಟ್

m_arprot_o

ಔಟ್ಪುಟ್

ಅಗಲ
[(g_AXI_AWIDTH-1):0] [(g_WR_CHANNEL2_AXI_BUFF_AWIDTH + 3) – 1 : 0] [(g_WR_CHANNEL2_VIDEO_DATA_WIDTH1):0]

ವಿವರಣೆ ಮಾಸ್ಟರ್ 2 ರಿಂದ ವಿನಂತಿಯನ್ನು ಬರೆಯಲು ಆರ್ಬಿಟರ್ ಸ್ವೀಕೃತಿ ಮಾಸ್ಟರ್ 2 ಡಿಡಿಆರ್ ವಿಳಾಸಕ್ಕೆ ಪೂರ್ಣಗೊಳಿಸುವಿಕೆಯನ್ನು ಬರೆಯಿರಿ, ಅದನ್ನು ಬರೆಯುವ ಚಾನಲ್ 2 ಬೈಟ್‌ಗಳು ರೈಟ್ ಚಾನಲ್‌ನಿಂದ ಬರೆಯಬೇಕು 2 ಬೈಟ್‌ಗಳು ಚಾನಲ್ 2 ಬರೆಯಲು ವೀಡಿಯೊ ಡೇಟಾ ಇನ್‌ಪುಟ್
ಚಾನಲ್ 2 ಬರೆಯಲು ಮಾನ್ಯವಾದ ಡೇಟಾವನ್ನು ಬರೆಯಿರಿ

[3:0] [(g_AXI_AWIDTH-1):0] [3:0] [2:0] [1:0] [1:0] [3:0] [2:0]

ವಿಳಾಸ ID ಓದಿ. ಗುರುತಿಸುವಿಕೆ tag ಸಂಕೇತಗಳ ಓದುವ ವಿಳಾಸ ಗುಂಪಿಗಾಗಿ.
ವಿಳಾಸವನ್ನು ಓದಿ. ರೀಡ್ ಬರ್ಸ್ಟ್ ವಹಿವಾಟಿನ ಆರಂಭಿಕ ವಿಳಾಸವನ್ನು ಒದಗಿಸುತ್ತದೆ. ಸ್ಫೋಟದ ಪ್ರಾರಂಭದ ವಿಳಾಸವನ್ನು ಮಾತ್ರ ಒದಗಿಸಲಾಗಿದೆ.
ಬರ್ಸ್ಟ್ ಉದ್ದ. ಬರ್ಸ್ಟ್‌ನಲ್ಲಿ ನಿಖರವಾದ ವರ್ಗಾವಣೆಗಳ ಸಂಖ್ಯೆಯನ್ನು ಒದಗಿಸುತ್ತದೆ. ಈ ಮಾಹಿತಿಯು ವಿಳಾಸದೊಂದಿಗೆ ಸಂಬಂಧಿಸಿದ ಡೇಟಾ ವರ್ಗಾವಣೆಗಳ ಸಂಖ್ಯೆಯನ್ನು ನಿರ್ಧರಿಸುತ್ತದೆ
ಬರ್ಸ್ಟ್ ಗಾತ್ರ. ಬರ್ಸ್ಟ್‌ನಲ್ಲಿ ಪ್ರತಿ ವರ್ಗಾವಣೆಯ ಗಾತ್ರ
ಬರ್ಸ್ಟ್ ಪ್ರಕಾರ. ಗಾತ್ರದ ಮಾಹಿತಿಯೊಂದಿಗೆ ಸೇರಿಕೊಂಡು, ಬರ್ಸ್ಟ್‌ನೊಳಗೆ ಪ್ರತಿ ವರ್ಗಾವಣೆಯ ವಿಳಾಸವನ್ನು ಹೇಗೆ ಲೆಕ್ಕ ಹಾಕಲಾಗುತ್ತದೆ ಎಂಬುದನ್ನು ವಿವರಿಸುತ್ತದೆ.
2'b01 à ಹೆಚ್ಚುತ್ತಿರುವ ವಿಳಾಸ ಸ್ಫೋಟಕ್ಕೆ ನಿಗದಿಪಡಿಸಲಾಗಿದೆ
ಲಾಕ್ ಪ್ರಕಾರ. ವರ್ಗಾವಣೆಯ ಪರಮಾಣು ಗುಣಲಕ್ಷಣಗಳ ಬಗ್ಗೆ ಹೆಚ್ಚುವರಿ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ.
2'b00 à ಸಾಮಾನ್ಯ ಪ್ರವೇಶಕ್ಕೆ ನಿಗದಿಪಡಿಸಲಾಗಿದೆ
ಸಂಗ್ರಹ ಪ್ರಕಾರ. ವರ್ಗಾವಣೆಯ ಕ್ಯಾಶೆಬಲ್ ಗುಣಲಕ್ಷಣಗಳ ಬಗ್ಗೆ ಹೆಚ್ಚುವರಿ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ.
4'b0000 à ಕ್ಯಾಶೆಬಲ್ ಅಲ್ಲದ ಮತ್ತು ಬಫರಬಲ್ ಅಲ್ಲ
ರಕ್ಷಣೆಯ ಪ್ರಕಾರ. ವಹಿವಾಟಿಗೆ ರಕ್ಷಣಾ ಘಟಕದ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ.
3'b000 à ಸಾಮಾನ್ಯ, ಸುರಕ್ಷಿತ ಡೇಟಾ ಪ್ರವೇಶಕ್ಕೆ ನಿಗದಿಪಡಿಸಲಾಗಿದೆ

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್
ಸಿಗ್ನಲ್ ಹೆಸರು m_arvalid_o

ನಿರ್ದೇಶನ ಔಟ್ಪುಟ್

ಅಗಲ

m_arready_i

ಇನ್ಪುಟ್

ಡೇಟಾ ಚಾನಲ್ ಓದಿ

m_rid_i

ಇನ್ಪುಟ್

[3:0]

m_rdata_i m_rresp_i
m_rlast_i m_rvalid_i

ಇನ್ಪುಟ್ ಇನ್ಪುಟ್

[(g_AXI_DWIDTH-1):0] [1:0]

ಇನ್ಪುಟ್ ಇನ್ಪುಟ್

m_ready_o

ಔಟ್ಪುಟ್

ವಿಳಾಸ ಚಾನಲ್ ಬರೆಯಿರಿ

m_awid_o

ಔಟ್ಪುಟ್

m_awaddr_o

ಔಟ್ಪುಟ್

[3:0] [(g_AXI_AWIDTH-1):0]

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

ವಿವರಣೆ ಓದುವ ವಿಳಾಸ ಮಾನ್ಯವಾಗಿದೆ.
ಅಧಿಕವಾಗಿರುವಾಗ, ಓದುವ ವಿಳಾಸ ಮತ್ತು ನಿಯಂತ್ರಣ ಮಾಹಿತಿಯು ಮಾನ್ಯವಾಗಿರುತ್ತದೆ ಮತ್ತು ವಿಳಾಸದ ಅಂಗೀಕಾರ ಸಂಕೇತವು m_arready ಹೆಚ್ಚಾಗುವವರೆಗೆ ಹೆಚ್ಚಾಗಿರುತ್ತದೆ.
`1′ = ವಿಳಾಸ ಮತ್ತು ನಿಯಂತ್ರಣ ಮಾಹಿತಿ ಮಾನ್ಯವಾಗಿದೆ
`0′ = ವಿಳಾಸ ಮತ್ತು ನಿಯಂತ್ರಣ ಮಾಹಿತಿ ಮಾನ್ಯವಾಗಿಲ್ಲ. ಓದುವ ವಿಳಾಸ ಸಿದ್ಧವಾಗಿದೆ. ಗುಲಾಮನು ವಿಳಾಸ ಮತ್ತು ಸಂಬಂಧಿತ ನಿಯಂತ್ರಣ ಸಂಕೇತಗಳನ್ನು ಸ್ವೀಕರಿಸಲು ಸಿದ್ಧನಾಗಿರುತ್ತಾನೆ:
1 = ಗುಲಾಮ ಸಿದ್ಧ
0 = ಗುಲಾಮ ಸಿದ್ಧವಾಗಿಲ್ಲ.
ID ಓದಿ tag. ID tag ಸಂಕೇತಗಳ ರೀಡ್ ಡೇಟಾ ಗುಂಪು. m_rid ಮೌಲ್ಯವನ್ನು ಸ್ಲೇವ್‌ನಿಂದ ರಚಿಸಲಾಗಿದೆ ಮತ್ತು ಅದು ಪ್ರತಿಕ್ರಿಯಿಸುತ್ತಿರುವ ಓದುವ ವಹಿವಾಟಿನ m_arid ಮೌಲ್ಯಕ್ಕೆ ಹೊಂದಿಕೆಯಾಗಬೇಕು. ಡೇಟಾವನ್ನು ಓದಿ. ಪ್ರತಿಕ್ರಿಯೆ ಓದಿ.
ಓದುವ ವರ್ಗಾವಣೆಯ ಸ್ಥಿತಿ. ಅನುಮತಿಸಬಹುದಾದ ಪ್ರತಿಕ್ರಿಯೆಗಳೆಂದರೆ OKAY, EXOKAY, SLVERR ಮತ್ತು DECERR. ಕೊನೆಯದಾಗಿ ಓದಿ.
ರೀಡ್ ಬರ್ಸ್ಟ್‌ನಲ್ಲಿ ಕೊನೆಯ ವರ್ಗಾವಣೆ. ಓದಿ ಮಾನ್ಯ. ಅಗತ್ಯವಿರುವ ಓದುವ ಡೇಟಾ ಲಭ್ಯವಿದೆ ಮತ್ತು ಓದುವಿಕೆ ವರ್ಗಾವಣೆಯನ್ನು ಪೂರ್ಣಗೊಳಿಸಬಹುದು:
1 = ಓದಲು ಡೇಟಾ ಲಭ್ಯವಿದೆ
0 = ಓದಲು ಡೇಟಾ ಲಭ್ಯವಿಲ್ಲ. ಓದಿ ಸಿದ್ಧ. ಓದುವ ಡೇಟಾ ಮತ್ತು ಪ್ರತಿಕ್ರಿಯೆ ಮಾಹಿತಿಯನ್ನು ಮಾಸ್ಟರ್ ಸ್ವೀಕರಿಸಬಹುದು:
1= ಮಾಸ್ಟರ್ ಸಿದ್ಧವಾಗಿದೆ
0 = ಮಾಸ್ಟರ್ ಸಿದ್ಧವಾಗಿಲ್ಲ.
ವಿಳಾಸ ID ಬರೆಯಿರಿ. ಗುರುತಿಸುವಿಕೆ tag ಸಂಕೇತಗಳ ಬರೆಯುವ ವಿಳಾಸ ಗುಂಪಿಗಾಗಿ. ವಿಳಾಸವನ್ನು ಬರೆಯಿರಿ. ಬರಹ ಬರ್ಸ್ಟ್ ವಹಿವಾಟಿನಲ್ಲಿ ಮೊದಲ ವರ್ಗಾವಣೆಯ ವಿಳಾಸವನ್ನು ಒದಗಿಸುತ್ತದೆ. ಸಂಬಂಧಿತ ನಿಯಂತ್ರಣ ಸಂಕೇತಗಳನ್ನು ಸ್ಫೋಟದಲ್ಲಿ ಉಳಿದ ವರ್ಗಾವಣೆಗಳ ವಿಳಾಸಗಳನ್ನು ನಿರ್ಧರಿಸಲು ಬಳಸಲಾಗುತ್ತದೆ.
8

DDR AXI ಆರ್ಬಿಟರ್
ಸಿಗ್ನಲ್ ಹೆಸರು m_awlen_o

ನಿರ್ದೇಶನ ಔಟ್ಪುಟ್

ಅಗಲ [3:0]

m_awsize_o

ಔಟ್ಪುಟ್

[2:0]

m_awburst_o

ಔಟ್ಪುಟ್

[1:0]

m_awlock_o

ಔಟ್ಪುಟ್

[1:0]

m_awcache_o

ಔಟ್ಪುಟ್

[3:0]

m_awprot_o

ಔಟ್ಪುಟ್

[2:0]

m_awvalid_o

ಔಟ್ಪುಟ್

ವಿವರಣೆ
ಬರ್ಸ್ಟ್ ಉದ್ದ. ಬರ್ಸ್ಟ್‌ನಲ್ಲಿ ನಿಖರವಾದ ವರ್ಗಾವಣೆಗಳ ಸಂಖ್ಯೆಯನ್ನು ಒದಗಿಸುತ್ತದೆ. ಈ ಮಾಹಿತಿಯು ವಿಳಾಸದೊಂದಿಗೆ ಸಂಬಂಧಿಸಿದ ಡೇಟಾ ವರ್ಗಾವಣೆಗಳ ಸಂಖ್ಯೆಯನ್ನು ನಿರ್ಧರಿಸುತ್ತದೆ.
ಬರ್ಸ್ಟ್ ಗಾತ್ರ. ಬರ್ಸ್ಟ್‌ನಲ್ಲಿ ಪ್ರತಿ ವರ್ಗಾವಣೆಯ ಗಾತ್ರ. ಬೈಟ್ ಲೇನ್ ಸ್ಟ್ರೋಬ್‌ಗಳು ನಿಖರವಾಗಿ ಯಾವ ಬೈಟ್ ಲೇನ್‌ಗಳನ್ನು ನವೀಕರಿಸಬೇಕೆಂದು ಸೂಚಿಸುತ್ತವೆ.
ಪ್ರತಿ ಡೇಟಾ ವರ್ಗಾವಣೆ ಅಥವಾ 3-ಬಿಟ್ ವರ್ಗಾವಣೆಗೆ 011'b8 à 64 ಬೈಟ್‌ಗಳಿಗೆ ನಿಗದಿಪಡಿಸಲಾಗಿದೆ
ಬರ್ಸ್ಟ್ ಪ್ರಕಾರ. ಗಾತ್ರದ ಮಾಹಿತಿಯೊಂದಿಗೆ ಸೇರಿಕೊಂಡು, ಬರ್ಸ್ಟ್‌ನೊಳಗೆ ಪ್ರತಿ ವರ್ಗಾವಣೆಯ ವಿಳಾಸವನ್ನು ಹೇಗೆ ಲೆಕ್ಕ ಹಾಕಲಾಗುತ್ತದೆ ಎಂಬುದನ್ನು ವಿವರಿಸುತ್ತದೆ.
2'b01 à ಹೆಚ್ಚುತ್ತಿರುವ ವಿಳಾಸ ಸ್ಫೋಟಕ್ಕೆ ನಿಗದಿಪಡಿಸಲಾಗಿದೆ
ಲಾಕ್ ಪ್ರಕಾರ. ವರ್ಗಾವಣೆಯ ಪರಮಾಣು ಗುಣಲಕ್ಷಣಗಳ ಬಗ್ಗೆ ಹೆಚ್ಚುವರಿ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ.
2'b00 à ಸಾಮಾನ್ಯ ಪ್ರವೇಶಕ್ಕೆ ನಿಗದಿಪಡಿಸಲಾಗಿದೆ
ಸಂಗ್ರಹ ಪ್ರಕಾರ. ವಹಿವಾಟಿನ ಬಫರಬಲ್, ಕ್ಯಾಶೆಬಲ್, ರೈಟ್-ಥ್ರೂ, ರೈಟ್-ಬ್ಯಾಕ್ ಮತ್ತು ಹಂಚಿಕೆ ಗುಣಲಕ್ಷಣಗಳನ್ನು ಸೂಚಿಸುತ್ತದೆ.
4'b0000 à ಕ್ಯಾಶೆಬಲ್ ಅಲ್ಲದ ಮತ್ತು ಬಫರಬಲ್ ಅಲ್ಲ
ರಕ್ಷಣೆಯ ಪ್ರಕಾರ. ವಹಿವಾಟಿನ ಸಾಮಾನ್ಯ, ಸವಲತ್ತು ಅಥವಾ ಸುರಕ್ಷಿತ ರಕ್ಷಣೆಯ ಮಟ್ಟವನ್ನು ಸೂಚಿಸುತ್ತದೆ ಮತ್ತು ವಹಿವಾಟು ಡೇಟಾ ಪ್ರವೇಶ ಅಥವಾ ಸೂಚನಾ ಪ್ರವೇಶವಾಗಿದೆಯೇ ಎಂಬುದನ್ನು ಸೂಚಿಸುತ್ತದೆ.
3'b000 à ಸಾಮಾನ್ಯ, ಸುರಕ್ಷಿತ ಡೇಟಾ ಪ್ರವೇಶಕ್ಕೆ ನಿಗದಿಪಡಿಸಲಾಗಿದೆ
ವಿಳಾಸವನ್ನು ಬರೆಯಿರಿ ಮಾನ್ಯ. ಮಾನ್ಯವಾದ ಬರೆಯುವ ವಿಳಾಸ ಮತ್ತು ನಿಯಂತ್ರಣವನ್ನು ಸೂಚಿಸುತ್ತದೆ
ಮಾಹಿತಿ ಲಭ್ಯವಿದೆ:
1 = ವಿಳಾಸ ಮತ್ತು ನಿಯಂತ್ರಣ ಮಾಹಿತಿ ಲಭ್ಯವಿದೆ
0 = ವಿಳಾಸ ಮತ್ತು ನಿಯಂತ್ರಣ ಮಾಹಿತಿ ಲಭ್ಯವಿಲ್ಲ. ವಿಳಾಸವನ್ನು ಅಂಗೀಕರಿಸುವ ಸಿಗ್ನಲ್, m_awready, ಎತ್ತರಕ್ಕೆ ಹೋಗುವವರೆಗೆ ವಿಳಾಸ ಮತ್ತು ನಿಯಂತ್ರಣ ಮಾಹಿತಿಯು ಸ್ಥಿರವಾಗಿರುತ್ತದೆ.

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್

ಸಿಗ್ನಲ್ ಹೆಸರು m_awready_i

ನಿರ್ದೇಶನ ಇನ್ಪುಟ್

ಅಗಲ

ಡೇಟಾ ಚಾನಲ್ ಬರೆಯಿರಿ

m_wid_o

ಔಟ್ಪುಟ್

[3:0]

m_wdata_o m_wstrb_o

ಔಟ್ಪುಟ್ ಔಟ್ಪುಟ್

[(g_AXI_DWIDTH-1):0]AXI_DWDITH ಪ್ಯಾರಾಮೀಟರ್
[7:0]

m_wlast_o m_wvalid_o

ಔಟ್ಪುಟ್ ಔಟ್ಪುಟ್

m_wready_i

ಇನ್ಪುಟ್

ಪ್ರತಿಕ್ರಿಯೆ ಚಾನಲ್ ಸಂಕೇತಗಳನ್ನು ಬರೆಯಿರಿ

m_bid_i

ಇನ್ಪುಟ್

[3:0]

m_bresp_i m_bvalid_i

ಇನ್ಪುಟ್

[1:0]

ಇನ್ಪುಟ್

m_ಬ್ರೆಡಿ_o

ಔಟ್ಪುಟ್

ವಿವರಣೆ ಬರೆಯಲು ವಿಳಾಸ ಸಿದ್ಧವಾಗಿದೆ. ಗುಲಾಮನು ವಿಳಾಸ ಮತ್ತು ಸಂಬಂಧಿತ ನಿಯಂತ್ರಣ ಸಂಕೇತಗಳನ್ನು ಸ್ವೀಕರಿಸಲು ಸಿದ್ಧವಾಗಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ:
1 = ಗುಲಾಮ ಸಿದ್ಧ
0 = ಗುಲಾಮ ಸಿದ್ಧವಾಗಿಲ್ಲ.
ID ಬರೆಯಿರಿ tag. ID tag ಬರಹ ಡೇಟಾ ವರ್ಗಾವಣೆ. m_wid ಮೌಲ್ಯವು ಬರಹ ವಹಿವಾಟಿನ m_awid ಮೌಲ್ಯಕ್ಕೆ ಹೊಂದಿಕೆಯಾಗಬೇಕು. ಡೇಟಾವನ್ನು ಬರೆಯಿರಿ
ಸ್ಟ್ರೋಬ್ಗಳನ್ನು ಬರೆಯಿರಿ. ಈ ಸಂಕೇತವು ಯಾವ ಬೈಟ್ ಲೇನ್‌ಗಳನ್ನು ಮೆಮೊರಿಯಲ್ಲಿ ನವೀಕರಿಸಬೇಕೆಂದು ಸೂಚಿಸುತ್ತದೆ. ಬರೆಯುವ ಡೇಟಾ ಬಸ್‌ನ ಪ್ರತಿ ಎಂಟು ಬಿಟ್‌ಗಳಿಗೆ ಒಂದು ರೈಟ್ ಸ್ಟ್ರೋಬ್ ಇದೆ ಕೊನೆಯದಾಗಿ ಬರೆಯಿರಿ. ಬರಹ ಸ್ಫೋಟದಲ್ಲಿ ಕೊನೆಯ ವರ್ಗಾವಣೆ. ಮಾನ್ಯವಾಗಿ ಬರೆಯಿರಿ. ಮಾನ್ಯವಾದ ಬರವಣಿಗೆ ಡೇಟಾ ಮತ್ತು ಸ್ಟ್ರೋಬ್‌ಗಳು ಲಭ್ಯವಿದೆ:
1 = ಬರವಣಿಗೆ ಡೇಟಾ ಮತ್ತು ಸ್ಟ್ರೋಬ್‌ಗಳು ಲಭ್ಯವಿದೆ
0 = ಬರವಣಿಗೆ ಡೇಟಾ ಮತ್ತು ಸ್ಟ್ರೋಬ್‌ಗಳು ಲಭ್ಯವಿಲ್ಲ. ಸಿದ್ಧವಾಗಿ ಬರೆಯಿರಿ. ಸ್ಲೇವ್ ಬರೆಯುವ ಡೇಟಾವನ್ನು ಸ್ವೀಕರಿಸಬಹುದು: 1 = ಗುಲಾಮ ಸಿದ್ಧ
0 = ಗುಲಾಮ ಸಿದ್ಧವಾಗಿಲ್ಲ.
ಪ್ರತಿಕ್ರಿಯೆ ID. ಗುರುತಿಸುವಿಕೆ tag ಬರಹ ಪ್ರತಿಕ್ರಿಯೆಯ. m_bid ಮೌಲ್ಯವು ಸ್ಲೇವ್ ಪ್ರತಿಕ್ರಿಯಿಸುತ್ತಿರುವ ಬರಹ ವಹಿವಾಟಿನ m_awid ಮೌಲ್ಯಕ್ಕೆ ಹೊಂದಿಕೆಯಾಗಬೇಕು. ಪ್ರತಿಕ್ರಿಯೆ ಬರೆಯಿರಿ. ಬರಹ ವಹಿವಾಟಿನ ಸ್ಥಿತಿ. ಅನುಮತಿಸಬಹುದಾದ ಪ್ರತಿಕ್ರಿಯೆಗಳೆಂದರೆ OKAY, EXOKAY, SLVERR ಮತ್ತು DECERR. ಮಾನ್ಯವಾದ ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಬರೆಯಿರಿ. ಮಾನ್ಯವಾದ ಬರಹ ಪ್ರತಿಕ್ರಿಯೆ ಲಭ್ಯವಿದೆ:
1 = ಬರಹ ಪ್ರತಿಕ್ರಿಯೆ ಲಭ್ಯವಿದೆ
0 = ಬರಹ ಪ್ರತಿಕ್ರಿಯೆ ಲಭ್ಯವಿಲ್ಲ. ಪ್ರತಿಕ್ರಿಯೆ ಸಿದ್ಧವಾಗಿದೆ. ಮಾಸ್ಟರ್ ಪ್ರತಿಕ್ರಿಯೆ ಮಾಹಿತಿಯನ್ನು ಸ್ವೀಕರಿಸಬಹುದು.
1 = ಮಾಸ್ಟರ್ ಸಿದ್ಧವಾಗಿದೆ
0 = ಮಾಸ್ಟರ್ ಸಿದ್ಧವಾಗಿಲ್ಲ.

ಕೆಳಗಿನ ಚಿತ್ರವು DDR AXI ಆರ್ಬಿಟರ್‌ನ ಆಂತರಿಕ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರವನ್ನು ತೋರಿಸುತ್ತದೆ.

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್
ಕೆಳಗಿನ ಚಿತ್ರವು DDR AXI ಆರ್ಬಿಟರ್‌ನ ಆಂತರಿಕ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರವನ್ನು ತೋರಿಸುತ್ತದೆ. ಚಿತ್ರ 4 · DDR AXI ಆರ್ಬಿಟರ್‌ನ ಆಂತರಿಕ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರ

read_req_(x)_i ಇನ್‌ಪುಟ್‌ನಲ್ಲಿ ಹೆಚ್ಚಿನ ಇನ್‌ಪುಟ್ ಸಿಗ್ನಲ್ ಪಡೆದಾಗ ಪ್ರತಿ ರೀಡ್ ಚಾನಲ್ ಟ್ರಿಗರ್ ಆಗುತ್ತದೆ. ನಂತರ ಅದು

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್
read_req_(x)_i ಇನ್‌ಪುಟ್‌ನಲ್ಲಿ ಹೆಚ್ಚಿನ ಇನ್‌ಪುಟ್ ಸಿಗ್ನಲ್ ಪಡೆದಾಗ ಪ್ರತಿ ರೀಡ್ ಚಾನಲ್ ಟ್ರಿಗರ್ ಆಗುತ್ತದೆ. ನಂತರ ಇದು ಎಸ್ampಬಾಹ್ಯ ಮಾಸ್ಟರ್‌ನಿಂದ ಇನ್‌ಪುಟ್ ಆಗಿರುವ ಇನ್‌ಪುಟ್‌ಗಳನ್ನು ಓದಲು ಆರಂಭಿಕ AXI ವಿಳಾಸ ಮತ್ತು ಬೈಟ್‌ಗಳು. read_ack_(x)_o ಅನ್ನು ಟಾಗಲ್ ಮಾಡುವ ಮೂಲಕ ಚಾನಲ್ ಬಾಹ್ಯ ಮಾಸ್ಟರ್ ಅನ್ನು ಅಂಗೀಕರಿಸುತ್ತದೆ. ಚಾನಲ್ ಇನ್‌ಪುಟ್‌ಗಳನ್ನು ಪ್ರಕ್ರಿಯೆಗೊಳಿಸುತ್ತದೆ ಮತ್ತು DDR-SDRAM ನಿಂದ ಡೇಟಾವನ್ನು ಓದಲು ಅಗತ್ಯವಿರುವ AXI ವಹಿವಾಟುಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ. 64-ಬಿಟ್ AXI ಫಾರ್ಮ್ಯಾಟ್‌ನಲ್ಲಿ ಓದಲಾದ ಡೇಟಾವನ್ನು ಆಂತರಿಕ ಬಫರ್‌ನಲ್ಲಿ ಸಂಗ್ರಹಿಸಲಾಗುತ್ತದೆ. ಅಗತ್ಯವಿರುವ ಡೇಟಾವನ್ನು ಓದಿದ ನಂತರ ಮತ್ತು ಆಂತರಿಕ ಬಫರ್‌ನಲ್ಲಿ ಸಂಗ್ರಹಿಸಿದ ನಂತರ, ಅನ್-ಪ್ಯಾಕರ್ ಮಾಡ್ಯೂಲ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲಾಗುತ್ತದೆ. ಅನ್-ಪ್ಯಾಕರ್ ಮಾಡ್ಯೂಲ್ ಪ್ರತಿ 64-ಬಿಟ್ ಪದವನ್ನು ನಿರ್ದಿಷ್ಟ ಚಾನಲ್‌ಗೆ ಅಗತ್ಯವಿರುವ ಔಟ್‌ಪುಟ್ ಡೇಟಾ ಬಿಟ್ ಉದ್ದಕ್ಕೆ ಅನ್ಪ್ಯಾಕ್ ಮಾಡುತ್ತದೆ.ampಚಾನಲ್ ಅನ್ನು 32-ಬಿಟ್ ಔಟ್‌ಪುಟ್ ಡೇಟಾ ಅಗಲವಾಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಿದ್ದರೆ, ಪ್ರತಿ 64-ಬಿಟ್ ಪದವನ್ನು ಎರಡು 32-ಬಿಟ್ ಔಟ್‌ಪುಟ್ ಡೇಟಾ ಪದಗಳಾಗಿ ಕಳುಹಿಸಲಾಗುತ್ತದೆ. 1-ಬಿಟ್ ಚಾನಲ್ ಆಗಿರುವ ಚಾನಲ್ 24 ಗಾಗಿ, ಅನ್-ಪ್ಯಾಕರ್ ಪ್ರತಿ 64-ಬಿಟ್ ಪದವನ್ನು 24-ಬಿಟ್ ಔಟ್‌ಪುಟ್ ಡೇಟಾಗೆ ಅನ್ಪ್ಯಾಕ್ ಮಾಡುತ್ತದೆ. 64 24 ರ ಬಹುಸಂಖ್ಯೆಯಲ್ಲ, ಓದುವ ಚಾನಲ್ 1 ಗಾಗಿ ಅನ್-ಪ್ಯಾಕರ್ ಎಂಟು 64-ಬಿಟ್ ಡೇಟಾ ಪದಗಳನ್ನು ರಚಿಸಲು ಮೂರು 24-ಬಿಟ್ ಪದಗಳ ಗುಂಪನ್ನು ಸಂಯೋಜಿಸುತ್ತದೆ. ಬಾಹ್ಯ ಮಾಸ್ಟರ್ ವಿನಂತಿಸಿದ ಡೇಟಾ ಬೈಟ್‌ಗಳನ್ನು 1 ರಿಂದ ಭಾಗಿಸಬೇಕೆಂದು ಇದು ರೀಡ್ ಚಾನೆಲ್ 8 ನಲ್ಲಿ ನಿರ್ಬಂಧವನ್ನು ಹಾಕುತ್ತದೆ. ರೀಡ್ ಚಾನಲ್‌ಗಳು 2, 3 ಮತ್ತು 4 ಅನ್ನು 8-ಬಿಟ್, 24 ಬಿಟ್ ಮತ್ತು 32-ಬಿಟ್ ಡೇಟಾ ಅಗಲವಾಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದು, ಅದು g_RD_CHANNEL(X) _VIDEO_DATA_WIDTH ಜಾಗತಿಕ ಕಾನ್ಫಿಗರೇಶನ್ ಪ್ಯಾರಾಮೀಟರ್ ಮೂಲಕ ನಿರ್ಧರಿಸಲಾಗುತ್ತದೆ. ಅವುಗಳನ್ನು 24-ಬಿಟ್‌ನಂತೆ ಕಾನ್ಫಿಗರ್ ಮಾಡಿದ್ದರೆ, ಮೇಲೆ ತಿಳಿಸಿದ ನಿರ್ಬಂಧವು ಪ್ರತಿಯೊಂದಕ್ಕೂ ಅನ್ವಯಿಸುತ್ತದೆ. ಆದರೆ ಅವುಗಳನ್ನು 8-ಬಿಟ್ ಅಥವಾ 32-ಬಿಟ್ ಆಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಿದ್ದರೆ, 64 32 ಮತ್ತು 8 ರ ಬಹುಸಂಖ್ಯೆಯಂತಹ ಯಾವುದೇ ನಿರ್ಬಂಧಗಳಿಲ್ಲ. ಈ ಸಂದರ್ಭಗಳಲ್ಲಿ, ಪ್ರತಿ 64-ಬಿಟ್ ಪದವನ್ನು ಎರಡು 32-ಬಿಟ್ ಡೇಟಾ ಪದಗಳಾಗಿ ಅಥವಾ ಎಂಟು 8 ಆಗಿ ಅನ್ಪ್ಯಾಕ್ ಮಾಡಲಾಗುತ್ತದೆ. -ಬಿಟ್ ಡೇಟಾ ಪದಗಳು.
1 64-ಬಿಟ್ ಪದಗಳ ಬ್ಯಾಚ್‌ಗಳಲ್ಲಿ DDR-SDRAM ನಿಂದ 24-ಬಿಟ್ ಔಟ್‌ಪುಟ್ ಡೇಟಾ ಪದಗಳಿಗೆ ಓದಲಾದ 48-ಬಿಟ್ ಡೇಟಾ ಪದಗಳನ್ನು ಚಾನೆಲ್ 64 ಅನ್ಪ್ಯಾಕ್ ಮಾಡುತ್ತದೆ, ಅಂದರೆ ರೀಡ್ ಚಾನಲ್ 48 ರ ಆಂತರಿಕ ಬಫರ್‌ನಲ್ಲಿ 64 1-ಬಿಟ್ ಪದಗಳು ಲಭ್ಯವಿದ್ದಾಗ, ಅನ್-ಪ್ಯಾಕರ್ 24-ಬಿಟ್ ಔಟ್‌ಪುಟ್ ಡೇಟಾವನ್ನು ನೀಡಲು ಅವುಗಳನ್ನು ಅನ್ಪ್ಯಾಕ್ ಮಾಡಲು ಪ್ರಾರಂಭಿಸುತ್ತಾನೆ. ಓದಲು ವಿನಂತಿಸಿದ ಡೇಟಾ ಬೈಟ್‌ಗಳು 48 64-ಬಿಟ್ ಪದಗಳಿಗಿಂತ ಕಡಿಮೆಯಿದ್ದರೆ, DDR-SDRAM ನಿಂದ ಸಂಪೂರ್ಣ ಡೇಟಾವನ್ನು ಓದಿದ ನಂತರ ಮಾತ್ರ ಅನ್-ಪ್ಯಾಕರ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲಾಗುತ್ತದೆ. ಉಳಿದ ಮೂರು ರೀಡ್ ಚಾನೆಲ್‌ಗಳಲ್ಲಿ, ಡಿಡಿಆರ್-ಎಸ್‌ಡಿಆರ್‌ಎಮ್‌ನಿಂದ ಸಂಪೂರ್ಣ ವಿನಂತಿಸಿದ ಬೈಟ್‌ಗಳನ್ನು ಓದಿದ ನಂತರವೇ ಅನ್-ಪ್ಯಾಕರ್ ರೀಡ್ ಡೇಟಾವನ್ನು ಕಳುಹಿಸಲು ಪ್ರಾರಂಭಿಸುತ್ತಾನೆ.
24-ಬಿಟ್ ಔಟ್‌ಪುಟ್ ಅಗಲಕ್ಕಾಗಿ ಓದುವ ಚಾನಲ್ ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಿದಾಗ, ಆರಂಭಿಕ ಓದುವ ವಿಳಾಸವನ್ನು 24-ಬೈಟ್‌ಗಳ ಗಡಿಗೆ ಜೋಡಿಸಬೇಕು. ಎಂಟು 64-ಬಿಟ್ ಔಟ್‌ಪುಟ್ ಪದಗಳನ್ನು ಉತ್ಪಾದಿಸಲು ಅನ್-ಪ್ಯಾಕರ್ ಮೂರು 24-ಬಿಟ್ ಪದಗಳ ಗುಂಪನ್ನು ಅನ್ಪ್ಯಾಕ್ ಮಾಡುವ ನಿರ್ಬಂಧವನ್ನು ಪೂರೈಸಲು ಇದು ಅಗತ್ಯವಿದೆ.
ವಿನಂತಿಸಿದ ಬೈಟ್‌ಗಳನ್ನು ಬಾಹ್ಯ ಮಾಸ್ಟರ್‌ಗೆ ಕಳುಹಿಸಿದ ನಂತರ ಎಲ್ಲಾ ಓದುವ ಚಾನೆಲ್‌ಗಳು ಓದಿದ ಔಟ್‌ಪುಟ್ ಅನ್ನು ಬಾಹ್ಯ ಮಾಸ್ಟರ್‌ಗೆ ಉತ್ಪಾದಿಸುತ್ತವೆ.
ಬರೆಯುವ ಚಾನಲ್‌ಗಳ ಸಂದರ್ಭದಲ್ಲಿ, ಬಾಹ್ಯ ಮಾಸ್ಟರ್ ನಿರ್ದಿಷ್ಟ ಚಾನಲ್‌ಗೆ ಅಗತ್ಯವಿರುವ ಡೇಟಾವನ್ನು ಇನ್‌ಪುಟ್ ಮಾಡಬೇಕು. ಬರಹ ಚಾನಲ್ ಇನ್‌ಪುಟ್ ಡೇಟಾವನ್ನು ತೆಗೆದುಕೊಳ್ಳುತ್ತದೆ ಮತ್ತು ಅವುಗಳನ್ನು 64-ಬಿಟ್ ಪದಗಳಾಗಿ ಪ್ಯಾಕ್ ಮಾಡುತ್ತದೆ ಮತ್ತು ಅವುಗಳನ್ನು ಆಂತರಿಕ ಸಂಗ್ರಹಣೆಯಲ್ಲಿ ಸಂಗ್ರಹಿಸುತ್ತದೆ. ಅಗತ್ಯವಿರುವ ಡೇಟಾವನ್ನು ಸಂಗ್ರಹಿಸಿದ ನಂತರ, ಬಾಹ್ಯ ಮಾಸ್ಟರ್ ಬರೆಯಲು ಆರಂಭಿಕ ವಿಳಾಸ ಮತ್ತು ಬೈಟ್‌ಗಳೊಂದಿಗೆ ಬರೆಯುವ ವಿನಂತಿಯನ್ನು ಒದಗಿಸಬೇಕು. ರಂದು ರುampಈ ಇನ್‌ಪುಟ್‌ಗಳನ್ನು ಬಳಸಿಕೊಂಡು, ಬರಹ ಚಾನಲ್ ಬಾಹ್ಯ ಮಾಸ್ಟರ್ ಅನ್ನು ಅಂಗೀಕರಿಸುತ್ತದೆ. ಇದರ ನಂತರ, ಸಂಗ್ರಹಿಸಿದ ಡೇಟಾವನ್ನು DDR-SDRAM ಗೆ ಬರೆಯಲು ಚಾನಲ್ AXI ಬರಹ ವಹಿವಾಟುಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ. ವಿನಂತಿಸಿದ ಬೈಟ್‌ಗಳನ್ನು ಡಿಡಿಆರ್-ಎಸ್‌ಡಿಆರ್‌ಎಮ್‌ಗೆ ಬರೆದ ನಂತರ ಎಲ್ಲಾ ರೈಟ್ ಚಾನೆಲ್‌ಗಳು ಬಾಹ್ಯ ಮಾಸ್ಟರ್‌ಗೆ ಬರೆಯಲಾದ ಔಟ್‌ಪುಟ್ ಅನ್ನು ಉತ್ಪಾದಿಸುತ್ತವೆ. ಯಾವುದೇ ಬರವಣಿಗೆಯ ಚಾನಲ್‌ಗೆ ಬರೆಯುವ ವಿನಂತಿಯನ್ನು ನೀಡಿದ ನಂತರ, ಪ್ರಸ್ತುತ ವಹಿವಾಟು ಪೂರ್ಣಗೊಳ್ಳುವವರೆಗೆ wr_done_(x)_o ಪ್ರತಿಪಾದನೆಯ ಮೂಲಕ ಹೊಸ ಡೇಟಾವನ್ನು ಬರೆಯುವ ಚಾನಲ್‌ಗೆ ಬರೆಯಬಾರದು
ರೈಟ್ ಚಾನಲ್‌ಗಳು 1 ಮತ್ತು 2 ಅನ್ನು 8-ಬಿಟ್, 24-ಬಿಟ್ ಮತ್ತು 32-ಬಿಟ್ ಡೇಟಾ ಅಗಲವಾಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದು, ಇದನ್ನು g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH ಜಾಗತಿಕ ಕಾನ್ಫಿಗರೇಶನ್ ಪ್ಯಾರಾಮೀಟರ್‌ನಿಂದ ನಿರ್ಧರಿಸಲಾಗುತ್ತದೆ. ಅವುಗಳನ್ನು 24-ಬಿಟ್‌ನಂತೆ ಕಾನ್ಫಿಗರ್ ಮಾಡಿದ್ದರೆ, ಮೂರು 24-ಬಿಟ್ ಡೇಟಾ ಪದಗಳನ್ನು ರಚಿಸಲು ಆಂತರಿಕ ಪ್ಯಾಕರ್ ಎಂಟು 64-ಬಿಟ್ ಡೇಟಾ ಪದಗಳನ್ನು ಪ್ಯಾಕ್ ಮಾಡುವುದರಿಂದ ಬರೆಯಬೇಕಾದ ಬೈಟ್‌ಗಳು ಎಂಟಕ್ಕಿಂತ ಹೆಚ್ಚಾಗಿರಬೇಕು. ಆದರೆ ಅವುಗಳನ್ನು 8-ಬಿಟ್ ಅಥವಾ 32-ಬಿಟ್ ಆಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಿದ್ದರೆ, ಅಂತಹ ಯಾವುದೇ ನಿರ್ಬಂಧವಿಲ್ಲ.
32-ಬಿಟ್ ಚಾನಲ್‌ಗಾಗಿ, ಕನಿಷ್ಠ ಎರಡು 32-ಬಿಟ್ ಪದಗಳನ್ನು ಓದಬೇಕು. 8-ಬಿಟ್ ಚಾನಲ್‌ಗಾಗಿ, ಕನಿಷ್ಠ 8-ಬಿಟ್ ಪದಗಳನ್ನು ಓದುವ ಅಗತ್ಯವಿದೆ, ಏಕೆಂದರೆ ಆರ್ಬಿಟರ್ ಮಾಡ್ಯೂಲ್ ಒದಗಿಸಿದ ಯಾವುದೇ ಪ್ಯಾಡಿಂಗ್ ಇಲ್ಲ. ಎಲ್ಲಾ ಓದುವ ಮತ್ತು ಬರೆಯುವ ಚಾನಲ್‌ಗಳಲ್ಲಿ, ಆಂತರಿಕ ಬಫರ್‌ಗಳ ಆಳವು ಡಿಸ್ಪ್ಲೇ ಸಮತಲ ಅಗಲದ ಬಹುಸಂಖ್ಯೆಯಾಗಿರುತ್ತದೆ. ಆಂತರಿಕ ಬಫರ್ ಆಳವನ್ನು ಈ ಕೆಳಗಿನಂತೆ ಲೆಕ್ಕಹಾಕಲಾಗುತ್ತದೆ:
g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION* g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH * g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
ಎಲ್ಲಿ, X = ಚಾನಲ್ ಸಂಖ್ಯೆ

ಆಂತರಿಕ ಬಫರ್ ಅಗಲವನ್ನು AXI ಡೇಟಾ ಬಸ್ ಅಗಲದಿಂದ ನಿರ್ಧರಿಸಲಾಗುತ್ತದೆ, ಅಂದರೆ ಕಾನ್ಫಿಗರೇಶನ್ ಪ್ಯಾರಾಮೀಟರ್

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್

ಆಂತರಿಕ ಬಫರ್ ಅಗಲವನ್ನು AXI ಡೇಟಾ ಬಸ್ ಅಗಲದಿಂದ ನಿರ್ಧರಿಸಲಾಗುತ್ತದೆ, ಅಂದರೆ ಕಾನ್ಫಿಗರೇಶನ್ ಪ್ಯಾರಾಮೀಟರ್ g_AXI_DWIDTH.
AXI ಓದುವ ಮತ್ತು ಬರೆಯುವ ವಹಿವಾಟುಗಳನ್ನು ARM AMBA AXI ವಿಶೇಷಣಗಳ ಪ್ರಕಾರ ನಿರ್ವಹಿಸಲಾಗುತ್ತದೆ. ಪ್ರತಿ ಡೇಟಾ ವರ್ಗಾವಣೆಯ ವಹಿವಾಟಿನ ಗಾತ್ರವನ್ನು 64-ಬಿಟ್‌ಗೆ ನಿಗದಿಪಡಿಸಲಾಗಿದೆ. ಬ್ಲಾಕ್ 16 ಬೀಟ್‌ಗಳ ಸ್ಥಿರ ಬರ್ಸ್ಟ್ ಉದ್ದದ AXI ವಹಿವಾಟುಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ. ಯಾವುದೇ ಏಕ ಸ್ಫೋಟವು 4 KByte ನ AXI ವಿಳಾಸದ ಗಡಿಯನ್ನು ದಾಟಿದೆಯೇ ಎಂಬುದನ್ನು ಸಹ ಬ್ಲಾಕ್ ಪರಿಶೀಲಿಸುತ್ತದೆ. ಒಂದು ಸ್ಫೋಟವು 4 KByte ಗಡಿಯನ್ನು ದಾಟಿದರೆ, ಸ್ಫೋಟವನ್ನು 2 KByte ಗಡಿಯಲ್ಲಿ 4 ಬರ್ಸ್ಟ್‌ಗಳಾಗಿ ವಿಭಜಿಸಲಾಗುತ್ತದೆ.

3.3

ಕಾನ್ಫಿಗರೇಶನ್ ನಿಯತಾಂಕಗಳು
ಕೆಳಗಿನ ಕೋಷ್ಟಕವು DDR AXI ಆರ್ಬಿಟರ್‌ನ ಹಾರ್ಡ್‌ವೇರ್ ಅನುಷ್ಠಾನದಲ್ಲಿ ಬಳಸಲಾದ ಕಾನ್ಫಿಗರೇಶನ್ ನಿಯತಾಂಕಗಳನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ. ಇವು ಸಾಮಾನ್ಯ ನಿಯತಾಂಕಗಳಾಗಿವೆ ಮತ್ತು ಅಪ್ಲಿಕೇಶನ್ ಅವಶ್ಯಕತೆಗಳನ್ನು ಆಧರಿಸಿ ಬದಲಾಗಬಹುದು.

ಕೋಷ್ಟಕ 2 · ಸಂರಚನಾ ನಿಯತಾಂಕಗಳು
ಹೆಸರು g_AXI_AWIDTH g_AXI_DWIDTH g_RD_CHANNEL1_AXI_BUFF_AWIDTH
g_RD_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL3_AXI_BUFF_AWIDTH
g_RD_CHANNEL4_AXI_BUFF_AWIDTH
g_WR_CHANNEL1_AXI_BUFF_AWIDTH
g_WR_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL1_HORIZONTAL_RESOLUTION g_RD_CHANNEL2_HORIZONTAL_RESOLUTION g_RD_CHANNEL3_HORIZONTAL_RESOLUTION g_RD_CHANNEL4_HORIZONTAL_RESOLUTION g_WR_CHANNEL_1 HORIZONTAL_RESOLUTION g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_RD_CHANNEL1_VIDEO_DATA_WIDTH g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_RD_CHANNEL3_VIDEO_DATA_WIDTH g_RD_CHANNEL4_VIDEO_DATA_1_VIDEO_CHANNEL_WID_CHANNELW _VIDEO_DATA_WIDTH g_RD_CHANNEL2_BUFFER_LINE_STORAGE

ವಿವರಣೆ
AXI ವಿಳಾಸ ಬಸ್ ಅಗಲ
AXI ಡೇಟಾ ಬಸ್ ಅಗಲ
AXI ಓದುವ ಡೇಟಾವನ್ನು ಸಂಗ್ರಹಿಸುವ ರೀಡ್ ಚಾನೆಲ್ 1 ಆಂತರಿಕ ಬಫರ್‌ಗಾಗಿ ವಿಳಾಸ ಬಸ್ ಅಗಲ.
AXI ಓದುವ ಡೇಟಾವನ್ನು ಸಂಗ್ರಹಿಸುವ ರೀಡ್ ಚಾನೆಲ್ 2 ಆಂತರಿಕ ಬಫರ್‌ಗಾಗಿ ವಿಳಾಸ ಬಸ್ ಅಗಲ.
AXI ಓದುವ ಡೇಟಾವನ್ನು ಸಂಗ್ರಹಿಸುವ ರೀಡ್ ಚಾನೆಲ್ 3 ಆಂತರಿಕ ಬಫರ್‌ಗಾಗಿ ವಿಳಾಸ ಬಸ್ ಅಗಲ.
AXI ಓದುವ ಡೇಟಾವನ್ನು ಸಂಗ್ರಹಿಸುವ ರೀಡ್ ಚಾನೆಲ್ 4 ಆಂತರಿಕ ಬಫರ್‌ಗಾಗಿ ವಿಳಾಸ ಬಸ್ ಅಗಲ.
AXI ಬರೆಯುವ ಡೇಟಾವನ್ನು ಸಂಗ್ರಹಿಸುವ ರೈಟ್ ಚಾನೆಲ್ 1 ಆಂತರಿಕ ಬಫರ್‌ಗಾಗಿ ವಿಳಾಸ ಬಸ್ ಅಗಲ.
AXI ಬರೆಯುವ ಡೇಟಾವನ್ನು ಸಂಗ್ರಹಿಸುವ ರೈಟ್ ಚಾನೆಲ್ 2 ಆಂತರಿಕ ಬಫರ್‌ಗಾಗಿ ವಿಳಾಸ ಬಸ್ ಅಗಲ.
ಚಾನಲ್ 1 ಅನ್ನು ಓದಲು ವೀಡಿಯೊ ಪ್ರದರ್ಶನ ಸಮತಲ ರೆಸಲ್ಯೂಶನ್
ಚಾನಲ್ 2 ಅನ್ನು ಓದಲು ವೀಡಿಯೊ ಪ್ರದರ್ಶನ ಸಮತಲ ರೆಸಲ್ಯೂಶನ್
ಚಾನಲ್ 3 ಅನ್ನು ಓದಲು ವೀಡಿಯೊ ಪ್ರದರ್ಶನ ಸಮತಲ ರೆಸಲ್ಯೂಶನ್
ಚಾನಲ್ 4 ಅನ್ನು ಓದಲು ವೀಡಿಯೊ ಪ್ರದರ್ಶನ ಸಮತಲ ರೆಸಲ್ಯೂಶನ್
ಚಾನಲ್ 1 ಬರೆಯಲು ವೀಡಿಯೊ ಪ್ರದರ್ಶನ ಸಮತಲ ರೆಸಲ್ಯೂಶನ್
ಚಾನಲ್ 2 ಬರೆಯಲು ವೀಡಿಯೊ ಪ್ರದರ್ಶನ ಸಮತಲ ರೆಸಲ್ಯೂಶನ್
ಚಾನೆಲ್ 1 ವೀಡಿಯೊ ಔಟ್‌ಪುಟ್ ಬಿಟ್ ಅಗಲವನ್ನು ಓದಿ
ಚಾನೆಲ್ 2 ವೀಡಿಯೊ ಔಟ್‌ಪುಟ್ ಬಿಟ್ ಅಗಲವನ್ನು ಓದಿ
ಚಾನೆಲ್ 3 ವೀಡಿಯೊ ಔಟ್‌ಪುಟ್ ಬಿಟ್ ಅಗಲವನ್ನು ಓದಿ
ಚಾನೆಲ್ 4 ವೀಡಿಯೊ ಔಟ್‌ಪುಟ್ ಬಿಟ್ ಅಗಲವನ್ನು ಓದಿ
ಚಾನಲ್ 1 ವೀಡಿಯೊ ಇನ್‌ಪುಟ್ ಬಿಟ್ ಅಗಲವನ್ನು ಬರೆಯಿರಿ.
ಚಾನಲ್ 2 ವೀಡಿಯೊ ಇನ್‌ಪುಟ್ ಬಿಟ್ ಅಗಲವನ್ನು ಬರೆಯಿರಿ.
ಡಿಸ್ಪ್ಲೇ ಸಮತಲ ರೇಖೆಗಳ ಸಂಖ್ಯೆಯ ವಿಷಯದಲ್ಲಿ ಚಾನೆಲ್ 1 ಅನ್ನು ಓದಲು ಆಂತರಿಕ ಬಫರ್‌ನ ಆಳ. ಬಫರ್‌ನ ಆಳವು g_RD_CHANNEL1_HORIZONTAL_RESOLUTION * g_RD_CHANNEL1_VIDEO_DATA_WIDTH * g_RD_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್

3.4

ಹೆಸರು g_RD_CHANNEL2_BUFFER_LINE_STORAGE g_RD_CHANNEL3_BUFFER_LINE_STORAGE g_RD_CHANNEL4_BUFFER_LINE_STORAGE g_WR_CHANNEL1_BUFFER_LINE_STORAGE g_WR_BCHANFNEL2

ವಿವರಣೆ
ಡಿಸ್ಪ್ಲೇ ಸಮತಲ ರೇಖೆಗಳ ಸಂಖ್ಯೆಯ ವಿಷಯದಲ್ಲಿ ಚಾನೆಲ್ 2 ಅನ್ನು ಓದಲು ಆಂತರಿಕ ಬಫರ್‌ನ ಆಳ. ಬಫರ್‌ನ ಆಳವು g_RD_CHANNEL2_HORIZONTAL_RESOLUTION * g_RD_CHANNEL2_VIDEO_DATA_WIDTH * g_RD_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
ಡಿಸ್ಪ್ಲೇ ಸಮತಲ ರೇಖೆಗಳ ಸಂಖ್ಯೆಯ ವಿಷಯದಲ್ಲಿ ಚಾನೆಲ್ 3 ಅನ್ನು ಓದಲು ಆಂತರಿಕ ಬಫರ್‌ನ ಆಳ. ಬಫರ್‌ನ ಆಳವು g_RD_CHANNEL3_HORIZONTAL_RESOLUTION * g_RD_CHANNEL3_VIDEO_DATA_WIDTH * g_RD_CHANNEL3_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
ಡಿಸ್ಪ್ಲೇ ಸಮತಲ ರೇಖೆಗಳ ಸಂಖ್ಯೆಯ ವಿಷಯದಲ್ಲಿ ಚಾನೆಲ್ 4 ಅನ್ನು ಓದಲು ಆಂತರಿಕ ಬಫರ್‌ನ ಆಳ. ಬಫರ್‌ನ ಆಳವು g_RD_CHANNEL4_HORIZONTAL_RESOLUTION * g_RD_CHANNEL4_VIDEO_DATA_WIDTH * g_RD_CHANNEL4_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
ಡಿಸ್ಪ್ಲೇ ಸಮತಲ ರೇಖೆಗಳ ಸಂಖ್ಯೆಯ ವಿಷಯದಲ್ಲಿ ಚಾನಲ್ 1 ಅನ್ನು ಬರೆಯಲು ಆಂತರಿಕ ಬಫರ್‌ನ ಆಳ. ಬಫರ್‌ನ ಆಳವು g_WR_CHANNEL1_HORIZONTAL_RESOLUTION * g_WR_CHANNEL1_VIDEO_DATA_WIDTH * g_WR_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
ಡಿಸ್ಪ್ಲೇ ಸಮತಲ ರೇಖೆಗಳ ಸಂಖ್ಯೆಯ ವಿಷಯದಲ್ಲಿ ಚಾನಲ್ 2 ಅನ್ನು ಬರೆಯಲು ಆಂತರಿಕ ಬಫರ್‌ನ ಆಳ. ಬಫರ್‌ನ ಆಳವು g_WR_CHANNEL2_HORIZONTAL_RESOLUTION * g_WR_CHANNEL2_VIDEO_DATA_WIDTH * g_WR_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH

ಸಮಯ ರೇಖಾಚಿತ್ರಗಳು
ಕೆಳಗಿನ ಚಿತ್ರವು ಓದಲು ಮತ್ತು ಬರೆಯಲು ವಿನಂತಿಯ ಇನ್‌ಪುಟ್‌ಗಳ ಸಂಪರ್ಕವನ್ನು ತೋರಿಸುತ್ತದೆ, ಮೆಮೊರಿ ವಿಳಾಸವನ್ನು ಪ್ರಾರಂಭಿಸುವುದು, ಬಾಹ್ಯ ಮಾಸ್ಟರ್‌ನಿಂದ ಇನ್‌ಪುಟ್‌ಗಳನ್ನು ಓದಲು ಅಥವಾ ಬರೆಯಲು ಬೈಟ್‌ಗಳು, ಸ್ವೀಕೃತಿಯನ್ನು ಓದಲು ಅಥವಾ ಬರೆಯಲು ಮತ್ತು ಆರ್ಬಿಟರ್ ನೀಡಿದ ಪೂರ್ಣಗೊಳಿಸುವಿಕೆಯ ಔಟ್‌ಪುಟ್‌ಗಳನ್ನು ಓದಲು ಅಥವಾ ಬರೆಯಲು.

ಚಿತ್ರ 5 · AXI ಇಂಟರ್‌ಫೇಸ್ ಮೂಲಕ ಬರವಣಿಗೆ/ಓದುವಿಕೆಯಲ್ಲಿ ಬಳಸಲಾಗುವ ಸಂಕೇತಗಳಿಗಾಗಿ ಸಮಯ ರೇಖಾಚಿತ್ರ

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್
ಕೆಳಗಿನ ಚಿತ್ರವು ಬಾಹ್ಯ ಮಾಸ್ಟರ್‌ನಿಂದ ಬರೆಯುವ ಡೇಟಾ ಇನ್‌ಪುಟ್‌ನ ನಡುವಿನ ಸಂಪರ್ಕವನ್ನು ತೋರಿಸುತ್ತದೆ ಜೊತೆಗೆ ಎರಡೂ ರೈಟ್ ಚಾನಲ್‌ಗಳಿಗೆ ಮಾನ್ಯವಾಗಿರುವ ಡೇಟಾ ಇನ್‌ಪುಟ್‌ನೊಂದಿಗೆ. ಚಿತ್ರ 6 · ಆಂತರಿಕ ಸಂಗ್ರಹಣೆಯಲ್ಲಿ ಬರೆಯಲು ಸಮಯ ರೇಖಾಚಿತ್ರ
ಕೆಳಗಿನ ಚಿತ್ರವು ಎಲ್ಲಾ ಓದುವ ಚಾನಲ್‌ಗಳು 2, 3, ಮತ್ತು 4 ಕ್ಕೆ ಮಾನ್ಯವಾಗಿರುವ ಡೇಟಾ ಔಟ್‌ಪುಟ್ ಜೊತೆಗೆ ಬಾಹ್ಯ ಮಾಸ್ಟರ್‌ಗೆ ಓದುವ ಡೇಟಾ ಔಟ್‌ಪುಟ್ ನಡುವಿನ ಸಂಪರ್ಕವನ್ನು ತೋರಿಸುತ್ತದೆ. ಚಿತ್ರ 7 · ರೀಡ್ ಚಾನೆಲ್‌ಗಳು 2, 3 ಗಾಗಿ DDR AXI ಆರ್ಬಿಟರ್ ಮೂಲಕ ಸ್ವೀಕರಿಸಿದ ಡೇಟಾಕ್ಕಾಗಿ ಸಮಯ ರೇಖಾಚಿತ್ರ , ಮತ್ತು 4
g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION 1 ಕ್ಕಿಂತ ಹೆಚ್ಚಿರುವಾಗ (ಈ ಸಂದರ್ಭದಲ್ಲಿ = 128) ರೀಡ್ ಚಾನೆಲ್ 256 ಗಾಗಿ ಓದುವ ಡೇಟಾ ಔಟ್‌ಪುಟ್ ನಡುವಿನ ಸಂಪರ್ಕವನ್ನು ಕೆಳಗಿನ ಅಂಕಿ ತೋರಿಸುತ್ತದೆ. ಚಿತ್ರ 8 · DDR AXI ಆರ್ಬಿಟರ್ ರೀಡ್ ಚಾನೆಲ್ 1 (128 ಬೈಟ್‌ಗಳಿಗಿಂತ ಹೆಚ್ಚು) ಮೂಲಕ ಸ್ವೀಕರಿಸಿದ ಡೇಟಾಕ್ಕಾಗಿ ಸಮಯದ ರೇಖಾಚಿತ್ರ

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್
g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION 1 ಕ್ಕಿಂತ ಕಡಿಮೆ ಅಥವಾ ಸಮವಾಗಿದ್ದಾಗ (ಈ ಸಂದರ್ಭದಲ್ಲಿ = 128) ರೀಡ್ ಚಾನೆಲ್ 64 ಗಾಗಿ ಓದುವ ಡೇಟಾ ಔಟ್‌ಪುಟ್ ನಡುವಿನ ಸಂಪರ್ಕವನ್ನು ಕೆಳಗಿನ ಅಂಕಿ ತೋರಿಸುತ್ತದೆ. ಚಿತ್ರ 9 · DDR AXI ಆರ್ಬಿಟರ್ ರೀಡ್ ಚಾನೆಲ್ 1 (128 ಬೈಟ್‌ಗಳಿಗಿಂತ ಕಡಿಮೆ ಅಥವಾ ಸಮನಾಗಿರುತ್ತದೆ) ಮೂಲಕ ಸ್ವೀಕರಿಸಿದ ಡೇಟಾಕ್ಕಾಗಿ ಸಮಯದ ರೇಖಾಚಿತ್ರ

3.5

ಟೆಸ್ಟ್ಬೆಂಚ್
ಡಿಡಿಆರ್ ಆರ್ಬಿಟರ್ ಕೋರ್‌ನ ಕಾರ್ಯವನ್ನು ಪರಿಶೀಲಿಸಲು ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಒದಗಿಸಲಾಗಿದೆ. ಕೆಳಗಿನ ಕೋಷ್ಟಕವು ಅಪ್ಲಿಕೇಶನ್‌ಗೆ ಅನುಗುಣವಾಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದಾದ ನಿಯತಾಂಕಗಳನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ.

ಕೋಷ್ಟಕ 3 · ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಕಾನ್ಫಿಗರೇಶನ್ ನಿಯತಾಂಕಗಳು

ಹೆಸರು IMAGE_1_FILE_NAME IMAGE_2_FILE_NAME g_DATA_WIDTH ಅಗಲ ಎತ್ತರ

ವಿವರಣೆ ಇನ್ಪುಟ್ file ರೈಟ್ ಚಾನಲ್ 1 ಇನ್‌ಪುಟ್‌ನಿಂದ ಬರೆಯಬೇಕಾದ ಚಿತ್ರಕ್ಕೆ ಹೆಸರು file ಬರೆಯುವ ಚಾನಲ್‌ನಿಂದ ಬರೆಯಬೇಕಾದ ಚಿತ್ರಕ್ಕೆ ಹೆಸರು 2 ಓದುವ ಅಥವಾ ಬರೆಯುವ ಚಾನಲ್‌ನ ವೀಡಿಯೊ ಡೇಟಾ ಅಗಲವನ್ನು ಬರೆಯುವ ಮತ್ತು ಓದುವ ಚಾನೆಲ್‌ಗಳಿಂದ ಬರೆಯಬೇಕಾದ ಮತ್ತು ಓದಬೇಕಾದ ಚಿತ್ರದ ಲಂಬ ರೆಸಲ್ಯೂಶನ್ ಬರೆಯಲು ಮತ್ತು ಓದಲು ಬರೆಯಲು ಮತ್ತು ಓದಲು ಚಿತ್ರದ ಲಂಬ ರೆಸಲ್ಯೂಶನ್ ವಾಹಿನಿಗಳು

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್
Libero SoC ಮೂಲಕ ಕೋರ್ ಅನ್ನು ಅನುಕರಿಸಲು ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಹೇಗೆ ಬಳಸಲಾಗುತ್ತದೆ ಎಂಬುದನ್ನು ಕೆಳಗಿನ ಹಂತಗಳು ವಿವರಿಸುತ್ತವೆ. 1. ಡಿಸೈನ್ ಫ್ಲೋ ವಿಂಡೋದಲ್ಲಿ, SmartDesign ಅನ್ನು ರಚಿಸಿ ಮತ್ತು SmartDesign ಅನ್ನು ರಚಿಸಲು ರನ್ ಕ್ಲಿಕ್ ಮಾಡಿ.
ಚಿತ್ರ 10 · ಸ್ಮಾರ್ಟ್ ಡಿಸೈನ್ ರಚಿಸಿ

2. Create New SmartDesign ಸಂವಾದ ಪೆಟ್ಟಿಗೆಯಲ್ಲಿ ಹೊಸ ವಿನ್ಯಾಸದ ಹೆಸರನ್ನು video_dma ಎಂದು ನಮೂದಿಸಿ ಮತ್ತು ಸರಿ ಕ್ಲಿಕ್ ಮಾಡಿ. ಸ್ಮಾರ್ಟ್ ಡಿಸೈನ್ ಅನ್ನು ರಚಿಸಲಾಗಿದೆ ಮತ್ತು ಡಿಸೈನ್ ಫ್ಲೋ ಪೇನ್‌ನ ಬಲಭಾಗದಲ್ಲಿ ಕ್ಯಾನ್ವಾಸ್ ಅನ್ನು ಪ್ರದರ್ಶಿಸಲಾಗುತ್ತದೆ.
ಚಿತ್ರ 11 · ಸ್ಮಾರ್ಟ್ ಡಿಸೈನ್ ಹೆಸರಿಸುವುದು

3. ಕ್ಯಾಟಲಾಗ್ ವಿಂಡೋದಲ್ಲಿ, Solutions-Video ಅನ್ನು ವಿಸ್ತರಿಸಿ ಮತ್ತು SmartDesign ಕ್ಯಾನ್ವಾಸ್‌ನಲ್ಲಿ SF2 DDR ಮೆಮೊರಿ ಆರ್ಬಿಟರ್ ಅನ್ನು ಡ್ರ್ಯಾಗ್ ಮತ್ತು ಡ್ರಾಪ್ ಮಾಡಿ.

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್
ಚಿತ್ರ 12 · ಲಿಬೆರೊ SoC ಕ್ಯಾಟಲಾಗ್‌ನಲ್ಲಿ DDR ಮೆಮೊರಿ ಆರ್ಬಿಟರ್

ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ DDR ಮೆಮೊರಿ ಆರ್ಬಿಟರ್ ಕೋರ್ ಅನ್ನು ಪ್ರದರ್ಶಿಸಲಾಗುತ್ತದೆ. ಅಗತ್ಯವಿದ್ದರೆ ಆರ್ಬಿಟರ್ ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಲು ಕೋರ್ ಅನ್ನು ಡಬಲ್ ಕ್ಲಿಕ್ ಮಾಡಿ.

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್
ಚಿತ್ರ 13 · ಸ್ಮಾರ್ಟ್ ಡಿಸೈನ್ ಕ್ಯಾನ್ವಾಸ್‌ನಲ್ಲಿ ಡಿಡಿಆರ್ ಮೆಮೊರಿ ಆರ್ಬಿಟರ್ ಕೋರ್

4. ಕೋರ್‌ನ ಎಲ್ಲಾ ಪೋರ್ಟ್‌ಗಳನ್ನು ಆಯ್ಕೆಮಾಡಿ ಮತ್ತು ರೈಟ್-ಕ್ಲಿಕ್ ಮಾಡಿ ಮತ್ತು ನಂತರ ತೋರಿಸಿರುವಂತೆ ಉನ್ನತ ಮಟ್ಟಕ್ಕೆ ಉತ್ತೇಜಿಸು ಕ್ಲಿಕ್ ಮಾಡಿ

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್
4. ಕೋರ್‌ನ ಎಲ್ಲಾ ಪೋರ್ಟ್‌ಗಳನ್ನು ಆಯ್ಕೆ ಮಾಡಿ ಮತ್ತು ಬಲ ಕ್ಲಿಕ್ ಮಾಡಿ ಮತ್ತು ನಂತರ ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಉನ್ನತ ಮಟ್ಟಕ್ಕೆ ಉತ್ತೇಜಿಸು ಕ್ಲಿಕ್ ಮಾಡಿ. ಚಿತ್ರ 14 · ಉನ್ನತ ಮಟ್ಟದ ಆಯ್ಕೆಗೆ ಬಡ್ತಿ ನೀಡಿ

ಟೂಲ್‌ಬಾರ್‌ನಲ್ಲಿನ ಕಾಂಪೊನೆಂಟ್ ಐಕಾನ್ ಅನ್ನು ಕ್ಲಿಕ್ ಮಾಡುವ ಮೊದಲು ಎಲ್ಲಾ ಪೋರ್ಟ್‌ಗಳನ್ನು ಉನ್ನತ ಮಟ್ಟಕ್ಕೆ ಪ್ರಚಾರ ಮಾಡುವುದನ್ನು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿ.

5. ಈ ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಸ್ಮಾರ್ಟ್‌ಡಿಸೈನ್ ಟೂಲ್‌ಬಾರ್‌ನಲ್ಲಿ ಕಾಂಪೊನೆಂಟ್ ರಚಿಸಿ ಐಕಾನ್ ಕ್ಲಿಕ್ ಮಾಡಿ.

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್
5. ಈ ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಸ್ಮಾರ್ಟ್‌ಡಿಸೈನ್ ಟೂಲ್‌ಬಾರ್‌ನಲ್ಲಿ ಕಾಂಪೊನೆಂಟ್ ರಚಿಸಿ ಐಕಾನ್ ಕ್ಲಿಕ್ ಮಾಡಿ. SmartDesign ಘಟಕವನ್ನು ರಚಿಸಲಾಗಿದೆ. ಚಿತ್ರ 15 · ಘಟಕವನ್ನು ರಚಿಸಿ
6. ನ್ಯಾವಿಗೇಟ್ ಮಾಡಿ View > ವಿಂಡೋಸ್ > Fileರು. ದಿ Files ಡೈಲಾಗ್ ಬಾಕ್ಸ್ ಅನ್ನು ಪ್ರದರ್ಶಿಸಲಾಗುತ್ತದೆ. 7. ಸಿಮ್ಯುಲೇಶನ್ ಫೋಲ್ಡರ್ ಮೇಲೆ ಬಲ ಕ್ಲಿಕ್ ಮಾಡಿ ಮತ್ತು ಆಮದು ಕ್ಲಿಕ್ ಮಾಡಿ Files, ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ.
ಚಿತ್ರ 16 · ಆಮದು File

8. ಚಿತ್ರದ ಪ್ರಚೋದನೆಯನ್ನು ಆಮದು ಮಾಡಿಕೊಳ್ಳಲು file, ಕೆಳಗಿನವುಗಳಲ್ಲಿ ಒಂದನ್ನು ನ್ಯಾವಿಗೇಟ್ ಮಾಡಿ ಮತ್ತು ಆಮದು ಮಾಡಿ files ಮತ್ತು ಓಪನ್ ಕ್ಲಿಕ್ ಮಾಡಿ.

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್
8. ಚಿತ್ರದ ಪ್ರಚೋದನೆಯನ್ನು ಆಮದು ಮಾಡಿಕೊಳ್ಳಲು file, ಕೆಳಗಿನವುಗಳಲ್ಲಿ ಒಂದನ್ನು ನ್ಯಾವಿಗೇಟ್ ಮಾಡಿ ಮತ್ತು ಆಮದು ಮಾಡಿ files ಮತ್ತು ಓಪನ್ ಕ್ಲಿಕ್ ಮಾಡಿ. ಎ. ಎ ಎಸ್ample RGB_in.txt file ಕೆಳಗಿನ ಮಾರ್ಗದಲ್ಲಿ ಪರೀಕ್ಷಾ ಬೆಂಚ್ ಅನ್ನು ಒದಗಿಸಲಾಗಿದೆ:
..Project_namecomponentMicrosemiSolutionCore ddr_memory_arbiter 2.0.0Stimulus
ಗಳನ್ನು ಆಮದು ಮಾಡಿಕೊಳ್ಳಲುample ಟೆಸ್ಟ್ ಬೆಂಚ್ ಇನ್‌ಪುಟ್ ಚಿತ್ರ, s ಗೆ ಬ್ರೌಸ್ ಮಾಡಿampಲೆ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಇನ್‌ಪುಟ್ ಚಿತ್ರ file, ಮತ್ತು ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಓಪನ್ ಅನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ. ಚಿತ್ರ 17 · ಇನ್‌ಪುಟ್ ಚಿತ್ರ File ಆಯ್ಕೆ
ಬಿ. ವಿಭಿನ್ನ ಚಿತ್ರವನ್ನು ಆಮದು ಮಾಡಲು, ಬಯಸಿದ ಚಿತ್ರವನ್ನು ಹೊಂದಿರುವ ಫೋಲ್ಡರ್‌ಗೆ ಬ್ರೌಸ್ ಮಾಡಿ file, ಮತ್ತು ಓಪನ್ ಕ್ಲಿಕ್ ಮಾಡಿ. ಆಮದು ಮಾಡಿದ ಚಿತ್ರ ಪ್ರಚೋದನೆ file ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಸಿಮ್ಯುಲೇಶನ್ ಡೈರೆಕ್ಟರಿ ಅಡಿಯಲ್ಲಿ ಪಟ್ಟಿಮಾಡಲಾಗಿದೆ. ಚಿತ್ರ 18 · ಇನ್‌ಪುಟ್ ಚಿತ್ರ File ಸಿಮ್ಯುಲೇಶನ್ ಡೈರೆಕ್ಟರಿಯಲ್ಲಿ

9. ddr BFM ಅನ್ನು ಆಮದು ಮಾಡಿಕೊಳ್ಳಿ fileರು. ಎರಡು fileಗಳು ಸಮಾನವಾಗಿರುತ್ತದೆ
UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

ಮತ್ತು
22

DDR AXI ಆರ್ಬಿಟರ್
9. ddr BFM ಅನ್ನು ಆಮದು ಮಾಡಿಕೊಳ್ಳಿ fileರು. ಎರಡು fileDDR BFM ಗೆ ಸಮನಾದ s — ddr3.v ಮತ್ತು ddr3_parameters.v ಅನ್ನು ಈ ಕೆಳಗಿನ ಮಾರ್ಗದಲ್ಲಿ ಟೆಸ್ಟ್‌ಬೆಂಚ್‌ನೊಂದಿಗೆ ಒದಗಿಸಲಾಗಿದೆ: ..Project_namecomponentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0Stimulus. ಪ್ರಚೋದಕ ಫೋಲ್ಡರ್ ಮೇಲೆ ಬಲ ಕ್ಲಿಕ್ ಮಾಡಿ ಮತ್ತು ಆಮದು ಆಯ್ಕೆಮಾಡಿ Files ಆಯ್ಕೆಯನ್ನು, ತದನಂತರ ಮೇಲೆ ತಿಳಿಸಿದ BFM ಅನ್ನು ಆಯ್ಕೆಮಾಡಿ fileರು. ಆಮದು ಮಾಡಿಕೊಂಡ DDR BFM fileಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಪ್ರಚೋದನೆಯ ಅಡಿಯಲ್ಲಿ s ಪಟ್ಟಿಮಾಡಲಾಗಿದೆ. ಚಿತ್ರ 19 · ಆಮದು ಮಾಡಲಾಗಿದೆ File
10. ನ್ಯಾವಿಗೇಟ್ ಮಾಡಿ File > ಆಮದು > ಇತರೆ. ಆಮದು Files ಡೈಲಾಗ್ ಬಾಕ್ಸ್ ಅನ್ನು ಪ್ರದರ್ಶಿಸಲಾಗುತ್ತದೆ. ಚಿತ್ರ 20 · ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಆಮದು ಮಾಡಿ File

11. ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಮತ್ತು MSS ಘಟಕವನ್ನು ಆಮದು ಮಾಡಿ files (top_tb.cxf, mss_top_sb_MSS.cxf, mss_top.cxf, ಮತ್ತು mss
..Project_namecomponentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0Stimulus

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

11.
DDR AXI ಆರ್ಬಿಟರ್
ಚಿತ್ರ 21 · ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಮತ್ತು MSS ಕಾಂಪೊನೆಂಟ್ ಅನ್ನು ಆಮದು ಮಾಡಿ Files
ಚಿತ್ರ 22 · top_tb ರಚಿಸಲಾಗಿದೆ

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್

3.5.1

MSS ಸ್ಮಾರ್ಟ್ ವಿನ್ಯಾಸವನ್ನು ಅನುಕರಿಸುವುದು
MSS ಸ್ಮಾರ್ಟ್‌ಡಿಸೈನ್ ಅನ್ನು ಹೇಗೆ ಅನುಕರಿಸಬೇಕು ಎಂಬುದನ್ನು ಈ ಕೆಳಗಿನ ಸೂಚನೆಗಳು ವಿವರಿಸುತ್ತವೆ:
1. ಡಿಸೈನ್ ಹೈರಾರ್ಕಿ ಟ್ಯಾಬ್ ಅನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ ಮತ್ತು ಶೋ ಡ್ರಾಪ್-ಡೌನ್ ಪಟ್ಟಿಯಿಂದ ಕಾಂಪೊನೆಂಟ್ ಅನ್ನು ಆಯ್ಕೆ ಮಾಡಿ. ಆಮದು ಮಾಡಲಾದ MSS ಸ್ಮಾರ್ಟ್‌ಡಿಸೈನ್ ಅನ್ನು ಪ್ರದರ್ಶಿಸಲಾಗುತ್ತದೆ.
2. ಕೆಲಸದ ಅಡಿಯಲ್ಲಿ mss_top ರೈಟ್-ಕ್ಲಿಕ್ ಮಾಡಿ ಮತ್ತು ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಓಪನ್ ಕಾಂಪೊನೆಂಟ್ ಅನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ. mss_top_sb_0 ಘಟಕವನ್ನು ಪ್ರದರ್ಶಿಸಲಾಗುತ್ತದೆ.
ಚಿತ್ರ 23 · ಓಪನ್ ಕಾಂಪೊನೆಂಟ್

3. mss_top_sb_0 ಘಟಕದ ಮೇಲೆ ಬಲ ಕ್ಲಿಕ್ ಮಾಡಿ ಮತ್ತು ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಕಾನ್ಫಿಗರ್ ಕ್ಲಿಕ್ ಮಾಡಿ.

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್
3. mss_top_sb_0 ಘಟಕದ ಮೇಲೆ ಬಲ ಕ್ಲಿಕ್ ಮಾಡಿ ಮತ್ತು ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಕಾನ್ಫಿಗರ್ ಕ್ಲಿಕ್ ಮಾಡಿ. ಚಿತ್ರ 24 · ಕಾಂಪೊನೆಂಟ್ ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಿ
ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ MSS ಕಾನ್ಫಿಗರೇಶನ್ ವಿಂಡೋವನ್ನು ಪ್ರದರ್ಶಿಸಲಾಗುತ್ತದೆ. ಚಿತ್ರ 25 · MSS ಕಾನ್ಫಿಗರೇಶನ್ ವಿಂಡೋ

4. ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಎಲ್ಲಾ ಕಾನ್ಫಿಗರೇಶನ್ ಟ್ಯಾಬ್‌ಗಳ ಮೂಲಕ ಮುಂದೆ ಕ್ಲಿಕ್ ಮಾಡಿ.

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್
4. ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಎಲ್ಲಾ ಕಾನ್ಫಿಗರೇಶನ್ ಟ್ಯಾಬ್‌ಗಳ ಮೂಲಕ ಮುಂದೆ ಕ್ಲಿಕ್ ಮಾಡಿ. ಚಿತ್ರ 26 · ಕಾನ್ಫಿಗರೇಶನ್ ಟ್ಯಾಬ್‌ಗಳು
ಅಡಚಣೆಗಳ ಟ್ಯಾಬ್ ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಿದ ನಂತರ MSS ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ. ಕೆಳಗಿನ ಚಿತ್ರವು MSS ಸಂರಚನೆಯ ಪ್ರಗತಿಯನ್ನು ತೋರಿಸುತ್ತದೆ. ಚಿತ್ರ 27 · ಕಾನ್ಫಿಗರೇಶನ್ ನಂತರ MSS ಕಾನ್ಫಿಗರೇಶನ್ ವಿಂಡೋ

5. ಕಾನ್ಫಿಗರೇಶನ್ ಪೂರ್ಣಗೊಂಡ ನಂತರ ಮುಂದೆ ಕ್ಲಿಕ್ ಮಾಡಿ. ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಮೆಮೊರಿ ಮ್ಯಾಪ್ ವಿಂಡೋವನ್ನು ಪ್ರದರ್ಶಿಸಲಾಗುತ್ತದೆ.
ಚಿತ್ರ 28 · ಮೆಮೊರಿ ನಕ್ಷೆ

6. ಮುಕ್ತಾಯ ಕ್ಲಿಕ್ ಮಾಡಿ.

7. ನಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ MSS ಅನ್ನು ರಚಿಸಲು SmartDesign ಟೂಲ್‌ಬಾರ್‌ನಿಂದ ಕಾಂಪೊನೆಂಟ್ ಅನ್ನು ರಚಿಸಿ ಕ್ಲಿಕ್ ಮಾಡಿ

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್
7. ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ MSS ಅನ್ನು ರಚಿಸಲು SmartDesign ಟೂಲ್‌ಬಾರ್‌ನಿಂದ ಕಾಂಪೊನೆಂಟ್ ಅನ್ನು ರಚಿಸಿ ಕ್ಲಿಕ್ ಮಾಡಿ. ಚಿತ್ರ 29 · ಘಟಕವನ್ನು ರಚಿಸಿ
8. ವಿನ್ಯಾಸ ಕ್ರಮಾನುಗತ ವಿಂಡೋದಲ್ಲಿ, ಕೆಲಸದ ಅಡಿಯಲ್ಲಿ mss_top ಮೇಲೆ ಬಲ ಕ್ಲಿಕ್ ಮಾಡಿ ಮತ್ತು ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ರೂಟ್ ಆಗಿ ಹೊಂದಿಸಿ ಕ್ಲಿಕ್ ಮಾಡಿ. ಚಿತ್ರ 30 · MSS ಅನ್ನು ರೂಟ್ ಆಗಿ ಹೊಂದಿಸಿ

9. ಡಿಸೈನ್ ಫ್ಲೋ ವಿಂಡೋದಲ್ಲಿ, ಕ್ರಿಯೇಟ್ ಡಿಸೈನ್ ಅಡಿಯಲ್ಲಿ ವೆರಿಫೈ ಪ್ರಿ-ಸಿಂಥಸೈಸ್ಡ್ ಡಿಸೈನ್ ಅನ್ನು ವಿಸ್ತರಿಸಿ, ಬಲ ಕ್ಲಿಕ್ ಮಾಡಿ

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್
9. ಡಿಸೈನ್ ಫ್ಲೋ ವಿಂಡೋದಲ್ಲಿ, ಕ್ರಿಯೇಟ್ ಡಿಸೈನ್ ಅಡಿಯಲ್ಲಿ ವೆರಿಫೈ ಪ್ರಿ-ಸಿಂಥಸೈಸ್ಡ್ ಡಿಸೈನ್ ಅನ್ನು ವಿಸ್ತರಿಸಿ, ಸಿಮ್ಯುಲೇಟ್ ಅನ್ನು ರೈಟ್ ಕ್ಲಿಕ್ ಮಾಡಿ ಮತ್ತು ಇಂಟರಾಕ್ಟಿವ್ಲಿ ಓಪನ್ ಕ್ಲಿಕ್ ಮಾಡಿ. ಇದು MSS ಅನ್ನು ಅನುಕರಿಸುತ್ತದೆ. ಚಿತ್ರ 31 · ಪೂರ್ವ ಸಂಶ್ಲೇಷಿತ ವಿನ್ಯಾಸವನ್ನು ಅನುಕರಿಸಿ
10. MSS ನೊಂದಿಗೆ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಪ್ರಚೋದನೆಯನ್ನು ಸಂಯೋಜಿಸಲು ಎಚ್ಚರಿಕೆಯ ಸಂದೇಶವನ್ನು ಪ್ರದರ್ಶಿಸಿದರೆ ಇಲ್ಲ ಕ್ಲಿಕ್ ಮಾಡಿ. 11. ಸಿಮ್ಯುಲೇಶನ್ ಪೂರ್ಣಗೊಂಡ ನಂತರ ಮಾಡೆಲ್ಸಿಮ್ ವಿಂಡೋವನ್ನು ಮುಚ್ಚಿ.
ಚಿತ್ರ 32 · ಸಿಮ್ಯುಲೇಶನ್ ವಿಂಡೋ

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್

3.5.2

ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಅನುಕರಿಸುವುದು
ಕೆಳಗಿನ ಸೂಚನೆಗಳು ಪರೀಕ್ಷಾ ಬೆಂಚ್ ಅನ್ನು ಹೇಗೆ ಅನುಕರಿಸಬೇಕು ಎಂಬುದನ್ನು ವಿವರಿಸುತ್ತದೆ:
1. top_tb SmartDesign Testbench ಅನ್ನು ಆಯ್ಕೆ ಮಾಡಿ ಮತ್ತು ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಉತ್ಪಾದಿಸಲು SmartDesign ಟೂಲ್‌ಬಾರ್‌ನಿಂದ ಕಾಂಪೊನೆಂಟ್ ಅನ್ನು ರಚಿಸಿ ಕ್ಲಿಕ್ ಮಾಡಿ.
ಚಿತ್ರ 33 · ಒಂದು ಘಟಕವನ್ನು ಉತ್ಪಾದಿಸುವುದು

2. ಸ್ಟಿಮ್ಯುಲಸ್ ಹೈರಾರ್ಕಿ ವಿಂಡೋದಲ್ಲಿ, top_tb (top_tb.v) testbench ಅನ್ನು ಬಲ ಕ್ಲಿಕ್ ಮಾಡಿ file ಮತ್ತು ಸಕ್ರಿಯ ಪ್ರಚೋದನೆಯಾಗಿ ಹೊಂದಿಸು ಕ್ಲಿಕ್ ಮಾಡಿ. ಟಾಪ್_ಟಿಬಿ ಟೆಸ್ಟ್‌ಬೆಂಚ್‌ಗಾಗಿ ಪ್ರಚೋದನೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ file.

3. ಸ್ಟಿಮ್ಯುಲಸ್ ಹೈರಾರ್ಕಿ ವಿಂಡೋದಲ್ಲಿ, ಬಲ ಕ್ಲಿಕ್ ಮಾಡಿ top_tb (
UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

) ಪರೀಕ್ಷಾ ಬೆಂಚ್ file ಮತ್ತು ಓಪನ್ ಕ್ಲಿಕ್ ಮಾಡಿ
30

DDR AXI ಆರ್ಬಿಟರ್
3. ಸ್ಟಿಮ್ಯುಲಸ್ ಹೈರಾರ್ಕಿ ವಿಂಡೋದಲ್ಲಿ, top_tb (top_tb.v) testbench ಅನ್ನು ಬಲ ಕ್ಲಿಕ್ ಮಾಡಿ file ಮತ್ತು ಸಿಮ್ಯುಲೇಟ್ ಪ್ರಿ-ಸಿಂಥ್ ವಿನ್ಯಾಸದಿಂದ ಇಂಟರ್ಯಾಕ್ಟಿವ್ ಆಗಿ ತೆರೆಯಿರಿ ಕ್ಲಿಕ್ ಮಾಡಿ. ಇದು ಒಂದು ಚೌಕಟ್ಟಿಗೆ ಕೋರ್ ಅನ್ನು ಅನುಕರಿಸುತ್ತದೆ. ಚಿತ್ರ 34 · ಪೂರ್ವ ಸಂಶ್ಲೇಷಣೆಯ ವಿನ್ಯಾಸವನ್ನು ಅನುಕರಿಸುವುದು

4. DO ನಲ್ಲಿ ರನ್‌ಟೈಮ್ ಮಿತಿಯ ಕಾರಣ ಸಿಮ್ಯುಲೇಶನ್ ಅಡ್ಡಿಪಡಿಸಿದರೆ file, ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಪೂರ್ಣಗೊಳಿಸಲು ರನ್-ಆಲ್ ಆಜ್ಞೆಯನ್ನು ಬಳಸಿ. ಸಿಮ್ಯುಲೇಶನ್ ಪೂರ್ಣಗೊಂಡ ನಂತರ, ನ್ಯಾವಿಗೇಟ್ ಮಾಡಿ View > Files > ಸಿಮ್ಯುಲೇಶನ್ ಗೆ view ಪರೀಕ್ಷಾ ಬೆಂಚ್ ಔಟ್ಪುಟ್ ಚಿತ್ರ file ಸಿಮ್ಯುಲೇಶನ್ ಫೋಲ್ಡರ್‌ನಲ್ಲಿ.
ಚಿತ್ರದ ಒಂದು ಫ್ರೇಮ್‌ಗೆ ಸಮಾನವಾದ ಪಠ್ಯದ ಸಿಮ್ಯುಲೇಶನ್‌ನ ಔಟ್‌ಪುಟ್ ಅನ್ನು Read_out_rd_ch(x).txt ಪಠ್ಯದಲ್ಲಿ ಸಂಗ್ರಹಿಸಲಾಗಿದೆ. file ಬಳಸಿದ ಓದುವ ಚಾನಲ್ ಅನ್ನು ಅವಲಂಬಿಸಿ. ಇದನ್ನು ಚಿತ್ರವಾಗಿ ಪರಿವರ್ತಿಸಬಹುದು ಮತ್ತು ಮೂಲ ಚಿತ್ರದೊಂದಿಗೆ ಹೋಲಿಸಬಹುದು.

3.6

ಸಂಪನ್ಮೂಲ ಬಳಕೆ

DDR ಆರ್ಬಿಟರ್ ಬ್ಲಾಕ್ ಅನ್ನು M2S150T SmartFusion®2 ಸಿಸ್ಟಮ್-ಆನ್-ಚಿಪ್ (SoC) FPGA ನಲ್ಲಿ ಅಳವಡಿಸಲಾಗಿದೆ

FC1152 ಪ್ಯಾಕೇಜ್) ಮತ್ತು PolarFire FPGA (MPF300TS_ES - 1FCG1152E ಪ್ಯಾಕೇಜ್).

ಕೋಷ್ಟಕ 4 · DDR AXI ಆರ್ಬಿಟರ್‌ಗಾಗಿ ಸಂಪನ್ಮೂಲ ಬಳಕೆ

ಸಂಪನ್ಮೂಲ DFFs 4-ಇನ್‌ಪುಟ್ LUTs MACC RAM1Kx18

ಬಳಕೆ 2992 4493 0 20

(ಇದಕ್ಕಾಗಿ:

g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION = 1280

g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE = 1

g_WR_CHANNEL(X)_BUFFER_LINE_STORAGE = 1

g_AXI_DWIDTH = 64

g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH = 24

RAM64x18

g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH = 32) 0

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

DDR AXI ಆರ್ಬಿಟರ್

ಮೈಕ್ರೋಸೆಮಿ ಕಾರ್ಪೊರೇಟ್ ಹೆಡ್‌ಕ್ವಾರ್ಟರ್ಸ್ ಒನ್ ಎಂಟರ್‌ಪ್ರೈಸ್, ಅಲಿಸೊ ವಿಯೆಜೊ, CA 92656 USA USA ಒಳಗೆ: +1 800-713-4113 USA ಹೊರಗೆ: +1 949-380-6100 ಫ್ಯಾಕ್ಸ್: +1 949-215-4996 ಇಮೇಲ್: sales.support@microsemi.com www.microsemi.com
© 2018 ಮೈಕ್ರೋಸೆಮಿ ಕಾರ್ಪೊರೇಷನ್. ಎಲ್ಲ ಹಕ್ಕುಗಳನ್ನು ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ. ಮೈಕ್ರೋಸೆಮಿ ಮತ್ತು ಮೈಕ್ರೋಸೆಮಿ ಲೋಗೋ ಮೈಕ್ರೋಸೆಮಿ ಕಾರ್ಪೊರೇಶನ್‌ನ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳಾಗಿವೆ. ಎಲ್ಲಾ ಇತರ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳು ಮತ್ತು ಸೇವಾ ಗುರುತುಗಳು ಆಯಾ ಮಾಲೀಕರ ಆಸ್ತಿಯಾಗಿದೆ.

ಮೈಕ್ರೋಸೆಮಿ ಇಲ್ಲಿ ಒಳಗೊಂಡಿರುವ ಮಾಹಿತಿ ಅಥವಾ ಯಾವುದೇ ನಿರ್ದಿಷ್ಟ ಉದ್ದೇಶಕ್ಕಾಗಿ ಅದರ ಉತ್ಪನ್ನಗಳು ಮತ್ತು ಸೇವೆಗಳ ಸೂಕ್ತತೆಯ ಬಗ್ಗೆ ಯಾವುದೇ ಖಾತರಿ, ಪ್ರಾತಿನಿಧ್ಯ ಅಥವಾ ಖಾತರಿಯನ್ನು ನೀಡುವುದಿಲ್ಲ ಅಥವಾ ಯಾವುದೇ ಉತ್ಪನ್ನ ಅಥವಾ ಸರ್ಕ್ಯೂಟ್‌ನ ಅಪ್ಲಿಕೇಶನ್ ಅಥವಾ ಬಳಕೆಯಿಂದ ಉಂಟಾಗುವ ಯಾವುದೇ ಹೊಣೆಗಾರಿಕೆಯನ್ನು ಮೈಕ್ರೋಸೆಮಿ ತೆಗೆದುಕೊಳ್ಳುವುದಿಲ್ಲ. ಇಲ್ಲಿ ಮಾರಾಟವಾಗುವ ಉತ್ಪನ್ನಗಳು ಮತ್ತು ಮೈಕ್ರೋಸೆಮಿ ಮಾರಾಟ ಮಾಡುವ ಯಾವುದೇ ಇತರ ಉತ್ಪನ್ನಗಳು ಸೀಮಿತ ಪರೀಕ್ಷೆಗೆ ಒಳಪಟ್ಟಿವೆ ಮತ್ತು ಮಿಷನ್-ಕ್ರಿಟಿಕಲ್ ಉಪಕರಣಗಳು ಅಥವಾ ಅಪ್ಲಿಕೇಶನ್‌ಗಳ ಜೊತೆಯಲ್ಲಿ ಬಳಸಬಾರದು. ಯಾವುದೇ ಕಾರ್ಯಕ್ಷಮತೆಯ ವಿಶೇಷಣಗಳು ವಿಶ್ವಾಸಾರ್ಹವೆಂದು ನಂಬಲಾಗಿದೆ ಆದರೆ ಪರಿಶೀಲಿಸಲಾಗಿಲ್ಲ, ಮತ್ತು ಖರೀದಿದಾರರು ಯಾವುದೇ ಅಂತಿಮ-ಉತ್ಪನ್ನಗಳೊಂದಿಗೆ ಏಕಾಂಗಿಯಾಗಿ ಮತ್ತು ಒಟ್ಟಾಗಿ ಅಥವಾ ಸ್ಥಾಪಿಸಿದ ಉತ್ಪನ್ನಗಳ ಎಲ್ಲಾ ಕಾರ್ಯಕ್ಷಮತೆ ಮತ್ತು ಇತರ ಪರೀಕ್ಷೆಗಳನ್ನು ನಡೆಸಬೇಕು ಮತ್ತು ಪೂರ್ಣಗೊಳಿಸಬೇಕು. ಮೈಕ್ರೋಸೆಮಿ ಒದಗಿಸಿದ ಯಾವುದೇ ಡೇಟಾ ಮತ್ತು ಕಾರ್ಯಕ್ಷಮತೆಯ ವಿಶೇಷಣಗಳು ಅಥವಾ ನಿಯತಾಂಕಗಳನ್ನು ಖರೀದಿದಾರರು ಅವಲಂಬಿಸಬಾರದು. ಯಾವುದೇ ಉತ್ಪನ್ನಗಳ ಸೂಕ್ತತೆಯನ್ನು ಸ್ವತಂತ್ರವಾಗಿ ನಿರ್ಧರಿಸುವುದು ಮತ್ತು ಅದನ್ನು ಪರೀಕ್ಷಿಸುವುದು ಮತ್ತು ಪರಿಶೀಲಿಸುವುದು ಖರೀದಿದಾರನ ಜವಾಬ್ದಾರಿಯಾಗಿದೆ. ಮೈಕ್ರೊಸೆಮಿ ಇಲ್ಲಿ ಒದಗಿಸಿದ ಮಾಹಿತಿಯನ್ನು "ಇರುವಂತೆ, ಎಲ್ಲಿದೆ" ಮತ್ತು ಎಲ್ಲಾ ದೋಷಗಳೊಂದಿಗೆ ಒದಗಿಸಲಾಗಿದೆ ಮತ್ತು ಅಂತಹ ಮಾಹಿತಿಯೊಂದಿಗೆ ಸಂಬಂಧಿಸಿದ ಸಂಪೂರ್ಣ ಅಪಾಯವು ಸಂಪೂರ್ಣವಾಗಿ ಖರೀದಿದಾರರಿಗೆ ಸೇರಿದೆ. ಮೈಕ್ರೋಸೆಮಿ ಯಾವುದೇ ಪಕ್ಷಕ್ಕೆ ಯಾವುದೇ ಪೇಟೆಂಟ್ ಹಕ್ಕುಗಳು, ಪರವಾನಗಿಗಳು ಅಥವಾ ಯಾವುದೇ ಇತರ ಐಪಿ ಹಕ್ಕುಗಳನ್ನು ಸ್ಪಷ್ಟವಾಗಿ ಅಥವಾ ಸೂಚ್ಯವಾಗಿ ನೀಡುವುದಿಲ್ಲ, ಅಂತಹ ಮಾಹಿತಿಗೆ ಸಂಬಂಧಿಸಿದಂತೆ ಅಥವಾ ಅಂತಹ ಮಾಹಿತಿಯಿಂದ ವಿವರಿಸಲಾದ ಯಾವುದಾದರೂ. ಈ ಡಾಕ್ಯುಮೆಂಟ್‌ನಲ್ಲಿ ಒದಗಿಸಲಾದ ಮಾಹಿತಿಯು ಮೈಕ್ರೋಸೆಮಿಗೆ ಸ್ವಾಮ್ಯವನ್ನು ಹೊಂದಿದೆ ಮತ್ತು ಈ ಡಾಕ್ಯುಮೆಂಟ್‌ನಲ್ಲಿನ ಮಾಹಿತಿಗೆ ಅಥವಾ ಯಾವುದೇ ಉತ್ಪನ್ನಗಳು ಮತ್ತು ಸೇವೆಗಳಿಗೆ ಯಾವುದೇ ಸೂಚನೆಯಿಲ್ಲದೆ ಯಾವುದೇ ಸಮಯದಲ್ಲಿ ಯಾವುದೇ ಬದಲಾವಣೆಗಳನ್ನು ಮಾಡುವ ಹಕ್ಕನ್ನು ಮೈಕ್ರೋಸೆಮಿ ಕಾಯ್ದಿರಿಸಿಕೊಂಡಿದೆ.
ಮೈಕ್ರೋಸೆಮಿ ಕಾರ್ಪೊರೇಷನ್ (ನಾಸ್ಡಾಕ್: MSCC) ಏರೋಸ್ಪೇಸ್ ಮತ್ತು ಡಿಫೆನ್ಸ್, ಸಂವಹನ, ಡೇಟಾ ಸೆಂಟರ್ ಮತ್ತು ಕೈಗಾರಿಕಾ ಮಾರುಕಟ್ಟೆಗಳಿಗೆ ಸೆಮಿಕಂಡಕ್ಟರ್ ಮತ್ತು ಸಿಸ್ಟಮ್ ಪರಿಹಾರಗಳ ಸಮಗ್ರ ಪೋರ್ಟ್ಫೋಲಿಯೊವನ್ನು ನೀಡುತ್ತದೆ. ಉತ್ಪನ್ನಗಳಲ್ಲಿ ಉನ್ನತ-ಕಾರ್ಯಕ್ಷಮತೆ ಮತ್ತು ವಿಕಿರಣ-ಗಟ್ಟಿಯಾದ ಅನಲಾಗ್ ಮಿಶ್ರ-ಸಿಗ್ನಲ್ ಇಂಟಿಗ್ರೇಟೆಡ್ ಸರ್ಕ್ಯೂಟ್‌ಗಳು, FPGA ಗಳು, SoC ಗಳು ಮತ್ತು ASIC ಗಳು ಸೇರಿವೆ; ವಿದ್ಯುತ್ ನಿರ್ವಹಣಾ ಉತ್ಪನ್ನಗಳು; ಸಮಯ ಮತ್ತು ಸಿಂಕ್ರೊನೈಸೇಶನ್ ಸಾಧನಗಳು ಮತ್ತು ನಿಖರವಾದ ಸಮಯ ಪರಿಹಾರಗಳು, ಸಮಯಕ್ಕೆ ವಿಶ್ವದ ಮಾನದಂಡವನ್ನು ಹೊಂದಿಸುವುದು; ಧ್ವನಿ ಸಂಸ್ಕರಣಾ ಸಾಧನಗಳು; ಆರ್ಎಫ್ ಪರಿಹಾರಗಳು; ಪ್ರತ್ಯೇಕ ಘಟಕಗಳು; ಎಂಟರ್ಪ್ರೈಸ್ ಸಂಗ್ರಹಣೆ ಮತ್ತು ಸಂವಹನ ಪರಿಹಾರಗಳು; ಭದ್ರತಾ ತಂತ್ರಜ್ಞಾನಗಳು ಮತ್ತು ಸ್ಕೇಲೆಬಲ್ ವಿರೋಧಿ ಟಿampಎರ್ ಉತ್ಪನ್ನಗಳು; ಎತರ್ನೆಟ್ ಪರಿಹಾರಗಳು; ಪವರ್-ಓವರ್-ಇಥರ್ನೆಟ್ ಐಸಿಗಳು ಮತ್ತು ಮಿಡ್‌ಸ್ಪ್ಯಾನ್ಸ್; ಹಾಗೆಯೇ ಕಸ್ಟಮ್ ವಿನ್ಯಾಸ ಸಾಮರ್ಥ್ಯಗಳು ಮತ್ತು ಸೇವೆಗಳು. ಮೈಕ್ರೋಸೆಮಿಯು ಕ್ಯಾಲಿಫೋರ್ನಿಯಾದ ಅಲಿಸೊ ವಿಜೊದಲ್ಲಿ ಪ್ರಧಾನ ಕಛೇರಿಯನ್ನು ಹೊಂದಿದೆ ಮತ್ತು ಜಾಗತಿಕವಾಗಿ ಸರಿಸುಮಾರು 4,800 ಉದ್ಯೋಗಿಗಳನ್ನು ಹೊಂದಿದೆ. www.microsemi.com ನಲ್ಲಿ ಇನ್ನಷ್ಟು ತಿಳಿಯಿರಿ.
50200644

UG0644 ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಪರಿಷ್ಕರಣೆ 5.0

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

ಮೈಕ್ರೋಚಿಪ್ UG0644 DDR AXI ಆರ್ಬಿಟರ್ [ಪಿಡಿಎಫ್] ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
UG0644 DDR AXI ಆರ್ಬಿಟರ್, UG0644, DDR AXI ಆರ್ಬಿಟರ್, AXI ಆರ್ಬಿಟರ್

ಉಲ್ಲೇಖಗಳು

ಬಳಕೆದಾರ ಕೈಪಿಡಿ

UG0644 DDR AXI ಆರ್ಬಿಟರ್

ಉತ್ಪನ್ನ ಮಾಹಿತಿ

ಯಂತ್ರಾಂಶ ಅಳವಡಿಕೆ

ಸಿಮ್ಯುಲೇಶನ್

ಸಂಪನ್ಮೂಲ ಬಳಕೆ

ಉತ್ಪನ್ನ ಬಳಕೆಯ ಸೂಚನೆಗಳು

ಹಂತ 1: ಹಾರ್ಡ್‌ವೇರ್ ಅಳವಡಿಕೆ

ಹಂತ 2: ಸಿಮ್ಯುಲೇಶನ್

ಹಂತ 3: ಸಂಪನ್ಮೂಲ ಬಳಕೆ

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

ಉಲ್ಲೇಖಗಳು

ಸಂಬಂಧಿತ ಪೋಸ್ಟ್‌ಗಳು

ಕಾಮೆಂಟ್ ಬಿಡಿ

ಪ್ರತ್ಯುತ್ತರ ರದ್ದುಮಾಡಿ