intel ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ FPGA IP

ದೋಷ ಸಂದೇಶ ನೋಂದಣಿ ಅನ್ಲೋಡರ್ Intel® FPGA IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ Intel® FPGA IP ಕೋರ್ (altera_emr_unloader) ಬೆಂಬಲಿತ Intel FPGA ಸಾಧನಗಳಲ್ಲಿ ಗಟ್ಟಿಯಾದ ದೋಷ ಪತ್ತೆ ಸರ್ಕ್ಯೂಟ್‌ನಿಂದ ಡೇಟಾವನ್ನು ಓದುತ್ತದೆ ಮತ್ತು ಸಂಗ್ರಹಿಸುತ್ತದೆ. ಸಾಧನ EMR ಅನ್ನು ಓದಲು ನೀವು ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ IP ಕೋರ್‌ನ Avalon® Streaming (Avalon-ST) ಲಾಜಿಕ್ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಬಳಸಬಹುದು.

ಚಿತ್ರ 1. ದೋಷ ಸಂದೇಶ ನೋಂದಣಿ ಅನ್ಲೋಡರ್ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರ

ಹಾರ್ಡ್‌ವೇರ್ EMR ವಿಷಯವನ್ನು ನವೀಕರಿಸಿದಾಗ, IP ಕೋರ್ EMR ವಿಷಯವನ್ನು ಓದುತ್ತದೆ (ಅಥವಾ ಅನ್‌ಲೋಡ್ ಮಾಡುತ್ತದೆ) ಮತ್ತು ಡೀರಿಯಲೈಸ್ ಮಾಡುತ್ತದೆ ಮತ್ತು ಇತರ ತರ್ಕವನ್ನು (Intel FPGA ಅಡ್ವಾನ್ಸ್ಡ್ SEU ಡಿಟೆಕ್ಷನ್ IP ಕೋರ್, Intel FPGA ಫಾಲ್ಟ್ ಇಂಜೆಕ್ಷನ್ IP ಕೋರ್, ಅಥವಾ ಬಳಕೆದಾರ ತರ್ಕ) ಪ್ರವೇಶಿಸಲು ಅನುಮತಿಸುತ್ತದೆ. EMR ವಿಷಯ ಏಕಕಾಲದಲ್ಲಿ.

ವೈಶಿಷ್ಟ್ಯಗಳು

• Intel FPGA ಸಾಧನಗಳಿಗಾಗಿ ದೋಷ ನೋಂದಣಿ ಸಂದೇಶದ ವಿಷಯಗಳನ್ನು ಹಿಂಪಡೆಯುತ್ತದೆ ಮತ್ತು ಸಂಗ್ರಹಿಸುತ್ತದೆ
• CRAM ಬಿಟ್‌ಗಳನ್ನು ಬದಲಾಯಿಸದೆಯೇ EMR ರಿಜಿಸ್ಟರ್ ವಿಷಯ ಮೌಲ್ಯದ ಇಂಜೆಕ್ಷನ್ ಅನ್ನು ಅನುಮತಿಸುತ್ತದೆ
• ಅವಲಾನ್ (-ST) ಇಂಟರ್ಫೇಸ್
• ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ GUI ನೊಂದಿಗೆ ಸುಲಭವಾದ ತತ್‌ಕ್ಷಣ
• VHDL ಅಥವಾ ವೆರಿಲಾಗ್ HDL ಸಂಶ್ಲೇಷಣೆಯನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ files

IP ಕೋರ್ ಸಾಧನ ಬೆಂಬಲ

ಕೆಳಗಿನ ಸಾಧನಗಳು ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ IP ಕೋರ್ ಅನ್ನು ಬೆಂಬಲಿಸುತ್ತವೆ:

ಕೋಷ್ಟಕ 1. IP ಕೋರ್ ಸಾಧನ ಬೆಂಬಲ

ವಿನ್ಯಾಸ ತಂತ್ರಾಂಶ	IP ಕೋರ್ ಸಾಧನ ಬೆಂಬಲ
Intel Quartus® Prime Pro ಆವೃತ್ತಿ	Intel Arria® 10 ಮತ್ತು Intel Cyclone® 10 GX ಸಾಧನಗಳು
ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ಪ್ರಮಾಣಿತ ಆವೃತ್ತಿ	Arria V, Arria II GX/GZ, Intel Arria 10, Cyclone V, Stratix® IV, ಮತ್ತು Stratix V ಸಾಧನಗಳು

ಸಂಪನ್ಮೂಲ ಬಳಕೆ ಮತ್ತು ಕಾರ್ಯಕ್ಷಮತೆ

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಸೈಕ್ಲೋನ್ V ​​(5CGXFC7C7F23C8) FPGA ಸಾಧನಕ್ಕಾಗಿ ಕೆಳಗಿನ ಸಂಪನ್ಮೂಲ ಅಂದಾಜನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ. ಇತರ ಬೆಂಬಲಿತ ಸಾಧನಗಳ ಫಲಿತಾಂಶಗಳು ಹೋಲುತ್ತವೆ.

ಕೋಷ್ಟಕ 2. ದೋಷ ಸಂದೇಶ ನೋಂದಣಿ ಅನ್‌ಲೋಡರ್ IP ಕೋರ್ ಸಾಧನ ಸಂಪನ್ಮೂಲ ಬಳಕೆ

ಸಾಧನ	ALMಗಳು	ಲಾಜಿಕ್ ರಿಜಿಸ್ಟರ್‌ಗಳು		M20K
		ಪ್ರಾಥಮಿಕ	ಮಾಧ್ಯಮಿಕ
5CGXFC7C7F23C8	37	128	33	0

ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ

ಬೆಂಬಲಿತ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಸಾಧನಗಳು ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್ನು ಹೊಂದಿದ್ದು ಅದು ಕಾನ್ಫಿಗರೇಶನ್ RAM (CRAM) ನಲ್ಲಿ CRC ದೋಷದ ಸಂಭವವನ್ನು ಸೂಚಿಸುತ್ತದೆ. ಒಂದೇ ಈವೆಂಟ್ ಅಪ್‌ಸೆಟ್ (SEU) ಕಾರಣದಿಂದಾಗಿ CRAM ದೋಷಗಳು ಸಂಭವಿಸಬಹುದು. FPGA ಸಾಧನ EMR ಅನ್ನು ಪ್ರವೇಶಿಸಲು ನೀವು ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ IP ಕೋರ್‌ನ Avalon-ST ಲಾಜಿಕ್ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಬಳಸಬಹುದು. ಉದಾಹರಣೆಗೆampಉದಾಹರಣೆಗೆ, ನೀವು ಸಾಧನ EMR ಮಾಹಿತಿಯನ್ನು ಪ್ರವೇಶಿಸಲು Intel FPGA ಫಾಲ್ಟ್ ಇಂಜೆಕ್ಷನ್ ಮತ್ತು Intel FPGA ಅಡ್ವಾನ್ಸ್ಡ್ SEU ಡಿಟೆಕ್ಷನ್ IP ಕೋರ್ಗಳೊಂದಿಗೆ ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್ಲೋಡರ್ IP ಕೋರ್ ಅನ್ನು ಬಳಸಬಹುದು. ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ IP ಕೋರ್ ಸಾಧನ EMR ಅನ್ನು ಮೇಲ್ವಿಚಾರಣೆ ಮಾಡುತ್ತದೆ. ಹಾರ್ಡ್‌ವೇರ್ EMR ವಿಷಯವನ್ನು ನವೀಕರಿಸಿದಾಗ, IP ಕೋರ್ EMR ವಿಷಯವನ್ನು ಓದುತ್ತದೆ (ಅಥವಾ ಅನ್‌ಲೋಡ್ ಮಾಡುತ್ತದೆ) ಮತ್ತು ಡಿ-ಸೀರಿಯಲ್ ಮಾಡುತ್ತದೆ. IP ಕೋರ್ ಇತರ ತರ್ಕಗಳಿಗೆ (ಉದಾಹರಣೆಗೆ Intel FPGA ಅಡ್ವಾನ್ಸ್ಡ್ SEU ಡಿಟೆಕ್ಷನ್ IP ಕೋರ್, Intel FPGA ಫಾಲ್ಟ್ ಇಂಜೆಕ್ಷನ್ IP ಕೋರ್, ಅಥವಾ ಬಳಕೆದಾರ ತರ್ಕ) EMR ವಿಷಯವನ್ನು ಏಕಕಾಲದಲ್ಲಿ ಪ್ರವೇಶಿಸಲು ಅನುಮತಿಸುತ್ತದೆ. ಪುಟ 1 ರಲ್ಲಿ #unique_1/unique_42_Connect_3_image_fbb_3mm_gs ನಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ, ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ IP ಕೋರ್ ಕೆಲವು ಸಾಧನಗಳಿಗೆ CRC ದೋಷ ಪರಿಶೀಲನೆ IP ಕೋರ್ ಅನ್ನು ತ್ವರಿತಗೊಳಿಸುತ್ತದೆ.
ಗಮನಿಸಿ: ನಿಮ್ಮ FPGA ಸಾಧನಕ್ಕೆ SEU ಬೆಂಬಲದ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ, ಸಾಧನದ ಕೈಪಿಡಿಯ SEU ತಗ್ಗಿಸುವಿಕೆಯ ಅಧ್ಯಾಯವನ್ನು ನೋಡಿ.

ದೋಷ ಸಂದೇಶ ನೋಂದಣಿ
ಕೆಲವು ಸಿಂಗಲ್ ಈವೆಂಟ್ ಅಪ್‌ಸೆಟ್ (SEU) FPGA ಸಾಧನಗಳು ಸಾಫ್ಟ್ ದೋಷದಿಂದಾಗಿ ಯಾವುದೇ ಸಾಧನದ CRAM ಬಿಟ್‌ಗಳಲ್ಲಿ ಫ್ಲಿಪ್ ಅನ್ನು ಪತ್ತೆಹಚ್ಚಲು ಅಂತರ್ನಿರ್ಮಿತ ದೋಷ ಪತ್ತೆ ಸರ್ಕ್ಯೂಟ್ರಿಯನ್ನು ಹೊಂದಿರುತ್ತವೆ. ಸಾಧನ EMR ಗಾಗಿ ಬಿಟ್ ಅಸೈನ್‌ಮೆಂಟ್‌ಗಳು ಸಾಧನದ ಕುಟುಂಬದಿಂದ ಬದಲಾಗುತ್ತವೆ. ನಿಮ್ಮ FPGA ಸಾಧನ ಕುಟುಂಬಕ್ಕೆ EMR ಬಿಟ್‌ಗಳ ವಿವರಗಳಿಗಾಗಿ, ಸಾಧನದ ಕೈಪಿಡಿಯ SEU ತಗ್ಗಿಸುವಿಕೆಯ ಅಧ್ಯಾಯವನ್ನು ನೋಡಿ.

ಸಂಕೇತಗಳು

ಕೋಷ್ಟಕ 3. ದೋಷ ಸಂದೇಶ ನೋಂದಣಿ ಅನ್ಲೋಡರ್ ಸಂಕೇತಗಳು

ಸಿಗ್ನಲ್	ಅಗಲ	ನಿರ್ದೇಶನ	ವಿವರಣೆ
ಗಡಿಯಾರ	1	ಇನ್ಪುಟ್	ಇನ್ಪುಟ್ ಗಡಿಯಾರ ಸಂಕೇತ.
ಮರುಹೊಂದಿಸಿ	1	ಇನ್ಪುಟ್	ಸಕ್ರಿಯ-ಉನ್ನತ ಲಾಜಿಕ್ ಮರುಹೊಂದಿಸುವ ಸಂಕೇತ.
emr_ಓದಿ	1	ಇನ್ಪುಟ್	ಐಚ್ಛಿಕ. ಈ ಸಕ್ರಿಯ-ಉನ್ನತ ಸಂಕೇತವು ಪ್ರಸ್ತುತ EMR ವಿಷಯವನ್ನು ಮರು ಓದುವಿಕೆಯನ್ನು ಪ್ರಾರಂಭಿಸುತ್ತದೆ. ಸಾಧನವು ಹೊಸ ದೋಷವನ್ನು ಪತ್ತೆಹಚ್ಚಿದಾಗ EMR ವಿಷಯವು ನವೀಕರಿಸುತ್ತದೆ. ಆಂತರಿಕ ಅಥವಾ ಬಾಹ್ಯ ಸ್ಕ್ರಬ್ಬಿಂಗ್ ದೋಷವನ್ನು ಸರಿಪಡಿಸಿದರೂ ಸಹ, ಹೊಸ ದೋಷ ಪತ್ತೆಯಾಗುವವರೆಗೆ EMR ದೋಷವನ್ನು ಹೊಂದಿರುತ್ತದೆ.
ಕ್ರಿಸೆರರ್	1	ಔಟ್ಪುಟ್	CRC ದೋಷದ ಪತ್ತೆಯನ್ನು ಸೂಚಿಸುತ್ತದೆ. ಈ ಸಿಗ್ನಲ್ ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ ಐಪಿ ಕೋರ್‌ನ ಗಡಿಯಾರ ಪೋರ್ಟ್‌ಗೆ ಸಿಂಕ್ರೊನೈಸ್ ಆಗುತ್ತದೆ.
crcerror_pin	1	ಔಟ್ಪುಟ್	ಈ ಸಿಗ್ನಲ್ ಅನ್ನು CRC_Error ಪಿನ್‌ಗೆ ಸಂಪರ್ಕಿಸಿ. ಈ ಸಂಕೇತವು ಸಾಧನದ ಆಂತರಿಕ ಆಂದೋಲಕಕ್ಕೆ ಸಿಂಕ್ರೊನಸ್ ಆಗಿದೆ.
crcerror_clk	1	ಇನ್ಪುಟ್	CRC ದೋಷ IP ಕೋರ್ ಇನ್‌ಪುಟ್ ಗಡಿಯಾರ ಸಂಕೇತವನ್ನು ಪರಿಶೀಲಿಸಿ.
crcerror_reset	1	ಇನ್ಪುಟ್	CRC ದೋಷ IP ಕೋರ್ ಸಕ್ರಿಯ-ಹೈ ಲಾಜಿಕ್ ಮರುಹೊಂದಿಸುವ ಸಂಕೇತವನ್ನು ಪರಿಶೀಲಿಸಿ.
emr[N-1:0]	46, 67, ಅಥವಾ 78	ಔಟ್ಪುಟ್	ಸಾಧನ ಹ್ಯಾಂಡ್‌ಬುಕ್ SEU ತಗ್ಗಿಸುವಿಕೆ ಅಧ್ಯಾಯದಲ್ಲಿ ವಿವರಿಸಿದಂತೆ ಈ ಡೇಟಾ ಪೋರ್ಟ್ ಸಾಧನದ ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ವಿಷಯಗಳನ್ನು ಒಳಗೊಂಡಿದೆ: • Intel Arria 10 ಮತ್ತು Intel Cyclone 10 GX ಸಾಧನಗಳು 78-ಬಿಟ್ EMRಗಳನ್ನು ಹೊಂದಿವೆ • Stratix V, Arria V, ಮತ್ತು Cyclone V ಸಾಧನಗಳು 67-ಬಿಟ್ EMRಗಳನ್ನು ಹೊಂದಿವೆ • ಹಳೆಯ ಸಾಧನಗಳು 46-ಬಿಟ್ EMRಗಳನ್ನು ಹೊಂದಿವೆ EMR ಔಟ್‌ಪುಟ್ ಸಿಗ್ನಲ್‌ಗಳು Avalon-ST ಇಂಟರ್ಫೇಸ್ ವ್ಯಾಖ್ಯಾನವನ್ನು ಅನುಸರಿಸುತ್ತವೆ. N 46, 67, ಅಥವಾ 78 ಆಗಿದೆ.
emr_valid	1	ಔಟ್ಪುಟ್	ಎಮ್ಆರ್ ಸಿಗ್ನಲ್ ವಿಷಯಗಳು ಮಾನ್ಯವಾದಾಗ ಹೆಚ್ಚು ಸಕ್ರಿಯವಾಗಿರುತ್ತದೆ. ಈ ಸಂಕೇತವು Avalon ಇಂಟರ್ಫೇಸ್ ವ್ಯಾಖ್ಯಾನವನ್ನು ಅನುಸರಿಸುತ್ತದೆ.
emr_ದೋಷ	1	ಔಟ್ಪುಟ್	ಪ್ರಸ್ತುತ EMR ಔಟ್‌ಪುಟ್ ವರ್ಗಾವಣೆಯು ದೋಷವನ್ನು ಹೊಂದಿರುವಾಗ ಈ ಸಂಕೇತವು ಹೆಚ್ಚು ಸಕ್ರಿಯವಾಗಿರುತ್ತದೆ ಮತ್ತು ನಿರ್ಲಕ್ಷಿಸಬೇಕು. ವಿಶಿಷ್ಟವಾಗಿ, ಈ ಸಂಕೇತವು EMR ಇನ್‌ಪುಟ್ ಗಡಿಯಾರವು ತುಂಬಾ ನಿಧಾನವಾಗಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ. ಈ ಸಂಕೇತವು Avalon ಇಂಟರ್ಫೇಸ್ ವ್ಯಾಖ್ಯಾನವನ್ನು ಅನುಸರಿಸುತ್ತದೆ.
ಎಂಡೋಫಲ್ಚಿಪ್	1	ಔಟ್ಪುಟ್	ಸಂಪೂರ್ಣ ಸಾಧನಕ್ಕಾಗಿ ಪ್ರತಿ ಪೂರ್ಣ-ಚಿಪ್ ದೋಷ ಪತ್ತೆ ಚಕ್ರದ ಅಂತ್ಯವನ್ನು ಸೂಚಿಸುವ ಐಚ್ಛಿಕ ಔಟ್‌ಪುಟ್ ಸಿಗ್ನಲ್. Intel Arria 10, Intel Cyclone 10 GX, Stratix V, Arria V, ಮತ್ತು Cyclone V ಸಾಧನಗಳು ಮಾತ್ರ.

ಟೈಮಿಂಗ್

ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ IP ಕೋರ್‌ಗೆ ಸಾಧನದ ದೋಷ ಸಂದೇಶ ಸರ್ಕ್ಯೂಟ್‌ಗಾಗಿ ಎರಡು ಗಡಿಯಾರ ಚಕ್ರಗಳು ಅಗತ್ಯವಿದೆ, ಜೊತೆಗೆ EMR ವಿಷಯವನ್ನು ಅನ್‌ಲೋಡ್ ಮಾಡಲು ಕೆಳಗಿನ ಹೆಚ್ಚುವರಿ ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ ಇನ್‌ಪುಟ್ ಗಡಿಯಾರ ಚಕ್ರಗಳನ್ನು ಅಗತ್ಯವಿದೆ: N + 3 ಇಲ್ಲಿ N ಎಂಬುದು emr ಸಿಗ್ನಲ್ ಅಗಲವಾಗಿದೆ.

• Intel Arria 122 ಮತ್ತು Intel Cyclone 10 GX ಸಾಧನಗಳಿಗೆ 10 ಗಡಿಯಾರ ಚಕ್ರಗಳು
• ಸ್ಟ್ರಾಟಿಕ್ಸ್ ವಿ, ಅರ್ರಿಯಾ ವಿ, ಮತ್ತು ಸೈಕ್ಲೋನ್ ವಿ ಸಾಧನಗಳಿಗೆ 70 ಗಡಿಯಾರ ಚಕ್ರಗಳು
• ಸ್ಟ್ರಾಟಿಕ್ಸ್ IV ಮತ್ತು ಅರ್ರಿಯಾ II GZ/GX ಸಾಧನಗಳಿಗೆ 49 ಗಡಿಯಾರ ಚಕ್ರಗಳು

IP ಟೈಮಿಂಗ್ ಬಿಹೇವಿಯರ್ (Intel Arria 10 ಮತ್ತು Intel Cyclone 10 GX ಸಾಧನಗಳು)
ಕೆಳಗಿನ ತರಂಗರೂಪಗಳು Intel Arria 10 ಮತ್ತು Intel Cyclone 10 GX ಸಾಧನಗಳಿಗೆ ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ IP ಕೋರ್ ಸಮಯದ ನಡವಳಿಕೆಯನ್ನು ತೋರಿಸುತ್ತವೆ.

ಚಿತ್ರ 2. ಸರಿಪಡಿಸಬಹುದಾದ ದೋಷಗಳಿಗಾಗಿ emr_valid ಸಿಗ್ನಲ್ (0 < ಕಾಲಮ್-ಆಧಾರಿತ ಪ್ರಕಾರ < 3'b111) ಸಮಯ ರೇಖಾಚಿತ್ರ

ಚಿತ್ರ 3. ಪವರ್ ಅಪ್ ನಂತರ ಸರಿಪಡಿಸಬಹುದಾದ ದೋಷಗಳಿಗಾಗಿ emr_valid ಸಿಗ್ನಲ್ ಮಾತ್ರ (ಕಾಲಮ್-ಆಧಾರಿತ ಪ್ರಕಾರ == 3'b0)
ಗಮನಿಸಿ: ಬಿಟ್‌ಸ್ಟ್ರೀಮ್‌ನೊಂದಿಗೆ ಮೊದಲು ಲೋಡ್ ಮಾಡಿದಾಗ, FPGA ಫ್ರೇಮ್-ಆಧಾರಿತ EDCRC ಅನ್ನು ಒಮ್ಮೆ ಕಾರ್ಯಗತಗೊಳಿಸುತ್ತದೆ, ಕಾಲಮ್ ಆಧಾರಿತ ಚೆಕ್ ಬಿಟ್ ಅನ್ನು ಲೆಕ್ಕಾಚಾರ ಮಾಡುತ್ತದೆ ಮತ್ತು ಅದನ್ನು ಕಾಲಮ್-ಆಧಾರಿತ EDCRC ಆಗಿ ಪರಿವರ್ತಿಸುತ್ತದೆ. ಈ ಸಮಯದ ರೇಖಾಚಿತ್ರವು ಫ್ರೇಮ್-ಆಧಾರಿತ EDCRC ಸಮಯದಲ್ಲಿ ಪತ್ತೆಯಾದ ದೋಷವನ್ನು ಉಲ್ಲೇಖಿಸುತ್ತದೆ.

ಚಿತ್ರ 4. ಸರಿಪಡಿಸಲಾಗದ ದೋಷಗಳಿಗಾಗಿ emr_valid ಸಿಗ್ನಲ್

ಚಿತ್ರ 5. emr_error ಟೈಮಿಂಗ್ ರೇಖಾಚಿತ್ರ

ಎಲ್ಲಾ ಇತರ ಸಾಧನದ ಸಮಯ
ಕೆಳಗಿನ ತರಂಗರೂಪಗಳು Stratix V, Stratix IV, Arria V, Arria II GZ/GX, ಮತ್ತು ಸೈಕ್ಲೋನ್ V ​​ಸಾಧನಗಳಿಗೆ ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ IP ಕೋರ್ ಸಮಯದ ನಡವಳಿಕೆಯನ್ನು ತೋರಿಸುತ್ತವೆ.

ಚಿತ್ರ 6. emr_read ಟೈಮಿಂಗ್ ರೇಖಾಚಿತ್ರ

ಚಿತ್ರ 7. emr_valid ಟೈಮಿಂಗ್ ರೇಖಾಚಿತ್ರ

ಚಿತ್ರ 8. ಉದಾample EMR ದೋಷಗಳ ಸಮಯ ರೇಖಾಚಿತ್ರ

• 2 ಸತತ SEU ದೋಷಗಳ ಸಂದರ್ಭದಲ್ಲಿ, ಕಳೆದುಹೋದ EMR ವಿಷಯಕ್ಕಾಗಿ IP ಕೋರ್ emr_error ಅನ್ನು ಪ್ರತಿಪಾದಿಸುತ್ತದೆ.
• IP ಕೋರ್ EMR ಬಳಕೆದಾರ ಅಪ್‌ಡೇಟ್ ರಿಜಿಸ್ಟರ್‌ನ ಹಿಂದಿನ ವಿಷಯವನ್ನು ಬಳಕೆದಾರರ ಶಿಫ್ಟ್ ರಿಜಿಸ್ಟರ್‌ಗೆ ಲೋಡ್ ಮಾಡುವ ಮೊದಲು, ಮುಂದಿನ ದೋಷಕ್ಕಾಗಿ crcerror ಪಲ್ಸ್‌ನ ಬೀಳುವ ಅಂಚನ್ನು ಪತ್ತೆಮಾಡಿದರೆ emr_error ಅನ್ನು IP ಕೋರ್ ಪ್ರತಿಪಾದಿಸುತ್ತದೆ.
• crcerror ನ ಏರುತ್ತಿರುವ ಅಂಚು emr_error ಅನ್ನು ನಿರಾಕರಿಸುತ್ತದೆ.
• emr_error ಒಂದು ನಿರ್ಣಾಯಕ ಸಿಸ್ಟಮ್ ಸ್ಥಿತಿಯಾಗಿದೆ ಮತ್ತು ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ ಇನ್‌ಪುಟ್ ಗಡಿಯಾರ ತುಂಬಾ ನಿಧಾನವಾಗಿದೆ ಎಂದು ಸೂಚಿಸಬಹುದು.

ಪ್ಯಾರಾಮೀಟರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳು

ಕೋಷ್ಟಕ 4. ದೋಷ ಸಂದೇಶ ನೋಂದಣಿ ಅನ್ಲೋಡರ್ ನಿಯತಾಂಕಗಳು

ಪ್ಯಾರಾಮೀಟರ್	ಮೌಲ್ಯ	ಡೀಫಾಲ್ಟ್	ವಿವರಣೆ
CRC ದೋಷ ಪರಿಶೀಲನೆ ಗಡಿಯಾರ ವಿಭಾಜಕ	1, 2, 4, 8, 16, 32, 64, 128, 256	2	ಆಂತರಿಕ ಆಂದೋಲಕಕ್ಕೆ ಅನ್ವಯಿಸಲು ದೋಷ ಪತ್ತೆ ಗಡಿಯಾರ ವಿಭಾಜಕ ಮೌಲ್ಯವನ್ನು ಸೂಚಿಸುತ್ತದೆ. ವಿಭಜಿತ ಗಡಿಯಾರವು ಆಂತರಿಕ CRC ಕಾರ್ಯವನ್ನು ಚಾಲನೆ ಮಾಡುತ್ತದೆ. ಈ ಸೆಟ್ಟಿಂಗ್ ERROR_CHECK_FREQUENCY_DIVISOR ಗೆ ಹೊಂದಿಕೆಯಾಗಬೇಕು ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ಸೆಟ್ಟಿಂಗ್‌ಗಳು File (.qsf) ಸೆಟ್ಟಿಂಗ್, ಇಲ್ಲದಿದ್ದರೆ ಸಾಫ್ಟ್‌ವೇರ್ ಎಚ್ಚರಿಕೆಯನ್ನು ನೀಡುತ್ತದೆ. Stratix IV ಮತ್ತು Arria II ಸಾಧನಗಳು 1 ರ ಮೌಲ್ಯವನ್ನು ಬೆಂಬಲಿಸುವುದಿಲ್ಲ.
ವರ್ಚುವಲ್ ಜೆ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿTAG CRC ದೋಷ ಇಂಜೆಕ್ಷನ್	ಆನ್, ಆಫ್	ಆಫ್	J ಮೂಲಕ EMR ರಿಜಿಸ್ಟರ್ ವಿಷಯವನ್ನು ಇಂಜೆಕ್ಟ್ ಮಾಡಲು ಇನ್-ಸಿಸ್ಟಮ್ ಮೂಲಗಳು ಮತ್ತು ಪ್ರೋಬ್ಸ್ (ISSP) ಕಾರ್ಯವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುತ್ತದೆTAG CRAM ಮೌಲ್ಯವನ್ನು ಬದಲಾಯಿಸದೆ ಇಂಟರ್ಫೇಸ್. ಕೋರ್ಗೆ ಸಂಪರ್ಕಗೊಂಡಿರುವ ಬಳಕೆದಾರ ತರ್ಕವನ್ನು ನಿವಾರಿಸಲು ಈ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಬಳಸಿ.
ಇನ್ಪುಟ್ ಗಡಿಯಾರ ಆವರ್ತನ	ಯಾವುದೇ	50 MHz	ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ IP ಕೋರ್ ಇನ್‌ಪುಟ್ ಗಡಿಯಾರದ ಆವರ್ತನವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ. ಯಾವಾಗ ಈ ಆಯ್ಕೆಯು ಅನ್ವಯಿಸುತ್ತದೆ ಇನ್‌ಪುಟ್ ಗಡಿಯಾರವನ್ನು ಆಂತರಿಕ ಆಂದೋಲಕದಿಂದ ನಡೆಸಲಾಗುತ್ತದೆ ಪ್ಯಾರಾಮೀಟರ್ ಆಫ್ ಆಗಿದೆ.
ಇನ್‌ಪುಟ್ ಗಡಿಯಾರವನ್ನು ಆಂತರಿಕ ಆಂದೋಲಕದಿಂದ ನಡೆಸಲಾಗುತ್ತದೆ	ಆನ್, ಆಫ್	ಆಫ್	ಆಂತರಿಕ ಆಂದೋಲಕವು ಕೋರ್ ಇನ್‌ಪುಟ್ ಗಡಿಯಾರವನ್ನು ಒದಗಿಸುತ್ತದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ. ಆಂತರಿಕ ಆಂದೋಲಕವು ಬಳಕೆದಾರರ ವಿನ್ಯಾಸದ ಕೋರ್ ಇನ್‌ಪುಟ್ ಗಡಿಯಾರವನ್ನು ಚಾಲನೆ ಮಾಡಿದರೆ ಈ ನಿಯತಾಂಕವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ. ಗಮನಿಸಿ: ಆಂತರಿಕ ಆಂದೋಲಕದ ಆವರ್ತನವು CRC ದೋಷ ಪರಿಶೀಲನೆ ಗಡಿಯಾರ ವಿಭಾಜಕದಿಂದ ಪ್ರಭಾವಿತವಾಗಿಲ್ಲ.
CRC ದೋಷ ಇನ್‌ಪುಟ್ ಗಡಿಯಾರದ ಆವರ್ತನವನ್ನು ಪರಿಶೀಲಿಸಿ	10 - 50 MHz	50 MHz	CRC ದೋಷವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ IP ಕೋರ್ (ALTERA_CRCERROR_VERIFY) ಇನ್‌ಪುಟ್ ಗಡಿಯಾರ ಆವರ್ತನವನ್ನು ಪರಿಶೀಲಿಸಿ. Stratix IV ಮತ್ತು Arria II ಸಾಧನಗಳು ಮಾತ್ರ.
ಪೂರ್ಣ ಚಿಪ್ ದೋಷ ಪತ್ತೆ ಚಕ್ರವನ್ನು ಪೂರ್ಣಗೊಳಿಸುವುದು	ಆನ್, ಆಫ್	ಆಫ್	ಐಚ್ಛಿಕ. ಪ್ರತಿ ಪೂರ್ಣ ಚಿಪ್ ದೋಷ ಪತ್ತೆ ಚಕ್ರದ ಕೊನೆಯಲ್ಲಿ ಈ ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸಲು ಆನ್ ಮಾಡಿ. Stratix V, Intel Arria 10, Arria V, Cyclone V, ಮತ್ತು Intel Cyclone 10 GX ಸಾಧನಗಳು ಮಾತ್ರ.

Intel FPGA IP ಕೋರ್‌ಗಳನ್ನು ಸ್ಥಾಪಿಸುವುದು ಮತ್ತು ಪರವಾನಗಿ ನೀಡುವುದು

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಸ್ಥಾಪನೆಯು ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಲೈಬ್ರರಿಯನ್ನು ಒಳಗೊಂಡಿದೆ. ಈ ಲೈಬ್ರರಿಯು ಹೆಚ್ಚುವರಿ ಪರವಾನಗಿಯ ಅಗತ್ಯವಿಲ್ಲದೇ ನಿಮ್ಮ ಉತ್ಪಾದನಾ ಬಳಕೆಗಾಗಿ ಅನೇಕ ಉಪಯುಕ್ತ IP ಕೋರ್‌ಗಳನ್ನು ಒದಗಿಸುತ್ತದೆ. ಕೆಲವು ಇಂಟೆಲ್ FPGA IP ಕೋರ್‌ಗಳಿಗೆ ಉತ್ಪಾದನಾ ಬಳಕೆಗಾಗಿ ಪ್ರತ್ಯೇಕ ಪರವಾನಗಿಯನ್ನು ಖರೀದಿಸುವ ಅಗತ್ಯವಿದೆ. ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಮೌಲ್ಯಮಾಪನ ಮೋಡ್ ಪೂರ್ಣ ಉತ್ಪಾದನಾ ಐಪಿ ಕೋರ್ ಪರವಾನಗಿಯನ್ನು ಖರೀದಿಸಲು ನಿರ್ಧರಿಸುವ ಮೊದಲು ಸಿಮ್ಯುಲೇಶನ್ ಮತ್ತು ಹಾರ್ಡ್‌ವೇರ್‌ನಲ್ಲಿ ಈ ಪರವಾನಗಿ ಪಡೆದ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್‌ಗಳನ್ನು ಮೌಲ್ಯಮಾಪನ ಮಾಡಲು ನಿಮಗೆ ಅನುಮತಿಸುತ್ತದೆ. ನೀವು ಹಾರ್ಡ್‌ವೇರ್ ಪರೀಕ್ಷೆಯನ್ನು ಪೂರ್ಣಗೊಳಿಸಿದ ನಂತರ ಮತ್ತು ಉತ್ಪಾದನೆಯಲ್ಲಿ IP ಅನ್ನು ಬಳಸಲು ಸಿದ್ಧರಾದ ನಂತರ ನೀವು ಪರವಾನಗಿ ಪಡೆದ Intel IP ಕೋರ್‌ಗಳಿಗಾಗಿ ಪೂರ್ಣ ಉತ್ಪಾದನಾ ಪರವಾನಗಿಯನ್ನು ಮಾತ್ರ ಖರೀದಿಸಬೇಕಾಗುತ್ತದೆ. ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಪೂರ್ವನಿಯೋಜಿತವಾಗಿ ಈ ಕೆಳಗಿನ ಸ್ಥಳಗಳಲ್ಲಿ ಐಪಿ ಕೋರ್‌ಗಳನ್ನು ಸ್ಥಾಪಿಸುತ್ತದೆ:

ಚಿತ್ರ 9. IP ಕೋರ್ ಅನುಸ್ಥಾಪನಾ ಮಾರ್ಗ

ಕೋಷ್ಟಕ 5. IP ಕೋರ್ ಅನುಸ್ಥಾಪನಾ ಸ್ಥಳಗಳು

ಸ್ಥಳ	ಸಾಫ್ಟ್ವೇರ್	ವೇದಿಕೆ
:\intelFPGA_pro\quartus\ip\altera	ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ	ವಿಂಡೋಸ್ *
:\intelFPGA\quartus\ip\altera	ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ಪ್ರಮಾಣಿತ ಆವೃತ್ತಿ	ವಿಂಡೋಸ್
:/intelFPGA_pro/quartus/ip/altera	ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ	ಲಿನಕ್ಸ್ *
:/intelFPGA/quartus/ip/altera	ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ಪ್ರಮಾಣಿತ ಆವೃತ್ತಿ	ಲಿನಕ್ಸ್

ಐಪಿ ಕೋರ್‌ಗಳನ್ನು ಕಸ್ಟಮೈಸ್ ಮಾಡುವುದು ಮತ್ತು ಉತ್ಪಾದಿಸುವುದು
ವಿವಿಧ ರೀತಿಯ ಅಪ್ಲಿಕೇಶನ್‌ಗಳನ್ನು ಬೆಂಬಲಿಸಲು ನೀವು IP ಕೋರ್‌ಗಳನ್ನು ಕಸ್ಟಮೈಸ್ ಮಾಡಬಹುದು. ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಐಪಿ ಕ್ಯಾಟಲಾಗ್ ಮತ್ತು ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ IP ಕೋರ್ ಪೋರ್ಟ್‌ಗಳು, ವೈಶಿಷ್ಟ್ಯಗಳು ಮತ್ತು ಔಟ್‌ಪುಟ್ ಅನ್ನು ತ್ವರಿತವಾಗಿ ಆಯ್ಕೆ ಮಾಡಲು ಮತ್ತು ಕಾನ್ಫಿಗರ್ ಮಾಡಲು ನಿಮಗೆ ಅನುಮತಿಸುತ್ತದೆ files.

ಐಪಿ ಕ್ಯಾಟಲಾಗ್ ಮತ್ತು ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್
IP ಕ್ಯಾಟಲಾಗ್ ನಿಮ್ಮ ಪ್ರಾಜೆಕ್ಟ್‌ಗೆ ಲಭ್ಯವಿರುವ IP ಕೋರ್‌ಗಳನ್ನು ಪ್ರದರ್ಶಿಸುತ್ತದೆ, Intel FPGA IP ಮತ್ತು ನೀವು IP ಕ್ಯಾಟಲಾಗ್ ಹುಡುಕಾಟ ಮಾರ್ಗಕ್ಕೆ ಸೇರಿಸುವ ಇತರ IP.. IP ಕೋರ್ ಅನ್ನು ಪತ್ತೆಹಚ್ಚಲು ಮತ್ತು ಕಸ್ಟಮೈಸ್ ಮಾಡಲು IP ಕ್ಯಾಟಲಾಗ್‌ನ ಕೆಳಗಿನ ವೈಶಿಷ್ಟ್ಯಗಳನ್ನು ಬಳಸಿ:

• ಸಕ್ರಿಯ ಸಾಧನ ಕುಟುಂಬಕ್ಕಾಗಿ ಐಪಿ ತೋರಿಸಲು ಅಥವಾ ಎಲ್ಲಾ ಸಾಧನ ಕುಟುಂಬಗಳಿಗೆ ಐಪಿ ತೋರಿಸಲು ಐಪಿ ಕ್ಯಾಟಲಾಗ್ ಅನ್ನು ಫಿಲ್ಟರ್ ಮಾಡಿ. ನೀವು ಯಾವುದೇ ಪ್ರಾಜೆಕ್ಟ್ ತೆರೆಯದಿದ್ದರೆ, IP ಕ್ಯಾಟಲಾಗ್‌ನಲ್ಲಿ ಸಾಧನ ಕುಟುಂಬವನ್ನು ಆಯ್ಕೆಮಾಡಿ.
• IP ಕ್ಯಾಟಲಾಗ್‌ನಲ್ಲಿ ಯಾವುದೇ ಪೂರ್ಣ ಅಥವಾ ಭಾಗಶಃ IP ಕೋರ್ ಹೆಸರನ್ನು ಪತ್ತೆಹಚ್ಚಲು ಹುಡುಕಾಟ ಕ್ಷೇತ್ರದಲ್ಲಿ ಟೈಪ್ ಮಾಡಿ.
• ಬೆಂಬಲಿತ ಸಾಧನಗಳ ಕುರಿತು ವಿವರಗಳನ್ನು ಪ್ರದರ್ಶಿಸಲು, IP ಕೋರ್‌ನ ಅನುಸ್ಥಾಪನ ಫೋಲ್ಡರ್ ತೆರೆಯಲು ಮತ್ತು IP ದಾಖಲಾತಿಗೆ ಲಿಂಕ್‌ಗಳಿಗಾಗಿ IP ಕ್ಯಾಟಲಾಗ್‌ನಲ್ಲಿ IP ಕೋರ್ ಹೆಸರನ್ನು ರೈಟ್-ಕ್ಲಿಕ್ ಮಾಡಿ.
• ಕ್ಲಿಕ್ ಮಾಡಿ ಹುಡುಕು ಪಾಲುದಾರ IP ಮಾಹಿತಿಯನ್ನು ಪ್ರವೇಶಿಸಲು ಪಾಲುದಾರ IP web.

ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಐಪಿ ಬದಲಾವಣೆಯ ಹೆಸರು, ಐಚ್ಛಿಕ ಪೋರ್ಟ್‌ಗಳು ಮತ್ತು ಔಟ್‌ಪುಟ್ ಅನ್ನು ಸೂಚಿಸಲು ನಿಮ್ಮನ್ನು ಕೇಳುತ್ತದೆ file ಪೀಳಿಗೆಯ ಆಯ್ಕೆಗಳು. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಉನ್ನತ ಮಟ್ಟದ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಐಪಿಯನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ file (.ip) ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಎಡಿಷನ್ ಪ್ರಾಜೆಕ್ಟ್‌ಗಳಲ್ಲಿ ಐಪಿ ಬದಲಾವಣೆಗಾಗಿ. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಉನ್ನತ ಮಟ್ಟದ ಕ್ವಾರ್ಟಸ್ IP ಅನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ file (.qip) ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಎಡಿಷನ್ ಪ್ರಾಜೆಕ್ಟ್‌ಗಳಲ್ಲಿ IP ಬದಲಾವಣೆಗಾಗಿ. ಇವು files ಯೋಜನೆಯಲ್ಲಿನ IP ವ್ಯತ್ಯಾಸವನ್ನು ಪ್ರತಿನಿಧಿಸುತ್ತದೆ ಮತ್ತು ಪ್ಯಾರಾಮೀಟರೈಸೇಶನ್ ಮಾಹಿತಿಯನ್ನು ಸಂಗ್ರಹಿಸಿ.

ಚಿತ್ರ 10. ಐಪಿ ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ (ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ)

ಚಿತ್ರ 11. IP ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ (ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ಪ್ರಮಾಣಿತ ಆವೃತ್ತಿ)

ಪ್ಯಾರಾಮೀಟರ್ ಸಂಪಾದಕ
ಐಪಿ ಕೋರ್ ಪೋರ್ಟ್‌ಗಳು, ಪ್ಯಾರಾಮೀಟರ್‌ಗಳು ಮತ್ತು ಔಟ್‌ಪುಟ್ ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಲು ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ನಿಮಗೆ ಸಹಾಯ ಮಾಡುತ್ತದೆ file ಪೀಳಿಗೆಯ ಆಯ್ಕೆಗಳು. ಮೂಲ ನಿಯತಾಂಕ ಸಂಪಾದಕ ನಿಯಂತ್ರಣಗಳು ಈ ಕೆಳಗಿನವುಗಳನ್ನು ಒಳಗೊಂಡಿವೆ:

• ನಿರ್ದಿಷ್ಟ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಿಗಾಗಿ ಪೂರ್ವನಿಗದಿ ಪ್ಯಾರಾಮೀಟರ್ ಮೌಲ್ಯಗಳನ್ನು ಅನ್ವಯಿಸಲು ಪೂರ್ವನಿಗದಿಗಳ ವಿಂಡೋವನ್ನು ಬಳಸಿ (ಆಯ್ದ ಕೋರ್‌ಗಳಿಗಾಗಿ).
• ವಿವರಗಳ ವಿಂಡೋವನ್ನು ಬಳಸಿ view ಪೋರ್ಟ್ ಮತ್ತು ಪ್ಯಾರಾಮೀಟರ್ ವಿವರಣೆಗಳು, ಮತ್ತು ದಸ್ತಾವೇಜನ್ನು ಲಿಂಕ್‌ಗಳನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ.
• ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಸಿಸ್ಟಮ್ ಅನ್ನು ರಚಿಸಲು (ಆಯ್ದ ಕೋರ್‌ಗಳಿಗಾಗಿ) ಉತ್ಪಾದಿಸಲು ➤ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಸಿಸ್ಟಮ್ ಅನ್ನು ರಚಿಸಿ ಕ್ಲಿಕ್ ಮಾಡಿ.
• ರಚಿಸು ಕ್ಲಿಕ್ ಮಾಡಿ ➤ ಉದಾ ರಚಿಸಿample ವಿನ್ಯಾಸ ಮಾಜಿ ರಚಿಸಲುample ವಿನ್ಯಾಸ (ಆಯ್ದ ಕೋರ್ಗಳಿಗಾಗಿ).
• ಕಂಪ್ಯಾನಿಯನ್ ವಿರುದ್ಧ ಸಿಸ್ಟಂನ ಜೆನೆರಿಕ್ ಘಟಕಗಳನ್ನು ಮೌಲ್ಯೀಕರಿಸಲು ಸಿಸ್ಟಂ ಸಮಗ್ರತೆಯನ್ನು ಮೌಲ್ಯೀಕರಿಸು ಕ್ಲಿಕ್ ಮಾಡಿ fileರು. (ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ವಿನ್ಯಾಸಕ ವ್ಯವಸ್ಥೆಗಳು ಮಾತ್ರ)
• ಕಂಪ್ಯಾನಿಯನ್ ವಿರುದ್ಧ ಸಿಸ್ಟಂನ ಜೆನೆರಿಕ್ ಘಟಕಗಳನ್ನು ಮೌಲ್ಯೀಕರಿಸಲು ಎಲ್ಲಾ ಸಿಸ್ಟಂ ಮಾಹಿತಿಯನ್ನು ಸಿಂಕ್ ಮಾಡಿ ಕ್ಲಿಕ್ ಮಾಡಿ fileರು. (ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ವಿನ್ಯಾಸಕ ವ್ಯವಸ್ಥೆಗಳು ಮಾತ್ರ)

IP ಕ್ಯಾಟಲಾಗ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್‌ನಲ್ಲಿಯೂ ಲಭ್ಯವಿದೆ (View ➤ IP ಕ್ಯಾಟಲಾಗ್). ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಐಪಿ ಕ್ಯಾಟಲಾಗ್ ವಿಶೇಷವಾದ ಸಿಸ್ಟಮ್ ಇಂಟರ್‌ಕನೆಕ್ಟ್, ವೀಡಿಯೋ ಮತ್ತು ಇಮೇಜ್ ಪ್ರೊಸೆಸಿಂಗ್ ಮತ್ತು ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಐಪಿ ಕ್ಯಾಟಲಾಗ್‌ನಲ್ಲಿ ಲಭ್ಯವಿಲ್ಲದ ಇತರ ಸಿಸ್ಟಮ್-ಲೆವೆಲ್ ಐಪಿಯನ್ನು ಒಳಗೊಂಡಿದೆ. ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ (ಸ್ಟ್ಯಾಂಡರ್ಡ್) ಮತ್ತು ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್‌ನಲ್ಲಿ ಕ್ರಮವಾಗಿ ಐಪಿ ಬಳಕೆಯ ಮಾಹಿತಿಗಾಗಿ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್‌ನೊಂದಿಗೆ ಸಿಸ್ಟಮ್ ಅನ್ನು ರಚಿಸುವುದು ಅಥವಾ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ (ಸ್ಟ್ಯಾಂಡರ್ಡ್) ನೊಂದಿಗೆ ಸಿಸ್ಟಮ್ ಅನ್ನು ರಚಿಸುವುದು ನೋಡಿ

ಸಂಬಂಧಿತ ಮಾಹಿತಿ

• ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್‌ನೊಂದಿಗೆ ಸಿಸ್ಟಮ್ ಅನ್ನು ರಚಿಸುವುದು
• ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ (ಸ್ಟ್ಯಾಂಡರ್ಡ್) (ಸ್ಟ್ಯಾಂಡರ್ಡ್) ನೊಂದಿಗೆ ಸಿಸ್ಟಮ್ ಅನ್ನು ರಚಿಸುವುದು

IP ಕೋರ್ ನಿಯತಾಂಕಗಳು ಮತ್ತು ಆಯ್ಕೆಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುವುದು
IP ಕೋರ್ ನಿಯತಾಂಕಗಳು ಮತ್ತು ಆಯ್ಕೆಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿ.

1. ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಐಪಿ ಕ್ಯಾಟಲಾಗ್‌ನಲ್ಲಿ (ಟೂಲ್ಸ್ ➤ ಐಪಿ ಕ್ಯಾಟಲಾಗ್), ಕಸ್ಟಮೈಸ್ ಮಾಡಲು ಐಪಿ ಕೋರ್‌ನ ಹೆಸರನ್ನು ಪತ್ತೆ ಮಾಡಿ ಮತ್ತು ಡಬಲ್ ಕ್ಲಿಕ್ ಮಾಡಿ. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.
2. ನಿಮ್ಮ ಕಸ್ಟಮ್ ಐಪಿ ಬದಲಾವಣೆಗೆ ಉನ್ನತ ಮಟ್ಟದ ಹೆಸರನ್ನು ಸೂಚಿಸಿ. ಈ ಹೆಸರು IP ಕೋರ್ ವ್ಯತ್ಯಾಸವನ್ನು ಗುರುತಿಸುತ್ತದೆ fileನಿಮ್ಮ ಯೋಜನೆಯಲ್ಲಿ ರು. ಪ್ರಾಂಪ್ಟ್ ಮಾಡಿದರೆ, ಗುರಿ FPGA ಸಾಧನದ ಕುಟುಂಬ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಅನ್ನು ಸಹ ಸೂಚಿಸಿ file HDL ಆದ್ಯತೆ. ಸರಿ ಕ್ಲಿಕ್ ಮಾಡಿ.
3. ನಿಮ್ಮ IP ವ್ಯತ್ಯಾಸಕ್ಕಾಗಿ ನಿಯತಾಂಕಗಳು ಮತ್ತು ಆಯ್ಕೆಗಳನ್ನು ಸೂಚಿಸಿ:
   • ಐಚ್ಛಿಕವಾಗಿ ಮೊದಲೇ ಪ್ಯಾರಾಮೀಟರ್ ಮೌಲ್ಯಗಳನ್ನು ಆಯ್ಕೆಮಾಡಿ. ಪೂರ್ವನಿಗದಿಗಳು ನಿರ್ದಿಷ್ಟ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಿಗಾಗಿ ಎಲ್ಲಾ ಆರಂಭಿಕ ನಿಯತಾಂಕ ಮೌಲ್ಯಗಳನ್ನು ಸೂಚಿಸುತ್ತವೆ (ಅಲ್ಲಿ ಒದಗಿಸಲಾಗಿದೆ).
   • ಐಪಿ ಕೋರ್ ಕಾರ್ಯನಿರ್ವಹಣೆ, ಪೋರ್ಟ್ ಕಾನ್ಫಿಗರೇಶನ್‌ಗಳು ಮತ್ತು ಸಾಧನ-ನಿರ್ದಿಷ್ಟ ವೈಶಿಷ್ಟ್ಯಗಳನ್ನು ವ್ಯಾಖ್ಯಾನಿಸುವ ನಿಯತಾಂಕಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ.
   • ಟೈಮಿಂಗ್ ನೆಟ್‌ಲಿಸ್ಟ್, ಸಿಮ್ಯುಲೇಶನ್ ಮಾಡೆಲ್, ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅಥವಾ ಮಾಜಿ ಉತ್ಪಾದನೆಗೆ ಆಯ್ಕೆಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿample ವಿನ್ಯಾಸ (ಅನ್ವಯಿಸುವಲ್ಲಿ).
   • IP ಕೋರ್ ಅನ್ನು ಪ್ರಕ್ರಿಯೆಗೊಳಿಸಲು ಆಯ್ಕೆಗಳನ್ನು ಸೂಚಿಸಿ fileಇತರ EDA ಪರಿಕರಗಳಲ್ಲಿ ರು.
4. ಸಂಶ್ಲೇಷಣೆ ಮತ್ತು ಇತರ ಐಚ್ಛಿಕವನ್ನು ರಚಿಸಲು ಮುಕ್ತಾಯ ಕ್ಲಿಕ್ ಮಾಡಿ fileನಿಮ್ಮ IP ಬದಲಾವಣೆಯ ವಿಶೇಷಣಗಳಿಗೆ ಹೊಂದಿಕೆಯಾಗುತ್ತಿದೆ. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಉನ್ನತ ಮಟ್ಟದ .qsys IP ಬದಲಾವಣೆಯನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ file ಮತ್ತು ಎಚ್.ಡಿ.ಎಲ್ fileಸಂಶ್ಲೇಷಣೆ ಮತ್ತು ಸಿಮ್ಯುಲೇಶನ್‌ಗಾಗಿ ರು. ಕೆಲವು ಐಪಿ ಕೋರ್‌ಗಳು ಏಕಕಾಲದಲ್ಲಿ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅಥವಾ ಎಕ್ಸ್ ಅನ್ನು ಉತ್ಪಾದಿಸುತ್ತವೆampಹಾರ್ಡ್‌ವೇರ್ ಪರೀಕ್ಷೆಗಾಗಿ ವಿನ್ಯಾಸ.
5. ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ರಚಿಸಲು, ರಚಿಸಿ ➤ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಸಿಸ್ಟಮ್ ಅನ್ನು ರಚಿಸಿ ಕ್ಲಿಕ್ ಮಾಡಿ. ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಒದಗಿಸದ ಕೆಲವು ಐಪಿ ಕೋರ್‌ಗಳಿಗೆ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಸಿಸ್ಟಂ ಅನ್ನು ರಚಿಸಿ ಲಭ್ಯವಿಲ್ಲ.
6. ಉನ್ನತ ಮಟ್ಟದ HDL ಅನ್ನು ರಚಿಸಲು ಮಾಜಿampಹಾರ್ಡ್‌ವೇರ್ ಪರಿಶೀಲನೆಗಾಗಿ, ರಚಿಸಿ ➤ HDL Ex ಅನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿampಲೆ. ರಚಿಸಿ ➤ HDL Exampಕೆಲವು IP ಕೋರ್‌ಗಳಿಗೆ le ಲಭ್ಯವಿಲ್ಲ.

ಪ್ರಸ್ತುತ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಯೋಜನೆಗೆ ಉನ್ನತ ಮಟ್ಟದ IP ಬದಲಾವಣೆಯನ್ನು ಸೇರಿಸಲಾಗಿದೆ. ಪ್ರಾಜೆಕ್ಟ್ ➤ ಸೇರಿಸು/ತೆಗೆದುಹಾಕು ಕ್ಲಿಕ್ ಮಾಡಿ File.qsys (ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಎಡಿಷನ್) ಅಥವಾ .ಐಪಿ (ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ) ಅನ್ನು ಹಸ್ತಚಾಲಿತವಾಗಿ ಸೇರಿಸಲು ಪ್ರಾಜೆಕ್ಟ್‌ನಲ್ಲಿ ರು file ಒಂದು ಯೋಜನೆಗೆ. ಪೋರ್ಟ್‌ಗಳನ್ನು ಸಂಪರ್ಕಿಸಲು ಸೂಕ್ತವಾದ ಪಿನ್ ಕಾರ್ಯಯೋಜನೆಗಳನ್ನು ಮಾಡಿ.

ಕೋರ್ ಜನರೇಷನ್ ಔಟ್‌ಪುಟ್ (ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ)
ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಈ ಕೆಳಗಿನ ಔಟ್‌ಪುಟ್ ಅನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ file ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಸಿಸ್ಟಮ್‌ನ ಭಾಗವಾಗಿರದ ಪ್ರತ್ಯೇಕ IP ಕೋರ್‌ಗಳ ರಚನೆ.

ಚಿತ್ರ 12. ವೈಯಕ್ತಿಕ ಐಪಿ ಕೋರ್ ಜನರೇಷನ್ ಔಟ್‌ಪುಟ್ (ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ)

ಕೋಷ್ಟಕ 6. ಔಟ್ಪುಟ್ Fileಇಂಟೆಲ್ FPGA IP ಜನರೇಷನ್‌ನ ರು

File ಹೆಸರು	ವಿವರಣೆ
<your_ip>.ip	ಉನ್ನತ ಮಟ್ಟದ IP ವ್ಯತ್ಯಾಸ file ಅದು ನಿಮ್ಮ ಪ್ರಾಜೆಕ್ಟ್‌ನಲ್ಲಿ ಐಪಿ ಕೋರ್‌ನ ಪ್ಯಾರಾಮೀಟರೈಸೇಶನ್ ಅನ್ನು ಒಳಗೊಂಡಿದೆ. IP ಬದಲಾವಣೆಯು ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಸಿಸ್ಟಮ್‌ನ ಭಾಗವಾಗಿದ್ದರೆ, ಪ್ಯಾರಾಮೀಟರ್ ಸಂಪಾದಕವು .qsys ಅನ್ನು ಸಹ ಉತ್ಪಾದಿಸುತ್ತದೆ file.
<your_ip>.cmp	VHDL ಕಾಂಪೊನೆಂಟ್ ಘೋಷಣೆ (.cmp) file ಒಂದು ಪಠ್ಯವಾಗಿದೆ file ನೀವು VHDL ವಿನ್ಯಾಸದಲ್ಲಿ ಬಳಸುವ ಸ್ಥಳೀಯ ಜೆನೆರಿಕ್ ಮತ್ತು ಪೋರ್ಟ್ ವ್ಯಾಖ್ಯಾನಗಳನ್ನು ಒಳಗೊಂಡಿದೆ files.
<your_ip>_generation.rpt	IP ಅಥವಾ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಜನರೇಷನ್ ಲಾಗ್ file. IP ಉತ್ಪಾದನೆಯ ಸಮಯದಲ್ಲಿ ಸಂದೇಶಗಳ ಸಾರಾಂಶವನ್ನು ಪ್ರದರ್ಶಿಸುತ್ತದೆ.
ಮುಂದುವರೆಯಿತು…

File ಹೆಸರು	ವಿವರಣೆ
<your_ip>.qgsimc (ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಸಿಸ್ಟಮ್‌ಗಳು ಮಾತ್ರ)	ಸಿಮ್ಯುಲೇಶನ್ ಹಿಡಿದಿಟ್ಟುಕೊಳ್ಳುವಿಕೆ file ಅದು .qsys ಮತ್ತು .ip ಅನ್ನು ಹೋಲಿಸುತ್ತದೆ fileಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಸಿಸ್ಟಮ್ ಮತ್ತು ಐಪಿ ಕೋರ್‌ನ ಪ್ರಸ್ತುತ ಪ್ಯಾರಾಮೀಟರೈಸೇಶನ್‌ನೊಂದಿಗೆ ರು. ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ HDL ನ ಪುನರುತ್ಪಾದನೆಯನ್ನು ಬಿಟ್ಟುಬಿಡಬಹುದೇ ಎಂದು ಈ ಹೋಲಿಕೆ ನಿರ್ಧರಿಸುತ್ತದೆ.
<your_ip>.qgsynth (ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ವಿನ್ಯಾಸಕ ವ್ಯವಸ್ಥೆಗಳು ಮಾತ್ರ)	ಸಿಂಥೆಸಿಸ್ ಕ್ಯಾಶಿಂಗ್ file ಅದು .qsys ಮತ್ತು .ip ಅನ್ನು ಹೋಲಿಸುತ್ತದೆ fileಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಸಿಸ್ಟಮ್ ಮತ್ತು ಐಪಿ ಕೋರ್‌ನ ಪ್ರಸ್ತುತ ಪ್ಯಾರಾಮೀಟರೈಸೇಶನ್‌ನೊಂದಿಗೆ ರು. ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ HDL ನ ಪುನರುತ್ಪಾದನೆಯನ್ನು ಬಿಟ್ಟುಬಿಡಬಹುದೇ ಎಂದು ಈ ಹೋಲಿಕೆ ನಿರ್ಧರಿಸುತ್ತದೆ.
<your_ip>.qip	IP ಘಟಕವನ್ನು ಸಂಯೋಜಿಸಲು ಮತ್ತು ಕಂಪೈಲ್ ಮಾಡಲು ಎಲ್ಲಾ ಮಾಹಿತಿಯನ್ನು ಒಳಗೊಂಡಿದೆ.
<your_ip>.csv	IP ಘಟಕದ ಅಪ್‌ಗ್ರೇಡ್ ಸ್ಥಿತಿಯ ಕುರಿತು ಮಾಹಿತಿಯನ್ನು ಒಳಗೊಂಡಿದೆ.
.bsf	ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರದಲ್ಲಿ ಬಳಕೆಗಾಗಿ ಐಪಿ ಬದಲಾವಣೆಯ ಸಂಕೇತ ನಿರೂಪಣೆ Files (.bdf).
<your_ip>.spd	ಇನ್ಪುಟ್ file ip-make-simscript ಗೆ ಸಿಮ್ಯುಲೇಶನ್ ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳನ್ನು ಉತ್ಪಾದಿಸುವ ಅಗತ್ಯವಿದೆ. .spd file ನ ಪಟ್ಟಿಯನ್ನು ಒಳಗೊಂಡಿದೆ fileನೀವು ಸಿಮ್ಯುಲೇಶನ್‌ಗಾಗಿ ರಚಿಸುತ್ತೀರಿ, ಜೊತೆಗೆ ನೀವು ಪ್ರಾರಂಭಿಸುವ ನೆನಪುಗಳ ಬಗ್ಗೆ ಮಾಹಿತಿ.
<your_ip>.ppf	ಪಿನ್ ಪ್ಲಾನರ್ File (.ppf) ಪಿನ್ ಪ್ಲಾನರ್‌ನೊಂದಿಗೆ ಬಳಸಲು ನೀವು ರಚಿಸುವ IP ಘಟಕಗಳಿಗಾಗಿ ಪೋರ್ಟ್ ಮತ್ತು ನೋಡ್ ಅಸೈನ್‌ಮೆಂಟ್‌ಗಳನ್ನು ಸಂಗ್ರಹಿಸುತ್ತದೆ.
<your_ip>_bb.v	ವೆರಿಲಾಗ್ ಬ್ಲಾಕ್‌ಬಾಕ್ಸ್ (_bb.v) ಬಳಸಿ file ಬ್ಲ್ಯಾಕ್‌ಬಾಕ್ಸ್‌ನಂತೆ ಬಳಸಲು ಖಾಲಿ ಮಾಡ್ಯೂಲ್ ಘೋಷಣೆಯಾಗಿ.
<your_ip>_inst.v ಅಥವಾ _inst.vhd	HDL ಮಾಜಿample ಇನ್ಸ್ಟಾಂಟಿಯೇಶನ್ ಟೆಂಪ್ಲೇಟ್. ಇದರ ವಿಷಯಗಳನ್ನು ನಕಲಿಸಿ ಮತ್ತು ಅಂಟಿಸಿ file ನಿಮ್ಮ HDL ಗೆ file IP ಬದಲಾವಣೆಯನ್ನು ತ್ವರಿತಗೊಳಿಸಲು.
<your_ip>.ರೆಗ್ಮ್ಯಾಪ್	IP ರಿಜಿಸ್ಟರ್ ಮಾಹಿತಿಯನ್ನು ಹೊಂದಿದ್ದರೆ, Intel Quartus Prime ಸಾಫ್ಟ್‌ವೇರ್ .regmap ಅನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ file. .regmap file ಮಾಸ್ಟರ್ ಮತ್ತು ಸ್ಲೇವ್ ಇಂಟರ್‌ಫೇಸ್‌ಗಳ ರಿಜಿಸ್ಟರ್ ಮ್ಯಾಪ್ ಮಾಹಿತಿಯನ್ನು ವಿವರಿಸುತ್ತದೆ. ಈ file ಪೂರಕಗಳು .sopcinfo file ಸಿಸ್ಟಮ್ ಬಗ್ಗೆ ಹೆಚ್ಚು ವಿವರವಾದ ರಿಜಿಸ್ಟರ್ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುವ ಮೂಲಕ. ಈ file ರಿಜಿಸ್ಟರ್ ಪ್ರದರ್ಶನವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುತ್ತದೆ viewಗಳು ಮತ್ತು ಸಿಸ್ಟಂ ಕನ್ಸೋಲ್‌ನಲ್ಲಿ ಬಳಕೆದಾರರ ಗ್ರಾಹಕೀಯಗೊಳಿಸಬಹುದಾದ ಅಂಕಿಅಂಶಗಳು.
<your_ip>.svd	HPS ಸಿಸ್ಟಮ್ ಡೀಬಗ್ ಪರಿಕರಗಳನ್ನು ಅನುಮತಿಸುತ್ತದೆ view ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಸಿಸ್ಟಮ್‌ನಲ್ಲಿ HPS ಗೆ ಸಂಪರ್ಕಿಸುವ ಪೆರಿಫೆರಲ್‌ಗಳ ನೋಂದಣಿ ನಕ್ಷೆಗಳು. ಸಂಶ್ಲೇಷಣೆಯ ಸಮಯದಲ್ಲಿ, ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ .svd ಅನ್ನು ಸಂಗ್ರಹಿಸುತ್ತದೆ file.sof ನಲ್ಲಿ ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್ ಮಾಸ್ಟರ್‌ಗಳಿಗೆ ಸ್ಲೇವ್ ಇಂಟರ್ಫೇಸ್ ಗೋಚರಿಸುತ್ತದೆ file ಡೀಬಗ್ ಅಧಿವೇಶನದಲ್ಲಿ. ಸಿಸ್ಟಂ ಕನ್ಸೋಲ್ ಈ ವಿಭಾಗವನ್ನು ಓದುತ್ತದೆ, ಇದು ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ರಿಜಿಸ್ಟರ್ ಮ್ಯಾಪ್ ಮಾಹಿತಿಗಾಗಿ ಪ್ರಶ್ನಿಸುತ್ತದೆ. ಸಿಸ್ಟಮ್ ಸ್ಲೇವ್‌ಗಳಿಗಾಗಿ, ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಹೆಸರಿನ ಮೂಲಕ ರಿಜಿಸ್ಟರ್‌ಗಳನ್ನು ಪ್ರವೇಶಿಸುತ್ತಾರೆ.
<your_ip>.ವಿyour_ip>.vhd	ಎಚ್‌ಡಿಎಲ್ fileಸಂಶ್ಲೇಷಣೆ ಅಥವಾ ಸಿಮ್ಯುಲೇಶನ್‌ಗಾಗಿ ಪ್ರತಿ ಸಬ್ ಮಾಡ್ಯೂಲ್ ಅಥವಾ ಚೈಲ್ಡ್ ಐಪಿ ಕೋರ್ ಅನ್ನು ಇನ್‌ಸ್ಟಾಂಟಿಯೇಟ್ ಮಾಡುವ s.
ಮಾರ್ಗದರ್ಶಕ/	ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಹೊಂದಿಸಲು ಮತ್ತು ರನ್ ಮಾಡಲು msim_setup.tcl ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ಒಳಗೊಂಡಿದೆ.
ಅಲ್ಡೆಕ್/	ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಹೊಂದಿಸಲು ಮತ್ತು ರನ್ ಮಾಡಲು rivierapro_setup.tcl ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ಒಳಗೊಂಡಿದೆ.
/ ಸಾರಾಂಶ/ವಿಸಿಎಸ್ / ಸಾರಾಂಶ/vcsmx	ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಹೊಂದಿಸಲು ಮತ್ತು ರನ್ ಮಾಡಲು ಶೆಲ್ ಸ್ಕ್ರಿಪ್ಟ್ vcs_setup.sh ಅನ್ನು ಒಳಗೊಂಡಿದೆ. ಶೆಲ್ ಸ್ಕ್ರಿಪ್ಟ್ vcsmx_setup.sh ಮತ್ತು synopsys_sim.setup ಅನ್ನು ಒಳಗೊಂಡಿದೆ file ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಹೊಂದಿಸಲು ಮತ್ತು ಚಲಾಯಿಸಲು.
/ ಕ್ಯಾಡೆನ್ಸ್	ಶೆಲ್ ಸ್ಕ್ರಿಪ್ಟ್ ncsim_setup.sh ಮತ್ತು ಇತರ ಸೆಟಪ್ ಅನ್ನು ಒಳಗೊಂಡಿದೆ fileಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಹೊಂದಿಸಲು ಮತ್ತು ರನ್ ಮಾಡಲು ರು.
/ xcelium	ಸಮಾನಾಂತರ ಸಿಮ್ಯುಲೇಟರ್ ಶೆಲ್ ಸ್ಕ್ರಿಪ್ಟ್ xcelium_setup.sh ಮತ್ತು ಇತರ ಸೆಟಪ್ ಅನ್ನು ಒಳಗೊಂಡಿದೆ fileಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಹೊಂದಿಸಲು ಮತ್ತು ರನ್ ಮಾಡಲು ರು.
/ಉಪಮಾಡ್ಯೂಲ್‌ಗಳು	HDL ಅನ್ನು ಒಳಗೊಂಡಿದೆ fileಐಪಿ ಕೋರ್ ಸಬ್ ಮಾಡ್ಯೂಲ್‌ಗಾಗಿ ರು.
<IP ಉಪ ಮಾಡ್ಯೂಲ್>/	ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಉತ್ಪಾದಿಸುವ ಪ್ರತಿ ಐಪಿ ಸಬ್‌ಮಾಡ್ಯೂಲ್ ಡೈರೆಕ್ಟರಿಗಾಗಿ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ / ಸಿಂಥ್ ಮತ್ತು / ಸಿಮ್ ಉಪ-ಡೈರೆಕ್ಟರಿಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ.

IP ಕೋರ್ ಪ್ಯಾರಾಮೀಟರ್‌ಗಳು ಮತ್ತು ಆಯ್ಕೆಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುವುದು (ಲೆಗಸಿ ಪ್ಯಾರಾಮೀಟರ್ ಸಂಪಾದಕರು)

ಕೆಲವು IP ಕೋರ್‌ಗಳು ಕಾನ್ಫಿಗರೇಶನ್ ಮತ್ತು ಉತ್ಪಾದನೆಗಾಗಿ ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್‌ನ ಪರಂಪರೆಯ ಆವೃತ್ತಿಯನ್ನು ಬಳಸುತ್ತವೆ. ಲೆಗಸಿ ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು ಐಪಿ ಬದಲಾವಣೆಯನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಲು ಮತ್ತು ರಚಿಸಲು ಕೆಳಗಿನ ಹಂತಗಳನ್ನು ಬಳಸಿ.
ಗಮನಿಸಿ: ಲೆಗಸಿ ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ವಿಭಿನ್ನ ಔಟ್‌ಪುಟ್ ಅನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ file ಇತ್ತೀಚಿನ ಪ್ಯಾರಾಮೀಟರ್ ಸಂಪಾದಕಕ್ಕಿಂತ ರಚನೆ. ಇತ್ತೀಚಿನ ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಅನ್ನು ಬಳಸುವ ಐಪಿ ಕೋರ್‌ಗಳ ಕಾನ್ಫಿಗರೇಶನ್‌ಗಾಗಿ ಐಪಿ ಕೋರ್ ಪ್ಯಾರಾಮೀಟರ್‌ಗಳು ಮತ್ತು ಆಯ್ಕೆಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುವುದನ್ನು ನೋಡಿ

ಚಿತ್ರ 13. ಲೆಗಸಿ ಪ್ಯಾರಾಮೀಟರ್ ಸಂಪಾದಕರು

1. IP ಕ್ಯಾಟಲಾಗ್‌ನಲ್ಲಿ (ಪರಿಕರಗಳು ➤ IP ಕ್ಯಾಟಲಾಗ್), ಕಸ್ಟಮೈಸ್ ಮಾಡಲು IP ಕೋರ್‌ನ ಹೆಸರನ್ನು ಪತ್ತೆ ಮಾಡಿ ಮತ್ತು ಡಬಲ್ ಕ್ಲಿಕ್ ಮಾಡಿ. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.
2. ಉನ್ನತ ಮಟ್ಟದ ಹೆಸರು ಮತ್ತು ಔಟ್‌ಪುಟ್ HDL ಅನ್ನು ಸೂಚಿಸಿ file ನಿಮ್ಮ IP ಬದಲಾವಣೆಗಾಗಿ ಟೈಪ್ ಮಾಡಿ. ಈ ಹೆಸರು IP ಕೋರ್ ವ್ಯತ್ಯಾಸವನ್ನು ಗುರುತಿಸುತ್ತದೆ fileನಿಮ್ಮ ಯೋಜನೆಯಲ್ಲಿ ರು. ಸರಿ ಕ್ಲಿಕ್ ಮಾಡಿ.
3. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್‌ನಲ್ಲಿ ನಿಮ್ಮ ಐಪಿ ವ್ಯತ್ಯಾಸಕ್ಕಾಗಿ ನಿಯತಾಂಕಗಳು ಮತ್ತು ಆಯ್ಕೆಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ. ನಿರ್ದಿಷ್ಟ IP ಕೋರ್ ಪ್ಯಾರಾಮೀಟರ್‌ಗಳ ಕುರಿತು ಮಾಹಿತಿಗಾಗಿ ನಿಮ್ಮ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಯನ್ನು ನೋಡಿ.
4. ಮುಕ್ತಾಯ ಕ್ಲಿಕ್ ಮಾಡಿ ಅಥವಾ ರಚಿಸಿ (ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಆವೃತ್ತಿಯನ್ನು ಅವಲಂಬಿಸಿ). ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಉತ್ಪಾದಿಸುತ್ತದೆ fileನಿಮ್ಮ ವಿಶೇಷಣಗಳ ಪ್ರಕಾರ ನಿಮ್ಮ IP ಬದಲಾವಣೆಗೆ ರು. ಉತ್ಪಾದನೆ ಪೂರ್ಣಗೊಂಡಾಗ ಪ್ರಾಂಪ್ಟ್ ಮಾಡಿದರೆ ನಿರ್ಗಮನ ಕ್ಲಿಕ್ ಮಾಡಿ. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಉನ್ನತ ಮಟ್ಟದ .qip ಅನ್ನು ಸೇರಿಸುತ್ತದೆ file ಪ್ರಸ್ತುತ ಯೋಜನೆಗೆ ಸ್ವಯಂಚಾಲಿತವಾಗಿ.

ಗಮನಿಸಿ: ಪ್ರಾಜೆಕ್ಟ್‌ಗೆ ಲೆಗಸಿ ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್‌ನೊಂದಿಗೆ ರಚಿಸಲಾದ ಐಪಿ ಬದಲಾವಣೆಯನ್ನು ಹಸ್ತಚಾಲಿತವಾಗಿ ಸೇರಿಸಲು, ಪ್ರಾಜೆಕ್ಟ್ ➤ ಸೇರಿಸಿ/ತೆಗೆದುಹಾಕು ಕ್ಲಿಕ್ ಮಾಡಿ Fileಪ್ರಾಜೆಕ್ಟ್‌ನಲ್ಲಿ ರು ಮತ್ತು IP ಬದಲಾವಣೆಯನ್ನು ಸೇರಿಸಿ .qip file.

IP ಕೋರ್ ಜನರೇಷನ್ ಔಟ್‌ಪುಟ್ (ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಆವೃತ್ತಿ)
ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಎಡಿಷನ್ ಸಾಫ್ಟ್‌ವೇರ್ ಕೆಳಗಿನ ಔಟ್‌ಪುಟ್‌ಗಳಲ್ಲಿ ಒಂದನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ file ಲೆಗಸಿ ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್‌ಗಳಲ್ಲಿ ಒಂದನ್ನು ಬಳಸುವ ಪ್ರತ್ಯೇಕ IP ಕೋರ್‌ಗಳ ರಚನೆಗಳು.

ಚಿತ್ರ 14. ಐಪಿ ಕೋರ್ ರಚಿಸಲಾಗಿದೆ Fileರು (ಲೆಗಸಿ ಪ್ಯಾರಾಮೀಟರ್ ಸಂಪಾದಕರು)

ಐಪಿ ರಚಿಸಲಾಗಿದೆ File Put ಟ್ಪುಟ್ ಎ

ಐಪಿ ರಚಿಸಲಾಗಿದೆ File ಔಟ್ಪುಟ್ ಬಿ

ಐಪಿ ರಚಿಸಲಾಗಿದೆ File ಔಟ್ಪುಟ್ ಸಿ

ಐಪಿ ರಚಿಸಲಾಗಿದೆ File ಔಟ್ಪುಟ್ ಡಿ

ಟಿಪ್ಪಣಿಗಳು:

1. ನಿಮ್ಮ IP ವ್ಯತ್ಯಾಸಕ್ಕಾಗಿ ಬೆಂಬಲಿಸಿದರೆ ಮತ್ತು ಸಕ್ರಿಯಗೊಳಿಸಿದರೆ
2. ಕ್ರಿಯಾತ್ಮಕ ಸಿಮ್ಯುಲೇಶನ್ ಮಾದರಿಗಳನ್ನು ರಚಿಸಿದರೆ
3. ಈ ಡೈರೆಕ್ಟರಿಯನ್ನು ನಿರ್ಲಕ್ಷಿಸಿ

ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ ಇಂಟೆಲ್ FPGA IP IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಾಗಿ ದಾಖಲೆ ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸ

ಡಾಕ್ಯುಮೆಂಟ್ ಆವೃತ್ತಿ	ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಆವೃತ್ತಿ	ಬದಲಾವಣೆಗಳು
2018.05.23	18.0	• ನಿಂದ IP ಅನ್ನು ಮರುಹೆಸರಿಸಲಾಗಿದೆ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ ಐಪಿ ಕೋರ್ ಗೆ ದೋಷ ಸಂದೇಶ ನೋಂದಣಿ ಅನ್ಲೋಡರ್ Intel FPGA IP ಕೋರ್. • ನವೀಕರಿಸಿದ ಅಂಕಿಅಂಶಗಳು emr_valid ಪವರ್ ಅಪ್ ನಂತರ ಸರಿಪಡಿಸಬಹುದಾದ ದೋಷಗಳಿಗಾಗಿ ಸಿಗ್ನಲ್ ಮಾತ್ರ (ಕಾಲಮ್-ಆಧಾರಿತ ಪ್ರಕಾರ == 3'b0) ಮತ್ತು ಸರಿಪಡಿಸಲಾಗದ ದೋಷಗಳಿಗಾಗಿ emr_valid ಸಿಗ್ನಲ್.

ದಿನಾಂಕ	ಆವೃತ್ತಿ	ಬದಲಾವಣೆಗಳು
ಡಿಸೆಂಬರ್ 2017	2017.12.18	• ಡಾಕ್ಯುಮೆಂಟ್ ಅನ್ನು ಹೀಗೆ ಮರುಹೆಸರಿಸಲಾಗಿದೆ Intel FPGA ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ. • "IP ಕೋರ್ ಸಾಧನ ಬೆಂಬಲ" ಟೇಬಲ್ ಅನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ. • ಇತ್ತೀಚಿನ ಬ್ರ್ಯಾಂಡಿಂಗ್ ಮಾನದಂಡಗಳಿಗೆ ನವೀಕರಿಸಲಾಗಿದೆ. • ಡಾಕ್ಯುಮೆಂಟ್‌ನಾದ್ಯಂತ ಸಂಪಾದಕೀಯ ನವೀಕರಣಗಳನ್ನು ಮಾಡಲಾಗಿದೆ.
ಜುಲೈ 2017	2017.07.15	• Intel Cyclone 10 GX ಸಾಧನ ಬೆಂಬಲವನ್ನು ಸೇರಿಸಲಾಗಿದೆ. • IP ಟೈಮಿಂಗ್ ರೇಖಾಚಿತ್ರಗಳಲ್ಲಿ V-ಟೈಪ್ ಅನ್ನು ಕಾಲಮ್-ಆಧಾರಿತ ಪ್ರಕಾರಕ್ಕೆ ಬದಲಾಯಿಸಲಾಗಿದೆ. • ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ ಮತ್ತು ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಆವೃತ್ತಿಗೆ ಪ್ರತ್ಯೇಕ ಪ್ಯಾರಾಮೀಟರೈಸೇಶನ್ ಸೂಚನೆಗಳನ್ನು ಒದಗಿಸಲಾಗಿದೆ. • ಇತ್ತೀಚಿನ ಬ್ರ್ಯಾಂಡಿಂಗ್ ಮಾನದಂಡಗಳಿಗೆ ನವೀಕರಿಸಲಾಗಿದೆ.
ಮೇ 2016	2016.05.02	• ವೆರಿಲೋಗ್ HDL RTL ಬೆಂಬಲದ ಕುರಿತು ವೈಶಿಷ್ಟ್ಯದ ಬುಲೆಟ್ ತೆಗೆದುಹಾಕಲಾಗಿದೆ. • ಕ್ವಾರ್ಟಸ್ II ಉಲ್ಲೇಖಗಳನ್ನು ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್‌ಗೆ ಬದಲಾಯಿಸಲಾಗಿದೆ.
ಜೂನ್ 2015	2015.06.12	Arria 10 ಬೆಂಬಲ ವಿವರಗಳನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ.
ಡಿಸೆಂಬರ್ 2014	2014.12.15	ಆರಂಭಿಕ ಬಿಡುಗಡೆ.

ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್. ಎಲ್ಲ ಹಕ್ಕುಗಳನ್ನು ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ. ಇಂಟೆಲ್, ಇಂಟೆಲ್ ಲೋಗೋ ಮತ್ತು ಇತರ ಇಂಟೆಲ್ ಗುರುತುಗಳು ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್ ಅಥವಾ ಅದರ ಅಂಗಸಂಸ್ಥೆಗಳ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳಾಗಿವೆ. ಇಂಟೆಲ್ ತನ್ನ ಎಫ್‌ಪಿಜಿಎ ಮತ್ತು ಸೆಮಿಕಂಡಕ್ಟರ್ ಉತ್ಪನ್ನಗಳ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಇಂಟೆಲ್‌ನ ಪ್ರಮಾಣಿತ ಖಾತರಿಗೆ ಅನುಗುಣವಾಗಿ ಪ್ರಸ್ತುತ ವಿಶೇಷಣಗಳಿಗೆ ಖಾತರಿಪಡಿಸುತ್ತದೆ, ಆದರೆ ಯಾವುದೇ ಸೂಚನೆಯಿಲ್ಲದೆ ಯಾವುದೇ ಉತ್ಪನ್ನಗಳು ಮತ್ತು ಸೇವೆಗಳಿಗೆ ಬದಲಾವಣೆಗಳನ್ನು ಮಾಡುವ ಹಕ್ಕನ್ನು ಕಾಯ್ದಿರಿಸಿದೆ. ಇಂಟೆಲ್ ಲಿಖಿತವಾಗಿ ಒಪ್ಪಿಗೆ ಸೂಚಿಸಿರುವುದನ್ನು ಹೊರತುಪಡಿಸಿ ಇಲ್ಲಿ ವಿವರಿಸಿದ ಯಾವುದೇ ಮಾಹಿತಿ, ಉತ್ಪನ್ನ ಅಥವಾ ಸೇವೆಯ ಅಪ್ಲಿಕೇಶನ್ ಅಥವಾ ಬಳಕೆಯಿಂದ ಉಂಟಾಗುವ ಯಾವುದೇ ಜವಾಬ್ದಾರಿ ಅಥವಾ ಹೊಣೆಗಾರಿಕೆಯನ್ನು Intel ಊಹಿಸುವುದಿಲ್ಲ. ಇಂಟೆಲ್ ಗ್ರಾಹಕರು ಯಾವುದೇ ಪ್ರಕಟಿತ ಮಾಹಿತಿಯನ್ನು ಅವಲಂಬಿಸುವ ಮೊದಲು ಮತ್ತು ಉತ್ಪನ್ನಗಳು ಅಥವಾ ಸೇವೆಗಳಿಗೆ ಆರ್ಡರ್ ಮಾಡುವ ಮೊದಲು ಸಾಧನದ ವಿಶೇಷಣಗಳ ಇತ್ತೀಚಿನ ಆವೃತ್ತಿಯನ್ನು ಪಡೆದುಕೊಳ್ಳಲು ಸಲಹೆ ನೀಡಲಾಗುತ್ತದೆ. *ಇತರ ಹೆಸರುಗಳು ಮತ್ತು ಬ್ರ್ಯಾಂಡ್‌ಗಳನ್ನು ಇತರರ ಆಸ್ತಿ ಎಂದು ಕ್ಲೈಮ್ ಮಾಡಬಹುದು.

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

intel ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ FPGA IP ಕೋರ್ [ಪಿಡಿಎಫ್] ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ದೋಷ ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್, ದೋಷ, ಸಂದೇಶ ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್, ರಿಜಿಸ್ಟರ್ ಅನ್‌ಲೋಡರ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್, ಅನ್‌ಲೋಡರ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್

ಉಲ್ಲೇಖಗಳು

• ಬಳಕೆದಾರ ಕೈಪಿಡಿ