សៀវភៅណែនាំអ្នកប្រើប្រាស់ សំណួរ និងចម្លើយចម្លើយ
ថ្ងៃទី 07 ខែមីនា ឆ្នាំ 2025 - ម៉ោង 02:46 ព្រឹក
To generate the hardware design example សម្រាប់ Intel 50G Ethernet IP coreអ្នកត្រូវអនុវត្តតាមជំហានទាំងនេះ៖
1. Open the Intel Quartus Prime software and create a new project or open an existing project.
2. In the IP Catalog, select the 50G Ethernet IP core.
3. Specify a top-level name for your IP variation and click OK.
4. The parameter editor will add the top-level .qsys (or .ip) file to the project automatically.
5. នៅលើផ្ទាំង IP បញ្ជាក់ប៉ារ៉ាម៉ែត្រសម្រាប់បំរែបំរួលស្នូល IP របស់អ្នក។
6. នៅលើ Example Design tab, select the Synthesis option to generate the hardware design exampលេ
7. Select the Arria 10 GX Transceiver Signal Integrity Development Kit as the Hardware Board.
8. ចុចបង្កើត Exampប៊ូតុងរចនា។
9. Specify the directory path and name for the design exampសៀវភៅបញ្ជី។
10. Click OK to generate the hardware design exampលេ
Please note that this design example targets the Arria 10 GT device and requires a 25G retimer. It is recommended to contact your ក្រុមហ៊ុន Intel FPGA representative to inquire about a suitable platform to run this hardware exampលេ
បន្ថែមមតិយោបល់ថ្មី។