មាតិកា លាក់

2.2 ការក្លែងធ្វើ

2.3 ការប្រើប្រាស់ធនធាន

3 ការណែនាំអំពីការប្រើប្រាស់ផលិតផល

3.1 ជំហានទី 1: ការអនុវត្តផ្នែករឹង

3.2 ជំហានទី 2: ការក្លែងធ្វើ

3.3 ជំហានទី 3៖ ការប្រើប្រាស់ធនធាន

3.3.1 ឯកសារ/ធនធាន

3.3.1.1 ឯកសារយោង

3.3.2 ប្រកាសដែលពាក់ព័ន្ធ

UG0644 DDR AXI Arbiter

ព័ត៌មានអំពីផលិតផល

DDR AXI Arbiter គឺជាសមាសធាតុផ្នែករឹងដែលផ្តល់នូវ a
ចំណុចប្រទាក់មេ AXI 64 ប៊ីតទៅកាន់ឧបករណ៍បញ្ជានៅលើបន្ទះឈីប DDR-SDRAM ។
វាត្រូវបានប្រើជាទូទៅនៅក្នុងកម្មវិធីវីដេអូសម្រាប់ការបណ្ដោះអាសន្ននិង
ដំណើរការទិន្នន័យភីកសែលវីដេអូ។ សៀវភៅណែនាំអ្នកប្រើប្រាស់ផលិតផលផ្តល់ជូន
ព័ត៌មានលំអិត និងការណែនាំអំពីការអនុវត្តផ្នែករឹង,
ការក្លែងធ្វើ និងការប្រើប្រាស់ធនធាន។

ការអនុវត្តផ្នែករឹង

DDR AXI Arbiter ត្រូវបានរចនាឡើងដើម្បីភ្ជាប់ជាមួយ DDR-SDRAM
ឧបករណ៍បញ្ជានៅលើបន្ទះឈីប។ វាផ្តល់នូវចំណុចប្រទាក់មេ AXI 64 ប៊ីត
ដែលបើកដំណើរការលឿននៃទិន្នន័យភីកសែលវីដេអូ។ អ្នកប្រើប្រាស់ផលិតផល
សៀវភៅដៃផ្តល់នូវការពិពណ៌នាអំពីការរចនាលម្អិតនៃ DDR AXI
Arbiter និងការអនុវត្តផ្នែករឹងរបស់វា។

ការក្លែងធ្វើ

សៀវភៅណែនាំអ្នកប្រើប្រាស់ផលិតផលផ្តល់ការណែនាំអំពីការក្លែងធ្វើ
DDR AXI Arbiter ដោយប្រើឧបករណ៍ MSS SmartDesign និង Testbench ។ ទាំងនេះ
ឧបករណ៍អាចឱ្យអ្នកប្រើប្រាស់ផ្ទៀងផ្ទាត់ភាពត្រឹមត្រូវនៃការរចនា និង
ធានាបាននូវដំណើរការត្រឹមត្រូវនៃផ្នែករឹង។

ការប្រើប្រាស់ធនធាន

DDR AXI Arbiter ប្រើប្រាស់ធនធានប្រព័ន្ធដូចជាតក្កវិជ្ជា
កោសិកា ប្លុកអង្គចងចាំ និងធនធានកំណត់ផ្លូវ។ អ្នកប្រើប្រាស់ផលិតផល
សៀវភៅដៃផ្តល់នូវរបាយការណ៍ការប្រើប្រាស់ធនធានលម្អិតដែល
គូសបញ្ជាក់អំពីតម្រូវការធនធានរបស់ DDR AXI Arbiter ។ នេះ។
ព័ត៌មានអាចត្រូវបានប្រើដើម្បីធានាថាសមាសធាតុផ្នែករឹងអាច
ត្រូវបានអនុវត្តនៅក្នុងធនធានប្រព័ន្ធដែលមាន។

ការណែនាំអំពីការប្រើប្រាស់ផលិតផល

ការណែនាំខាងក្រោមផ្តល់នូវការណែនាំអំពីរបៀបប្រើប្រាស់
DDR AXI Arbiter៖

ជំហានទី 1: ការអនុវត្តផ្នែករឹង

អនុវត្តសមាសធាតុផ្នែករឹង DDR AXI Arbiter ទៅនឹងចំណុចប្រទាក់
ជាមួយឧបករណ៍បញ្ជានៅលើបន្ទះឈីប DDR-SDRAM ។ ធ្វើតាមការរចនា
ការពិពណ៌នាដែលមាននៅក្នុងសៀវភៅណែនាំអ្នកប្រើប្រាស់ផលិតផល ដើម្បីធានាបានត្រឹមត្រូវ។
ការអនុវត្តផ្នែករឹង។

ជំហានទី 2: ការក្លែងធ្វើ

ក្លែងធ្វើការរចនា DDR AXI Arbiter ដោយប្រើ MSS SmartDesign និង
ឧបករណ៍ Testbench ។ អនុវត្តតាមការណែនាំដែលមាននៅក្នុងផលិតផល
សៀវភៅណែនាំអ្នកប្រើប្រាស់ ដើម្បីបញ្ជាក់ភាពត្រឹមត្រូវនៃការរចនា និងធានា
ដំណើរការត្រឹមត្រូវនៃផ្នែករឹង។

ជំហានទី 3៖ ការប្រើប្រាស់ធនធាន

Review របាយការណ៍ប្រើប្រាស់ធនធានដែលមាននៅក្នុងផលិតផល
សៀវភៅណែនាំអ្នកប្រើប្រាស់ដើម្បីកំណត់តម្រូវការធនធានរបស់ DDR AXI
អាជ្ញាកណ្តាល។ ត្រូវប្រាកដថាសមាសធាតុផ្នែករឹងអាចត្រូវបានអនុវត្ត
នៅក្នុងធនធានប្រព័ន្ធដែលមាន។

ដោយធ្វើតាមការណែនាំទាំងនេះ អ្នកអាចប្រើ DDR ប្រកបដោយប្រសិទ្ធភាព
សមាសធាតុផ្នែករឹងរបស់ AXI Arbiter សម្រាប់ផ្ទុកទិន្នន័យភីកសែលវីដេអូ និង
ដំណើរការនៅក្នុងកម្មវិធីវីដេអូ។

View Fullscreen

សៀវភៅណែនាំអ្នកប្រើប្រាស់ UG0644
DDR AXI Arbiter
ខែកុម្ភៈ 2018

DDR AXI Arbiter
មាតិកា
១ ប្រវតិ្តការកែប្រែ …………………………………………………………………………………………………………….. ១
១.១ ការកែប្រែ ៥.០ ……………………………………………………………………………………………………………………………………. 1.1 5.0 ការកែប្រែ 1 ……………………………………………………………………………………………………………………………………. 1.2 4.0 ការកែប្រែ 1 ……………………………………………………………………………………………………………………………………. 1.3 3.0 ការកែប្រែ 1 ……………………………………………………………………………………………………………………………………. 1.4 2.0 ការកែប្រែ 1 ……………………………………………………………………………………………………………………………………. ១
២ សេចក្តីផ្តើម ……………………………………………………………………………………………………………………….. ២ ៣ ផ្នែករឹង ការអនុវត្ត…………………………………………………………………………………………… ៣
3.1 ការពិពណ៌នាអំពីការរចនា ……………………………………………………………………………………………………………………… 3 3.2 ការបញ្ចូល និងលទ្ធផល …………………………………………………………………………………………………………….. 5 3.3 ការកំណត់រចនាសម្ព័ន្ធ ………. ………………………………………………………………………………………………. 13 3.4 ដ្យាក្រាមកំណត់ពេលវេលា ………………………………………………………………………………………………………………………. ១៤ ៣.៥ Testbench …………………………………………………………………………………………………………………………………….. ១៦
3.5.1 ការក្លែងធ្វើ MSS SmartDesign …………………………………………………………………………………………………………. 25 3.5.2 Simulating Testbench ……………………………………………………………………………………………………………. 30 ៣.៦ ការប្រើប្រាស់ធនធាន………………………………………………………………………………………………………….. ៣១
UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter

ប្រវត្តិកែប្រែ

ប្រវត្តិកែប្រែពិពណ៌នាអំពីការផ្លាស់ប្តូរដែលត្រូវបានអនុវត្តនៅក្នុងឯកសារ។ ការផ្លាស់ប្តូរត្រូវបានរាយបញ្ជីដោយការកែប្រែ ដោយចាប់ផ្តើមជាមួយនឹងការបោះពុម្ពផ្សាយបច្ចុប្បន្នបំផុត។

1.1

ការកែប្រែ 5.0

នៅក្នុងការកែប្រែ 5.0 នៃឯកសារនេះ ផ្នែកប្រើប្រាស់ធនធាន និងរបាយការណ៍ការប្រើប្រាស់ធនធាន

ត្រូវបានធ្វើបច្ចុប្បន្នភាព។ សម្រាប់ព័ត៌មានបន្ថែម សូមមើលការប្រើប្រាស់ធនធាន (សូមមើលទំព័រទី 31)។

1.2

ការកែប្រែ 4.0

ខាងក្រោមនេះគឺជាសេចក្តីសង្ខេបនៃការផ្លាស់ប្តូរនៅក្នុងការកែប្រែ 4.0 នៃឯកសារនេះ។

បានបន្ថែមប៉ារ៉ាម៉ែត្រកំណត់រចនាសម្ព័ន្ធ testbench នៅក្នុងតារាង។ សម្រាប់ព័ត៌មានបន្ថែម សូមមើលការកំណត់រចនាសម្ព័ន្ធ (សូមមើលទំព័រទី 16)។ ពត៌មានបន្ថែមដើម្បីក្លែងធ្វើស្នូលដោយប្រើ testbench ។ សម្រាប់ព័ត៌មានបន្ថែម សូមមើល Testbench (សូមមើលទំព័រ 16)។ បានធ្វើបច្ចុប្បន្នភាពការប្រើប្រាស់ធនធានសម្រាប់តម្លៃ DDR AXI Arbiter នៅក្នុងតារាង។ សម្រាប់ព័ត៌មានបន្ថែម សូមមើលការប្រើប្រាស់ធនធាន (សូមមើលទំព័រទី 31)។

1.3

ការកែប្រែ 3.0

ខាងក្រោមនេះគឺជាសេចក្តីសង្ខេបនៃការផ្លាស់ប្តូរនៅក្នុងការកែប្រែ 3.0 នៃឯកសារនេះ។

បានបន្ថែមព័ត៌មាន 8 ប៊ីតសម្រាប់ការសរសេរឆានែល 1 និង 2 ។ សម្រាប់ព័ត៌មានបន្ថែម សូមមើលការពិពណ៌នាការរចនា (សូមមើលទំព័រ 3) ។ បានធ្វើបច្ចុប្បន្នភាពផ្នែក Testbench ។ សម្រាប់ព័ត៌មានបន្ថែម សូមមើល Testbench (សូមមើលទំព័រ 16)។

1.4

ការកែប្រែ 2.0

នៅក្នុងការកែប្រែ 2.0 នៃឯកសារនេះ តួលេខ និងតារាងនៅក្នុងត្រូវបានធ្វើបច្ចុប្បន្នភាពនៅក្នុងផ្នែក Testbench ។

សម្រាប់ព័ត៌មានបន្ថែម សូមមើល Testbench (សូមមើលទំព័រ 16)។

1.5

ការកែប្រែ 1.0

កំណែប្រែ 1.0 គឺជាការបោះពុម្ពលើកដំបូងនៃឯកសារនេះ។

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter

សេចក្តីផ្តើម

ការចងចាំគឺជាផ្នែកសំខាន់មួយនៃកម្មវិធីវីដេអូ និងក្រាហ្វិកធម្មតា។ ពួកវាត្រូវបានប្រើសម្រាប់ផ្ទុកទិន្នន័យភីកសែលវីដេអូ។ មួយ buffering ទូទៅ example គឺបង្ហាញស៊ុមបណ្ដោះអាសន្ន ដែលទិន្នន័យភីកសែលវីដេអូពេញលេញសម្រាប់ស៊ុមត្រូវបានផ្ទុកនៅក្នុងអង្គចងចាំ។

Dual data rate (DDR)-synchronous DRAM (SDRAM) គឺជាការចងចាំមួយដែលគេប្រើជាទូទៅក្នុងកម្មវិធីវីដេអូសម្រាប់buffering។ SDRAM ត្រូវបានប្រើដោយសារតែល្បឿនរបស់វាដែលត្រូវការសម្រាប់ដំណើរការលឿននៅក្នុងប្រព័ន្ធវីដេអូ។

តួលេខខាងក្រោមបង្ហាញពីអតីតample នៃដ្យាក្រាមកម្រិតប្រព័ន្ធនៃអង្គចងចាំ DDR-SDRAM អន្តរកម្មជាមួយកម្មវិធីវីដេអូ។

រូបភាពទី 1 · DDR-SDRAM Memory Interfacing

នៅក្នុង Microsemi SmartFusion®2 System-on-Chip (SoC) មានឧបករណ៍បញ្ជា DDR ពីរនៅលើបន្ទះឈីបដែលមានចំណុចប្រទាក់ពង្រីកកម្រិតខ្ពស់ (AXI) 64-bit និង 32-bit advanced high-performance slave interfaces (AHB) ឆ្ពោះទៅរកវាលដែលអាចសរសេរកម្មវិធីបាន។ អារេច្រកទ្វារ (FPGA) ក្រណាត់។ ចំណុចប្រទាក់មេរបស់ AXI ឬ AHB តម្រូវឱ្យអាន និងសរសេរអង្គចងចាំ DDR-SDRAM ដែលភ្ជាប់ជាមួយឧបករណ៍បញ្ជា DDR នៅលើបន្ទះឈីប។

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter

ការអនុវត្តផ្នែករឹង

3.1

ការពិពណ៌នាការរចនា

DDR AXI Arbiter ផ្តល់នូវចំណុចប្រទាក់មេ AXI 64 ប៊ីតទៅឧបករណ៍បញ្ជានៅលើបន្ទះឈីបរបស់ DDR-SDRAM ។

ឧបករណ៍ SmartFusion2 ។ DDR AXI Arbiter មានឆានែលអានចំនួនបួននិងឆានែលសរសេរពីរឆ្ពោះទៅរក

តក្កវិជ្ជាអ្នកប្រើប្រាស់។ ប្លុកនេះធ្វើអាជ្ញាកណ្តាលរវាងបណ្តាញអានទាំងបួន ដើម្បីផ្តល់នូវការចូលប្រើ AXI ដែលបានអាន

ឆានែលក្នុងលក្ខណៈវិលជុំ។ ដរាបណាសំណើអានរបស់មេប៉ុស្តិ៍លេខ 1 មានកម្រិតខ្ពស់ AXI

ឆានែលអានត្រូវបានបម្រុងទុកសម្រាប់វា។ អានឆានែល 1 មានទទឹងទិន្នន័យលទ្ធផលថេរនៃ 24 ប៊ីត។ អានប៉ុស្តិ៍ 2, 3,

និង 4 អាចត្រូវបានកំណត់រចនាសម្ព័ន្ធជា 8-bit, 24-bit, ឬ 32-bit data output width។ នេះត្រូវបានជ្រើសរើសដោយសកល

ប៉ារ៉ាម៉ែត្រកំណត់រចនាសម្ព័ន្ធ។

ប្លុកនេះក៏ធ្វើអាជ្ញាកណ្តាលរវាងបណ្តាញសរសេរទាំងពីរ ដើម្បីផ្តល់នូវការចូលទៅកាន់ឆានែលសរសេរ AXI ក្នុងលក្ខណៈជុំគ្នា។ បណ្តាញសរសេរទាំងពីរមានអាទិភាពស្មើគ្នា។ សរសេរឆានែល 1 និង 2 អាចត្រូវបានកំណត់រចនាសម្ព័ន្ធជា 8 ប៊ីត 24 ប៊ីត ឬ 32 ប៊ីត ទទឹងទិន្នន័យបញ្ចូល។

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter
រូបខាងក្រោមបង្ហាញពីដ្យាក្រាម pin-out កម្រិតកំពូលនៃ DDR AXI Arbiter ។ រូបភាពទី 2 · ដ្យាក្រាមប្លុកកម្រិតកំពូលនៃ DDR AXI Arbiter Block

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter
តួរលេខខាងក្រោមបង្ហាញពីដ្យាក្រាមប្លុកកម្រិតកំពូលនៃប្រព័ន្ធដែលមានប្លុក DDR AXI Arbiter បញ្ចូលទៅក្នុងឧបករណ៍ SmartFusion2 ។ រូបភាពទី 3 · ដ្យាក្រាមប្លុកកម្រិតប្រព័ន្ធនៃ DDR AXI Arbiter នៅលើឧបករណ៍ SmartFusion2

3.2

ធាតុចូល និងលទ្ធផល
តារាងខាងក្រោមរាយបញ្ជីច្រកបញ្ចូល និងទិន្នផលរបស់ DDR AXI Arbiter ។

តារាងទី 1 · ច្រកបញ្ចូល និងទិន្នផលរបស់ DDR AXI Arbiter

ឈ្មោះសញ្ញា RESET_N_I

ការបញ្ចូលទិសដៅ

ទទឹង

SYS_CLOCK_I BUFF_READ_CLOCK_I

បញ្ចូលបញ្ចូល

rd_req_1_i rd_ack_o

លទ្ធផលបញ្ចូល

rd_done_1_o start_read_addr_1_i

ទិន្នផលបញ្ចូល

bytes_to_read_1_i

បញ្ចូល

video_rdata_1_o

ទិន្នផល

[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL1_AXI_BUFF_ AWIDTH + 3) – 1:0] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH1):0]

ការពិពណ៌នា
សកម្ម សញ្ញាកំណត់ឡើងវិញអសមកាលទាបទៅនឹងការរចនា
នាឡិកាប្រព័ន្ធ
សរសេរនាឡិកាអានសតិបណ្ដោះអាសន្នខាងក្នុងរបស់ឆានែល ត្រូវតែមានប្រេកង់ SYS_CLOCK_I ទ្វេដង
អានសំណើរបស់មេ ១
ការទទួលស្គាល់អាជ្ញាកណ្តាលដើម្បីអានសំណើពីអនុបណ្ឌិត 1
អានបញ្ចប់ទៅមេ ១
អាសយដ្ឋាន DDR ពីកន្លែងដែលការអានត្រូវចាប់ផ្តើមសម្រាប់អានឆានែល 1
បៃដែលត្រូវអានចេញពីឆានែល 1
ទិន្នន័យវីដេអូចេញពីឆានែលអាន 1

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter

ឈ្មោះសញ្ញា rdata_valid_1_o rd_req_2_i rd_ack_2_o
rd_done_2_o start_read_addr_2_i
bytes_to_read_2_i
video_rdata_2_o
rdata_valid_2_o rd_req_3_i rd_ack_3_o
rd_done_3_o start_read_addr_3_i
bytes_to_read_3_i
video_rdata_3_o
rdata_valid_3_o rd_req_4_i rd_ack_4_o
rd_done_4_o start_read_addr_4_i
bytes_to_read_4_i
video_rdata_4_o
rdata_valid_4_o wr_req_1_i wr_ack_1_o
wr_done_1_o start_write_addr_1_i
bytes_to_write_1_i
video_wdata_1_i
wdata_valid_1_i wr_req_2_i

ទិសដៅ ទិន្នផល បញ្ចូល ទិន្នផល
ទិន្នផលបញ្ចូល
បញ្ចូល
ទិន្នផល
ទិន្នផលបញ្ចូលទិន្នផល
ទិន្នផលបញ្ចូល
បញ្ចូល
ទិន្នផល
ទិន្នផលបញ្ចូលទិន្នផល
ទិន្នផលបញ្ចូល
បញ្ចូល
ទិន្នផល
ទិន្នផលបញ្ចូលទិន្នផល
ទិន្នផលបញ្ចូល
បញ្ចូល
បញ្ចូល
បញ្ចូលបញ្ចូល

ទទឹង
[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL2_AXI_BUFF_AWIDTH + 3) – 1 : 0] [(g_RD_CHANNEL2_VIDEO_DATA_WIDTH1):0] [(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL3_AXI_3g1RD] ATA_WIDTH0 ):3] [(g_AXI_AWIDTH-1): 0] [(g_RD_CHANNEL1_AXI_BUFF_AWIDTH + 0) – 4 : 3] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH0): 4] [(g_AXI_AWIDTH-1):0] [(g_WR_BUFF_AWIDTH-1) – 0_AXI ] [(g_WR_CHANNEL1_VIDEO_DATA_WIDTH3):1]

ការពិពណ៌នា អានទិន្នន័យដែលមានសុពលភាពពីប៉ុស្តិ៍អាន 1 អានសំណើពី Master 2 ការទទួលស្គាល់អាជ្ញាកណ្តាលដើម្បីអានសំណើពី Master 2 ការបញ្ចប់ការអានទៅ Master 2 DDR ពីកន្លែងដែលការអានត្រូវចាប់ផ្តើមសម្រាប់អានឆានែល 2 បៃដែលត្រូវអានចេញពីឆានែល 2 ទិន្នន័យវីដេអូ លទ្ធផលពីប៉ុស្តិ៍អាន 2 អានទិន្នន័យដែលមានសុពលភាពពីប៉ុស្តិ៍អាន 2 អានសំណើពីការទទួលស្គាល់ Master 3 Arbiter ដើម្បីអានសំណើពី Master 3 ការបញ្ចប់ការអានទៅអាសយដ្ឋាន Master 3 DDR ពីកន្លែងដែលការអានត្រូវតែចាប់ផ្តើមសម្រាប់អានឆានែល 3 បៃដែលត្រូវអានចេញពីការអាន ឆានែលទី 3 លទ្ធផលទិន្នន័យវីដេអូពីអានឆានែលទី 3 អានទិន្នន័យដែលមានសុពលភាពពីអានឆានែលទី 3 សំណើអានពីការទទួលស្គាល់ Master 4 Arbiter ដើម្បីអានសំណើពី Master 4 ការបញ្ចប់ការអានទៅ Master 4 អាសយដ្ឋាន DDR ពីកន្លែងដែលការអានត្រូវតែចាប់ផ្តើមសម្រាប់ការអានឆានែល 4 បៃ។ អានចេញពីប៉ុស្តិ៍អាន 4 លទ្ធផលទិន្នន័យវីដេអូពីឆានែលអាន 4 អានទិន្នន័យដែលមានសុពលភាពពីឆានែលអាន 4 សរសេរសំណើពី Master 1 Arbiter ទទួលស្គាល់ដើម្បីសរសេរសំណើពី Master 1 បញ្ចប់ការសរសេរទៅ Master 1 អាសយដ្ឋាន DDR ដែលការសរសេរត្រូវតែកើតឡើងពី សរសេរឆានែល 1 បៃដែលត្រូវសរសេរពី write channel 1 Video data Input to write channel 1
សរសេរទិន្នន័យត្រឹមត្រូវក្នុងការសរសេរឆានែល 1 សរសេរសំណើពីមេ 1

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter

ឈ្មោះសញ្ញា wr_ack_2_o

ទិន្នផលទិសដៅ

wr_done_2_o start_write_addr_2_i

ទិន្នផលបញ្ចូល

bytes_to_write_2_i

បញ្ចូល

video_wdata_2_i

បញ្ចូល

wdata_valid_2_i សញ្ញា AXI I/F អានអាសយដ្ឋាន ឆានែល m_arid_o

លទ្ធផលបញ្ចូល

m_araddr_o

ទិន្នផល

m_arlen_o

ទិន្នផល

m_arsize_o m_arburst_o

លទ្ធផលលទ្ធផល

m_arlock_o

ទិន្នផល

m_arcache_o

ទិន្នផល

m_arprot_o

ទិន្នផល

ទទឹង
[(g_AXI_AWIDTH-1):0] [(g_WR_CHANNEL2_AXI_BUFF_AWIDTH + 3) – 1:0] [(g_WR_CHANNEL2_VIDEO_DATA_WIDTH1):0]

ការពិពណ៌នា ការទទួលស្គាល់អាជ្ញាកណ្តាលក្នុងការសរសេរសំណើពី Master 2 ការបញ្ចប់ការសរសេរទៅកាន់ Master 2 DDR address ដែលការសរសេរត្រូវតែកើតឡើងពី write channel 2 Bytes ដែលត្រូវសរសេរពី write channel 2 ទិន្នន័យវីដេអូបញ្ចូលទៅសរសេរ channel 2
សរសេរទិន្នន័យត្រឹមត្រូវដើម្បីសរសេរឆានែល 2

[3:0] [(g_AXI_AWIDTH-1):0] [3:0] [2:0] [1:0] [1:0] [3:0] [2:0]

អានលេខសម្គាល់អាសយដ្ឋាន។ ការកំណត់អត្តសញ្ញាណ tag សម្រាប់ក្រុមអានអាស័យដ្ឋាននៃសញ្ញា។
អានអាសយដ្ឋាន។ ផ្តល់អាសយដ្ឋានដំបូងនៃប្រតិបត្តិការដែលបានអាន។ មានតែអាសយដ្ឋានចាប់ផ្តើមនៃការផ្ទុះប៉ុណ្ណោះដែលត្រូវបានផ្តល់ជូន។
ប្រវែងផ្ទុះ។ ផ្តល់ចំនួនពិតប្រាកដនៃការផ្ទេរប្រាក់នៅក្នុងការផ្ទុះមួយ។ ព័ត៌មាននេះកំណត់ចំនួននៃការផ្ទេរទិន្នន័យដែលភ្ជាប់ជាមួយអាសយដ្ឋាន
ទំហំផ្ទុះ។ ទំហំនៃការផ្ទេរនីមួយៗនៅក្នុងការផ្ទុះ
ប្រភេទផ្ទុះ។ គួបផ្សំជាមួយនឹងព័ត៌មានទំហំ ព័ត៌មានលម្អិតអំពីរបៀបដែលអាសយដ្ឋានសម្រាប់ការផ្ទេរនីមួយៗក្នុងចន្លោះពេលត្រូវបានគណនា។
ជួសជុលទៅ 2'b01 à អាសយដ្ឋានកើនឡើង
ប្រភេទចាក់សោ។ ផ្តល់ព័ត៌មានបន្ថែមអំពីលក្ខណៈអាតូមិកនៃការផ្ទេរ។
ជួសជុលទៅ 2'b00 ការចូលប្រើធម្មតា។
ប្រភេទឃ្លាំងសម្ងាត់។ ផ្តល់ព័ត៌មានបន្ថែមអំពីលក្ខណៈដែលអាចរក្សាទុកបាននៃការផ្ទេរប្រាក់។
ជួសជុលទៅ 4'b0000 à Non-cacheable and non-bufferable
ប្រភេទការពារ។ ផ្តល់ព័ត៌មានអង្គភាពការពារសម្រាប់ប្រតិបត្តិការ។
ជួសជុលទៅ 3'b000 ធម្មតា ការចូលប្រើទិន្នន័យដែលមានសុវត្ថិភាព

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter
ឈ្មោះសញ្ញា m_arvalid_o

ទិន្នផលទិសដៅ

ទទឹង

m_arready_i

បញ្ចូល

អានឆានែលទិន្នន័យ

m_rid_i

បញ្ចូល

[3:0]

m_rdata_i m_rresp_i
m_rlast_i m_rvalid_i

បញ្ចូលបញ្ចូល

[(g_AXI_DWIDTH-1):0] [1:0]

បញ្ចូលបញ្ចូល

m_reready_o

ទិន្នផល

សរសេរអាសយដ្ឋានឆានែល

m_awid_o

ទិន្នផល

m_awaddr_o

ទិន្នផល

[3:0] [(g_AXI_AWIDTH-1):0]

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

ការពិពណ៌នា អានអាសយដ្ឋានត្រឹមត្រូវ។
នៅពេល HIGH អាសយដ្ឋានអាន និងព័ត៌មានត្រួតពិនិត្យមានសុពលភាព ហើយនៅតែខ្ពស់រហូតដល់អាសយដ្ឋានទទួលសញ្ញា m_arready គឺខ្ពស់។
`1′ = អាសយដ្ឋាន និងព័ត៌មានត្រួតពិនិត្យត្រឹមត្រូវ។
`0′ = អាសយដ្ឋាន និងព័ត៌មានត្រួតពិនិត្យមិនត្រឹមត្រូវទេ។ អានអាសយដ្ឋានរួចរាល់។ ទាសករត្រៀមខ្លួនជាស្រេចដើម្បីទទួលយកអាសយដ្ឋាន និងសញ្ញាត្រួតពិនិត្យដែលពាក់ព័ន្ធ៖
1 = ទាសករត្រៀមខ្លួន
0 = ទាសករមិនទាន់រួចរាល់។
អានលេខសម្គាល់ tag. លេខសម្គាល់ tag នៃក្រុមអានទិន្នន័យនៃសញ្ញា។ តម្លៃ m_rid ត្រូវបានបង្កើតឡើងដោយ Slave ហើយត្រូវតែផ្គូផ្គងតម្លៃ m_arid នៃប្រតិបត្តិការដែលបានអាន ដែលវាកំពុងឆ្លើយតប។ អានទិន្នន័យ។ អានការឆ្លើយតប។
ស្ថានភាពនៃការផ្ទេរការអាន។ ការឆ្លើយតបដែលអាចអនុញ្ញាតបានគឺ OKAY, EXOKAY, SLVERR និង DECERR។ អានចុងក្រោយ។
ការផ្ទេរចុងក្រោយនៅក្នុងការអានផ្ទុះ។ អានត្រឹមត្រូវ។ ទិន្នន័យអានដែលត្រូវការគឺអាចរកបាន ហើយការផ្ទេរការអានអាចបញ្ចប់៖
1 = អានទិន្នន័យដែលមាន
0 = មិនអាចអានទិន្នន័យបានទេ។ អានរួចរាល់។ អនុបណ្ឌិតអាចទទួលយកទិន្នន័យដែលបានអាន និងព័ត៌មានឆ្លើយតប៖
1= មេរួចរាល់ហើយ។
0 = មេមិនទាន់រួចរាល់។
សរសេរលេខសម្គាល់អាសយដ្ឋាន។ ការកំណត់អត្តសញ្ញាណ tag សម្រាប់ក្រុមសរសេរអាសយដ្ឋាននៃសញ្ញា។ សរសេរអាសយដ្ឋាន។ ផ្តល់អាសយដ្ឋាននៃការផ្ទេរប្រាក់ដំបូងនៅក្នុងប្រតិបត្តិការសរសេរ។ សញ្ញាត្រួតពិនិត្យដែលពាក់ព័ន្ធត្រូវបានប្រើដើម្បីកំណត់អាសយដ្ឋាននៃការផ្លាស់ប្តូរដែលនៅសល់នៅក្នុងការផ្ទុះ។
8

DDR AXI Arbiter
ឈ្មោះសញ្ញា m_awlen_o

ទិន្នផលទិសដៅ

ទទឹង [3:0]

m_awsize_o

ទិន្នផល

[2:0]

m_awburst_o

ទិន្នផល

[1:0]

m_awlock_o

ទិន្នផល

[1:0]

m_awcache_o

ទិន្នផល

[3:0]

m_awprot_o

ទិន្នផល

[2:0]

m_awvalid_o

ទិន្នផល

ការពិពណ៌នា
ប្រវែងផ្ទុះ។ ផ្តល់ចំនួនពិតប្រាកដនៃការផ្ទេរប្រាក់នៅក្នុងការផ្ទុះមួយ។ ព័ត៌មាននេះកំណត់ចំនួននៃការផ្ទេរទិន្នន័យដែលភ្ជាប់ជាមួយអាសយដ្ឋាន។
ទំហំផ្ទុះ។ ទំហំនៃការផ្ទេរនីមួយៗនៅក្នុងការផ្ទុះ។ Byte lane strobes បង្ហាញយ៉ាងច្បាស់ថា ផ្លូវបៃណាដែលត្រូវអាប់ដេត។
ជួសជុលទៅ 3'b011 ដល់ 8 បៃក្នុងមួយការផ្ទេរទិន្នន័យ ឬការផ្ទេរទិន្នន័យ 64 ប៊ីត
ប្រភេទផ្ទុះ។ គួបផ្សំជាមួយនឹងព័ត៌មានទំហំ ព័ត៌មានលម្អិតអំពីរបៀបដែលអាសយដ្ឋានសម្រាប់ការផ្ទេរនីមួយៗក្នុងចន្លោះពេលត្រូវបានគណនា។
ជួសជុលទៅ 2'b01 à អាសយដ្ឋានកើនឡើង
ប្រភេទចាក់សោ។ ផ្តល់ព័ត៌មានបន្ថែមអំពីលក្ខណៈអាតូមិកនៃការផ្ទេរ។
ជួសជុលទៅ 2'b00 ការចូលប្រើធម្មតា។
ប្រភេទឃ្លាំងសម្ងាត់។ ចង្អុលប្រាប់អំពីសតិបណ្ដោះអាសន្ន ឃ្លាំងសម្ងាត់ សរសេរតាមរយៈ សរសេរត្រឡប់មកវិញ និងបែងចែកគុណលក្ខណៈនៃប្រតិបត្តិការ។
ជួសជុលទៅ 4'b0000 à Non-cacheable and non-bufferable
ប្រភេទការពារ។ បង្ហាញពីកម្រិតការពារធម្មតា ឯកសិទ្ធិ ឬសុវត្ថិភាពនៃប្រតិបត្តិការ និងថាតើប្រតិបត្តិការនោះជាការចូលប្រើទិន្នន័យ ឬការចូលប្រើការណែនាំ។
ជួសជុលទៅ 3'b000 ធម្មតា ការចូលប្រើទិន្នន័យដែលមានសុវត្ថិភាព
សរសេរអាសយដ្ឋានត្រឹមត្រូវ។ បង្ហាញថាអាសយដ្ឋានសរសេរ និងការគ្រប់គ្រងត្រឹមត្រូវ។
ព័ត៌មានអាចរកបាន៖
1 = អាស័យដ្ឋាន និងព័ត៌មានត្រួតពិនិត្យមាន
0 = អាសយដ្ឋាន និងព័ត៌មានគ្រប់គ្រងមិនមានទេ។ អាសយដ្ឋាន និងព័ត៌មានត្រួតពិនិត្យនៅតែមានស្ថេរភាពរហូតដល់អាសយដ្ឋានទទួលសញ្ញា m_awready ទៅ HIGH ។

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter

ឈ្មោះសញ្ញា m_awready_i

ការបញ្ចូលទិសដៅ

ទទឹង

សរសេរឆានែលទិន្នន័យ

m_wid_o

ទិន្នផល

[3:0]

m_wdata_o m_wstrb_o

លទ្ធផលលទ្ធផល

[(g_AXI_DWIDTH-1):0]ប៉ារ៉ាម៉ែត្រ AXI_DWDITH
[7:0]

m_wlast_o m_wvalid_o

លទ្ធផលលទ្ធផល

m_wready_i

បញ្ចូល

សរសេរសញ្ញាឆានែលឆ្លើយតប

m_bid_i

បញ្ចូល

[3:0]

m_bresp_i m_bvalid_i

បញ្ចូល

[1:0]

បញ្ចូល

m_bready_o

ទិន្នផល

ការពិពណ៌នា សរសេរអាសយដ្ឋានរួចរាល់។ បង្ហាញថា slave ត្រៀមរួចរាល់ក្នុងការទទួលយកអាសយដ្ឋាន និងសញ្ញាត្រួតពិនិត្យដែលពាក់ព័ន្ធ៖
1 = ទាសករត្រៀមខ្លួន
0 = ទាសករមិនទាន់រួចរាល់។
សរសេរលេខសម្គាល់ tag. លេខសម្គាល់ tag នៃការផ្ទេរទិន្នន័យសរសេរ។ តម្លៃ m_wid ត្រូវតែផ្គូផ្គងតម្លៃ m_awid នៃប្រតិបត្តិការសរសេរ។ សរសេរទិន្នន័យ
សរសេរ strobes ។ សញ្ញានេះបង្ហាញថាផ្លូវបៃមួយណាដែលត្រូវអាប់ដេតនៅក្នុងអង្គចងចាំ។ មាន strobe មួយសម្រាប់ 8 ប៊ីតនីមួយៗនៃ សរសេរទិន្នន័យ សរសេរចុងក្រោយ។ ការផ្ទេរចុងក្រោយនៅក្នុងការសរសេរ។ សរសេរត្រឹមត្រូវ។ ទិន្នន័យសរសេរត្រឹមត្រូវ និង strobes អាចរកបាន៖
1 = សរសេរទិន្នន័យ និង strobes ដែលអាចប្រើបាន
0 = សរសេរទិន្នន័យ និង strobes មិនអាចប្រើបាន។ សរសេររួចរាល់។ ទាសករអាចទទួលយកទិន្នន័យសរសេរបាន៖ 1 = ទាសកររួចរាល់
0 = ទាសករមិនទាន់រួចរាល់។
លេខសម្គាល់ការឆ្លើយតប។ ការកំណត់អត្តសញ្ញាណ tag នៃការឆ្លើយតបការសរសេរ។ តម្លៃ m_bid ត្រូវតែផ្គូផ្គងនឹងតម្លៃ m_awid នៃប្រតិបត្តិការសរសេរដែល slave កំពុងឆ្លើយតប។ សរសេរការឆ្លើយតប។ ស្ថានភាពនៃប្រតិបត្តិការសរសេរ។ ការឆ្លើយតបដែលអាចអនុញ្ញាតបានគឺ OKAY, EXOKAY, SLVERR និង DECERR ។ សរសេរការឆ្លើយតបត្រឹមត្រូវ។ ការឆ្លើយតបការសរសេរត្រឹមត្រូវអាចរកបាន៖
1 = សរសេរការឆ្លើយតបដែលមាន
0 = សរសេរការឆ្លើយតបមិនមានទេ។ ការឆ្លើយតបរួចរាល់។ មេអាចទទួលយកព័ត៌មានឆ្លើយតប។
1 = មេរួចរាល់ហើយ។
0 = មេមិនទាន់រួចរាល់។

រូបខាងក្រោមបង្ហាញពីដ្យាក្រាមប្លុកខាងក្នុងរបស់អាជ្ញាកណ្តាល DDR AXI ។

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter
រូបខាងក្រោមបង្ហាញពីដ្យាក្រាមប្លុកខាងក្នុងរបស់អាជ្ញាកណ្តាល DDR AXI ។ រូបភាពទី 4 · ដ្យាក្រាមប្លុកខាងក្នុងរបស់ DDR AXI Arbiter

ឆានែលអាននីមួយៗត្រូវបានកេះនៅពេលដែលវាទទួលបានសញ្ញាបញ្ចូលខ្ពស់នៅលើការបញ្ចូល read_req_(x)_i ។ បន្ទាប់មកវា។

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter
ឆានែលអាននីមួយៗត្រូវបានកេះនៅពេលដែលវាទទួលបានសញ្ញាបញ្ចូលខ្ពស់នៅលើការបញ្ចូល read_req_(x)_i ។ បន្ទាប់មកវាសamples អាសយដ្ឋាន AXI ចាប់ផ្តើម និងបៃដើម្បីអានធាតុបញ្ចូលដែលត្រូវបានបញ្ចូលពីមេខាងក្រៅ។ ឆានែលទទួលស្គាល់មេខាងក្រៅដោយបិទបើក read_ack_(x)_o ។ ឆានែលដំណើរការធាតុបញ្ចូល និងបង្កើតប្រតិបត្តិការ AXI ដែលត្រូវការដើម្បីអានទិន្នន័យពី DDR-SDRAM ។ ទិន្នន័យដែលបានអានជាទម្រង់ AXI 64 ប៊ីតត្រូវបានរក្សាទុកទៅក្នុងសតិបណ្ដោះអាសន្នខាងក្នុង។ បន្ទាប់ពីទិន្នន័យដែលត្រូវការត្រូវបានអានចេញ និងរក្សាទុកទៅក្នុងសតិបណ្ដោះអាសន្នខាងក្នុង ម៉ូឌុល un-packer ត្រូវបានបើក។ ម៉ូឌុល un-packer ពន្លាពាក្យ 64 ប៊ីតនីមួយៗចូលទៅក្នុងប្រវែងប៊ីតទិន្នន័យលទ្ធផលដែលត្រូវការសម្រាប់ឆានែលជាក់លាក់នោះសម្រាប់ exampប្រសិនបើឆានែលត្រូវបានកំណត់រចនាសម្ព័ន្ធជាទទឹងទិន្នន័យលទ្ធផល 32 ប៊ីត ពាក្យ 64 ប៊ីតនីមួយៗត្រូវបានផ្ញើចេញជាពាក្យទិន្នន័យលទ្ធផល 32 ប៊ីតពីរ។ សម្រាប់ឆានែលទី 1 ដែលជាឆានែល 24 ប៊ីត អ្នកពន្លាខ្ចប់ពាក្យ 64 ប៊ីតនីមួយៗទៅជាទិន្នន័យលទ្ធផល 24 ប៊ីត។ ដោយសារ 64 មិនមែនជាពហុគុណនៃ 24 នោះ un-packer សម្រាប់អានឆានែល 1 រួមបញ្ចូលគ្នានូវក្រុមនៃពាក្យ 64 ប៊ីតចំនួនបីដើម្បីបង្កើតពាក្យទិន្នន័យ 24 ប៊ីតចំនួនប្រាំបី។ វាដាក់កម្រិតលើការអានឆានែលទី 1 ដែលបៃទិន្នន័យដែលស្នើដោយមេខាងក្រៅគួរតែត្រូវបានបែងចែកដោយ 8 ។ អានឆានែល 2, 3 និង 4 អាចត្រូវបានកំណត់រចនាសម្ព័ន្ធជាទទឹងទិន្នន័យ 8 ប៊ីត 24 ប៊ីត និង 32 ប៊ីត ដែលជា កំណត់ដោយ g_RD_CHANNEL(X) _VIDEO_DATA_WIDTH ប៉ារ៉ាម៉ែត្រកំណត់រចនាសម្ព័ន្ធសកល។ ប្រសិនបើពួកវាត្រូវបានកំណត់រចនាសម្ព័ន្ធជា 24 ប៊ីត នោះឧបសគ្គដែលបានរៀបរាប់ខាងលើនឹងអាចអនុវត្តបានចំពោះពួកវានីមួយៗផងដែរ។ ប៉ុន្តែប្រសិនបើពួកវាត្រូវបានកំណត់រចនាសម្ព័ន្ធជា 8 ប៊ីត ឬ 32 ប៊ីត នោះមិនមានឧបសគ្គដូច 64 គឺពហុគុណនៃ 32 និង 8 ។ នៅក្នុងករណីទាំងនេះ ពាក្យ 64 ប៊ីតនីមួយៗត្រូវបានពន្លាទៅជាពាក្យទិន្នន័យ 32 ប៊ីតពីរ ឬ 8 XNUMX - ពាក្យទិន្នន័យប៊ីត។
អានឆានែល 1 ពន្លាពាក្យទិន្នន័យ 64 ប៊ីតដែលអានចេញពី DDR-SDRAM ទៅជាពាក្យទិន្នន័យលទ្ធផល 24 ប៊ីតក្នុងបាច់នៃ 48 64 ប៊ីត នោះគឺជាពេលដែលពាក្យ 48 64 ប៊ីតមាននៅក្នុងសតិបណ្ដោះអាសន្នខាងក្នុងនៃអានឆានែល 1 ។ Un-packer ចាប់ផ្តើមពន្លាពួកវា ដើម្បីផ្តល់ទិន្នន័យលទ្ធផល 24-bit។ ប្រសិនបើបៃទិន្នន័យដែលបានស្នើដើម្បីអានគឺតិចជាង 48 64-bit ពាក្យនោះ un-packer ត្រូវបានបើកបន្ទាប់ពីទិន្នន័យពេញលេញត្រូវបានអានចេញពី DDR-SDRAM ។ នៅក្នុងបណ្តាញអានចំនួន XNUMX ដែលនៅសេសសល់ អ្នកវេចខ្ចប់ចាប់ផ្តើមបញ្ជូនទិន្នន័យអានចេញ លុះត្រាតែចំនួនបៃដែលបានស្នើសុំពេញលេញត្រូវបានអានចេញពី DDR-SDRAM ។
នៅពេលដែលឆានែលអានដែលបានកំណត់រចនាសម្ព័ន្ធសម្រាប់ទទឹងលទ្ធផល 24 ប៊ីត អាសយដ្ឋានអានចាប់ផ្តើមត្រូវតែតម្រឹមទៅព្រំដែន 24 បៃ។ វាត្រូវបានទាមទារដើម្បីបំពេញនូវឧបសគ្គដែលអ្នកវេចខ្ចប់មិនខ្ចប់ជាក្រុមនៃពាក្យ 64 ប៊ីតចំនួនបីដើម្បីបង្កើតជាពាក្យលទ្ធផល 24 ប៊ីតចំនួនប្រាំបី។
ឆានែលដែលបានអានទាំងអស់បង្កើតលទ្ធផលដែលបានអានរួចរាល់ទៅមេខាងក្រៅ បន្ទាប់ពីបៃដែលបានស្នើសុំត្រូវបានផ្ញើទៅមេខាងក្រៅ។
ក្នុងករណីសរសេរឆានែល មេខាងក្រៅត្រូវបញ្ចូលទិន្នន័យដែលត្រូវការទៅឆានែលជាក់លាក់។ ឆានែលសរសេរយកទិន្នន័យបញ្ចូលហើយខ្ចប់វាទៅជាពាក្យ 64 ប៊ីតហើយរក្សាទុកវានៅក្នុងឧបករណ៍ផ្ទុកខាងក្នុង។ បន្ទាប់ពីទិន្នន័យដែលត្រូវការត្រូវបានរក្សាទុក មេខាងក្រៅត្រូវផ្តល់សំណើសរសេរ រួមជាមួយនឹងអាសយដ្ឋានចាប់ផ្តើម និងបៃដើម្បីសរសេរ។ នៅថ្ងៃ សampដោយសារធាតុបញ្ចូលទាំងនេះ ឆានែលសរសេរទទួលស្គាល់មេខាងក្រៅ។ បន្ទាប់ពីនេះ ឆានែលបង្កើតប្រតិបត្តិការសរសេរ AXI ដើម្បីសរសេរទិន្នន័យដែលបានរក្សាទុកទៅក្នុង DDR-SDRAM ។ ឆានែលសរសេរទាំងអស់បង្កើតលទ្ធផលដែលបានសរសេរទៅមេខាងក្រៅនៅពេលដែលបៃដែលបានស្នើសុំត្រូវបានសរសេរទៅក្នុង DDR-SDRAM ។ បន្ទាប់ពីសំណើសរសេរត្រូវបានផ្តល់ទៅឱ្យឆានែលសរសេរណាមួយ ទិន្នន័យថ្មីមិនត្រូវសរសេរទៅក្នុងឆានែលសរសេរទេ រហូតទាល់តែការបញ្ចប់ប្រតិបត្តិការបច្ចុប្បន្នត្រូវបានបង្ហាញដោយការអះអាង wr_done_(x)_o
សរសេរឆានែល 1 និង 2 អាចត្រូវបានកំណត់រចនាសម្ព័ន្ធជាទទឹងទិន្នន័យ 8 ប៊ីត 24 ប៊ីត និង 32 ប៊ីត ដែលត្រូវបានកំណត់ដោយ g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH ប៉ារ៉ាម៉ែត្រកំណត់រចនាសម្ព័ន្ធសកល។ ប្រសិនបើពួកវាត្រូវបានកំណត់រចនាសម្ព័ន្ធជា 24 ប៊ីត នោះបៃដែលត្រូវសរសេរត្រូវតែជាពហុគុណនៃប្រាំបី ខណៈដែលអ្នកវេចខ្ចប់ខាងក្នុងខ្ចប់ពាក្យទិន្នន័យ 24 ប៊ីតចំនួនប្រាំបីដើម្បីបង្កើតពាក្យទិន្នន័យ 64 ប៊ីតបី។ ប៉ុន្តែប្រសិនបើពួកវាត្រូវបានកំណត់រចនាសម្ព័ន្ធជា 8 ប៊ីត ឬ 32 ប៊ីត នោះមិនមានឧបសគ្គបែបនេះទេ។
សម្រាប់ឆានែល 32 ប៊ីត ពាក្យ 32 ប៊ីតអប្បបរមាពីរត្រូវតែអាន។ សម្រាប់ឆានែល 8 ប៊ីត ពាក្យ 8 ប៊ីតអប្បបរមាចាំបាច់ត្រូវអាន ពីព្រោះមិនមានចន្លោះដែលផ្តល់ដោយម៉ូឌុល arbiter ទេ។ នៅក្នុងបណ្តាញអាន និងសរសេរទាំងអស់ ជម្រៅនៃសតិបណ្ដោះអាសន្នខាងក្នុងគឺច្រើននៃទទឹងផ្ដេកបង្ហាញ។ ជម្រៅសតិបណ្ដោះអាសន្នខាងក្នុងត្រូវបានគណនាដូចខាងក្រោម៖
g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION* g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH * g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
កន្លែងណា X = លេខឆានែល

ទទឹងសតិបណ្ដោះអាសន្នខាងក្នុងត្រូវបានកំណត់ដោយទទឹងឡានក្រុងទិន្នន័យ AXI ដែលជាប៉ារ៉ាម៉ែត្រកំណត់រចនាសម្ព័ន្ធ

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter

ទទឹងសតិបណ្ដោះអាសន្នខាងក្នុងត្រូវបានកំណត់ដោយទទឹងឡានក្រុងទិន្នន័យ AXI ដែលជាប៉ារ៉ាម៉ែត្រកំណត់រចនាសម្ព័ន្ធ g_AXI_DWIDTH ។
ប្រតិបត្តិការអាន និងសរសេរ AXI ត្រូវបានអនុវត្តតាមលក្ខណៈបច្ចេកទេសរបស់ ARM AMBA AXI ។ ទំហំប្រតិបត្តិការសម្រាប់ការផ្ទេរទិន្នន័យនីមួយៗត្រូវបានជួសជុលទៅជា 64 ប៊ីត។ ប្លុកបង្កើតប្រតិបត្តិការ AXI នៃប្រវែងថេរនៃ 16 ដង។ ប្លុកក៏ពិនិត្យមើលថាតើការផ្ទុះតែមួយឆ្លងកាត់ព្រំដែនអាសយដ្ឋាន AXI នៃ 4 KByte ដែរឬទេ។ ប្រសិនបើការផ្ទុះតែមួយឆ្លងកាត់ព្រំដែន 4 KByte ការផ្ទុះត្រូវបានបំបែកជា 2 ផ្ទុះនៅព្រំដែន 4 KByte ។

3.3

ប៉ារ៉ាម៉ែត្រកំណត់រចនាសម្ព័ន្ធ
តារាងខាងក្រោមរាយបញ្ជីប៉ារ៉ាម៉ែត្រកំណត់រចនាសម្ព័ន្ធដែលប្រើក្នុងការអនុវត្តផ្នែករឹងនៃ DDR AXI Arbiter ។ ទាំងនេះគឺជាប៉ារ៉ាម៉ែត្រទូទៅ ហើយអាចផ្លាស់ប្តូរបានដោយផ្អែកលើតម្រូវការកម្មវិធី។

តារាង 2 · ប៉ារ៉ាម៉ែត្រកំណត់រចនាសម្ព័ន្ធ
ឈ្មោះ g_AXI_AWIDTH g_AXI_DWIDTH g_RD_CHANNEL1_AXI_BUFF_AWIDTH
g_RD_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL3_AXI_BUFF_AWIDTH
g_RD_CHANNEL4_AXI_BUFF_AWIDTH
g_WR_CHANNEL1_AXI_BUFF_AWIDTH
g_WR_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL1_HORIZONTAL_RESOLUTION g_RD_CHANNEL2_HORIZONTAL_RESOLUTION g_RD_CHANNEL3_HORIZONTAL_RESOLUTION g_RD_CHANNEL4_HORIZONTAL_RESOLUTION g_WR_CHANNEL1_HORIZONTAL_RESOLUTION g_HORIZONTAL_2CHANNEL IDTH g_RD_CHANNEL1_VIDEO_DATA_WIDTH g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_RD_CHANNEL3_VIDEO_DATA_WIDTH g_WR_CHANNEL4_VIDEO_DATA_WIDTH g_WR_CHANNEL1_VIDEO_DATA_WIDTH g_RD_CHANNEL2_BUFFER_LINE_STORAGE

ការពិពណ៌នា
ទទឹងឡានក្រុងអាសយដ្ឋាន AXI
ទទឹងរថយន្តក្រុងទិន្នន័យ AXI
ទទឹងរថយន្តក្រុងសម្រាប់អានសតិបណ្ដោះអាសន្នខាងក្នុងឆានែល 1 ដែលរក្សាទុកទិន្នន័យអាន AXI ។
ទទឹងរថយន្តក្រុងសម្រាប់អានសតិបណ្ដោះអាសន្នខាងក្នុងឆានែល 2 ដែលរក្សាទុកទិន្នន័យអាន AXI ។
ទទឹងរថយន្តក្រុងសម្រាប់អានសតិបណ្ដោះអាសន្នខាងក្នុងឆានែល 3 ដែលរក្សាទុកទិន្នន័យអាន AXI ។
ទទឹងរថយន្តក្រុងសម្រាប់អានសតិបណ្ដោះអាសន្នខាងក្នុងឆានែល 4 ដែលរក្សាទុកទិន្នន័យអាន AXI ។
ទទឹងរថយន្តក្រុងសម្រាប់សតិបណ្ដោះអាសន្នខាងក្នុងរបស់ប៉ុស្តិ៍ 1 ដែលរក្សាទុកទិន្នន័យសរសេរ AXI ។
ទទឹងរថយន្តក្រុងសម្រាប់សតិបណ្ដោះអាសន្នខាងក្នុងរបស់ប៉ុស្តិ៍ 2 ដែលរក្សាទុកទិន្នន័យសរសេរ AXI ។
វីដេអូបង្ហាញគុណភាពបង្ហាញផ្ដេកសម្រាប់អានឆានែល 1
វីដេអូបង្ហាញគុណភាពបង្ហាញផ្ដេកសម្រាប់អានឆានែល 2
វីដេអូបង្ហាញគុណភាពបង្ហាញផ្ដេកសម្រាប់អានឆានែល 3
វីដេអូបង្ហាញគុណភាពបង្ហាញផ្ដេកសម្រាប់អានឆានែល 4
វីដេអូបង្ហាញគុណភាពបង្ហាញផ្ដេកសម្រាប់សរសេរឆានែល 1
វីដេអូបង្ហាញគុណភាពបង្ហាញផ្ដេកសម្រាប់សរសេរឆានែល 2
អានទទឹងប៊ីតលទ្ធផលវីដេអូឆានែល 1
អានទទឹងប៊ីតលទ្ធផលវីដេអូឆានែល 2
អានទទឹងប៊ីតលទ្ធផលវីដេអូឆានែល 3
អានទទឹងប៊ីតលទ្ធផលវីដេអូឆានែល 4
សរសេរវីដេអូ ឆានែល 1 បញ្ចូលទទឹងប៊ីត។
សរសេរវីដេអូ ឆានែល 2 បញ្ចូលទទឹងប៊ីត។
ជម្រៅនៃសតិបណ្ដោះអាសន្នខាងក្នុងសម្រាប់អានឆានែល 1 ទាក់ទងនឹងចំនួនបន្ទាត់ផ្ដេកបង្ហាញ។ ជម្រៅនៃសតិបណ្ដោះអាសន្នគឺ g_RD_CHANNEL1_HORIZONTAL_RESOLUTION * g_RD_CHANNEL1_VIDEO_DATA_WIDTH * g_RD_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter

3.4

ឈ្មោះ g_RD_CHANNEL2_BUFFER_LINE_STORAGE g_RD_CHANNEL3_BUFFER_LINE_STORAGE g_RD_CHANNEL4_BUFFER_LINE_STORAGE g_WR_CHANNEL1_BUFFER_LINE_STORAGE g_WR_CHANNEL2_BUFFER_LINE_STORAGE

ការពិពណ៌នា
ជម្រៅនៃសតិបណ្ដោះអាសន្នខាងក្នុងសម្រាប់អានឆានែល 2 ទាក់ទងនឹងចំនួនបន្ទាត់ផ្ដេកបង្ហាញ។ ជម្រៅនៃសតិបណ្ដោះអាសន្នគឺ g_RD_CHANNEL2_HORIZONTAL_RESOLUTION * g_RD_CHANNEL2_VIDEO_DATA_WIDTH * g_RD_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
ជម្រៅនៃសតិបណ្ដោះអាសន្នខាងក្នុងសម្រាប់អានឆានែល 3 ទាក់ទងនឹងចំនួនបន្ទាត់ផ្ដេកបង្ហាញ។ ជម្រៅនៃសតិបណ្ដោះអាសន្នគឺ g_RD_CHANNEL3_HORIZONTAL_RESOLUTION * g_RD_CHANNEL3_VIDEO_DATA_WIDTH * g_RD_CHANNEL3_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
ជម្រៅនៃសតិបណ្ដោះអាសន្នខាងក្នុងសម្រាប់អានឆានែល 4 ទាក់ទងនឹងចំនួនបន្ទាត់ផ្ដេកបង្ហាញ។ ជម្រៅនៃសតិបណ្ដោះអាសន្នគឺ g_RD_CHANNEL4_HORIZONTAL_RESOLUTION * g_RD_CHANNEL4_VIDEO_DATA_WIDTH * g_RD_CHANNEL4_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
ជម្រៅនៃសតិបណ្ដោះអាសន្នខាងក្នុងសម្រាប់សរសេរ Channel 1 ទាក់ទងនឹងចំនួនបន្ទាត់ផ្ដេកបង្ហាញ។ ជម្រៅនៃសតិបណ្ដោះអាសន្នគឺ g_WR_CHANNEL1_HORIZONTAL_RESOLUTION * g_WR_CHANNEL1_VIDEO_DATA_WIDTH * g_WR_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
ជម្រៅនៃសតិបណ្ដោះអាសន្នខាងក្នុងសម្រាប់សរសេរ Channel 2 ទាក់ទងនឹងចំនួនបន្ទាត់ផ្ដេកបង្ហាញ។ ជម្រៅនៃសតិបណ្ដោះអាសន្នគឺ g_WR_CHANNEL2_HORIZONTAL_RESOLUTION * g_WR_CHANNEL2_VIDEO_DATA_WIDTH * g_WR_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH

ដ្យាក្រាមពេលវេលា
រូបខាងក្រោមបង្ហាញពីការតភ្ជាប់នៃធាតុបញ្ចូលសំណើអាន និងសរសេរ អាសយដ្ឋានអង្គចងចាំចាប់ផ្តើម បៃដើម្បីអាន ឬសរសេរធាតុបញ្ចូលពីមេខាងក្រៅ អាន ឬសរសេរការទទួលស្គាល់ និងអាន ឬសរសេរលទ្ធផលបញ្ចប់ដែលផ្តល់ដោយអាជ្ញាកណ្តាល។

រូបភាពទី 5 · ដ្យាក្រាមកំណត់ពេលវេលាសម្រាប់សញ្ញាដែលប្រើក្នុងការសរសេរ/អានតាមរយៈចំណុចប្រទាក់ AXI

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter
រូបខាងក្រោមបង្ហាញពីការតភ្ជាប់រវាងការបញ្ចូលទិន្នន័យសរសេរពីមេខាងក្រៅ រួមជាមួយនឹងការបញ្ចូលទិន្នន័យដែលមានសុពលភាពសម្រាប់ប៉ុស្តិ៍សរសេរទាំងពីរ។ រូបភាពទី 6 · ដ្យាក្រាមកំណត់ពេលវេលាសម្រាប់ការសរសេរចូលទៅក្នុងការផ្ទុកខាងក្នុង
តួរលេខខាងក្រោមបង្ហាញពីការភ្ជាប់គ្នារវាងទិន្នផលទិន្នន័យដែលបានអានទៅកាន់មេខាងក្រៅ រួមជាមួយនឹងលទ្ធផលទិន្នន័យដែលមានសុពលភាពសម្រាប់ប៉ុស្តិ៍អានទាំងអស់ 2, 3, និង 4។ រូបភាពទី 7 · ដ្យាក្រាមពេលវេលាសម្រាប់ទិន្នន័យដែលទទួលបានតាមរយៈ DDR AXI Arbiter សម្រាប់ប៉ុស្តិ៍អាន 2, 3 , និង ៤
តួរលេខខាងក្រោមបង្ហាញពីការភ្ជាប់គ្នារវាងការអានទិន្នន័យសម្រាប់អានឆានែល 1 នៅពេលដែល g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION ធំជាង 128 (ក្នុងករណីនេះ = 256)។ រូបភាពទី 8 · ដ្យាក្រាមកំណត់ពេលវេលាសម្រាប់ទិន្នន័យដែលទទួលបានតាមរយៈ DDR AXI Arbiter Read Channel 1 (ធំជាង 128 បៃ)

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter
តួរលេខខាងក្រោមបង្ហាញពីការភ្ជាប់គ្នារវាងការអានទិន្នន័យសម្រាប់អានឆានែល 1 នៅពេលដែល g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION តិចជាង ឬស្មើ 128 (ក្នុងករណីនេះ = 64)។ រូបភាពទី 9 · ដ្យាក្រាមកំណត់ពេលវេលាសម្រាប់ទិន្នន័យដែលទទួលបានតាមរយៈ DDR AXI Arbiter Read Channel 1 (តិចជាង ឬស្មើនឹង 128 បៃ)

3.5

កៅអីសាកល្បង
Testbench ត្រូវបានផ្តល់ជូនដើម្បីពិនិត្យមើលមុខងាររបស់ DDR Arbiter core។ តារាងខាងក្រោមរាយបញ្ជីប៉ារ៉ាម៉ែត្រដែលអាចកំណត់រចនាសម្ព័ន្ធដោយយោងតាមកម្មវិធី។

តារាងទី 3 · ប៉ារ៉ាម៉ែត្រកំណត់រចនាសម្ព័ន្ធ Testbench

ឈ្មោះ IMAGE_1_FILE_NAME IMAGE_2_FILE_NAME g_DATA_WIDTH WIDTH HEIGHT

ការបញ្ចូលការពិពណ៌នា file ឈ្មោះសម្រាប់រូបភាពដែលត្រូវសរសេរដោយសរសេរបញ្ចូលឆានែល 1 file ឈ្មោះសម្រាប់រូបភាពដែលត្រូវសរសេរដោយឆានែលសរសេរ 2 ទទឹងទិន្នន័យវីដេអូនៃឆានែលអានឬសរសេរ គុណភាពបង្ហាញផ្ដេកនៃរូបភាពដែលត្រូវសរសេរនិងអានដោយឆានែលសរសេរនិងអាន គុណភាពបង្ហាញបញ្ឈរនៃរូបភាពដែលត្រូវសរសេរនិងអានដោយសរសេរនិងអាន ឆានែល

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter
ជំហានខាងក្រោមពិពណ៌នាអំពីរបៀបដែល testbench ត្រូវបានប្រើដើម្បីក្លែងធ្វើស្នូលតាមរយៈ Libero SoC ។ 1. នៅក្នុងបង្អួច Design Flow ចុចកណ្ដុរស្ដាំលើ Create SmartDesign ហើយចុច Run ដើម្បីបង្កើត SmartDesign។
រូបភាពទី 10 · បង្កើត SmartDesign

2. បញ្ចូលឈ្មោះនៃការរចនាថ្មីជា video_dma ក្នុងប្រអប់បង្កើត New SmartDesign ហើយចុចយល់ព្រម។ SmartDesign ត្រូវបានបង្កើត ហើយផ្ទាំងក្រណាត់មួយត្រូវបានបង្ហាញនៅខាងស្តាំនៃផ្ទាំង Design Flow ។
រូបភាពទី 11 · ដាក់ឈ្មោះ SmartDesign

3. នៅក្នុងបង្អួចកាតាឡុក សូមពង្រីកដំណោះស្រាយ-វីដេអូ ហើយអូសនិងទម្លាក់ SF2 DDR Memory Arbiter នៅក្នុងផ្ទាំងក្រណាត់ SmartDesign ។

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter
រូបភាពទី 12 · DDR Memory Arbiter នៅក្នុងកាតាឡុក Libero SoC

DDR Memory Arbiter Core ត្រូវបានបង្ហាញ ដូចបង្ហាញក្នុងរូបខាងក្រោម។ ចុចពីរដងលើស្នូលដើម្បីកំណត់រចនាសម្ព័ន្ធអាជ្ញាកណ្តាលប្រសិនបើចាំបាច់។

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter
រូបភាពទី 13 · DDR Memory Arbiter Core នៅក្នុង SmartDesign Canvas

4. ជ្រើសរើសច្រកទាំងអស់នៃស្នូល ហើយចុចខាងស្តាំ ហើយបន្ទាប់មកចុច Promote to Top Level ដូចដែលបានបង្ហាញក្នុង

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter
4. ជ្រើសរើសច្រកទាំងអស់នៃស្នូល ហើយចុចខាងស្តាំ ហើយបន្ទាប់មកចុច Promote to Top Level ដូចបង្ហាញក្នុងរូបខាងក្រោម។ រូបភាពទី 14 · ផ្សព្វផ្សាយដល់ជម្រើសកម្រិតកំពូល

ត្រូវប្រាកដថាដើម្បីផ្សព្វផ្សាយច្រកទាំងអស់ទៅកម្រិតកំពូល មុនពេលចុចលើរូបតំណាងបង្កើតសមាសភាគនៅក្នុងរបារឧបករណ៍។

5. ចុចរូបតំណាងបង្កើតសមាសធាតុនៅក្នុងរបារឧបករណ៍ SmartDesign ដូចបង្ហាញក្នុងរូបខាងក្រោម។

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter
5. ចុចរូបតំណាងបង្កើតសមាសធាតុនៅក្នុងរបារឧបករណ៍ SmartDesign ដូចបង្ហាញក្នុងរូបខាងក្រោម។ សមាសភាគ SmartDesign ត្រូវបានបង្កើត។ រូបភាពទី 15 · បង្កើតសមាសធាតុ
6. រុករកទៅ View > វីនដូ > Fileស. នេះ។ Fileប្រអប់ s ត្រូវបានបង្ហាញ។ 7. ចុចកណ្ដុរស្ដាំលើថតក្លែងធ្វើ ហើយចុច នាំចូល Files ដូចបង្ហាញក្នុងរូបខាងក្រោម។
រូបភាពទី 16 · នាំចូល File

8. ដើម្បីនាំចូលរូបភាពជំរុញ fileរុករក និងនាំចូលមួយក្នុងចំណោមខាងក្រោម files ហើយចុចបើក។

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter
8. ដើម្បីនាំចូលរូបភាពជំរុញ fileរុករក និងនាំចូលមួយក្នុងចំណោមខាងក្រោម files ហើយចុចបើក។ ក. អេ សampពី RGB_in.txt file ត្រូវបានផ្តល់ជូនជាមួយនឹង testbench នៅផ្លូវដូចខាងក្រោម:
..Project_namecomponentMicrosemiSolutionCore ddr_memory_arbiter 2.0.0 Stimulus
ដើម្បីនាំចូល sampរូបភាពបញ្ចូលលេងជាកីឡាករបម្រុងសាកល្បង, រុករកទៅ sampរូបភាពបញ្ចូល le testbench fileហើយចុច Open ដូចបង្ហាញក្នុងរូបខាងក្រោម។ រូបភាពទី 17 · បញ្ចូលរូបភាព File ការជ្រើសរើស
ខ. ដើម្បីនាំចូលរូបភាពផ្សេង សូមចូលទៅកាន់ថតឯកសារដែលមានរូបភាពដែលចង់បាន fileហើយចុចបើក។ ការជំរុញរូបភាពដែលបាននាំចូល file ត្រូវបានរាយក្នុងបញ្ជីឈ្មោះក្លែងធ្វើ ដូចបង្ហាញក្នុងរូបខាងក្រោម។ រូបភាពទី 18 · បញ្ចូលរូបភាព File នៅក្នុងថតចម្លង

9. នាំចូល ddr BFM fileស. ពីរ files ដែលស្មើនឹង
UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

និង
22

DDR AXI Arbiter
9. នាំចូល ddr BFM fileស. ពីរ files ដែលស្មើនឹង DDR BFM — ddr3.v និង ddr3_parameters.v ត្រូវបានផ្តល់ជូនជាមួយ testbench នៅផ្លូវខាងក្រោម៖ ..Project_namecomponentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0 Stimulus ។ ចុចកណ្ដុរស្ដាំលើថតជំរុញចិត្ត ហើយជ្រើសរើស នាំចូល Fileជម្រើស s ហើយបន្ទាប់មកជ្រើសរើស BFM ដែលបានរៀបរាប់ខាងលើ fileស. DDR BFM ដែលបាននាំចូល files ត្រូវបានរាយបញ្ជីក្រោមការជំរុញ ដូចដែលបានបង្ហាញក្នុងរូបខាងក្រោម។ រូបភាពទី 19 · នាំចូល File
10. រុករកទៅ File > នាំចូល > ផ្សេងទៀត។ ការនាំចូល Fileប្រអប់ s ត្រូវបានបង្ហាញ។ រូបភាពទី 20 · នាំចូល Testbench File

11. នាំចូល testbench និងសមាសភាគ MSS files (top_tb.cxf, mss_top_sb_MSS.cxf, mss_top.cxf, និង mss
..Project_namecomponentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0 ការជំរុញ

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

០១.
DDR AXI Arbiter
រូបភាពទី 21 · នាំចូល Testbench និង MSS Component Files
រូបភាពទី 22 · top_tb បានបង្កើត

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter

3.5.1

ក្លែងធ្វើ MSS SmartDesign
ការណែនាំខាងក្រោមពិពណ៌នាអំពីរបៀបក្លែងធ្វើ MSS SmartDesign៖
1. ចុចផ្ទាំង Design Hierarchy ហើយជ្រើសរើស Component ពីបញ្ជីទម្លាក់ចុះបង្ហាញ។ MSS SmartDesign ដែលនាំចូលត្រូវបានបង្ហាញ។
2. ចុចកណ្ដុរស្ដាំលើ mss_top ក្រោម Work ហើយចុច Open Component ដូចបង្ហាញក្នុងរូបខាងក្រោម។ សមាសភាគ mss_top_sb_0 ត្រូវបានបង្ហាញ។
រូបភាពទី 23 · បើកសមាសភាគ

3. ចុចកណ្ដុរស្ដាំលើសមាសភាគ mss_top_sb_0 ហើយចុច កំណត់រចនាសម្ព័ន្ធ ដូចបង្ហាញក្នុងរូបខាងក្រោម។

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter
3. ចុចកណ្ដុរស្ដាំលើសមាសភាគ mss_top_sb_0 ហើយចុច កំណត់រចនាសម្ព័ន្ធ ដូចបង្ហាញក្នុងរូបខាងក្រោម។ រូបភាពទី 24 · កំណត់រចនាសម្ព័ន្ធសមាសភាគ
បង្អួចការកំណត់រចនាសម្ព័ន្ធ MSS ត្រូវបានបង្ហាញដូចបង្ហាញក្នុងរូបខាងក្រោម។ រូបភាពទី 25 · បង្អួចកំណត់រចនាសម្ព័ន្ធ MSS

4. ចុច Next តាមរយៈផ្ទាំងកំណត់រចនាសម្ព័ន្ធទាំងអស់ ដូចបង្ហាញក្នុងរូបភាពខាងក្រោម។

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter
4. ចុច Next តាមរយៈផ្ទាំងកំណត់រចនាសម្ព័ន្ធទាំងអស់ ដូចបង្ហាញក្នុងរូបភាពខាងក្រោម។ រូបភាពទី 26 · ផ្ទាំងកំណត់រចនាសម្ព័ន្ធ
MSS ត្រូវបានកំណត់រចនាសម្ព័ន្ធបន្ទាប់ពីផ្ទាំង Interrupts ត្រូវបានកំណត់រចនាសម្ព័ន្ធ។ រូបខាងក្រោមបង្ហាញពីវឌ្ឍនភាពនៃការកំណត់រចនាសម្ព័ន្ធ MSS ។ រូបភាពទី 27 · MSS Configuration Window After Configuration

5. ចុច Next បន្ទាប់ពីការកំណត់រចនាសម្ព័ន្ធបានបញ្ចប់។ បង្អួច Memory Map ត្រូវបានបង្ហាញ ដូចបង្ហាញក្នុងរូបខាងក្រោម។
រូបភាពទី 28 · Memory Map

6. ចុច Finish ។

7. ចុចបង្កើតសមាសធាតុពីរបារឧបករណ៍ SmartDesign ដើម្បីបង្កើត MSS ដូចដែលបានបង្ហាញក្នុងប្រអប់

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter
7. ចុចបង្កើតសមាសធាតុពីរបារឧបករណ៍ SmartDesign ដើម្បីបង្កើត MSS ដូចបង្ហាញក្នុងរូបខាងក្រោម។ រូបភាពទី 29 · បង្កើតសមាសធាតុ
8. នៅក្នុងបង្អួច Design Hierarchy ចុចកណ្ដុរស្ដាំលើ mss_top ក្រោម Work ហើយចុច Set As Root ដូចបង្ហាញក្នុងរូបខាងក្រោម។ រូបភាពទី 30 · កំណត់ MSS ជា Root

9. នៅក្នុងផ្ទាំង Design Flow ពង្រីក Verify Pre-synthesized Design នៅក្រោម Create Design ចុចខាងស្តាំ

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter
9. នៅក្នុងផ្ទាំង Design Flow ពង្រីក Verify Pre-synthesized Design នៅក្រោម Create Design ចុចកណ្ដុរស្ដាំលើ Simulate ហើយចុច Open Interactively។ វាក្លែងធ្វើ MSS ។ រូបភាពទី 31 · ក្លែងធ្វើការរចនាមុនសំយោគ
10. ចុច No ប្រសិនបើសារដាស់តឿនត្រូវបានបង្ហាញដើម្បីភ្ជាប់ការជំរុញ Testbench ជាមួយ MSS។ 11. បិទបង្អួច Modelsim បន្ទាប់ពីការក្លែងធ្វើបានបញ្ចប់។
រូបភាពទី 32 · Simulation Window

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter

3.5.2

ការក្លែងធ្វើ Testbench
សេចក្តីណែនាំខាងក្រោមពិពណ៌នាអំពីរបៀបក្លែងធ្វើតេសបេនៈ
1. ជ្រើសរើស top_tb SmartDesign Testbench ហើយចុច Generate Component ពីរបារឧបករណ៍ SmartDesign ដើម្បីបង្កើត testbench ដូចបង្ហាញក្នុងរូបខាងក្រោម។
រូបភាពទី 33 · ការបង្កើតសមាសធាតុមួយ។

2. នៅក្នុងបង្អួច Stimulus Hierarchy ចុចខាងស្តាំលើ top_tb (top_tb.v) testbench file ហើយចុចកំណត់ជាការជំរុញសកម្ម។ ការជំរុញត្រូវបានធ្វើឱ្យសកម្មសម្រាប់ top_tb testbench file.

3. នៅក្នុងបង្អួច Stimulus Hierarchy ចុចខាងស្តាំលើ top_tb (
UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

) កៅអីសាកល្បង file ហើយចុចបើក
30

DDR AXI Arbiter
3. នៅក្នុងបង្អួច Stimulus Hierarchy ចុចខាងស្តាំលើ top_tb (top_tb.v) testbench file ហើយចុច Open Interactively ពី Simulate Pre-Synth Design ។ វាក្លែងធ្វើស្នូលសម្រាប់ស៊ុមមួយ។ រូបភាពទី 34 · ក្លែងធ្វើការរចនាមុនសំយោគ

4. ប្រសិនបើការក្លែងធ្វើត្រូវបានរំខានដោយសារតែដែនកំណត់នៃការរត់នៅក្នុង DO fileប្រើពាក្យបញ្ជារត់ -all ដើម្បីបញ្ចប់ការក្លែងធ្វើ។ បន្ទាប់ពីការក្លែងធ្វើត្រូវបានបញ្ចប់ សូមចូលទៅកាន់ View > Files > ការក្លែងធ្វើទៅ view រូបភាពលទ្ធផលនៃកៅអីសាកល្បង file នៅក្នុងថតចម្លង។
លទ្ធផលនៃការក្លែងធ្វើអត្ថបទដែលស្មើនឹងស៊ុមមួយនៃរូបភាពត្រូវបានរក្សាទុកក្នុងអត្ថបទ Read_out_rd_ch(x.txt) file អាស្រ័យលើឆានែលអានដែលបានប្រើ។ នេះអាចបំប្លែងទៅជារូបភាពមួយ ហើយប្រៀបធៀបជាមួយរូបភាពដើម។

3.6

ការប្រើប្រាស់ធនធាន

ប្លុក DDR Arbiter ត្រូវបានអនុវត្តនៅលើ M2S150T SmartFusion®2 System-on-Chip (SoC) FPGA នៅក្នុង

កញ្ចប់ FC1152) និង PolarFire FPGA (កញ្ចប់ MPF300TS_ES – 1FCG1152E)។

តារាងទី 4 · ការប្រើប្រាស់ធនធានសម្រាប់ DDR AXI Arbiter

ធនធាន DFFs 4-បញ្ចូល LUTs MACC RAM1Kx18

ការប្រើប្រាស់ 2992 4493 0 20

(សម្រាប់៖

g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION = 1280

g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE = 1

g_WR_CHANNEL(X)_BUFFER_LINE_STORAGE = 1

g_AXI_DWIDTH = ៦៤

g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH = 24

RAM 64x18

g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH = 32) 0

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

DDR AXI Arbiter

ទីស្នាក់ការកណ្តាលក្រុមហ៊ុន Microsemi Corporate One Enterprise, Aliso Viejo, CA 92656 សហរដ្ឋអាមេរិក នៅក្នុងសហរដ្ឋអាមេរិក៖ +1 ៨៦៦-៤៤៧-២១៩៤ នៅខាងក្រៅសហរដ្ឋអាមេរិក៖ +1 ៨៦៦-៤៤៧-២១៩៤ ទូរសារ៖ +1 ៨៦៦-៤៤៧-២១៩៤ អ៊ីមែល៖ sales.support@microsemi.com www.microsemi.com
© 2018 Microsemi Corporation ។ រក្សារសិទ្ធគ្រប់យ៉ាង។ Microsemi និងនិមិត្តសញ្ញា Microsemi គឺជាពាណិជ្ជសញ្ញារបស់សាជីវកម្ម Microsemi ។ ពាណិជ្ជសញ្ញា និងសញ្ញាសេវាកម្មផ្សេងទៀតទាំងអស់ គឺជាកម្មសិទ្ធិរបស់ម្ចាស់រៀងៗខ្លួន។

Microsemi មិនធ្វើការធានា តំណាង ឬការធានាទាក់ទងនឹងព័ត៌មានដែលមាននៅទីនេះ ឬភាពសមស្របនៃផលិតផល និងសេវាកម្មរបស់វាសម្រាប់គោលបំណងជាក់លាក់ណាមួយឡើយ ហើយ Microsemi មិនទទួលខុសត្រូវអ្វីទាំងអស់ដែលកើតឡើងចេញពីកម្មវិធី ឬការប្រើប្រាស់ផលិតផល ឬសៀគ្វីណាមួយ។ ផលិតផលដែលបានលក់នៅទីនេះ និងផលិតផលផ្សេងទៀតដែលលក់ដោយ Microsemi ត្រូវបានទទួលរងនូវការធ្វើតេស្តមានកម្រិត ហើយមិនគួរត្រូវបានប្រើប្រាស់ដោយភ្ជាប់ជាមួយឧបករណ៍ ឬកម្មវិធីដែលសំខាន់ក្នុងបេសកកម្មឡើយ។ លក្ខណៈបច្ចេកទេសនៃការអនុវត្តណាមួយត្រូវបានគេជឿថាអាចទុកចិត្តបាន ប៉ុន្តែមិនត្រូវបានផ្ទៀងផ្ទាត់ទេ ហើយអ្នកទិញត្រូវតែអនុវត្ត និងបញ្ចប់ការអនុវត្តន៍ទាំងអស់ និងការធ្វើតេស្តផលិតផលផ្សេងទៀត តែម្នាក់ឯង និងរួមគ្នាជាមួយ ឬដំឡើងនៅក្នុងផលិតផលចុងក្រោយណាមួយ។ អ្នកទិញមិនត្រូវពឹងផ្អែកលើទិន្នន័យ និងលក្ខណៈបច្ចេកទេសនៃការអនុវត្ត ឬប៉ារ៉ាម៉ែត្រដែលផ្តល់ដោយ Microsemi ឡើយ។ វាជាទំនួលខុសត្រូវរបស់អ្នកទិញក្នុងការកំណត់ដោយឯករាជ្យនូវភាពសមស្របនៃផលិតផលណាមួយ និងដើម្បីសាកល្បង និងផ្ទៀងផ្ទាត់ដូចគ្នា។ ព័ត៌មានដែលផ្តល់ដោយ Microsemi ខាងក្រោមនេះត្រូវបានផ្តល់ជូន "ដូចដែលនៅមាន កន្លែងណា" និងជាមួយនឹងកំហុសទាំងអស់ ហើយហានិភ័យទាំងមូលដែលទាក់ទងនឹងព័ត៌មាននេះគឺទាំងស្រុងជាមួយអ្នកទិញ។ Microsemi មិនផ្តល់ដោយជាក់លាក់ ឬដោយប្រយោលដល់ភាគីណាមួយនូវសិទ្ធិប៉ាតង់ អាជ្ញាប័ណ្ណ ឬសិទ្ធិ IP ផ្សេងទៀតទេ ទោះជាទាក់ទងនឹងព័ត៌មាននោះដោយខ្លួនឯង ឬអ្វីដែលពិពណ៌នាដោយព័ត៌មានបែបនេះក៏ដោយ។ ព័ត៌មានដែលមាននៅក្នុងឯកសារនេះគឺជាកម្មសិទ្ធិរបស់ Microsemi ហើយ Microsemi រក្សាសិទ្ធិដើម្បីធ្វើការផ្លាស់ប្តូរណាមួយចំពោះព័ត៌មាននៅក្នុងឯកសារនេះ ឬចំពោះផលិតផល និងសេវាកម្មណាមួយនៅពេលណាមួយដោយមិនមានការជូនដំណឹងជាមុន។
សាជីវកម្ម Microsemi (Nasdaq: MSCC) ផ្តល់ជូននូវផលប័ត្រដ៏ទូលំទូលាយនៃ semiconductor និងដំណោះស្រាយប្រព័ន្ធសម្រាប់លំហអាកាស និងការពារជាតិ ទំនាក់ទំនង មជ្ឈមណ្ឌលទិន្នន័យ និងទីផ្សារឧស្សាហកម្ម។ ផលិតផលរួមមានសៀគ្វីរួមបញ្ចូលគ្នានូវសញ្ញាចម្រុះអាណាឡូកដែលមានប្រសិទ្ធភាពខ្ពស់ និងរឹងដោយវិទ្យុសកម្ម, FPGAs, SoCs និង ASICs; ផលិតផលគ្រប់គ្រងថាមពល; ឧបករណ៍កំណត់ពេលវេលា និងសមកាលកម្ម និងដំណោះស្រាយពេលវេលាច្បាស់លាស់ កំណត់ស្តង់ដារពិភពលោកសម្រាប់ពេលវេលា។ ឧបករណ៍ដំណើរការសំឡេង; ដំណោះស្រាយ RF; សមាសធាតុដាច់ដោយឡែក; ការផ្ទុកសហគ្រាសនិងដំណោះស្រាយទំនាក់ទំនង; បច្ចេកវិជ្ជាសុវត្ថិភាព និងការប្រឆាំង t ដែលអាចធ្វើមាត្រដ្ឋានបាន។amper ផលិតផល; ដំណោះស្រាយអ៊ីសឺរណិត; Power-over-Ethernet ICs និង midspans; ក៏ដូចជាសមត្ថភាព និងសេវាកម្មរចនាផ្ទាល់ខ្លួន។ Microsemi មានទីស្នាក់ការកណ្តាលនៅ Aliso Viejo រដ្ឋកាលីហ្វ័រញ៉ា ហើយមានបុគ្គលិកប្រហែល 4,800 នៅទូទាំងពិភពលោក។ ស្វែងយល់បន្ថែមនៅ www.microsemi.com ។
50200644

UG0644 ការកែប្រែការណែនាំអ្នកប្រើប្រាស់ 5.0

ឯកសារ/ធនធាន

មីក្រូឈីប UG0644 DDR AXI Arbiter [pdf] ការណែនាំអ្នកប្រើប្រាស់
UG0644 DDR AXI Arbiter, UG0644, DDR AXI Arbiter, AXI Arbiter

ឯកសារយោង

សៀវភៅណែនាំអ្នកប្រើប្រាស់

UG0644 DDR AXI Arbiter

ព័ត៌មានអំពីផលិតផល

ការអនុវត្តផ្នែករឹង

ការក្លែងធ្វើ

ការប្រើប្រាស់ធនធាន

ការណែនាំអំពីការប្រើប្រាស់ផលិតផល

ជំហានទី 1: ការអនុវត្តផ្នែករឹង

ជំហានទី 2: ការក្លែងធ្វើ

ជំហានទី 3៖ ការប្រើប្រាស់ធនធាន

ឯកសារ/ធនធាន

ឯកសារយោង

ប្រកាសដែលពាក់ព័ន្ធ

ទុកមតិយោបល់

បោះបង់ការឆ្លើយតប