UG0644 DDR AXI არბიტრი
პროდუქტის ინფორმაცია
DDR AXI Arbiter არის ტექნიკის კომპონენტი, რომელიც უზრუნველყოფს ა
64-ბიტიანი AXI ძირითადი ინტერფეისი DDR-SDRAM ჩიპზე კონტროლერებთან.
ის ჩვეულებრივ გამოიყენება ვიდეო აპლიკაციებში ბუფერიზაციისთვის და
ვიდეო პიქსელების მონაცემების დამუშავება. პროდუქტის მომხმარებლის სახელმძღვანელო მოცემულია
დეტალური ინფორმაცია და ინსტრუქციები ტექნიკის დანერგვის შესახებ,
სიმულაცია და რესურსების გამოყენება.
ტექნიკის დანერგვა
DDR AXI Arbiter შექმნილია DDR-SDRAM-თან ინტერფეისისთვის
ჩიპზე კონტროლერები. ის უზრუნველყოფს 64-ბიტიან AXI სამაგისტრო ინტერფეისს
რაც იძლევა ვიდეო პიქსელების მონაცემების სწრაფ დამუშავებას. პროდუქტის მომხმარებელი
სახელმძღვანელო გთავაზობთ DDR AXI-ის დიზაინის დეტალურ აღწერას
არბიტრი და მისი ტექნიკის განხორციელება.
სიმულაცია
პროდუქტის მომხმარებლის სახელმძღვანელოში მოცემულია ინსტრუქციები სიმულაციის შესახებ
DDR AXI არბიტრი MSS SmartDesign და Testbench ინსტრუმენტების გამოყენებით. ესენი
ინსტრუმენტები საშუალებას აძლევს მომხმარებელს დაადასტუროს დიზაინის სისწორე და
უზრუნველყოს აპარატურის კომპონენტის სათანადო ფუნქციონირება.
რესურსების გამოყენება
DDR AXI Arbiter იყენებს სისტემის რესურსებს, როგორიცაა ლოგიკა
უჯრედები, მეხსიერების ბლოკები და მარშრუტიზაციის რესურსები. პროდუქტის მომხმარებელი
სახელმძღვანელო შეიცავს რესურსების გამოყენების დეტალურ ანგარიშს, რომელიც
ასახავს DDR AXI Arbiter-ის რესურსის მოთხოვნებს. ეს
ინფორმაცია შეიძლება გამოყენებულ იქნას იმის უზრუნველსაყოფად, რომ აპარატურულ კომპონენტს შეუძლია
განხორციელდეს არსებული სისტემის რესურსების ფარგლებში.
პროდუქტის გამოყენების ინსტრუქცია
შემდეგი ინსტრუქციები იძლევა ინსტრუქციას, თუ როგორ გამოიყენოთ იგი
DDR AXI არბიტრი:
ნაბიჯი 1: აპარატურის დანერგვა
დანერგეთ DDR AXI Arbiter ტექნიკის კომპონენტი ინტერფეისისთვის
DDR-SDRAM ჩიპზე კონტროლერებით. მიჰყევით დიზაინს
აღწერილობა მოცემულია პროდუქტის მომხმარებლის სახელმძღვანელოში სათანადოდ უზრუნველსაყოფად
ტექნიკის კომპონენტის განხორციელება.
ნაბიჯი 2: სიმულაცია
DDR AXI Arbiter დიზაინის სიმულაცია MSS SmartDesign-ის და
ტესტის ინსტრუმენტები. მიჰყევით პროდუქტში მოცემულ ინსტრუქციას
მომხმარებლის სახელმძღვანელო დიზაინის სისწორის დასადასტურებლად და უზრუნველსაყოფად
ტექნიკის კომპონენტის სათანადო ფუნქციონირება.
ნაბიჯი 3: რესურსების გამოყენება
Review პროდუქტში მოცემული რესურსების გამოყენების ანგარიში
მომხმარებლის სახელმძღვანელო DDR AXI-ის რესურსის მოთხოვნების დასადგენად
არბიტრი. დარწმუნდით, რომ აპარატურის კომპონენტი შეიძლება განხორციელდეს
არსებული სისტემის რესურსების ფარგლებში.
ამ ინსტრუქციების დაცვით, შეგიძლიათ ეფექტურად გამოიყენოთ DDR
AXI Arbiter ტექნიკის კომპონენტი ვიდეო პიქსელების მონაცემთა ბუფერისთვის და
დამუშავება ვიდეო აპლიკაციებში.
UG0644 მომხმარებლის სახელმძღვანელო
DDR AXI არბიტრი
2018 წლის თებერვალი
DDR AXI არბიტრი
შინაარსი
1 გადასინჯვის ისტორია …………………………………………………………………………………………………………………….. 1
1.1 რევიზია 5.0 …………………………………………………………………………………………………………………………………………………………………………………………………………………… 1 1.2 რევიზია 4.0 ……………………………………………………………………………………………………………………………………………………………………………………………………………………… 1 1.3 რევიზია 3.0 ……………………………………………………………………………………………………………………………………………………………………………………………………………………… 1 1.4 რევიზია 2.0 …………………………………………………………………………………………………………………………………………………………………………………………………………………… 1 1.5 რევიზია 1.0 ………………………………………………………………………………………………………………………………………………………………………………………………………………………… 1
2 შესავალი ……………………………………………………………………………………………………………………………….. 2 3 აპარატურა განხორციელება …………………………………………………………………………………………………… 3
3.1 დიზაინის აღწერა ………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………… 3 3.2 შეყვანები და გამომავალი …………………………………………………………………………………………………………………….. 5 3.3 კონფიგურაციის პარამეტრები ……… …………………………………………………………………………………………. 13 3.4 დროის დიაგრამები ……………………………………………………………………………………………………………………………………………………………………………………………………………. 14 3.5 ტესტის სკამი ………………………………………………………………………………………………………………… 16
3.5.1 MSS SmartDesign-ის სიმულაცია ……………………………………………………………………………………………………………………………………………………………………………………………… 25 3.5.2 ტესტის მაგიდის სიმულაცია …………………………………………………………………………………………………………………. 30 3.6 რესურსების გამოყენება ………………………………………………………………………………………………………………………………………………………………………….. 31
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
DDR AXI არბიტრი
1
გადასინჯვის ისტორია
გადასინჯვის ისტორია აღწერს ცვლილებებს, რომლებიც განხორციელდა დოკუმენტში. ცვლილებები ჩამოთვლილია გადასინჯვით, დაწყებული უახლესი პუბლიკაციით.
1.1
რევიზია 5.0
ამ დოკუმენტის 5.0 რევიზიაში, რესურსების გამოყენების განყოფილება და რესურსების გამოყენების ანგარიში
განახლდა. დამატებითი ინფორმაციისთვის იხილეთ რესურსების გამოყენება (იხ. გვერდი 31).
1.2
რევიზია 4.0
ქვემოთ მოცემულია ამ დოკუმენტის 4.0 რევიზიაში ცვლილებების შეჯამება.
ცხრილში დამატებულია ტესტის კონფიგურაციის პარამეტრები. დამატებითი ინფორმაციისთვის იხილეთ კონფიგურაციის პარამეტრები (იხ. გვერდი 16). დამატებულია ინფორმაცია ბირთვის სიმულაციისთვის testbench-ის გამოყენებით. დამატებითი ინფორმაციისთვის იხილეთ Testbench (იხილეთ გვერდი 16). განახლებულია რესურსების გამოყენება ცხრილში DDR AXI Arbiter მნიშვნელობებისთვის. დამატებითი ინფორმაციისთვის იხილეთ რესურსების გამოყენება (იხ. გვერდი 31).
1.3
რევიზია 3.0
ქვემოთ მოცემულია ამ დოკუმენტის 3.0 რევიზიაში ცვლილებების შეჯამება.
დამატებულია 8-ბიტიანი ინფორმაცია ჩაწერის არხებისთვის 1 და 2. დამატებითი ინფორმაციისთვის იხილეთ დიზაინის აღწერა (იხ. გვერდი 3). განახლებულია Testbench განყოფილება. დამატებითი ინფორმაციისთვის იხილეთ Testbench (იხილეთ გვერდი 16).
1.4
რევიზია 2.0
ამ დოკუმენტის 2.0 რევიზიაში, ფიგურები და ცხრილები განახლდა Testbench განყოფილებაში.
დამატებითი ინფორმაციისთვის იხილეთ Testbench (იხილეთ გვერდი 16).
1.5
რევიზია 1.0
Revision 1.0 იყო ამ დოკუმენტის პირველი გამოქვეყნება
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
1
DDR AXI არბიტრი
2
შესავალი
მოგონებები ნებისმიერი ტიპიური ვიდეო და გრაფიკული აპლიკაციის განუყოფელი ნაწილია. ისინი გამოიყენება ვიდეო პიქსელების მონაცემების ბუფერისთვის. ერთი ჩვეულებრივი ბუფერული მაგample არის ჩვენების ჩარჩო ბუფერები, რომლებშიც სრული ვიდეო პიქსელის მონაცემები ფრეიმისთვის ბუფერულია მეხსიერებაში.
მონაცემთა ორმაგი სიჩქარე (DDR)-სინქრონული DRAM (SDRAM) არის ერთ-ერთი ყველაზე ხშირად გამოყენებული მეხსიერება ვიდეო აპლიკაციებში ბუფერიზაციისთვის. SDRAM გამოიყენება მისი სიჩქარის გამო, რომელიც საჭიროა ვიდეო სისტემებში სწრაფი დამუშავებისთვის.
ქვემოთ მოყვანილი სურათი გვიჩვენებს ყოფილსampსისტემური დონის დიაგრამა DDR-SDRAM მეხსიერების ინტერფეისის ვიდეო აპლიკაციასთან.
სურათი 1 · DDR-SDRAM მეხსიერების ინტერფეისი
Microsemi SmartFusion®2 System-on-Chip-ში (SoC) არის ორი ჩიპზე DDR კონტროლერი 64-ბიტიანი გაფართოებადი ინტერფეისით (AXI) და 32-ბიტიანი მოწინავე მაღალი ხარისხის ავტობუსის (AHB) მოწინავე ინტერფეისით პროგრამირებადი ველისკენ. კარიბჭის მასივი (FPGA) ქსოვილი. AXI ან AHB ძირითადი ინტერფეისი საჭიროა DDR-SDRAM მეხსიერების წაკითხვისა და ჩაწერისთვის, რომელიც დაკავშირებულია ჩიპზე DDR კონტროლერებთან.
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
2
DDR AXI არბიტრი
3
ტექნიკის დანერგვა
3.1
დიზაინის აღწერა
DDR AXI Arbiter უზრუნველყოფს 64-ბიტიან AXI მთავარ ინტერფეისს DDR-SDRAM ჩიპზე კონტროლერებისთვის.
SmartFusion2 მოწყობილობები. DDR AXI Arbiter-ს აქვს ოთხი წაკითხვის არხი და ორი ჩაწერის არხი
მომხმარებლის ლოგიკა. ბლოკი არბიტრირებს ოთხ წაკითხულ არხს შორის, რათა უზრუნველყოს წვდომა AXI წაკითხვაზე
არხი მრგვალი წესით. სანამ წაკითხული არხის 1 ოსტატის მოთხოვნა მაღალია, AXI
წაკითხული არხი მას ეთმობა. წაკითხვის არხ 1-ს აქვს ფიქსირებული გამომავალი მონაცემთა სიგანე 24-ბიტიანი. წაიკითხეთ არხები 2, 3,
და 4 შეიძლება იყოს კონფიგურირებული, როგორც 8-ბიტიანი, 24-ბიტიანი ან 32-ბიტიანი მონაცემთა გამომავალი სიგანე. ეს შერჩეულია გლობალურის მიერ
კონფიგურაციის პარამეტრი.
ბლოკი ასევე არბიტრაჟს ახორციელებს ჩაწერის ორ არხს შორის, რათა უზრუნველყოს წვდომა AXI ჩაწერის არხზე მრგვალი წესით. ჩაწერის ორივე არხს თანაბარი პრიორიტეტი აქვს. ჩაწერის არხები 1 და 2 შეიძლება იყოს კონფიგურირებული, როგორც 8-ბიტიანი, 24-ბიტიანი ან 32-ბიტიანი შეყვანის მონაცემთა სიგანე.
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
3
DDR AXI არბიტრი
შემდეგი სურათი გვიჩვენებს DDR AXI Arbiter-ის ზედა დონის პინ-აუტ დიაგრამას. სურათი 2 · DDR AXI არბიტერ ბლოკის ზედა დონის ბლოკის დიაგრამა
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
4
DDR AXI არბიტრი
შემდეგი სურათი გვიჩვენებს სისტემის ზედა დონის ბლოკ დიაგრამას DDR AXI Arbiter ბლოკით, რომელიც პორტირებულია SmartFusion2 მოწყობილობაში. სურათი 3 · DDR AXI არბიტრის სისტემის დონის ბლოკის დიაგრამა SmartFusion2 მოწყობილობაზე
3.2
შეყვანები და შედეგები
შემდეგ ცხრილში მოცემულია DDR AXI Arbiter-ის შეყვანის და გამომავალი პორტები.
ცხრილი 1 · DDR AXI არბიტრის შემავალი და გამომავალი პორტები
სიგნალის სახელი RESET_N_I
მიმართულების შეყვანა
სიგანე
SYS_CLOCK_I BUFF_READ_CLOCK_I
შეყვანის შეყვანა
rd_req_1_i rd_ack_o
შეყვანის გამომავალი
rd_done_1_o start_read_addr_1_i
გამოყვანის შეყვანა
ბაიტები_ წასაკითხად_1_ი
შეყვანა
video_rdata_1_o
გამომავალი
[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL1_AXI_BUFF_ AWIDTH + 3) – 1: 0] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH1):0]აღწერა
აქტიური დაბალი ასინქრონული გადატვირთვის სიგნალი დიზაინზე
სისტემის საათი
ჩაწერის არხის შიდა ბუფერული წაკითხვის საათი, უნდა იყოს SYS_CLOCK_I სიხშირის ორმაგი
წაიკითხეთ მოთხოვნა Master 1-ისგან
არბიტრის აღიარება ოსტატი 1-ის მოთხოვნის წაკითხვის შესახებ
წაიკითხეთ დასრულება Master 1-ში
DDR მისამართი, საიდანაც წაკითხვა უნდა დაიწყოს წაკითხული არხისთვის 1
წაკითხული ბაიტები წასაკითხი არხიდან 1
ვიდეო მონაცემების გამომავალი წაკითხული არხიდან 1
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
5
DDR AXI არბიტრი
სიგნალის სახელი rdata_valid_1_o rd_req_2_i rd_ack_2_o
rd_done_2_o start_read_addr_2_i
ბაიტები_ წასაკითხად_2_ი
video_rdata_2_o
rdata_valid_2_o rd_req_3_i rd_ack_3_o
rd_done_3_o start_read_addr_3_i
ბაიტები_ წასაკითხად_3_ი
video_rdata_3_o
rdata_valid_3_o rd_req_4_i rd_ack_4_o
rd_done_4_o start_read_addr_4_i
ბაიტები_ წასაკითხად_4_ი
video_rdata_4_o
rdata_valid_4_o wr_req_1_i wr_ack_1_o
wr_done_1_o start_write_addr_1_i
ბაიტები_ჩასაწერად_1_i
video_wdata_1_i
wdata_valid_1_i wr_req_2_i
მიმართულების გამომავალი შეყვანის გამომავალი
გამოყვანის შეყვანა
შეყვანა
გამომავალი
გამომავალი შეყვანის გამომავალი
გამოყვანის შეყვანა
შეყვანა
გამომავალი
გამომავალი შეყვანის გამომავალი
გამოყვანის შეყვანა
შეყვანა
გამომავალი
გამომავალი შეყვანის გამომავალი
გამოყვანის შეყვანა
შეყვანა
შეყვანა
შეყვანის შეყვანა
სიგანე
[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL2_AXI_BUFF_AWIDTH + 3) – 1: 0] [(g_RD_CHANNEL2_VIDEO_DATA_WIDTH1):0] [(g_AXI_AWIDTH-1):0] -3_3_1_0_CHI_AN_3 1] [(g_RD_CHANNEL0_VIDEO_DATA_WIDTH1 ):0] [(g_AXI_AWIDTH-4):3] [(g_RD_CHANNEL1_AXI_BUFF_AWIDTH + 0) – 4: 1] [(g_RD_CHANNEL0_VIDEO_DATA_WIDTH1):0] [(g_AXI_AWIDTH-1_WR) [(g_AXI_AWIDTH-3_WR) - 1:0 ] [(g_WR_CHANNEL1_VIDEO_DATA_WIDTH1):0]
აღწერა წაკითხული არხიდან მოქმედი მონაცემების წაკითხვა 1 წაკითხული მოთხოვნის წაკითხვა Master 2-ისგან მოთხოვნის წაკითხვის არბიტრის დადასტურება Master 2-ის მოთხოვნის წაკითხვის შესახებ. გამომავალი წაკითხული არხიდან 2 წაკითხული მონაცემების წაკითხვა ძალაშია წაკითხული არხიდან 2 წაკითხვის მოთხოვნა Master 2 არბიტრის დადასტურება წაკითხვის მოთხოვნის შესახებ Master 2 წაკითხვის დასრულება Master 2 DDR მისამართიდან, საიდანაც უნდა დაიწყოს წაკითხვა, რომ წაიკითხოს არხი 3 ბაიტი წაკითხულიდან. არხი 3 ვიდეო მონაცემების გამომავალი წაკითხული არხიდან 3 წაკითხული მონაცემების წაკითხვა მოქმედებს წაკითხული არხიდან 3 მოთხოვნის წაკითხვა Master-ისგან 3 არბიტრის დადასტურება წაკითხვის მოთხოვნის შესახებ Master 3 წაკითხვის დასრულება Master 3 DDR მისამართზე, საიდანაც უნდა დაიწყოს წაკითხვა, რომ წაიკითხოს არხი 4 ბაიტი წაკითხული არხიდან წაკითხვა 4 ვიდეო მონაცემების გამომავალი წაკითხული არხიდან 4 წაკითხული მონაცემების წაკითხვა ძალაშია წაკითხული არხიდან 4 მოთხოვნის ჩაწერა Master-ისგან 4 არბიტრის დადასტურება ჩაწერის მოთხოვნაზე Master 4 ჩაწერა დასრულება Master 4 DDR მისამართზე, რომელზეც ჩაწერა უნდა მოხდეს ჩაწერის არხიდან 1 ბაიტები ჩასაწერი არხიდან 1 ვიდეო მონაცემები შეიტანეთ 1 არხზე ჩასაწერად
ჩაწერეთ მონაცემები მოქმედი არხის 1-ის ჩასაწერად. ჩაწერეთ მოთხოვნა Master 1-ისგან
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
6
DDR AXI არბიტრი
სიგნალის სახელი wr_ack_2_o
მიმართულების გამომავალი
wr_done_2_o start_write_addr_2_i
გამოყვანის შეყვანა
ბაიტები_ჩასაწერად_2_i
შეყვანა
video_wdata_2_i
შეყვანა
wdata_valid_2_i AXI I/F სიგნალები წაიკითხეთ მისამართი არხი m_arid_o
შეყვანის გამომავალი
m_araddr_o
გამომავალი
m_arlen_o
გამომავალი
m_arsize_o m_arburst_o
გამომავალი გამომავალი
m_arlock_o
გამომავალი
m_arcache_o
გამომავალი
m_arprot_o
გამომავალი
სიგანე
[(g_AXI_AWIDTH-1):0] [(g_WR_CHANNEL2_AXI_BUFF_AWIDTH + 3) – 1: 0] [(g_WR_CHANNEL2_VIDEO_DATA_WIDTH1):0]
აღწერა არბიტრის აღიარება Master 2-ისგან მოთხოვნის ჩაწერისთვის. ჩაწერის დასრულება Master 2 DDR მისამართზე, რომელზედაც ჩაწერა უნდა მოხდეს ჩაწერის არხიდან 2 ბაიტი ჩასაწერად ჩასაწერი არხიდან 2 ვიდეო მონაცემები შეყვანა არხ 2-ის ჩასაწერად
ჩაწერეთ მონაცემები, რომელიც მოქმედებს 2 არხის ჩასაწერად
წაიკითხეთ მისამართი ID. იდენტიფიკაცია tag სიგნალების წაკითხული მისამართების ჯგუფისთვის.
წაიკითხეთ მისამართი. გთავაზობთ წაკითხული ადიდებული ტრანზაქციის საწყის მისამართს. მოწოდებულია მხოლოდ აფეთქების საწყისი მისამართი.
აფეთქების სიგრძე. გთავაზობთ გადარიცხვების ზუსტ რაოდენობას ადიდებულმა. ეს ინფორმაცია განსაზღვრავს მისამართთან დაკავშირებული მონაცემთა გადაცემის რაოდენობას
ადიდებული ზომა. თითოეული გადაცემის ზომა აფეთქებაში
ადიდებული ტიპი. ზომასთან ერთად, დეტალურადაა აღწერილი, თუ როგორ გამოითვლება ადიდებული გადაცემის თითოეული გადაცემის მისამართი.
დაფიქსირდა 2'b01 à დამატებითი მისამართის აფეთქება
საკეტის ტიპი. გთავაზობთ დამატებით ინფორმაციას გადაცემის ატომური მახასიათებლების შესახებ.
დაფიქსირდა 2'b00 à Normal Access
ქეშის ტიპი. გთავაზობთ დამატებით ინფორმაციას გადაცემის ქეშირებადი მახასიათებლების შესახებ.
დაფიქსირდა 4'b0000-ზე à არა-ქეშირებადი და ბუფერული
დაცვის ტიპი. უზრუნველყოფს დაცვის განყოფილების ინფორმაციას გარიგებისთვის.
დაფიქსირდა 3'b000 à ნორმალური, უსაფრთხო მონაცემთა წვდომა
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
7
DDR AXI არბიტრი
სიგნალის სახელი m_arvalid_o
მიმართულების გამომავალი
სიგანე
m_arready_i
შეყვანა
წაიკითხეთ მონაცემთა არხი
m_rid_i
შეყვანა
[3:0]m_rdata_i m_rresp_i
m_rlast_i m_rvalid_i
შეყვანის შეყვანა
[(g_AXI_DWIDTH-1):0] [1:0]შეყვანის შეყვანა
m_ready_o
გამომავალი
დაწერეთ მისამართი არხი
m_awid_o
გამომავალი
m_awaddr_o
გამომავალი
[3:0] [(g_AXI_AWIDTH-1):0]UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
აღწერა წაკითხვის მისამართი მოქმედებს.
როდესაც HIGH, წაკითხული მისამართი და კონტროლის ინფორმაცია მოქმედებს და რჩება მაღალი მანამ, სანამ მისამართის დადასტურების სიგნალი, m_arready, მაღალია.
`1′ = მისამართისა და კონტროლის ინფორმაცია მოქმედებს
`0′ = მისამართის და კონტროლის ინფორმაცია არასწორია. მისამართის წაკითხვა მზადაა. მონა მზად არის მიიღოს მისამართი და მასთან დაკავშირებული საკონტროლო სიგნალები:
1 = მონა მზად არის
0 = მონა არ არის მზად.
წაიკითხეთ ID tag. ID tag სიგნალების წაკითხული მონაცემთა ჯგუფიდან. m_rid მნიშვნელობა გენერირდება Slave-ის მიერ და უნდა ემთხვეოდეს წაკითხული ტრანზაქციის m_arid მნიშვნელობას, რომელზეც ის პასუხობს. წაიკითხეთ მონაცემები. წაიკითხეთ პასუხი.
წაკითხული გადაცემის სტატუსი. დასაშვები პასუხებია OKAY, EXOKAY, SLVERR და DECERR. ბოლო წაიკითხე.
ბოლო გადაცემა წაკითხული ადიდებული. წაიკითხეთ მოქმედი. საჭირო წაკითხვის მონაცემები ხელმისაწვდომია და წაკითხვის გადაცემა შეიძლება დასრულდეს:
1 = ხელმისაწვდომი მონაცემების წაკითხვა
0 = წაკითხული მონაცემები მიუწვდომელია. წაიკითხეთ მზად. ოსტატს შეუძლია მიიღოს წაკითხული მონაცემები და პასუხის ინფორმაცია:
1= ოსტატი მზადაა
0 = ოსტატი არ არის მზად.
დაწერეთ მისამართი ID. იდენტიფიკაცია tag სიგნალების ჩაწერის მისამართების ჯგუფისთვის. მისამართი დაწერეთ. აწვდის პირველი გადარიცხვის მისამართს ჩაწერის ადიდებულ ტრანზაქციაში. ასოცირებული საკონტროლო სიგნალები გამოიყენება აფეთქებაში დარჩენილი გადარიცხვების მისამართების დასადგენად.
8
DDR AXI არბიტრი
სიგნალის სახელი m_awlen_o
მიმართულების გამომავალი
სიგანე [3:0]
m_awsize_o
გამომავალი
[2:0]m_awburst_o
გამომავალი
[1:0]m_awlock_o
გამომავალი
[1:0]m_awcache_o
გამომავალი
[3:0]m_awprot_o
გამომავალი
[2:0]m_awvalid_o
გამომავალი
აღწერა
აფეთქების სიგრძე. გთავაზობთ გადარიცხვების ზუსტ რაოდენობას ადიდებულმა. ეს ინფორმაცია განსაზღვრავს მისამართთან დაკავშირებული მონაცემთა გადაცემის რაოდენობას.
ადიდებული ზომა. თითოეული გადაცემის ზომა აფეთქებაში. ბაიტის ზოლის ზოლები მიუთითებს ზუსტად რომელი ბაიტის ზოლები უნდა განახლდეს.
დაფიქსირდა 3'b011 à 8 ბაიტი მონაცემთა გადაცემისთვის ან 64 ბიტიანი გადაცემისთვის
ადიდებული ტიპი. ზომასთან ერთად, დეტალურადაა აღწერილი, თუ როგორ გამოითვლება ადიდებული გადაცემის თითოეული გადაცემის მისამართი.
დაფიქსირდა 2'b01 à დამატებითი მისამართის აფეთქება
საკეტის ტიპი. გთავაზობთ დამატებით ინფორმაციას გადაცემის ატომური მახასიათებლების შესახებ.
დაფიქსირდა 2'b00 à Normal Access
ქეშის ტიპი. მიუთითებს ტრანზაქციის ბუფერირებად, ქეშირებად, ჩაწერის, უკან დაბრუნებისა და განაწილების ატრიბუტებზე.
დაფიქსირდა 4'b0000-ზე à არა-ქეშირებადი და ბუფერული
დაცვის ტიპი. მიუთითებს ტრანზაქციის ნორმალურ, პრივილეგირებულ ან უსაფრთხო დაცვის დონეს და არის თუ არა ტრანზაქცია მონაცემთა წვდომის ან ინსტრუქციის ხელმისაწვდომობის შესახებ.
დაფიქსირდა 3'b000 à ნორმალური, უსაფრთხო მონაცემთა წვდომა
დაწერე მისამართი მოქმედებს. მიუთითებს, რომ სწორი ჩაწერის მისამართი და კონტროლი
ინფორმაცია ხელმისაწვდომია:
1 = ხელმისაწვდომია მისამართი და კონტროლის ინფორმაცია
0 = მისამართი და კონტროლის ინფორმაცია მიუწვდომელია. მისამართი და კონტროლის ინფორმაცია რჩება სტაბილური მანამ, სანამ მისამართის დადასტურების სიგნალი, m_aready, არ მიდის მაღალი.
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
9
DDR AXI არბიტრი
სიგნალის სახელი m_awready_i
მიმართულების შეყვანა
სიგანე
დაწერეთ მონაცემთა არხი
m_wid_o
გამომავალი
[3:0]m_wdata_o m_wstrb_o
გამომავალი გამომავალი
[(g_AXI_DWIDTH-1):0]AXI_DWDITH პარამეტრი[7:0]
m_wlast_o m_wvalid_o
გამომავალი გამომავალი
m_wready_i
შეყვანა
ჩაწერეთ საპასუხო არხის სიგნალები
m_bid_i
შეყვანა
[3:0]m_bresp_i m_bvalid_i
შეყვანა
[1:0]შეყვანა
m_bready_o
გამომავალი
აღწერა ჩაწერეთ მისამართი მზადაა. მიუთითებს, რომ მონა მზად არის მიიღოს მისამართი და მასთან დაკავშირებული საკონტროლო სიგნალები:
1 = მონა მზად არის
0 = მონა არ არის მზად.
პირადობის მოწმობა დაწერეთ tag. ID tag ჩაწერის მონაცემთა გადაცემის შესახებ. m_wid მნიშვნელობა უნდა ემთხვეოდეს ჩაწერის ტრანზაქციის m_awid მნიშვნელობას. ჩაწერეთ მონაცემები
დაწერეთ სტრობები. ეს სიგნალი მიუთითებს, თუ რომელი ბაიტის ხაზები უნდა განახლდეს მეხსიერებაში. არის ერთი ჩაწერის სტრობი ყოველ რვა ბიტზე ჩაწერის მონაცემთა ავტობუსის Write last. ბოლო გადაცემა ჩაწერის პაკეტში. დაწერე მოქმედებს. სწორი ჩაწერის მონაცემები და სტრობები ხელმისაწვდომია:
1 = ჩაწერეთ მონაცემები და ხელმისაწვდომია სტრობები
0 = ჩაწერეთ მონაცემები და სტრობები მიუწვდომელია. დაწერე მზად. Slave-ს შეუძლია მიიღოს ჩაწერის მონაცემები: 1 = მონა მზადაა
0 = მონა არ არის მზად.
პასუხის ID. იდენტიფიკაცია tag დაწერის პასუხი. m_bid მნიშვნელობა უნდა ემთხვეოდეს ჩაწერის ტრანზაქციის m_awid მნიშვნელობას, რომელსაც slave პასუხობს. დაწერეთ პასუხი. ჩაწერის ტრანზაქციის სტატუსი. დასაშვები პასუხებია OKAY, EXOKAY, SLVERR და DECERR. დაწერეთ პასუხი ძალაში. სწორი ჩაწერის პასუხი ხელმისაწვდომია:
1 = პასუხის ჩაწერა ხელმისაწვდომია
0 = პასუხის ჩაწერა მიუწვდომელია. პასუხი მზადაა. ოსტატს შეუძლია მიიღოს პასუხის ინფორმაცია.
1 = ოსტატი მზადაა
0 = ოსტატი არ არის მზად.
შემდეგი სურათი გვიჩვენებს DDR AXI არბიტრის შიდა ბლოკ-სქემას.
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
10
DDR AXI არბიტრი
შემდეგი სურათი გვიჩვენებს DDR AXI არბიტრის შიდა ბლოკ-სქემას. სურათი 4 · DDR AXI არბიტრის შიდა ბლოკის დიაგრამა
თითოეული წაკითხული არხი ამოქმედდება, როდესაც ის მიიღებს მაღალი შეყვანის სიგნალს read_req_(x)_i შეყვანაზე. მაშინ ის
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
11
DDR AXI არბიტრი
თითოეული წაკითხული არხი ამოქმედდება, როდესაც ის მიიღებს მაღალი შეყვანის სიგნალს read_req_(x)_i შეყვანაზე. მაშინ ეს სamples საწყისი AXI მისამართი და ბაიტები წაიკითხავს შეყვანებს, რომლებიც შეყვანილია გარე მასტერიდან. არხი აღიარებს გარე მასტერს read_ack_(x)_o გადართვით. არხი ამუშავებს შეყვანებს და წარმოქმნის საჭირო AXI ტრანზაქციებს DDR-SDRAM-დან მონაცემების წასაკითხად. 64-ბიტიანი AXI ფორმატში წაკითხული მონაცემები ინახება შიდა ბუფერში. საჭირო მონაცემების წაკითხვისა და შიდა ბუფერში შენახვის შემდეგ ჩართულია un-packer მოდული. Un-packer მოდული ხსნის თითოეულ 64-ბიტიან სიტყვას გამომავალი მონაცემთა ბიტის სიგრძეში, რომელიც საჭიროა ამ კონკრეტული არხისთვის მაგ.ampთუ არხი კონფიგურირებულია, როგორც 32-ბიტიანი გამომავალი მონაცემთა სიგანე, თითოეული 64-ბიტიანი სიტყვა გაიგზავნება, როგორც ორი 32-ბიტიანი გამომავალი მონაცემთა სიტყვა. 1 არხისთვის, რომელიც არის 24-ბიტიანი არხი, un-packer ხსნის თითოეულ 64-ბიტიან სიტყვას 24-ბიტიან გამომავალ მონაცემებში. იმის გამო, რომ 64 არ არის 24-ის ჯერადი, წაკითხვის არხის 1-ის ამომფუთავი აერთიანებს სამი 64-ბიტიანი სიტყვის ჯგუფს, რათა გამოიმუშაოს რვა 24-ბიტიანი მონაცემთა სიტყვა. ეს აწესებს შეზღუდვას წაკითხულ არხზე 1, რომ გარე მასტერის მიერ მოთხოვნილი მონაცემთა ბაიტი იყოფა 8-ზე. წაკითხული არხები 2, 3 და 4 შეიძლება იყოს კონფიგურირებული როგორც 8-ბიტიანი, 24-ბიტიანი და 32-ბიტიანი მონაცემთა სიგანე, რაც არის განისაზღვრება g_RD_CHANNEL(X) _VIDEO_DATA_WIDTH გლობალური კონფიგურაციის პარამეტრით. თუ ისინი კონფიგურირებულია როგორც 24-ბიტიანი, ზემოთ აღნიშნული შეზღუდვა ასევე გამოყენებული იქნება თითოეულ მათგანზე. მაგრამ თუ ისინი კონფიგურირებულია, როგორც 8-ბიტიანი ან 32-ბიტიანი, არ არსებობს ისეთი შეზღუდვა, რადგან 64 არის 32-ისა და 8-ის მრავალჯერადი. ამ შემთხვევაში, თითოეული 64-ბიტიანი სიტყვა იხსნება ან ორ 32-ბიტიან მონაცემთა სიტყვაში ან რვა 8-ში. -ბიტი მონაცემების სიტყვები.
წაკითხული არხი 1 ხსნის DDR-SDRAM-დან წაკითხულ 64-ბიტიან მონაცემთა სიტყვებს 24-ბიტიან გამომავალ მონაცემთა სიტყვებამდე 48 64-ბიტიანი სიტყვის პარტიაში, ანუ როდესაც 48 64-ბიტიანი სიტყვა ხელმისაწვდომია წაკითხული არხის 1-ის შიდა ბუფერში, un-packer იწყებს მათ გახსნას 24-ბიტიანი გამომავალი მონაცემების მისაცემად. თუ მოთხოვნილი მონაცემთა ბაიტი წასაკითხად არის 48 64-ბიტიან სიტყვაზე ნაკლები, un-packer ჩართულია მხოლოდ სრული მონაცემების წაკითხვის შემდეგ DDR-SDRAM-დან. დანარჩენ სამ წაკითხულ არხში, un-packer იწყებს წაკითხული მონაცემების გაგზავნას მხოლოდ მას შემდეგ, რაც DDR-SDRAM-დან ამოიკითხება ბაიტების სრული მოთხოვნილი რაოდენობა.
როდესაც წაკითხული არხი კონფიგურირებულია 24-ბიტიანი გამომავალი სიგანისთვის, საწყისი წაკითხვის მისამართი უნდა იყოს გასწორებული 24-ბაიტიანი საზღვრებით. ეს საჭიროა იმ შეზღუდვის დასაკმაყოფილებლად, რომ un-packer ხსნის სამი 64-ბიტიანი სიტყვის ჯგუფს რვა 24-ბიტიანი გამომავალი სიტყვის შესაქმნელად.
ყველა წაკითხული არხი წარმოქმნის წაკითხულ შესრულებულ გამომავალს გარე მასტერზე მას შემდეგ, რაც მოთხოვნილი ბაიტები გაიგზავნება გარე მასტერზე.
ჩაწერის არხების შემთხვევაში, გარე მასტერმა უნდა შეიყვანოს საჭირო მონაცემები კონკრეტულ არხზე. ჩაწერის არხი იღებს შეყვანის მონაცემებს და ათავსებს მათ 64-ბიტიან სიტყვებად და ინახავს მათ შიდა მეხსიერებაში. საჭირო მონაცემების შენახვის შემდეგ, გარე მასტერმა უნდა მიაწოდოს ჩაწერის მოთხოვნა საწყის მისამართთან და ჩასაწერ ბაიტებთან ერთად. სampამ შეყვანით, ჩაწერის არხი ადასტურებს გარე მასტერს. ამის შემდეგ, არხი წარმოქმნის AXI ჩაწერის ტრანზაქციებს, რათა ჩაწეროს შენახული მონაცემები DDR-SDRAM-ში. ჩაწერის ყველა არხი წარმოქმნის შესრულებულ ჩანაწერს გარე მასტერზე, როდესაც მოთხოვნილი ბაიტები ჩაიწერება DDR-SDRAM-ში. ჩაწერის მოთხოვნის მიცემის შემდეგ ჩაწერის ნებისმიერ არხზე, ახალი მონაცემები არ უნდა ჩაიწეროს ჩაწერის არხში, სანამ მიმდინარე ტრანზაქციის დასრულება არ იქნება მითითებული wr_done_(x)_o მტკიცებით.
ჩაწერის 1 და 2 არხების კონფიგურაცია შესაძლებელია როგორც 8-ბიტიანი, 24-ბიტიანი და 32-ბიტიანი მონაცემთა სიგანე, რომელიც განისაზღვრება g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH გლობალური კონფიგურაციის პარამეტრით. თუ ისინი კონფიგურირებულია, როგორც 24 ბიტიანი, მაშინ ჩასაწერი ბაიტი უნდა იყოს რვის მრავალჯერადი, რადგან შიდა შემფუთავი აერთიანებს რვა 24-ბიტიან მონაცემთა სიტყვას, რათა გამოიმუშაოს სამი 64-ბიტიანი მონაცემთა სიტყვა. მაგრამ თუ ისინი კონფიგურირებულია როგორც 8-ბიტიანი ან 32-ბიტიანი, არ არსებობს ასეთი შეზღუდვა.
32-ბიტიანი არხისთვის მინიმუმ ორი 32-ბიტიანი სიტყვა უნდა წაიკითხოთ. 8-ბიტიანი არხისთვის საჭიროა მინიმუმ 8-ბიტიანი სიტყვების წაკითხვა, რადგან არბიტრის მოდული არ არის გათვალისწინებული. წაკითხვისა და ჩაწერის ყველა არხში, შიდა ბუფერების სიღრმე არის ჰორიზონტალური ეკრანის სიგანის მრავალჯერადი. შიდა ბუფერის სიღრმე გამოითვლება შემდეგნაირად:
g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION* g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH * g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
სად, X = არხის ნომერი
შიდა ბუფერის სიგანე განისაზღვრება AXI მონაცემთა ავტობუსის სიგანით, ანუ კონფიგურაციის პარამეტრით
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
12
DDR AXI არბიტრი
შიდა ბუფერის სიგანე განისაზღვრება AXI მონაცემთა ავტობუსის სიგანით, ანუ კონფიგურაციის პარამეტრით g_AXI_DWIDTH.
AXI წაკითხვის და ჩაწერის ტრანზაქციები ხორციელდება ARM AMBA AXI სპეციფიკაციების მიხედვით. ტრანზაქციის ზომა თითოეული მონაცემთა გადაცემისთვის დაფიქსირდა 64 ბიტიანზე. ბლოკი წარმოქმნის AXI ტრანზაქციებს ფიქსირებული აფეთქების სიგრძით 16 დარტყმით. ბლოკი ასევე ამოწმებს, კვეთს თუ არა რომელიმე ადიდებული AXI მისამართის საზღვარს 4 კბაიტი. თუ ერთი აფეთქება კვეთს 4 კბაიტის საზღვარს, აფეთქება იყოფა 2 ადიდებულად 4 კბაიტის საზღვარზე.
3.3
კონფიგურაციის პარამეტრები
შემდეგი ცხრილი ჩამოთვლის კონფიგურაციის პარამეტრებს, რომლებიც გამოიყენება DDR AXI Arbiter-ის აპარატურის განხორციელებისას. ეს არის ზოგადი პარამეტრები და შეიძლება შეიცვალოს განაცხადის მოთხოვნების მიხედვით.
ცხრილი 2 · კონფიგურაციის პარამეტრები
სახელი g_AXI_AWIDTH g_AXI_DWIDTH g_RD_CHANNEL1_AXI_BUFF_AWIDTH
g_RD_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL3_AXI_BUFF_AWIDTH
g_RD_CHANNEL4_AXI_BUFF_AWIDTH
g_WR_CHANNEL1_AXI_BUFF_AWIDTH
g_WR_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL1_HORIZONTAL_RESOLUTION g_RD_CHANNEL2_HORIZONTAL_RESOLUTION g_RD_CHANNEL3_HORIZONTAL_RESOLUTION g_RD_CHANNEL4_HORIZONTAL_RESOLUTION g_WR_CHANNEL_RESOLUTION g_WR_CHANNEL_RESOLUTIONG_WR_CHANNEL_CHANNEL_HORT _RESOLUTION g_RD_CHANNEL1_VIDEO_DATA_WIDTH g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_RD_CHANNEL1_VIDEO_DATA_WIDTH g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_WR_CHANNEL_DATA_WIDTH WIDTH g_RD_CHANNEL3_BUFFER_LINE_STORAGE
აღწერა
AXI მისამართი ავტობუსის სიგანე
AXI მონაცემთა ავტობუსის სიგანე
მისამართის ავტობუსის სიგანე წაკითხული არხის 1 შიდა ბუფერისთვის, რომელიც ინახავს AXI წაკითხულ მონაცემებს.
მისამართის ავტობუსის სიგანე წაკითხული არხის 2 შიდა ბუფერისთვის, რომელიც ინახავს AXI წაკითხულ მონაცემებს.
მისამართის ავტობუსის სიგანე წაკითხული არხის 3 შიდა ბუფერისთვის, რომელიც ინახავს AXI წაკითხულ მონაცემებს.
მისამართის ავტობუსის სიგანე წაკითხული არხის 4 შიდა ბუფერისთვის, რომელიც ინახავს AXI წაკითხულ მონაცემებს.
მისამართების ავტობუსის სიგანე ჩაწერის არხის 1 შიდა ბუფერისთვის, რომელიც ინახავს AXI ჩაწერის მონაცემებს.
მისამართების ავტობუსის სიგანე ჩაწერის არხის 2 შიდა ბუფერისთვის, რომელიც ინახავს AXI ჩაწერის მონაცემებს.
ვიდეო ჩვენების ჰორიზონტალური გარჩევადობა 1 არხის წასაკითხად
ვიდეო ჩვენების ჰორიზონტალური გარჩევადობა 2 არხის წასაკითხად
ვიდეო ჩვენების ჰორიზონტალური გარჩევადობა 3 არხის წასაკითხად
ვიდეო ჩვენების ჰორიზონტალური გარჩევადობა 4 არხის წასაკითხად
ვიდეო ჩვენების ჰორიზონტალური გარჩევადობა ჩაწერის არხისთვის 1
ვიდეო ჩვენების ჰორიზონტალური გარჩევადობა ჩაწერის არხისთვის 2
წაიკითხეთ არხის 1 ვიდეო გამომავალი ბიტის სიგანე
წაიკითხეთ არხის 2 ვიდეო გამომავალი ბიტის სიგანე
წაიკითხეთ არხის 3 ვიდეო გამომავალი ბიტის სიგანე
წაიკითხეთ არხის 4 ვიდეო გამომავალი ბიტის სიგანე
ჩაწერეთ არხის 1 ვიდეო შეყვანის ბიტის სიგანე.
ჩაწერეთ არხის 2 ვიდეო შეყვანის ბიტის სიგანე.
შიდა ბუფერის სიღრმე 1 არხის წაკითხვისთვის ჰორიზონტალური ხაზების ჩვენების რაოდენობის მიხედვით. ბუფერის სიღრმეა g_RD_CHANNEL1_HORIZONTAL_RESOLUTION * g_RD_CHANNEL1_VIDEO_DATA_WIDTH * g_RD_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
13
DDR AXI არბიტრი
3.4
სახელი g_RD_CHANNEL2_BUFFER_LINE_STORAGE g_RD_CHANNEL3_BUFFER_LINE_STORAGE g_RD_CHANNEL4_BUFFER_LINE_STORAGE g_WR_CHANNEL1_BUFFER_LINE_STORAGE g_WR_CHANNEL2_BUFFER_LINE_S
აღწერა
შიდა ბუფერის სიღრმე 2 არხის წაკითხვისთვის ჰორიზონტალური ხაზების ჩვენების რაოდენობის მიხედვით. ბუფერის სიღრმეა g_RD_CHANNEL2_HORIZONTAL_RESOLUTION * g_RD_CHANNEL2_VIDEO_DATA_WIDTH * g_RD_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
შიდა ბუფერის სიღრმე 3 არხის წაკითხვისთვის ჰორიზონტალური ხაზების ჩვენების რაოდენობის მიხედვით. ბუფერის სიღრმეა g_RD_CHANNEL3_HORIZONTAL_RESOLUTION * g_RD_CHANNEL3_VIDEO_DATA_WIDTH * g_RD_CHANNEL3_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
შიდა ბუფერის სიღრმე 4 არხის წაკითხვისთვის ჰორიზონტალური ხაზების ჩვენების რაოდენობის მიხედვით. ბუფერის სიღრმეა g_RD_CHANNEL4_HORIZONTAL_RESOLUTION * g_RD_CHANNEL4_VIDEO_DATA_WIDTH * g_RD_CHANNEL4_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
შიდა ბუფერის სიღრმე 1 არხის ჩაწერისთვის ჰორიზონტალური ხაზების ჩვენების რაოდენობის მიხედვით. ბუფერის სიღრმეა g_WR_CHANNEL1_HORIZONTAL_RESOLUTION * g_WR_CHANNEL1_VIDEO_DATA_WIDTH * g_WR_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
შიდა ბუფერის სიღრმე 2 არხის ჩაწერისთვის ჰორიზონტალური ხაზების ჩვენების რაოდენობის მიხედვით. ბუფერის სიღრმეა g_WR_CHANNEL2_HORIZONTAL_RESOLUTION * g_WR_CHANNEL2_VIDEO_DATA_WIDTH * g_WR_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
დროის დიაგრამები
შემდეგი სურათი გვიჩვენებს წაკითხვისა და ჩაწერის მოთხოვნის შეყვანის კავშირს, საწყისი მეხსიერების მისამართს, ბაიტებს გარე მასტერიდან წაკითხვისა და ჩაწერისთვის, წაკითხვის ან ჩაწერის დადასტურების და არბიტრის მიერ მოწოდებული დასრულების შედეგების წაკითხვის ან ჩაწერის შესახებ.
ნახაზი 5 · დროის დიაგრამა AXI ინტერფეისით წერისას/კითხვისას გამოყენებული სიგნალებისთვის
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
14
DDR AXI არბიტრი
შემდეგი სურათი გვიჩვენებს კავშირს ჩაწერის მონაცემთა შეყვანას შორის გარე მასტერიდან და მონაცემების შეყვანა, რომელიც მოქმედებს ორივე ჩაწერის არხზე. სურათი 6 · შიდა საცავში ჩაწერის დროის დიაგრამა
შემდეგი ფიგურა გვიჩვენებს კავშირს წაკითხული მონაცემების გამომავალს შორის გარე მასტერთან ერთად მონაცემთა გამომავალზე, რომელიც მოქმედებს ყველა წაკითხული არხისთვის 2, 3, და 4. და 7
შემდეგი სურათი გვიჩვენებს კავშირს წაკითხული მონაცემების გამომავალს შორის წაკითხული არხისთვის 1, როდესაც g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION 128-ზე მეტია (ამ შემთხვევაში = 256). სურათი 8 · დროის დიაგრამა DDR AXI არბიტრით მიღებული არხის 1-ლი არხის მეშვეობით მიღებული მონაცემებისთვის (128 ბაიტზე მეტი)
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
15
DDR AXI არბიტრი
შემდეგი სურათი გვიჩვენებს კავშირს წაკითხული მონაცემების გამომავალს შორის წაკითხული არხისთვის 1, როდესაც g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION არის 128-ზე ნაკლები ან ტოლი (ამ შემთხვევაში = 64). სურათი 9 · დროის დიაგრამა DDR AXI Arbiter Read Channel 1-ის მეშვეობით მიღებული მონაცემებისთვის (128 ბაიტზე ნაკლები ან ტოლი)
3.5
ტესტის სკამი
DDR Arbiter ბირთვის ფუნქციონირების შესამოწმებლად მოწოდებულია საცდელი მაგიდა. შემდეგ ცხრილში მოცემულია პარამეტრები, რომელთა კონფიგურაცია შესაძლებელია აპლიკაციის მიხედვით.
ცხრილი 3 · Testbench-ის კონფიგურაციის პარამეტრები
სახელი IMAGE_1_FILE_NAME IMAGE_2_FILE_NAME g_DATA_WIDTH WIDTH HEIGHT
აღწერა შეყვანა file გამოსახულების სახელი ჩასაწერი არხის 1 შეყვანით file ჩაწერის არხით დასაწერი სურათის სახელი 2 წაკითხვის ან ჩაწერის არხის ვიდეო მონაცემების სიგანე ჩაწერისა და წაკითხვის არხების მიერ დასაწერი და წასაკითხი გამოსახულების ჰორიზონტალური გარჩევადობა. არხები
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
16
DDR AXI არბიტრი
შემდეგი ნაბიჯები აღწერს, თუ როგორ გამოიყენება testbench ბირთვის სიმულაციისთვის Libero SoC-ის მეშვეობით. 1. Design Flow ფანჯარაში დააწკაპუნეთ მაუსის მარჯვენა ღილაკით Create SmartDesign და დააწკაპუნეთ Run-ზე SmartDesign-ის შესაქმნელად.
სურათი 10 · შექმენით SmartDesign
2. შეიყვანეთ ახალი დიზაინის სახელი, როგორც video_dma, Create New SmartDesign დიალოგურ ფანჯარაში და დააწკაპუნეთ OK. შეიქმნება SmartDesign და ტილო ნაჩვენებია Design Flow პანელის მარჯვნივ.
სურათი 11 · SmartDesign-ის დასახელება
3. კატალოგის ფანჯარაში გააფართოვეთ Solutions-Video და გადაათრიეთ და ჩამოაგდეთ SF2 DDR Memory Arbiter SmartDesign ტილოზე.
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
17
DDR AXI არბიტრი
სურათი 12 · DDR მეხსიერების არბიტრი Libero SoC კატალოგში
ნაჩვენებია DDR Memory Arbiter Core, როგორც ნაჩვენებია შემდეგ სურათზე. საჭიროების შემთხვევაში, ორჯერ დააწკაპუნეთ ბირთვზე არბიტრის კონფიგურაციისთვის.
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
18
DDR AXI არბიტრი
სურათი 13 · DDR მეხსიერების არბიტრის ბირთვი SmartDesign ტილოში
4. აირჩიეთ ბირთვის ყველა პორტი და დააწკაპუნეთ მარჯვენა ღილაკით და შემდეგ დააწკაპუნეთ დაწინაურება უმაღლეს დონეზე, როგორც ნაჩვენებია
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
19
DDR AXI არბიტრი
4. აირჩიეთ ბირთვის ყველა პორტი და დააწკაპუნეთ მაუსის მარჯვენა ღილაკით და შემდეგ დააწკაპუნეთ Promote to Top Level-ზე, როგორც ნაჩვენებია შემდეგ სურათზე. სურათი 14 · დაწინაურება უმაღლეს დონეზე
დარწმუნდით, რომ დააწინაურეთ ყველა პორტი უმაღლეს დონეზე, სანამ დააწკაპუნეთ გენერირების კომპონენტის ხატულაზე ხელსაწყოთა ზოლში.
5. დააწკაპუნეთ გენერირება კომპონენტის ხატულაზე SmartDesign ინსტრუმენტთა პანელში, როგორც ეს ნაჩვენებია შემდეგ სურათზე.
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
20
DDR AXI არბიტრი
5. დააწკაპუნეთ გენერირება კომპონენტის ხატულაზე SmartDesign ინსტრუმენტთა პანელში, როგორც ეს ნაჩვენებია შემდეგ სურათზე. SmartDesign კომპონენტი გენერირებულია. სურათი 15 · კომპონენტის გენერირება
6. ნავიგაცია View > Windows > Fileს. The Files დიალოგური ფანჯარა გამოჩნდება. 7. დააწკაპუნეთ სიმულაციის საქაღალდეზე და დააჭირეთ იმპორტს Files, როგორც ნაჩვენებია შემდეგ სურათზე.
სურათი 16 · იმპორტი File
8. გამოსახულების სტიმულის იმპორტი file, ნავიგაცია და იმპორტი ერთ-ერთი ქვემოთ ჩამოთვლილიდან files და დააჭირეთ გახსნას.
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
21
DDR AXI არბიტრი
8. გამოსახულების სტიმულის იმპორტი file, ნავიგაცია და იმპორტი ერთ-ერთი ქვემოთ ჩამოთვლილიდან files და დააჭირეთ გახსნას. ა. სample RGB_in.txt file უზრუნველყოფილია ტესტის სკამი შემდეგ გზაზე:
..პროექტის_სახელის კომპონენტიMicrosemiSolutionCore ddr_memory_arbiter 2.0.0Stimulus
იმპორტისთვის სampსატესტო სკამზე შეყვანის სურათი, დაათვალიერეთ sample testbench შეყვანის სურათი fileდა დააჭირეთ გახსნას, როგორც ნაჩვენებია შემდეგ სურათზე. სურათი 17 · შეყვანის სურათი File შერჩევა
ბ. სხვა სურათის იმპორტისთვის, დაათვალიერეთ საქაღალდე, რომელიც შეიცავს სასურველ სურათს fileდა დააჭირეთ გახსნას. იმპორტირებული გამოსახულების სტიმული file ჩამოთვლილია სიმულაციის დირექტორიაში, როგორც ნაჩვენებია შემდეგ სურათზე. სურათი 18 · შეყვანის სურათი File სიმულაციის დირექტორიაში
9. ddr BFM-ის იმპორტი fileს. ორი files რომლებიც უდრის
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
და
22
DDR AXI არბიტრი
9. ddr BFM-ის იმპორტი fileს. ორი files, რომლებიც არის DDR BFM-ის ექვივალენტი — ddr3.v და ddr3_parameters.v მოწოდებულია საცდელთან შემდეგ გზაზე: ..Project_namecomponentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0Stimulus. დააწკაპუნეთ მაუსის მარჯვენა საქაღალდეზე და აირჩიეთ იმპორტი Files ვარიანტი და შემდეგ აირჩიეთ ზემოაღნიშნული BFM fileს. იმპორტირებული DDR BFM files ჩამოთვლილია სტიმულის ქვეშ, როგორც ნაჩვენებია შემდეგ სურათზე. სურათი 19 · იმპორტირებული File
10. ნავიგაცია File > იმპორტი > სხვა. იმპორტი Files დიალოგური ფანჯარა გამოჩნდება. სურათი 20 · იმპორტის ტესტის მაგიდა File
11. ტესტირების და MSS კომპონენტის იმპორტი files (top_tb.cxf, mss_top_sb_MSS.cxf, mss_top.cxf და mss
..პროექტის_სახელის კომპონენტიMicrosemiSolutionCoreddr_memory_arbiter 2.0.0Stimulus
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
23
11.
DDR AXI არბიტრი
ნახაზი 21 · ტესტის საცდელი და MSS კომპონენტის იმპორტი Files
სურათი 22 · top_tb შექმნილია
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
24
DDR AXI არბიტრი
3.5.1
MSS SmartDesign-ის სიმულაცია
შემდეგი ინსტრუქციები აღწერს MSS SmartDesign-ის სიმულაციას:
1. დააწკაპუნეთ ჩანართზე Design Hierarchy და აირჩიეთ კომპონენტი ჩვენების ჩამოსაშლელი სიიდან. ნაჩვენებია იმპორტირებული MSS SmartDesign.
2. დააწკაპუნეთ მაუსის მარჯვენა ღილაკით mss_top ქვეშ Work და დააჭირეთ Open Component, როგორც ნაჩვენებია შემდეგ სურათზე. ნაჩვენებია mss_top_sb_0 კომპონენტი.
სურათი 23 · გახსენით კომპონენტი
3. დააწკაპუნეთ მაუსის მარჯვენა ღილაკით mss_top_sb_0 კომპონენტზე და დააწკაპუნეთ კონფიგურაციაზე, როგორც ნაჩვენებია შემდეგ სურათზე.
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
25
DDR AXI არბიტრი
3. დააწკაპუნეთ მაუსის მარჯვენა ღილაკით mss_top_sb_0 კომპონენტზე და დააწკაპუნეთ კონფიგურაციაზე, როგორც ნაჩვენებია შემდეგ სურათზე. სურათი 24 · კომპონენტის კონფიგურაცია
ნაჩვენებია MSS კონფიგურაციის ფანჯარა, როგორც ეს ნაჩვენებია შემდეგ სურათზე. სურათი 25 · MSS კონფიგურაციის ფანჯარა
4. დააწკაპუნეთ შემდეგი ყველა კონფიგურაციის ჩანართზე, როგორც ნაჩვენებია შემდეგ სურათზე.
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
26
DDR AXI არბიტრი
4. დააწკაპუნეთ შემდეგი ყველა კონფიგურაციის ჩანართზე, როგორც ნაჩვენებია შემდეგ სურათზე. სურათი 26 · კონფიგურაციის ჩანართები
MSS-ის კონფიგურაცია ხდება შეფერხებების ჩანართის კონფიგურაციის შემდეგ. შემდეგი სურათი გვიჩვენებს MSS კონფიგურაციის პროგრესს. სურათი 27 · MSS კონფიგურაციის ფანჯარა კონფიგურაციის შემდეგ
5. დააწკაპუნეთ შემდეგი კონფიგურაციის დასრულების შემდეგ. გამოჩნდება მეხსიერების რუკის ფანჯარა, როგორც ეს ნაჩვენებია შემდეგ სურათზე.
სურათი 28 · მეხსიერების რუკა
6. დააწკაპუნეთ Finish.
7. დააწკაპუნეთ გენერირება კომპონენტიდან SmartDesign ხელსაწყოთა ზოლიდან MSS-ის გენერირებისთვის, როგორც ნაჩვენებია
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
27
DDR AXI არბიტრი
7. დააჭირეთ Generate Component-ს SmartDesign-ის ხელსაწყოთა ზოლიდან MSS-ის გენერირებისთვის, როგორც ეს ნაჩვენებია შემდეგ სურათზე. სურათი 29 · კომპონენტის გენერირება
8. Design Hierarchy ფანჯარაში დააწკაპუნეთ მაუსის მარჯვენა ღილაკით mss_top ქვეშ Work და დააწკაპუნეთ Set As Root, როგორც ნაჩვენებია შემდეგ სურათზე. სურათი 30 · დააყენეთ MSS როგორც Root
9. Design Flow ფანჯარაში გააფართოვეთ Verify Pre-synthesized Design ქვეშ Create Design, დააწკაპუნეთ მარჯვენა ღილაკით.
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
28
DDR AXI არბიტრი
9. Design Flow ფანჯარაში გააფართოვეთ Verify Pre-synthesized Design ქვეშ Create Design, დააწკაპუნეთ მარჯვენა ღილაკით Simulate და დააჭირეთ Open Interactively. ის ახდენს MSS-ის სიმულაციას. სურათი 31 · წინასწარ სინთეზირებული დიზაინის სიმულაცია
10. დააწკაპუნეთ No-ზე, თუ გაფრთხილების შეტყობინება გამოჩნდება Testbench სტიმულის MSS-თან დაკავშირების მიზნით. 11. დახურეთ Modelsim ფანჯარა სიმულაციის დასრულების შემდეგ.
სურათი 32 · სიმულაციის ფანჯარა
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
29
DDR AXI არბიტრი
3.5.2
ტესტის მაგიდის სიმულაცია
შემდეგი ინსტრუქციები აღწერს ტესტის მაგიდის სიმულაციას:
1. აირჩიეთ top_tb SmartDesign Testbench და დააწკაპუნეთ Generate Component-იდან SmartDesign-ის ხელსაწყოთა ზოლიდან ტესტების გენერირებისთვის, როგორც ნაჩვენებია შემდეგ სურათზე.
სურათი 33 · კომპონენტის გენერირება
2. Stimulus Hierarchy ფანჯარაში დააწკაპუნეთ მაუსის მარჯვენა ღილაკით top_tb (top_tb.v) testbench file და დააწკაპუნეთ Set as active stimulus. სტიმული გააქტიურებულია top_tb testbench-ისთვის file.
3. Stimulus Hierarchy ფანჯარაში დააწკაპუნეთ მაუსის მარჯვენა ღილაკით top_tb (
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
) ტესტის სკამი file და დააჭირეთ გახსნას
30
DDR AXI არბიტრი
3. Stimulus Hierarchy ფანჯარაში დააწკაპუნეთ მაუსის მარჯვენა ღილაკით top_tb (top_tb.v) testbench file და დააჭირეთ Open Interactively from Simulate Pre-Synth Design. ეს ახდენს ბირთვის სიმულაციას ერთი ჩარჩოსთვის. ნახაზი 34 · წინასინთეზის დიზაინის სიმულაცია
4. თუ სიმულაცია შეწყდა DO-ში მუშაობის დროის ლიმიტის გამო file, გამოიყენეთ run -all ბრძანება სიმულაციის დასასრულებლად. სიმულაციის დასრულების შემდეგ გადადით View > Files > სიმულაცია view ტესტის სკამზე გამომავალი სურათი file სიმულაციის საქაღალდეში.
სიმულაციის გამომავალი სურათის ერთი ჩარჩოს ექვივალენტური ტექსტი ინახება Read_out_rd_ch(x).txt ტექსტში. file გამოყენებული წაკითხული არხის მიხედვით. ეს შეიძლება გარდაიქმნას სურათად და შევადაროთ ორიგინალ სურათს.
3.6
რესურსების გამოყენება
DDR Arbiter ბლოკი დანერგილია M2S150T SmartFusion®2 System-on-Chip (SoC) FPGA-ზე
FC1152 პაკეტი) და PolarFire FPGA (MPF300TS_ES – 1FCG1152E პაკეტი).
ცხრილი 4 · რესურსების გამოყენება DDR AXI არბიტრისთვის
რესურსი DFFs 4-შეყვანის LUTs MACC RAM1Kx18
გამოყენება 2992 4493 0 20
(ამისთვის:
g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION = 1280
g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE = 1
g_WR_CHANNEL(X)_BUFFER_LINE_STORAGE = 1
g_AXI_DWIDTH = 64
g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH = 24
ოპერატიული მეხსიერება 64x18
g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH = 32) 0
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
31
DDR AXI არბიტრი
Microsemi Corporate Headquarters One Enterprise, Aliso Viejo, CA 92656 USA აშშ-ში: +1 800-713-4113 აშშ-ს გარეთ: +1 949-380-6100 ფაქსი: +1 949-215-4996 ელფოსტა: sales.support@microsemi.com www.microsemi.com
© 2018 Microsemi Corporation. Ყველა უფლება დაცულია. Microsemi და Microsemi ლოგო არის Microsemi Corporation-ის სავაჭრო ნიშნები. ყველა სხვა სავაჭრო ნიშანი და მომსახურების ნიშანი მათი შესაბამისი მფლობელების საკუთრებაა.
Microsemi არ იძლევა გარანტიას, წარმომადგენლობას ან გარანტიას აქ მოცემულ ინფორმაციას ან მისი პროდუქტებისა და სერვისების შესაბამისობას რაიმე კონკრეტული მიზნისთვის, არც Microsemi იღებს რაიმე სახის პასუხისმგებლობას, რომელიც წარმოიქმნება ნებისმიერი პროდუქტის ან მიკროსქემის გამოყენების ან გამოყენების შედეგად. აქ გაყიდული პროდუქტები და Microsemi-ის მიერ გაყიდული ნებისმიერი სხვა პროდუქტი ექვემდებარება შეზღუდული ტესტირებას და არ უნდა იქნას გამოყენებული მისიის კრიტიკულ აღჭურვილობასთან ან აპლიკაციებთან ერთად. ნებისმიერი შესრულების სპეციფიკაცია ითვლება საიმედოდ, მაგრამ არ არის დამოწმებული და მყიდველმა უნდა ჩაატაროს და დაასრულოს პროდუქციის ყველა შესრულების და სხვა ტესტირება, ცალკე და ერთად, ან დაინსტალირებული ნებისმიერ საბოლოო პროდუქტში. მყიდველი არ უნდა დაეყრდნოს Microsemi-ის მიერ მოწოდებულ მონაცემებს და შესრულების სპეციფიკაციებს ან პარამეტრებს. მყიდველის პასუხისმგებლობაა დამოუკიდებლად განსაზღვროს ნებისმიერი პროდუქტის ვარგისიანობა და შეამოწმოს და შეამოწმოს იგი. Microsemi-ის მიერ მოცემული ინფორმაცია მოცემულია „როგორც არის, სად არის“ და ყველა ხარვეზით, და ამგვარ ინფორმაციასთან დაკავშირებული მთელი რისკი მთლიანად მყიდველს ეკუთვნის. Microsemi არ ანიჭებს ცალსახად ან ირიბად, არცერთ მხარეს პატენტის უფლებას, ლიცენზიას ან სხვა IP უფლებას, იქნება ეს თავად ამ ინფორმაციასთან დაკავშირებით, ან რაიმე აღწერილ ინფორმაციას. ამ დოკუმენტში მოცემული ინფორმაცია ეკუთვნის Microsemi-ს და Microsemi იტოვებს უფლებას ნებისმიერ დროს შეიტანოს ნებისმიერი ცვლილება ამ დოკუმენტის ინფორმაციაში ან ნებისმიერ პროდუქტსა და სერვისში ნებისმიერ დროს გაფრთხილების გარეშე.
Microsemi Corporation (Nasdaq: MSCC) გთავაზობთ ნახევარგამტარული და სისტემური გადაწყვეტილებების ყოვლისმომცველ პორტფელს საჰაერო კოსმოსური და თავდაცვის, კომუნიკაციების, მონაცემთა ცენტრისა და სამრეწველო ბაზრებისთვის. პროდუქტებში შედის მაღალი ხარისხის და რადიაციით გამაგრებული ანალოგური შერეული სიგნალის ინტეგრირებული სქემები, FPGA, SoC და ASIC; ენერგიის მართვის პროდუქტები; დროისა და სინქრონიზაციის მოწყობილობები და ზუსტი დროის გადაწყვეტილებები, დროის მსოფლიო სტანდარტების დაწესება; ხმის დამუშავების მოწყობილობები; RF გადაწყვეტილებები; დისკრეტული კომპონენტები; საწარმოს შენახვისა და საკომუნიკაციო გადაწყვეტილებები; უსაფრთხოების ტექნოლოგიები და მასშტაბირებადი ანტი-ტamper პროდუქტები; Ethernet გადაწყვეტილებები; Power-over-Ethernet ICs და midspans; ასევე საბაჟო დიზაინის შესაძლებლობები და სერვისები. Microsemi-ის სათაო ოფისი მდებარეობს ალისო ვიეხოში, კალიფორნიაში და ჰყავს დაახლოებით 4,800 თანამშრომელი მთელს მსოფლიოში. შეიტყვეთ მეტი www.microsemi.com-ზე.
50200644
UG0644 მომხმარებლის სახელმძღვანელო რევიზია 5.0
32
დოკუმენტები / რესურსები
 |
მიკროჩიპი UG0644 DDR AXI არბიტრი [pdf] მომხმარებლის სახელმძღვანელო UG0644 DDR AXI არბიტრი, UG0644, DDR AXI არბიტრი, AXI არბიტრი |
