Intel Triple-Vitès Ethernet Agilex FPGA IP Design Example Gid itilizatè
Gid rapid sa a pou Triple-Vitès Ethernet Agilex FPGA IP Design Example soti nan Intel bay enstriksyon pou jenere konsepsyon examples ak tès sou pyès ki nan konpitè lè l sèvi avèk Intel Agilex I-Series Transceiver-SoC Development Kit. Aprann kijan pou konpile, similye, ak teste konsepsyon an ak gid sa a. Remak: Sipò pou pyès ki nan konpitè pa disponib kounye a nan vèsyon lojisyèl Intel Quartus Prime Pro Edition 22.3.