Intel AN 951 Stratix 10 IO Limited FPGA Design Guidelines User Guide
Aprann kijan pou konsepsyon sistèm FPGA lè l sèvi avèk AN 951 Stratix 10 IO Limited FPGA Design Guidelines pa Intel. Gid sa a bay enstriksyon espesifik pou itilize IO Limited FPGA yo ak restriksyon yo, tankou itilizasyon transceiver ak konte PIN GPIO. Pafè pou moun k ap chèche travay nan kontrent ekspòtasyon.