UG0837
Gid itilizatè
IGLOO2 ak SmartFusion2 FPGA
Sistèm sèvis simulation
jen 2018
Istwa revizyon
Istwa revizyon an dekri chanjman ki te aplike nan dokiman an. Chanjman yo nan lis pa revizyon, kòmanse ak piblikasyon ki pi aktyèl la.
1.1 Revizyon 1.0
Revizyon 1.0 te pibliye nan mwa jen 2018. Se te premye piblikasyon dokiman sa a.
IGLOO2 ak SmartFusion2 FPGA Sistèm Sèvis Simulation
Blòk Sèvis Sistèm SmartFusion®2 FPGA fanmi an gen yon koleksyon sèvis ki responsab pou plizyè travay. Men sa yo enkli sèvis mesaj simulation, sèvis pointeur done, ak sèvis deskriptè done. Ou ka jwenn sèvis sistèm yo atravè Cortex-M3 nan SmartFusion2 ak nan twal FPGA atravè kontwolè koòdone twal (FIC) pou tou de SmartFusion2 ak IGLOO®2. Metòd aksè sa yo voye bay kontwolè sistèm lan atravè COMM_BLK. COMM_BLK a gen yon koòdone otobis periferik avanse (APB) epi li aji kòm yon kanal ki pase mesaj pou fè echanj done ak kontwolè sistèm lan. Demann sèvis sistèm yo voye bay kontwolè sistèm lan epi repons sèvis sistèm yo voye bay CoreSysSerrvice atravè COMM BLK la. Kote adrès la pou COMM_BLK la disponib andedan sous-sistèm mikrokontroleur (MSS)/sous-sistèm memwa pèfòmans segondè (HPMS). Pou plis detay, gade UG0450: SmartFusion2 SoC ak IGLOO2 FPGA System Controller.
Gid itilizatè
Ilistrasyon sa a montre koule done sèvis sistèm yo.
Figi 1 • Dyagram Koule Done Sèvis Sistèm
Pou tou de simulation sèvis sistèm IGLOO2 ak SmartFusion2, ou bezwen voye demann sèvis sistèm epi tcheke repons sèvis sistèm yo pou verifye si simulation an kòrèk. Etap sa a nesesè pou jwenn aksè nan kontwolè sistèm lan, ki bay sèvis sistèm yo. Fason pou ekri ak li nan kontwolè sistèm lan diferan pou aparèy IGLOO2 ak SmartFusion2. Pou SmartFusion2, Coretex-M3 a disponib epi ou ka ekri ak li nan kontwolè sistèm lan lè l sèvi avèk kòmandman otobis modèl fonksyonèl (BFM). Pou IGLOO2, Cortex-M3 a pa disponib epi kontwolè sistèm lan pa aksesib lè l sèvi avèk kòmandman BFM.
2.1 Kalite Sèvis Sistèm Disponib yo
Twa diferan kalite sèvis sistèm ki disponib e chak kalite sèvis gen diferan sous-kalite.
Sèvis mesaj simulation
Sèvis konsèy done yo
Sèvis deskriptè done yo
Chapit Anèks – Kalite Sèvis Sistèm (gade paj 19) nan gid sa a dekri diferan kalite sèvis sistèm yo. Pou plis enfòmasyon sou sèvis sistèm, gade UG0450: SmartFusion2 SoC ak IGLOO2 FPGA System Controller User Guide .
2.2 Simulation Sèvis Sistèm IGLOO2
Sèvis sistèm yo enplike ekri ak li nan kontwolè sistèm lan. Pou ekri ak li nan kontwolè sistèm lan pou rezon simulation, ou bezwen fè etap sa yo jan sa a.
- Enstansye CoreSysServices nwayo IP mou, ki disponib nan katalòg SmartDesign la.
- Ekri kòd HDL pou yon machin eta fini (FSM).
HDL FSM koòdone ak CoreSysServices Core, ki sèvi kòm mèt twal nan bis AHBLite la. CoreSysServices nwayo a kòmanse demann sèvis sistèm nan COMM BLK a epi li resevwa repons sèvis sistèm nan men COMM BLK a atravè FIC_0/1, kontwolè koòdone twal jan yo montre nan ilistrasyon sa a.
Figi 2 • IGLOO2 System Services Simulation Topology
2.3 Simulation Sèvis Sistèm SmartFusion2
Pou simulation sèvis sistèm nan aparèy SmartFusion2, ou bezwen ekri ak li nan kontwolè sistèm lan. Gen de opsyon ki disponib pou jwenn aksè nan kontwolè sistèm lan pou rezon simulation.
Opsyon 1 — Ekri kòd HDL pou yon FSM pou koòdone ak CoreSysService mou IP nwayo a, ki sèvi kòm yon mèt twal AHBLite ak inisye demann sèvis sistèm nan COMM BLK a epi li resevwa repons sèvis sistèm nan men COMM BLK a atravè twal FIC_0/1 la. koòdone jan yo montre nan ilistrasyon sa a.
Figi 3 • SmartFusion2 System Services Simulation Topology
Opsyon 2 - Kòm Cortex-M3 a disponib pou aparèy SmartFusion2, ou ka itilize kòmandman BFM pou ekri ak li dirèkteman nan espas memwa kontwolè sistèm lan.
Sèvi ak kòmandman BFM (opsyon 2) sove nesesite pou ekri kòd HDL yo pou FSM la. Nan gid itilizatè sa a, opsyon 2 yo itilize pou montre simulation sèvis sistèm nan SmartFusion2. Avèk opsyon sa a, espas memwa kontwolè sistèm lan jwenn aksè pou chèche konnen kat memwa COMM BLK la ak blòk kontwolè entèwonp twal koòdone (FIIC) lè w ekri kòmandman BFM ou yo.
2.4 Simulation Egzamples
Gid itilizatè a kouvri simulation sa yo.
- IGLOO2 Serial Number Service Simulation (gade paj 5)
- Similasyon sèvis nimewo seri SmartFusion2 (gade paj 8)
- IGLOO2 Simulation Sèvis Zeroization (gade paj 13)
- SmartFusion2 Simulation Sèvis Zeroization (gade paj 16)
Metòd simulation menm jan an ka aplike nan lòt sèvis sistèm. Pou jwenn yon lis konplè sou diferan sèvis sistèm ki disponib, ale nan Anèks – Kalite Sèvis Sistèm (gade paj 19).
2.5 IGLOO2 Serial Nimewo Sèvis Simulation
Pou prepare pou simulation sèvis nimewo seri IGLOO2, fè etap sa yo jan sa a.
- Envoke sistèm mason pou kreye blòk HPMS ou.
- Tcheke kaz Sèvis Sistèm HPMS nan paj Karakteristik Aparèy la. Sa a pral enstwi sistèm mason an pou ekspoze koòdone otobis HPMS_FIC_0 SYS_SERVICES_MASTER (BIF).
- Kite tout lòt kaz yo dekoche.
- Aksepte default la nan tout lòt paj epi klike sou Fini pou konplete blòk bati sistèm lan. Nan editè HDL Libero® SoC a, ekri kòd HDL pou FSM la (File > Nouvo > HDL). Mete twa eta sa yo nan FSM ou a.
ETA INIT (eta inisyal)
SERV_PHASE (eta demann sèvis)
RSP_PHASE (eta repons sèvis).
Figi sa a montre twa eta FSM yo.
Figi 4 • FSM Twa Eta 
Nan kòd HDL ou pou FSM la, sèvi ak kòd kòmand ki kòrèk ("01" Hex pou sèvis nimewo seri) pou antre nan eta demann sèvis ki soti nan eta INIT la.- Sove HDL ou file. FSM parèt kòm yon eleman nan yerachi Design la.
- Louvri SmartDesign. Trennen epi lage blòk builder sistèm nan tèt nivo ou a ak blòk FSM ou a nan twal SmartDesign la. Soti nan katalòg la, trennen epi depoze CoreSysService nwayo IP mou a nan twal SmartDesign la.
- Dwa-klike sou CoreSysService nwayo IP mou pou ouvri konfigirasyon an. Tcheke kaz Sèvis Nimewo Seri (anba Sèvis Enfòmasyon sou Aparèy ak Konsepsyon
gwoup) pou pèmèt sèvis nimewo seri. - Kite tout lòt kaz yo dekoche. Klike sou OK pou sòti nan konfigirasyon an.
Figi 5 • CoreSysServices soft IP Core Configurator
- Konekte HPMS_FIC_0 SYS_SERVICES_MASTER BIF blòk builder sistèm nan ak AHBL_MASTER BIF blòk CoreSysService la.
- Konekte pwodiksyon blòk HDL FSM ou a ak opinyon CoreSysService mou IP nwayo a. Fè tout lòt koneksyon nan twal la SmartDesign jan yo montre nan figi sa a.
Figi 6 • SmartDesign Canvas ak HDL Block, CoreSysServices Soft IP ak HPMS Blocks
- Nan twal la SmartDesign, klike sou dwa > Jenere konpozan jenere konsepsyon an tèt Nivo.
- Nan yerachi konsepsyon an view, klike sou konsepsyon pi wo nivo a epi chwazi kreye Testbench > HDL .
- Sèvi ak yon editè tèks pou kreye yon tèks file yo te rele "status.txt".
- Mete lòd pou sèvis sistèm lan ak nimewo seri 128-bit la. Pou plis enfòmasyon, gade Tablo 1 (Valè Kòmand/Repons Sèvis Sistèm) nan Manyèl CoreSysServices v3.1 pou kòd yo kòmand (Hex) yo dwe itilize pou sèvis sistèm diferan. Pou sèvis nimewo seri, kòd lòd la se "01" Hex.
Fòma status.txt la file pou sèvis nimewo seri se jan sa a.
< 2 chif Egzagòn CMD><32 Egzagòn chif Nimewo Seri>
Example: 01A1A2A3A4B1B2B3B4C1C2C3C4D1D2D3D4
Sove status.txt la file nan katab la Simulation nan pwojè ou a. Konsepsyon an se kounye a pare pou simulation.
Yon fwa ke sèvis la te kòmanse ekzekisyon, yon mesaj ki endike kote destinasyon an ak nimewo seri parèt nan fenèt la transkripsyon ModelSim, jan yo montre nan figi sa a.
Figi 7 • Fenèt Transcript Simulation ModelSim
Kontwolè sistèm lan fè yon ekri AHB nan adrès ki gen nimewo seri a. Lè sèvis la fini, RXFIFO COMM_BLK a pral chaje ak repons sèvis la.
Nòt: Pou yon lis konplè kòd kòmand yo dwe itilize pou sèvis sistèm diferan, gade Tablo 1 (Valè Kòmandman/Repons Sèvis Sistèm) nan CoreSysServices v3.1 Handbook oswa UG0450: SmartFusion2 SoC ak IGLOO2 FPGA System Controller User Guide.
2.6 Simulation sèvis nimewo seri SmartFusion2
Nan gid itilizatè sa a, yo itilize kòmandman BFM (opsyon 2) pou jwenn aksè nan kontwolè sistèm lan pou sèvis sistèm lan. Kòmandman BFM yo itilize kòm processeur Cortex-M3 ki disponib sou aparèy la pou simulation BFM. Kòmandman BFM pèmèt ou ekri dirèkteman nan epi li nan COMM BLK la yon fwa ou konnen kat memwa COMM_BLK la.
Pou prepare konsepsyon ou pou simulation sèvis nimewo seri SmartFusion2, fè etap sa yo.
- Trennen epi depoze MSS nan katalòg la nan twal konsepsyon pwojè ou a.
- Enfim tout periferik MSS eksepte MSS_CCC, Reset Controller, Interrupt Management, ak FIC_0, FIC_1 ak FIC_2.
- Konfigirasyon jesyon entèwonp la pou itilize MSS pou twal entèwonp.
- Prepare serialnum.bfm la file nan yon editè tèks oswa nan editè HDL Libero a. Sove serialnum.bfm la file nan katab Simulation pwojè a. Serialnum.bfm a ta dwe gen ladan detay sa yo.
• Kat memwa nan COMM BLK (CMBLK)
• Kat jeyografik memwa pou entèwonp periferik jesyon (FIIC)
• Kòmandman pou demann sèvis sistèm nimewo seri (“01” Hex)
• Adrès pou kote nimewo seri a
Yon ansyenample nan serialnum.bfm la file se jan sa a.
memmap FIIC 0x40006000; #Memory Map pou Entewonp Jesyon
memmap CMBLK 0x40016000; #Memory Map pou COMM BLK
memmap DESCRIPTOR_ADDR 0x20000000; # Kote adrès pou nimewo seri a
#Kod Kòmand nan Egzadesimal
konstan CMD 0x1 # Kòd Kòmand pou Serial NumberService
#FIIC Konfigirasyon Rejis
konstan FICC_INTERRUPT_ENABLE0 0x0
#COMM_BLK Anrejistre Konfigirasyon
konstan KONTÒL 0x00
konstan ETAI 0x04
konstan INT_ENABLE 0x08
konstan DATA8 0x10
konstan DATA32 0x14
konstan FRAME_START8 0x18
konstan FRAME_START32 0x1C
pwosedi serinum;
int x;
ekri w FIIC FICC_INTERRUPT_ENABLE0 0x20000000 #Configure
#FICC_INTERRUPT_ENABLE0 # Enskri pou pèmèt COMBLK_INTR #
#entewonp soti nan blòk COMM_BLK rive nan twal
#Faz Demann
ekri w CMBLK CONTROL 0x10 # Configure COMM BLK Control #Enskri nan
pèmèt transfè sou COMM BLK Entèfas la
ekri w CMBLK INT_ENABLE 0x1 # Configure COMM BLK Interrupt Enable
#Enskri pou pèmèt entèwonp pou TXTOKAY (Ti korespondan nan
#Status Register)
waitint 19 # tann pou COMM BLK Interrupt , Isit la #BFM tann
#jiskaske COMBLK_INTR afime
readstore w CMBLK STATUS x # Read COMM BLK Status Enskri pou #TXTOKAY
# Entèwonp
mete xx & 0x1
si x
ekri w CMBLK FRAME_START8 CMD # Konfigirasyon COMM BLK FRAME_START8
#Enskri pou mande sèvis Nimewo Seri
endif
endif
waitint 19 # tann pou COMM BLK Interrupt , Isit la
#BFM ap tann jiskaske COMBLK_INTR afime
readstore w CMBLK STATUS x # Read COMM BLK Status Enskri pou
#TXTOKAY entèwonp
mete xx & 0x1
mete xx & 0x1
si x
ekri w CMBLK CONTROL 0x14 #Configure COMM BLK Control
#Enskri pou pèmèt transfè sou Entèfas COMM BLK la
ekri w CMBLK DATA32 DESCRIPTOR_ADDR
ekri w CMBLK INT_ENABLE 0x80
ekri w CMBLK CONTROL 0x10
endif
tann 20
#Faz Repons
tann 19
readstore w CMBLK ETATI x
mete xx & 0x80
si x
lekti w CMBLK FRAME_START8 CMD
ekri w CMBLK INT_ENABLE 0x2
endif
tann 19
readstore w CMBLK ETATI x
mete xx & 0x2
si x
lekti w CMBLK DATA8 0x0
ekri w CMBLK CONTROL 0x18
endif
tann 19
readcheck w FIIC 0x8 0x20000000
readstore w CMBLK ETATI x
mete xx & 0x2
si x
lekti w CMBLK DATA32 DESCRIPTOR_ADDR
endif
lekti w DESCRIPTOR_ADDR 0x0 0xE1E2E3E4; #Readcheck pou tcheke S/N
lekti w DESCRIPTOR_ADDR 0x4 0xC1C2C3C4; #Readcheck pou tcheke S/N
lekti w DESCRIPTOR_ADDR 0x8 0xB1B2B3B4; #Readcheck pou tcheke S/N
lekti w DESCRIPTOR_ADDR 0xC 0xA1A2A3A4; #Readcheck pou tcheke S/N
retounen - Kreye estati a. txt file nan editè HDL Libero a oswa nenpòt editè tèks. Mete kòmandman sèvis sistèm nimewo seri a ("01" nan Hex) ak nimewo seri a nan estati a. txt file. Gade Manyèl CoreSysServices v3.1 pou w itilize kòd kòmand ki kòrèk la.
- Sentaks sa a file pou sèvis nimewo seri a se, <2 chif hex CMD>< 32 chif hex Nimewo seri> . Egzample: 01A1A2A3A4B1B2B3B4C1C2C3C4E1E2E3E4.
- Sove estati a .txt file nan katab Simulation pwojè a.
- Edite itilizatè a .bfm (ki chita andedan katab la Simulation) pou mete nimewo seri a. bfm file epi rele pwosedi nimewo seri a jan yo montre nan snippet kòd sa a.
enkli "serialnum.bfm" #include serialnum.bfm la
pwosedi user_main;
enprime "INFO: Simulation kòmanse";
enprime "INFO:Kod Kòmand Sèvis nan Dezimal:%0d", CMD ;
rele serialnum; #rele pwosedi serialnum la
enprime "INFO: Simulation fini";
retounen - Nan yerachi konsepsyon an view, jenere tèsbanch la (klike sou dwa, Top Level Design > Kreye Testbench > HDL ) epi ou pare pou kouri simulation sèvis nimewo seri.
Yon fwa ke sèvis la te kòmanse ekzekisyon, yon mesaj ki endike kote destinasyon an ak nimewo seri parèt. Kontwolè sistèm lan fè yon ekri AHB nan adrès ki gen nimewo seri a. Lè sèvis la fini, RXFIFO COMM_BLK a pral chaje ak repons sèvis la. Fenèt transkripsyon ModelSim la montre adrès la ak nimewo seri yo resevwa jan yo montre nan figi sa a.
Figi 8 • Simulation Sèvis Nimewo Seri SmartFusion2 nan Fenèt Transkripsyon ModelSim
2.7 IGLOO2 Simulation Sèvis Zeroization
Pou prepare yo pou simulation sèvis zeroization IGLOO2, fè etap sa yo jan sa a.
- Envoke sistèm mason pou kreye blòk HPMS la. Tcheke kaz Sèvis Sistèm HPMS nan Karakteristik Aparèy SYS_SERVICES_MASTER BIF. Kite tout lòt kaz yo dekoche. Aksepte default la nan tout lòt paj epi klike sou paj. Sa a enstwi moun ki bati sistèm nan ekspoze HPMS_FIC_0 Fini pou konplete konfigirasyon blòk bati sistèm lan.
- Nan editè HDL Libero SoC a, ekri kòd HDL pou FSM la. Nan kòd HDL ou pou FSM a, mete twa eta sa yo.
ETA INIT (eta inisyal)
SERV_PHASE (eta demann sèvis)
RSP_PHASE (eta repons sèvis)
Figi sa a montre twa eta FSM yo.
Figi 9 • FSM Twa Eta
- Nan kòd HDL ou a, sèvi ak kòd lòd "F0" (Hex) pou antre nan eta demann sèvis ki soti nan eta INIT la.
- Sove HDL ou file.
- Louvri SmartDesign, trennen epi depoze blòk builder system wo nivo ak blòk HDL FSM ou a nan twal SmartDesign la. Soti nan katalòg la, trennen epi depoze CoreSysService nwayo IP mou a nan twal SmartDesign la.
- Dwa-klike sou nwayo IP mou CoreSysServices la, pou ouvri konfigirasyon an epi tcheke kaz Sèvis Zeroization anba gwoup Sèvis Sekirite Done yo. Kite tout lòt kaz yo dekoche. Klike sou OK sòti.
Figi 10 • CoreSysServices Configurator
- Konekte HPMS_FIC_0 SYS_SERVICES_MASTER BIF blòk builder sistèm nan ak AHBL_MASTER BIF blòk CoreSysService la.
- Konekte pwodiksyon blòk HDL FSM ou a ak opinyon CoreSysService mou IP nwayo a. Fè tout lòt koneksyon nan twal SmartDesign la.
Figi 11 • SmartDesign Canvas ak HDL Block, CoreSysServices Soft IP, ak HPMS Blocks
9. Nan twal SmartDesign la, jenere konsepsyon an tèt-nivo (dwa-klike sou> Jenere Component).
10. Nan yerachi Design la view, klike sou konsepsyon an tèt nivo epi chwazi kreye Testbench > HDL. Ou se kounye a pare yo kouri simulation.
Yon fwa ke sèvis la te kòmanse ekzekisyon, yon mesaj ki endike ke zeroization la te konplete nan moman x parèt jan yo montre nan figi sa a.
Figi 12 • Fenèt Transkripsyon Simulation Sèvis Sistèm Zeroization IGLOO2
Kontwolè sistèm lan fè yon ekri AHB nan adrès ki gen nimewo seri a. Lè sèvis la fini, RXFIFO COMM_BLK a pral chaje ak repons sèvis la. Li ta dwe remake ke modèl la simulation simulation zeroization pa kanpe simulation la olye ke zeroizing konsepsyon an tèt li.
Nòt: Pou yon lis konplè kòd kòmand yo dwe itilize pou sèvis sistèm diferan, gade Tablo 1 (Valè Kòmand/Repons Sèvis Sistèm) nan Manyèl CoreSysServices v3.1:. oswa UG0450: SmartFusion2 SoC ak IGLOO2 FPGA System Controller User Guide
2.8 SmartFusion2 Zeroization Sèvis Simulation
Nan gid sa a, yo itilize kòmandman BFM (opsyon 2) pou jwenn aksè nan kontwolè sistèm lan pou sèvis sistèm lan.
Kòmandman BFM yo itilize kòm processeur Cortex-M3 ki disponib sou aparèy la pou simulation BFM. Kòmandman BFM pèmèt ou ekri dirèkteman nan epi li nan COMM BLK la yon fwa ou konnen kat memwa COMM_BLK la. Pou prepare konsepsyon ou a pou simulation sèvis zeroizasyon SmartFusion2, fè etap sa yo.
- Trennen epi depoze MSS nan katalòg la nan twal konsepsyon pwojè ou a.
- Enfim tout periferik MSS eksepte MSS_CCC, Reset Controller, Interrupt Management, ak FIC_0, FIC_1 ak FIC_2.
- Konfigirasyon jesyon entèwonp la pou itilize MSS pou twal entèwonp.
- Prepare zeroizaton.bfm la file nan yon editè tèks oswa nan editè HDL Libero a. Zeroizasyon ou. bfm ta dwe gen ladan:
- Kat memwa nan COMM BLK (CMBLK)
- Kat jeyografik memwa pou entèwonp periferik jesyon (FIIC)
- Kòmandman pou demann sèvis zewoizasyon ("F0" Hex pou zeroizasyon)
Yon ansyenample nan serialnum.bfm la file yo montre nan figi sa a.
Figi 13 • Zeroization.bfm pou SmartFusion2 Zeroization System Services Simulation
5. Sove zeroization.bfm la file nan katab Simulation pwojè a. user.bfm
6. Edite (ki sitiye nan katab Simulation zeroization.bfm la) pou w itilize fragment kòd sa a.
enkli "zeroization.bfm" #include zeroization.bfm file pwosedi user_main;
enprime "INFO: Simulation kòmanse";
enprime "INFO:Kod Kòmand Sèvis nan Dezimal:%0d", CMD ;
rele zewoizasyon; #Rele pwosedi zewoizasyon retounen
7. Nan Design Hierarchy , jenere Testbench la (Dwa klike sou nivo siperyè > Kreye Testbench > HDL ) epi ou pare pou kouri simulation zeroization SmartFusion2.
Yon fwa ke sèvis la te kòmanse ekzekisyon, yon mesaj ki endike ke aparèy la te zeroize nan moman x parèt. Li ta dwe remake ke modèl la simulation simulation zeroization pa kanpe simulation la olye ke zeroizing konsepsyon an tèt li. Fenèt transkripsyon ModelSim nan figi sa a montre ke aparèy la te zeroize.
Figi 14 • SmartFusion2 Zeroization System Service Simulation Log
Anèks: Kalite Sèvis Sistèm
Chapit sa a dekri divès kalite sèvis sistèm.
3.1 Sèvis Mesaj Simulation
Seksyon sa yo dekri divès kalite sèvis mesaj simulation.
3.1.1 Flash * Jele
Simulation a pral antre nan eta Flash*Freeze lè yo voye demann sèvis apwopriye a bay COMM_BLK nan swa FIC a (nan ka aparèy IGLOO2) oswa Cortex-M3 a (nan aparèy SmartFusion2). Yon fwa kontwolè sistèm lan detekte sèvis la, simulation an ap sispann epi y ap parèt yon mesaj ki endike sistèm lan antre nan Flash*Freeze (ansanm ak opsyon ki chwazi a). Lè simulation an rekòmanse, yo pral ranpli RXFIFO COMM_BLK ak repons sèvis la ki gen kòmandman ak estati sèvis la. Li ta dwe remake ke pa gen okenn sipò simulation pou Flash * Freeze sòti.
3.1.2 Zeroizasyon
Zeroization se kounye a sèlman sèvis gwo priyorite nan sèvis sistèm yo trete pa COMM_BLK la. Simulation a pral antre nan eta zeroizasyon an le pli vit ke demann sèvis kòrèk la detekte pa COMM_BLK la. Egzekisyon lòt sèvis yo pral sispann ak jete pa kontwolè sistèm lan, epi sèvis zewoizasyon an pral egzekite pito. Yon fwa yo detekte demann sèvis zewoizasyon an, simulation la sispann epi yon mesaj ki endike ke sistèm nan te antre nan zeroizasyon parèt. Rekòmanse manyèl simulation apre zeroizasyon yo pa valab.
3.2 Sèvis Pointer Done
Seksyon sa yo dekri plizyè kalite sèvis pointeur done.
3.2.1 Nimewo seri
Sèvis nimewo seri a pral ekri yon nimewo seri 128-bit nan yon adrès yo bay kòm yon pati nan demann sèvis la. Ou ka mete paramèt 128-bit sa a lè l sèvi avèk yon Sipò Simulation Sèvis Sistèm file (gade paj 22). Si paramèt nimewo seri 128-bit la pa defini nan file, yo pral itilize yon nimewo seri default 0. Yon fwa ke sèvis la te kòmanse ekzekisyon, yon mesaj ki endike kote destinasyon an ak nimewo seri parèt. Kontwolè sistèm lan fè yon ekri AHB nan adrès ki gen nimewo seri a. Lè sèvis la fini, RXFIFO COMM_BLK a pral chaje ak repons sèvis la.
3.2.2 Kòd itilizatè
Sèvis kòd itilizatè a ekri yon paramèt kòd itilizatè 32-bit nan yon kote adrès yo bay kòm yon pati nan demann sèvis la. Ou ka mete paramèt 32-bit sa a lè l sèvi avèk Sipò Simulation Sèvis Sistèm file (gade paj 22). Si paramèt 32-bit la pa defini nan file, yo itilize yon valè default 0. Yon fwa ke sèvis la te kòmanse ekzekisyon, yon mesaj ki endike kote sib la ak usercode parèt. Kontwolè sistèm lan fè yon ekri AHB nan adrès la ak paramèt 32-bit la. Lè sèvis la fini, RXFIFO COMM_BLK a chaje ak repons sèvis la, ki gen ladan kòmand sèvis la ak adrès sib la.
3.3 Sèvis Deskriptè Done yo
Seksyon sa yo dekri divès kalite sèvis deskriptè done yo.
3.3.1 AES
Sipò nan simulation pou sèvis sa a se sèlman konsène ak deplase done orijinal yo soti nan sous la nan destinasyon an, san yo pa aktyèlman fè okenn chifreman / dechifre sou done yo. Done yo ki bezwen chiffres/decrypted ak estrikti done a ta dwe ekri anvan demann sèvis la voye. Yon fwa ke sèvis la te kòmanse ekzekisyon, yon mesaj ki endike ekzekisyon sèvis AES la parèt. Sèvis AES li tou de estrikti done ak done yo dwe chiffres/decrypted. Done orijinal yo kopye epi ekri nan adrès yo bay nan estrikti done a. Yon fwa sèvis la fini, lòd, estati, ak adrès estrikti done yo pouse nan RXFIFO la.
Nòt: Sèvis sa a se sèlman pou done 128-bit ak 256-bit, epi tou de done 128-bit ak 256-bit gen diferan longè estrikti done.
3.3.2 SHA 256
Sipò nan simulation pou sèvis sa a se sèlman konsène ak deplase done yo, san yo pa aktyèlman fè okenn hachaj sou done yo. Fonksyon SHA 256 la fèt pou jenere yon kle hash 256-bit ki baze sou done yo antre. Yo ta dwe ekri done yo ki bezwen hache ak estrikti done yo nan adrès respektif yo anvan yo voye demann sèvis la bay COMM_BLK la. Longè an bit ak pwent defini nan estrikti done SHA 256 la dwe kòrèkteman koresponn ak longè ak adrès done yo dwe hache yo. Yon fwa ke sèvis la te kòmanse ekzekisyon, yon mesaj ki endike ekzekisyon sèvis SHA 256 la parèt. Olye ke egzekite fonksyon aktyèl la, yo pral ekri yon kle hash default nan pwent destinasyon an soti nan estrikti done a. Kle hash default la se hex "ABCD1234". Pou mete yon kle personnalisé, ale nan seksyon Paramètres (gade paj 23). Lè sèvis la fini, RXFIFO chaje ak repons sèvis la ki gen kòmandman sèvis, estati, ak konsèy estrikti done SHA 256 la.
3.3.3 HMAC
Sipò nan simulation pou sèvis sa a se sèlman konsène ak deplase nan done, san yo pa aktyèlman fè okenn hachaj sou done yo. Yo ta dwe ekri done yo ki bezwen hache ak estrikti done yo nan adrès respektif yo anvan yo voye demann sèvis la bay COMM_BLK la. Sèvis HMAC la mande yon kle 32-byte anplis longè an byte, pointeur sous, ak konsèy destinasyon. Yon fwa ke sèvis la te kòmanse ekzekisyon, yon mesaj ki endike ekzekisyon sèvis HMAC la parèt. Kle a li epi kle 256-bit la kopye soti nan estrikti done a nan pwent destinasyon an. Lè sèvis la fini, RXFIFO chaje ak repons sèvis la ki gen kòmandman sèvis, estati, ak konsèy estrikti done HMAC.
3.3.4 DRBG Jenere
Jenerasyon Bits o aza fèt pa sèvis sa a. Li ta dwe remake ke modèl la simulation pa egzakteman swiv menm metodoloji jenerasyon nimewo o aza itilize pa Silisyòm lan. Estrikti done a dwe ekri kòrèkteman nan kote li gen entansyon anvan yo voye demann sèvis la nan COMM_BLK la. Kontwolè sistèm lan li estrikti done, pwent destinasyon, longè ak lòt done ki enpòtan. DRBG jenere sèvis jenere yon seri done pseudo o aza nan longè yo mande a (0-128). Kontwolè sistèm lan ekri done yo o aza nan pwent destinasyon an. Yon mesaj ki endike ekzekisyon DRBG jenere sèvis parèt nan simulation. Yon fwa sèvis la fini, lòd, estati, ak adrès estrikti done yo pouse nan RXFIFO la. Si longè done yo mande a pa nan ranje 0-128, yon kòd erè "4" (Max Generate) pral pouse nan RXFIFO la. Si longè done adisyonèl la pa nan ranje Request Too Big nan 0-128, y ap mete yon kòd erè "5" (Maksim Longè Lòt Done depase) nan RXFIFO la. Si tou de longè done yo mande pou jenere ak longè done adisyonèl yo pa nan ranje yo defini (0-128), yon kòd erè nan "1" (Erè Katastwofik) pouse nan RXFIFO la.
3.3.5 DRBG Reyajiste
Fonksyon Reyajiste aktyèl la fèt pa retire enstans DRBG ak reset DRBG. Yon fwa yo detekte demann sèvis la, simulation la montre yon mesaj DRBG Reset sèvis fini. Repons lan, ki gen ladann sèvis la ak estati, pouse nan RXFIFO la.
3.3.6 Tès pwòp tèt ou DRBG
Sipò simulation pou tès pwòp tèt ou DRBG pa aktyèlman egzekite fonksyon tès pwòp tèt ou a. Yon fwa yo detekte demann sèvis la, simulation an pral montre yon mesaj pou ekzekisyon sèvis pwòp tèt ou DRBG. Repons lan, ki gen ladan sèvis la ak estati, pral pouse nan RXFIFO la.
3.3.7 DRBG Enstansye
Sipò simulation pou sèvis enstansye DRBG la pa aktyèlman fè sèvis enstansye a. Estrikti done a dwe ekri kòrèkteman nan kote li gen entansyon anvan yo voye demann sèvis la nan COMM_BLK la. Yon fwa yo detekte demann sèvis la, yo pral li estrikti ak pèsonalizasyon ki defini nan espas adrès MSS la. Simulation a pral montre yon mesaj ki endike ke sèvis DRBG Instantiate la te kòmanse egzekisyon. Yon fwa sèvis la fini, repons lan, ki gen ladan kòmand sèvis la, estati, ak konsèy sou estrikti done a, yo pral pouse nan RXFIFO la. Si longè done a (PERSONALIZATIONLENGTH) pa nan ranje 0-128, yon kòd erè "1" (Erè Katastwofik) pral pouse nan RXFIFO pou estati a.
3.3.8 DRBG Uninstantiate
Sipò pou simulation pou sèvis DRBG uninstantiate pa aktyèlman fè sèvis uninstantiate pou retire yon DRBG enstansye deja, tankou Silisyòm la fè. Demann sèvis la dwe gen ladan tou de kòmandman an ak manch DRBG. Yon fwa yo detekte demann sèvis la, yo pral estoke manch DRBG la. Simulation a pral montre yon mesaj ki endike ke sèvis DRBG uninstantiate te inisyalize. Yon fwa sèvis la fini, repons lan, ki gen ladan kòmand sèvis la, estati, ak manch DRBG, yo pral pouse nan RXFIFO la.
3.3.9 DRBG Reseed
Akòz nati simulation blòk sèvis sistèm lan, sèvis reseed DRBG nan simulation pa egzekite otomatikman apre chak 65535 DRBG jenere sèvis yo. Estrikti done a dwe ekri kòrèkteman nan kote li gen entansyon anvan yo voye demann sèvis la nan COMM_BLK la. Yon fwa yo detekte demann sèvis la, yo pral li estrikti a ak lòt paramèt antre nan espas adrès MSS la. Yon mesaj ki endike ke sèvis reseed DRBG la te kòmanse egzekite, pral parèt. Estrikti done a dwe ekri kòrèkteman nan kote li gen entansyon anvan yo voye demann sèvis la nan COMM_BLK la. Yon fwa sèvis la fini, repons lan, ki gen ladan kòmand sèvis la, estati, ak konsèy sou estrikti done a, yo pral pouse nan RXFIFO la.
3.3.10 KeyTree
Fonksyon aktyèl la pa egzekite nan simulation pou sèvis KeyTree la. Estrikti done sèvis KeyTree la konsiste de yon kle 32-byte, 7-bit done optype (MSB inyore), ak chemen 16-byte. Done ki nan estrikti done yo ta dwe ekri nan adrès respektif yo, anvan yo voye demann sèvis la bay COMM_BLK la. Yon fwa ke sèvis la te kòmanse ekzekisyon, yon mesaj ki endike ekzekisyon sèvis KeyTree a ap parèt. Sa ki nan estrikti done yo pral li, kle 32-byte a pral estoke, epi kle orijinal la ki sitiye nan estrikti done a ranplase. Apre ekriti AHB sa a, valè kle a nan estrikti done a pa ta dwe chanje, men tranzaksyon AHB pou ekri a ap fèt. Lè sèvis la fini, RXFIFO chaje ak repons sèvis la, ki gen ladan kòmand sèvis la, estati, ak konsèy estrikti done KeyTree.
3.3.11 Repons defi
Fonksyon aktyèl la, tankou otantifikasyon aparèy la, pa egzekite nan simulation pou sèvis repons defi a. Estrikti done pou sèvis sa a mande pou yon konsèy sou tanpon an, pou resevwa yon rezilta 32-bit, 7-bit optype, ak yon chemen 128-bit. Done ki nan estrikti done yo ta dwe ekri nan adrès respektif yo anvan yo voye demann sèvis la bay COMM_BLK la. Yon fwa ke sèvis la te kòmanse ekzekisyon, yon mesaj ki endike ekzekisyon sèvis repons defi a ap parèt. Y ap ekri yon repons jenerik 256-bit nan konsèy yo bay nan estrikti done a. Se kle default la mete kòm hex "ABCD1234". Pou jwenn yon kle koutim, tcheke Paramèt Anviwònman (gade paj 23). Lè sèvis la fini, RXFIFO a pral chaje ak repons sèvis la, ki gen ladan kòmand sèvis, estati, ak konsèy estrikti done repons defi.
3.4 Lòt Sèvis
Seksyon sa yo dekri plizyè lòt sèvis sistèm.
3.4.1 Tcheke dijere
Fonksyon aktyèl la nan rekalkile ak konpare dijere nan eleman chwazi yo pa egzekite pou sèvis la chèk dijere nan simulation. Demann sèvis sa a konsiste de kòmandman sèvis, ak opsyon sèvis (LSB 5-bit). Yon fwa ke sèvis la te kòmanse ekzekisyon, yon mesaj ki detaye ekzekisyon an nan sèvis chèk dijere yo pral parèt, ansanm ak opsyon yo chwazi nan demann lan. Lè sèvis la fini, RXFIFO a pral chaje ak repons sèvis la, ki gen ladan kòmand sèvis la, ak drapo pas/echèk chèk dijere yo.
3.4.2 Repons kòmandman pa rekonèt
Lè yo voye yon demann sèvis ki pa rekonèt bay COMM_BLK, COMM_BLK a pral otomatikman reponn ak yon mesaj kòmand ki pa rekonèt yo pouse nan RXFIFO la. Mesaj la konsiste de kòmandman ki voye nan COMM_BLK la ak estati kòmandman ki pa rekonèt (252D). Y ap parèt yon mesaj ki endike ke yo detekte yon demann sèvis ki pa rekonèt. COMM_BLK a pral retounen nan yon eta san fè anyen konsa, ap tann pou aksepte pwochen demann sèvis la.
3.4.3 Sèvis ki pa sipòte
Sèvis ki pa sipòte yo mete sou COMM_BLK la pral deklanche yon mesaj nan simulation ki endike ke demann sèvis la pa sipòte. COMM_BLK a pral retounen nan yon eta san fè anyen konsa, ap tann pou aksepte pwochen demann sèvis la. PINTERRUPT la p ap mete, sa ki montre ke yon sèvis te fini. Lis aktyèl sèvis ki pa sipòte yo enkli: IAP, ISP, Sètifika Aparèy, ak Sèvis DESIGNVER.
3.5 Sistèm Sipò Simulation Sèvis File
Pou sipòte sistèm simulation sèvis, yon tèks file yo rele, "status.txt" ka itilize pou pase enstriksyon sou konpòtman ki nesesè nan modèl la simulation nan modèl la simulation. Sa a file yo ta dwe lokalize nan katab la menm, ki se simulation la kouri soti nan. La file ka itilize, pami lòt bagay, pou fòse sèten repons erè pou sèvis sistèm yo sipòte oswa menm pou mete kèk paramèt ki nesesè pou simulation, (pa egzanpample, nimewo seri). Kantite maksimòm liy ki sipòte nan " status.txt " file se 256. Enstriksyon ki parèt apre nimewo liy 256 yo p ap itilize nan simulation an.
3.5.1 Fòse Repons Erè
Itilizatè a ka fòse yon repons erè sèten pou yon sèvis patikilye pandan tès la lè li pase enfòmasyon an nan modèl la simulation lè l sèvi avèk "status.txt la" file, ki ta dwe mete nan katab la simulation kouri soti. Yo nan lòd yo fòse repons erè nan yon sèten sèvis, yo ta dwe tape lòd la ak repons ki nesesè yo nan menm liy lan nan fòma sa a:ample, bay lòd> ; enstwi modèl la simulation jenere yon repons erè aksè memwa MSS nan sèvis nimewo seri a, kòmandman an se jan sa a.
Sèvis: Nimewo seri: 01
Mesaj Erè yo mande: Erè Aksè Memwa MSS: 7F
Ou ta dwe gen liy lan 017F antre nan "status.txt" file.
3.5.2 Anviwònman Paramèt
"status.txt" la file kapab tou itilize yo mete kèk paramèt ki nesesè nan simulation. Kòm yon ansyenample, yo nan lòd yo mete paramèt 32-bit pou usercode a, fòma liy lan dwe nan lòd sa a: <32 Bit USERCODE>; kote tou de valè yo antre nan egzadesimal. Yo nan lòd yo mete paramèt 128-bit pou nimewo seri a, fòma liy lan dwe nan lòd sa a: <128 Bit Nimewo Seri [127:0]> ; kote tou de valè yo antre nan egzadesimal. Yo nan lòd yo mete paramèt 256-bit pou kle SHA 256 la; fòma liy lan dwe nan lòd sa a: <256 Bit Kle [255:0]>; kote tou de valè yo antre nan egzadesimal. Yo nan lòd yo mete paramèt 256-bit la pou kle repons defi a, fòma liy lan dwe nan lòd sa a: <256 Bit Kle [255:0]>;
kote tou de valè yo antre nan egzadesimal.
3.5.3 Priyorite Aparèy
Sèvis sistèm yo ak COMM_BLK yo itilize yon sistèm priyorite. Kounye a, sèl sèvis priyorite a se zeroizasyon. Pou fè yon sèvis ki gen gwo priyorite, pandan y ap egzekite yon lòt sèvis, sèvis aktyèl la sispann epi sèvis pi wo priyorite a pral egzekite nan plas li. COMM_BLK la pral jete sèvis aktyèl la pou l ka fè sèvis ki pi wo a. Si yo voye plizyè sèvis ki pa gen anpil priyorite anvan yon sèvis aktyèl la fini, yo pral mete sèvis sa yo nan keu nan TXFIFO. Yon fwa sèvis aktyèl la fini, pwochen sèvis la nan TXFIFO la pral egzekite.
Microsemi pa fè okenn garanti, reprezantasyon, oswa garanti konsènan enfòmasyon ki nan la a oswa konvnab nan pwodwi ak sèvis li yo pou nenpòt ki rezon patikilye, ni Microsemi pa pran okenn responsablite kèlkeswa ki soti nan aplikasyon an oswa itilizasyon nenpòt pwodwi oswa sikwi. Pwodwi yo vann anba a ak nenpòt lòt pwodwi Microsemi vann yo te sijè a tès limite epi yo pa ta dwe itilize ansanm ak ekipman oswa aplikasyon ki enpòtan pou misyon yo. Nenpòt espesifikasyon pèfòmans yo kwè yo dwe serye men yo pa verifye, ak Achtè dwe fè ak ranpli tout pèfòmans ak lòt tès nan pwodwi yo, pou kont li ak ansanm ak, oswa enstale nan, nenpòt pwodwi final. Achtè pa dwe konte sou okenn done ak espesifikasyon pèfòmans oswa paramèt Microsemi bay. Se responsablite Achtè a pou detèmine si nenpòt pwodwi yo konvnab poukont li epi teste ak verifye menm bagay la. Enfòmasyon Microsemi bay anba la a bay "jan yo ye a, kote yo ye" ak tout defo, epi tout risk ki asosye ak enfòmasyon sa yo se antyèman ak Achtè a. Microsemi pa bay okenn patant, lisans oswa okenn lòt dwa IP, klèman oswa anplis, kit li konsènan enfòmasyon sa yo oswa nenpòt ki bagay ki dekri nan enfòmasyon sa yo. Enfòmasyon yo bay nan dokiman sa a se pwopriyete Microsemi, epi Microsemi rezève dwa pou fè nenpòt chanjman nan enfòmasyon ki nan dokiman sa a oswa nan nenpòt pwodwi ak sèvis nenpòt ki lè san avètisman.
Microsemi, yon sipòtè totalman de Microchip Technology Inc. (Nasdaq: MCHP), ofri yon dosye konplè nan semi-conducteurs ak solisyon sistèm pou ayewospasyal ak defans, kominikasyon, sant done ak mache endistriyèl. Pwodwi yo gen ladan sikui entegre analòg siyal melanje wo-pèfòmans ak radyasyon-di, FPGAs, SoCs ak ASICs; pwodwi jesyon pouvwa; distribisyon ak aparèy senkronizasyon ak solisyon tan egzak, mete estanda nan mond lan pou tan; aparèy pwosesis vwa; solisyon RF; eleman disrè; solisyon depo ak kominikasyon antrepriz; teknoloji sekirite ak évolutive anti-tamper pwodwi; solisyon Ethernet; Power-over-Ethernet ICs ak midspans; osi byen ke kapasite konsepsyon koutim ak sèvis yo. Microsemi gen katye jeneral nan Aliso Viejo, Kalifòni, e li gen apeprè 4,800 anplwaye atravè lemond. Aprann plis nan www.microsemi.com.
Katye Jeneral Microsemi
One Enterprise, Aliso Viejo,
CA 92656 USA
Nan peyi Etazini: +1 800-713-4113
Deyò USA: +1 949-380-6100
Komèsyal: +1 949-380-6136
Faks: +1 949-215-4996
Imèl: lavant.support@microsemi.com
www.microsemi.com
© 2018 Microsemi. Tout dwa rezève. Microsemi ak logo Microsemi a
se mak komèsyal Microsemi Corporation. Tout lòt mak ak sèvis
mak yo se pwopriyete pwopriyetè respektif yo.
Dokiman / Resous
 |
Microsemi UG0837 IGLOO2 ak SmartFusion2 FPGA Sistèm Sèvis Simulation [pdfGid Itilizatè UG0837, UG0837 IGLOO2 ak SmartFusion2 FPGA Sistèm Sèvis Simulation, IGLOO2 ak SmartFusion2 FPGA Sistèm Sèvis Simulation, SmartFusion2 FPGA Sistèm Sèvis Simulation, FPGA Sistèm Sèvis Simulation, Sèvis Simulation |
