UG0644 DDR AXI आर्बिटर
उत्पाद की जानकारी
DDR AXI आर्बिटर एक हार्डवेयर घटक है जो एक प्रदान करता है
DDR-SDRAM ऑन-चिप नियंत्रकों के लिए 64-बिट AXI मास्टर इंटरफ़ेस।
यह आमतौर पर बफरिंग के लिए वीडियो अनुप्रयोगों में उपयोग किया जाता है और
वीडियो पिक्सेल डेटा का प्रसंस्करण। उत्पाद उपयोगकर्ता पुस्तिका प्रदान करता है
हार्डवेयर कार्यान्वयन पर विस्तृत जानकारी और निर्देश,
सिमुलेशन, और संसाधन उपयोग।
हार्डवेयर कार्यान्वयन
DDR AXI आर्बिटर को DDR-SDRAM के साथ इंटरफेस करने के लिए डिज़ाइन किया गया है
ऑन-चिप नियंत्रक। यह 64-बिट AXI मास्टर इंटरफ़ेस प्रदान करता है
जो वीडियो पिक्सेल डेटा के तेजी से प्रसंस्करण को सक्षम बनाता है। उत्पाद उपयोगकर्ता
मैनुअल DDR AXI का विस्तृत डिज़ाइन विवरण प्रदान करता है
आर्बिटर और इसका हार्डवेयर कार्यान्वयन।
सिमुलेशन
उत्पाद उपयोगकर्ता पुस्तिका अनुकरण पर निर्देश प्रदान करती है
एमएसएस स्मार्टडिजाइन और टेस्टबेंच टूल्स का उपयोग कर डीडीआर एक्सी आर्बिटर। इन
उपकरण उपयोगकर्ता को डिज़ाइन की शुद्धता को मान्य करने में सक्षम बनाते हैं और
हार्डवेयर घटक के उचित कामकाज को सुनिश्चित करें।
संसाधन उपयोग
DDR AXI आर्बिटर लॉजिक जैसे सिस्टम संसाधनों का उपयोग करता है
सेल, मेमोरी ब्लॉक और रूटिंग संसाधन। उत्पाद उपयोगकर्ता
मैनुअल एक विस्तृत संसाधन उपयोग रिपोर्ट प्रदान करता है जो
DDR AXI आर्बिटर की संसाधन आवश्यकताओं की रूपरेखा तैयार करता है। यह
जानकारी का उपयोग यह सुनिश्चित करने के लिए किया जा सकता है कि हार्डवेयर घटक कर सकते हैं
उपलब्ध सिस्टम संसाधनों के भीतर लागू किया जाना चाहिए।
उत्पाद उपयोग निर्देश
निम्नलिखित निर्देश उपयोग करने के तरीके पर मार्गदर्शन प्रदान करते हैं
डीडीआर एक्सी आर्बिटर:
चरण 1: हार्डवेयर कार्यान्वयन
इंटरफ़ेस के लिए DDR AXI आर्बिटर हार्डवेयर घटक लागू करें
डीडीआर-एसडीआरएएम ऑन-चिप नियंत्रकों के साथ। डिजाइन का पालन करें
उचित सुनिश्चित करने के लिए उत्पाद उपयोगकर्ता पुस्तिका में विवरण प्रदान किया गया है
हार्डवेयर घटक का कार्यान्वयन।
चरण 2: सिमुलेशन
MSS SmartDesign और का उपयोग करके DDR AXI आर्बिटर डिज़ाइन का अनुकरण करें
टेस्टबेंच उपकरण। उत्पाद में दिए गए निर्देशों का पालन करें
उपयोगकर्ता पुस्तिका डिजाइन की शुद्धता को मान्य करने और सुनिश्चित करने के लिए
हार्डवेयर घटक का उचित कार्य।
चरण 3: संसाधन उपयोग
Review उत्पाद में प्रदान की गई संसाधन उपयोग रिपोर्ट
DDR AXI की संसाधन आवश्यकताओं को निर्धारित करने के लिए उपयोगकर्ता पुस्तिका
मध्यस्थ। सुनिश्चित करें कि हार्डवेयर घटक लागू किया जा सकता है
उपलब्ध सिस्टम संसाधनों के भीतर।
इन निर्देशों का पालन करके, आप डीडीआर का प्रभावी ढंग से उपयोग कर सकते हैं
वीडियो पिक्सेल डेटा बफ़रिंग के लिए AXI आर्बिटर हार्डवेयर घटक और
वीडियो अनुप्रयोगों में प्रसंस्करण।
UG0644 उपयोगकर्ता गाइड
डीडीआर एक्सी आर्बिटर
फ़रवरी 2018
डीडीआर एक्सी आर्बिटर
अंतर्वस्तु
1 संशोधन इतिहास ……………………………………………………………………………………………… 1
1.1 संशोधन 5.0 …………………………………………………………………………………………………………। 1 1.2 संशोधन 4.0 ………………………………………………………………………………………………………………………. 1 1.3 संशोधन 3.0 …………………………………………………………………………………………………………. 1 1.4 संशोधन 2.0 ………………………………………………………………………………………………………………………. 1 1.5 संशोधन 1.0 …………………………………………………………………………………………………………. 1
2 परिचय ……………………………………………………………………………………………….. 2 3 हार्डवेयर कार्यान्वयन ………………………………………………………………………………… 3
3.1 डिजाइन विवरण ………………………………………………………………………………………………………… 3 3.2 इनपुट और आउटपुट …………………………………………………………………………………………………………….. 5 3.3 कॉन्फ़िगरेशन पैरामीटर्स ……… ……………………………………………………………………………………. 13 3.4 टाइमिंग डायग्राम …………………………………………………………………………………………………………। 14 3.5 टेस्टबेंच ………………………………………………………………………………………………………………………… 16
3.5.1 एमएसएस स्मार्टडिजाइन का अनुकरण करना ……………………………………………………………………………………………। 25 3.5.2 सिमुलेटिंग टेस्टबेंच ……………………………………………………………………………………………………………। 30 3.6 संसाधनों का उपयोग …………………………………………………………………………………………… 31
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
डीडीआर एक्सी आर्बिटर
1
संशोधन इतिहास
संशोधन इतिहास दस्तावेज़ में लागू किए गए परिवर्तनों का वर्णन करता है। परिवर्तनों को संशोधन के अनुसार सूचीबद्ध किया गया है, जो सबसे हालिया प्रकाशन से शुरू होता है।
1.1
संशोधन 5.0
इस दस्तावेज़ के संशोधन 5.0 में, संसाधन उपयोग अनुभाग और संसाधन उपयोग रिपोर्ट
अद्यतन किए गए। अधिक जानकारी के लिए, संसाधन उपयोगिता देखें (पृष्ठ 31 देखें)।
1.2
संशोधन 4.0
इस दस्तावेज़ के संशोधन 4.0 में परिवर्तनों का सारांश निम्नलिखित है।
तालिका में टेस्टबेंच कॉन्फ़िगरेशन पैरामीटर जोड़े गए। अधिक जानकारी के लिए, कॉन्फ़िगरेशन पैरामीटर देखें (पृष्ठ 16 देखें)। टेस्टबेंच का उपयोग करके कोर का अनुकरण करने के लिए अतिरिक्त जानकारी। अधिक जानकारी के लिए, टेस्टबेंच देखें (पेज 16 देखें)। तालिका में DDR AXI आर्बिटर मानों के लिए संसाधन उपयोग का अद्यतन किया गया। अधिक जानकारी के लिए संसाधन उपयोगिता देखें (पेज 31 देखें)।
1.3
संशोधन 3.0
इस दस्तावेज़ के संशोधन 3.0 में परिवर्तनों का सारांश निम्नलिखित है।
चैनल 8 और 1 लिखने के लिए 2-बिट जानकारी जोड़ी गई। अधिक जानकारी के लिए, डिज़ाइन विवरण देखें (पृष्ठ 3 देखें)। अपडेटेड टेस्टबेंच सेक्शन। अधिक जानकारी के लिए, टेस्टबेंच देखें (पेज 16 देखें)।
1.4
संशोधन 2.0
इस दस्तावेज़ के संशोधन 2.0 में, टेस्टबेंच सेक्शन में आंकड़े और टेबल अपडेट किए गए थे।
अधिक जानकारी के लिए, टेस्टबेंच देखें (पेज 16 देखें)।
1.5
संशोधन 1.0
संशोधन 1.0 इस दस्तावेज़ का पहला प्रकाशन था
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
1
डीडीआर एक्सी आर्बिटर
2
परिचय
यादें किसी भी विशिष्ट वीडियो और ग्राफिक्स अनुप्रयोगों का एक अभिन्न अंग हैं। उनका उपयोग वीडियो पिक्सेल डेटा को बफ़र करने के लिए किया जाता है। एक सामान्य बफ़रिंग उदाample डिस्प्ले फ्रेम बफ़र्स है जिसमें एक फ्रेम के लिए पूरा वीडियो पिक्सेल डेटा मेमोरी में बफ़र किया जाता है।
दोहरी डेटा दर (डीडीआर) -सिंक्रोनस डीआरएएम (एसडीआरएएम) बफरिंग के लिए वीडियो अनुप्रयोगों में आमतौर पर उपयोग की जाने वाली यादों में से एक है। एसडीआरएएम का उपयोग इसकी गति के कारण किया जाता है जो कि वीडियो सिस्टम में तेजी से प्रसंस्करण के लिए आवश्यक है।
निम्नलिखित आंकड़ा एक पूर्व दिखाता हैampवीडियो एप्लिकेशन के साथ DDR-SDRAM मेमोरी इंटरफेसिंग के सिस्टम-लेवल डायग्राम का चित्र।
चित्र 1 · डीडीआर-एसडीआरएएम मेमोरी इंटरफेसिंग
Microsemi SmartFusion®2 सिस्टम-ऑन-चिप (SoC) में, 64-बिट उन्नत एक्स्टेंसिबल इंटरफ़ेस (AXI) और 32-बिट उन्नत उच्च-प्रदर्शन बस (AHB) स्लेव इंटरफ़ेस के साथ दो ऑन-चिप DDR नियंत्रक हैं जो फ़ील्ड प्रोग्राम करने योग्य हैं गेट सरणी (एफपीजीए) कपड़े। डीडीआर-एसडीआरएएम मेमोरी को पढ़ने और लिखने के लिए एक एएक्सआई या एएचबी मास्टर इंटरफेस की आवश्यकता होती है जो ऑन-चिप डीडीआर नियंत्रकों के लिए इंटरफेस है।
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
2
डीडीआर एक्सी आर्बिटर
3
हार्डवेयर कार्यान्वयन
3.1
डिजाइन विवरण
DDR AXI आर्बिटर DDR-SDRAM के ऑन-चिप नियंत्रकों को 64-बिट AXI मास्टर इंटरफ़ेस प्रदान करता है
स्मार्टफ्यूजन2 डिवाइस। DDR AXI आर्बिटर में चार रीड चैनल और दो राइट चैनल हैं
उपयोगकर्ता तर्क। ब्लॉक AXI रीड तक पहुंच प्रदान करने के लिए चार रीड चैनलों के बीच मध्यस्थता करता है
राउंड-रॉबिन तरीके से चैनल। जब तक रीड चैनल 1 मास्टर का रीड रिक्वेस्ट अधिक है, AXI
पढ़ें चैनल इसे आवंटित किया गया है। पढ़ें चैनल 1 ने 24-बिट की निश्चित आउटपुट डेटा चौड़ाई निर्धारित की है। चैनल 2, 3 पढ़ें,
और 4 को 8-बिट, 24-बिट या 32-बिट डेटा आउटपुट चौड़ाई के रूप में कॉन्फ़िगर किया जा सकता है। यह वैश्विक द्वारा चुना गया है
कॉन्फ़िगरेशन पैरामीटर।
राउंड-रॉबिन तरीके से AXI राइट चैनल तक पहुंच प्रदान करने के लिए ब्लॉक दो राइट चैनलों के बीच मध्यस्थता भी करता है। दोनों लेखन चैनलों की समान प्राथमिकता है। लिखें चैनल 1 और 2 को 8-बिट, 24-बिट या 32-बिट इनपुट डेटा चौड़ाई के रूप में कॉन्फ़िगर किया जा सकता है।
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
3
डीडीआर एक्सी आर्बिटर
निम्नलिखित आंकड़ा DDR AXI आर्बिटर के शीर्ष-स्तरीय पिन-आउट आरेख को दर्शाता है। चित्र 2 · DDR AXI आर्बिटर ब्लॉक का शीर्ष-स्तरीय ब्लॉक आरेख
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
4
डीडीआर एक्सी आर्बिटर
निम्नलिखित आंकड़ा स्मार्टफ्यूजन 2 डिवाइस में पोर्ट किए गए डीडीआर एक्सी आर्बिटर ब्लॉक के साथ सिस्टम के शीर्ष-स्तरीय ब्लॉक आरेख को दिखाता है। चित्र 3 · SmartFusion2 डिवाइस पर DDR AXI आर्बिटर का सिस्टम-लेवल ब्लॉक डायग्राम
3.2
इनपुट और आउटपुट
निम्न तालिका DDR AXI आर्बिटर के इनपुट और आउटपुट पोर्ट को सूचीबद्ध करती है।
तालिका 1 · DDR AXI आर्बिटर के इनपुट और आउटपुट पोर्ट
सिग्नल का नाम RESET_N_I
दिशा इनपुट
चौड़ाई
SYS_CLOCK_I BUFF_READ_CLOCK_I
इनपुट इनपुट
rd_req_1_i rd_ack_o
इनपुट आउटपुट
rd_done_1_o प्रारंभ_पढ़ें_addr_1_i
आउटपुट इनपुट
बाइट्स_to_read_1_i
इनपुट
video_rdata_1_o
उत्पादन
[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL1_AXI_BUFF_ AWIDTH + 3) - 1 : 0] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH1):0]विवरण
डिजाइन करने के लिए सक्रिय कम अतुल्यकालिक रीसेट संकेत
सिस्टम की घड़ी
चैनल की आंतरिक बफ़र रीड क्लॉक लिखें, SYS_CLOCK_I आवृत्ति से दोगुनी होनी चाहिए
मास्टर 1 से अनुरोध पढ़ें
मास्टर 1 से अनुरोध पढ़ने के लिए आर्बिटर पावती
मास्टर 1 को पूरा करना पढ़ें
डीडीआर पता जहां से रीड चैनल 1 के लिए पढ़ना शुरू किया जाना है
रीड चैनल 1 से पढ़ी जाने वाली बाइट्स
रीड चैनल 1 से वीडियो डेटा आउटपुट
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
5
डीडीआर एक्सी आर्बिटर
सिग्नल का नाम rdata_valid_1_o rd_req_2_i rd_ack_2_o
rd_done_2_o प्रारंभ_पढ़ें_addr_2_i
बाइट्स_to_read_2_i
video_rdata_2_o
rdata_valid_2_o rd_req_3_i rd_ack_3_o
rd_done_3_o प्रारंभ_पढ़ें_addr_3_i
बाइट्स_to_read_3_i
video_rdata_3_o
rdata_valid_3_o rd_req_4_i rd_ack_4_o
rd_done_4_o प्रारंभ_पढ़ें_addr_4_i
बाइट्स_to_read_4_i
video_rdata_4_o
rdata_valid_4_o wr_req_1_i wr_ack_1_o
wr_done_1_o प्रारंभ_लिखें_addr_1_i
बाइट्स_टू_राइट_1_i
वीडियो_wdata_1_i
wdata_valid_1_i wr_req_2_i
दिशा आउटपुट इनपुट आउटपुट
आउटपुट इनपुट
इनपुट
उत्पादन
आउटपुट इनपुट आउटपुट
आउटपुट इनपुट
इनपुट
उत्पादन
आउटपुट इनपुट आउटपुट
आउटपुट इनपुट
इनपुट
उत्पादन
आउटपुट इनपुट आउटपुट
आउटपुट इनपुट
इनपुट
इनपुट
इनपुट इनपुट
चौड़ाई
[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL2_AXI_BUFF_AWIDTH + 3) – 1 : 0] [(g_RD_CHANNEL2_VIDEO_DATA_WIDTH1):0] [(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL3_AXI_BUFF_AWIDTH + 3) – 1 : 0] [(g_RD_CHANNEL3_VIDEO_DATA_WIDTH1):0] [(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL4_AXI_BUFF_AWIDTH + 3) - 1 : 0] [(g_RD_CHANNEL4_VIDEO_DATA_WIDTH1):0] [(g_AXI_AWIDTH-1):0] [(g_ WR_CHANNEL1_AXI_BUFF_AWIDTH + 3) – 1: 0] [(g_WR_CHANNEL1_VIDEO_DATA_WIDTH1):0]
विवरण रीड चैनल से वैध डेटा पढ़ें 1 मास्टर 2 से अनुरोध पढ़ें आर्बिटर मास्टर 2 से अनुरोध पढ़ने के लिए पावती मास्टर 2 डीडीआर पते पर पूरा पढ़ें जहां से रीड चैनल के लिए पढ़ना शुरू किया जाना है चैनल 2 वीडियो डेटा पढ़ने से पढ़ने के लिए बाइट्स रीड चैनल से आउटपुट 2 रीड चैनल से वैध डेटा पढ़ें 2 मास्टर से अनुरोध पढ़ें 2 आर्बिटर मास्टर 3 से अनुरोध पढ़ने के लिए पावती मास्टर 3 डीडीआर पते पर पढ़ना पूरा करें जहां से पढ़ने के लिए पढ़ना शुरू किया जाना है पढ़ने के लिए 3 बाइट्स पढ़ने से बाहर चैनल 3 रीड चैनल से वीडियो डेटा आउटपुट 3 रीड चैनल से मान्य डेटा पढ़ें 3 मास्टर से अनुरोध पढ़ें 3 आर्बिटर मास्टर 4 से अनुरोध पढ़ने के लिए पावती मास्टर 4 डीडीआर पते पर पढ़ें जहां से चैनल पढ़ने के लिए पढ़ना शुरू किया जाना है 4 बाइट्स होनी चाहिए रीड चैनल से रीड आउट 4 रीड चैनल से वीडियो डेटा आउटपुट 4 रीड चैनल से मान्य डेटा पढ़ें 4 मास्टर 4 से अनुरोध लिखें मास्टर 1 से अनुरोध लिखने के लिए आर्बिटर पावती मास्टर 1 को पूर्णता लिखें 1 डीडीआर पता जिस पर राइट चैनल से लिखना है 1 राइट चैनल 1 से लिखी जाने वाली बाइट्स चैनल 1 लिखने के लिए वीडियो डेटा इनपुट
चैनल 1 लिखने के लिए वैध डेटा लिखें मास्टर 1 से अनुरोध लिखें
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
6
डीडीआर एक्सी आर्बिटर
सिग्नल का नाम wr_ack_2_o
दिशा आउटपुट
wr_done_2_o प्रारंभ_लिखें_addr_2_i
आउटपुट इनपुट
बाइट्स_टू_राइट_2_i
इनपुट
वीडियो_wdata_2_i
इनपुट
wdata_valid_2_i AXI I/F सिग्नल रीड एड्रेस चैनल m_arid_o
इनपुट आउटपुट
m_araddr_o
उत्पादन
m_arlen_o
उत्पादन
m_arsize_o m_arburst_o
आउटपुट आउटपुट
m_arlock_o
उत्पादन
m_arcache_o
उत्पादन
m_arprot_o
उत्पादन
चौड़ाई
[(g_AXI_AWIDTH-1):0] [(g_WR_CHANNEL2_AXI_BUFF_AWIDTH + 3) - 1 : 0] [(g_WR_CHANNEL2_VIDEO_DATA_WIDTH1):0]
विवरण मास्टर 2 से अनुरोध लिखने के लिए आर्बिटर पावती मास्टर 2 डीडीआर पते को पूरा करने के लिए लिखें, जिसमें लिखने के लिए चैनल 2 लिखने से लिखना है चैनल 2 लिखने के लिए बाइट्स वीडियो डेटा इनपुट चैनल 2 लिखने के लिए
चैनल 2 लिखने के लिए मान्य डेटा लिखें
पता आईडी पढ़ें। पहचान tag संकेतों के पठन पता समूह के लिए।
पता पढ़ें। रीड बर्स्ट लेनदेन का प्रारंभिक पता प्रदान करता है। केवल बर्स्ट का प्रारंभ पता प्रदान किया जाता है।
फटने की लंबाई। एक बर्स्ट में स्थानान्तरण की सटीक संख्या प्रदान करता है। यह जानकारी पते से जुड़े डेटा ट्रांसफर की संख्या निर्धारित करती है
फटने का आकार। बर्स्ट में प्रत्येक स्थानांतरण का आकार
फटने का प्रकार। आकार की जानकारी के साथ, विस्तार से बताया गया है कि बर्स्ट के भीतर प्रत्येक स्थानांतरण के लिए पते की गणना कैसे की जाती है।
2'b01 à इंक्रीमेंटल एड्रेस बर्स्ट को ठीक किया गया
ताला प्रकार। स्थानांतरण की परमाणु विशेषताओं के बारे में अतिरिक्त जानकारी प्रदान करता है।
2'b00 à नॉर्मल एक्सेस पर फिक्स
कैश प्रकार। स्थानांतरण की कैश करने योग्य विशेषताओं के बारे में अतिरिक्त जानकारी प्रदान करता है।
4'b0000 à नॉन-कैशेबल और नॉन-बफरेबल पर फिक्स किया गया
संरक्षण प्रकार। लेनदेन के लिए सुरक्षा इकाई जानकारी प्रदान करता है।
सामान्य, सुरक्षित डेटा एक्सेस को 3'b000 तक ठीक किया गया
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
7
डीडीआर एक्सी आर्बिटर
सिग्नल का नाम m_arvalid_o
दिशा आउटपुट
चौड़ाई
m_पहले से ही_i
इनपुट
डेटा चैनल पढ़ें
m_rid_i
इनपुट
[3:0]m_rdata_i m_rresp_i
m_rlast_i m_rvalid_i
इनपुट इनपुट
[(g_AXI_DWIDTH-1):0] [1:0]इनपुट इनपुट
m_reready_o
उत्पादन
पता चैनल लिखें
m_avid_o
उत्पादन
m_awaddr_o
उत्पादन
[3:0] [(g_AXI_AWIDTH-1):0]UG0644 उपयोगकर्ता गाइड संशोधन 5.0
विवरण पढ़ें पता मान्य है।
उच्च होने पर, पठन पता और नियंत्रण जानकारी मान्य होती है और तब तक उच्च रहती है जब तक कि पता अभिस्वीकृति संकेत, m_arready, उच्च नहीं हो जाता।
`1' = पता और नियंत्रण जानकारी मान्य है
`0' = पता और नियंत्रण जानकारी मान्य नहीं है। पढ़ें पता तैयार है। दास एक पता और संबद्ध नियंत्रण संकेतों को स्वीकार करने के लिए तैयार है:
1 = गुलाम तैयार
0 = गुलाम तैयार नहीं।
आईडी पढ़ें tag. पहचान tag संकेतों के डेटा समूह को पढ़ें। m_rid मान स्लेव द्वारा जनरेट किया गया है और इसे रीड ट्रांजेक्शन के m_arid मान से मेल खाना चाहिए, जिस पर वह प्रतिक्रिया दे रहा है। डेटा पढ़ें। प्रतिक्रिया पढ़ें।
रीड ट्रांसफर की स्थिति। स्वीकार्य प्रतिक्रियाएँ OKAY, EXOKAY, SLVERR और DECERR हैं। अंतिम पढ़ें।
रीड बर्स्ट में अंतिम स्थानांतरण। मान्य पढ़ें। आवश्यक रीड डेटा उपलब्ध है और रीड ट्रांसफर पूरा हो सकता है:
1 = उपलब्ध डेटा पढ़ें
0 = रीड डेटा उपलब्ध नहीं है। पढ़ें तैयार। मास्टर पढ़ा हुआ डेटा और प्रतिक्रिया जानकारी स्वीकार कर सकता है:
1= मास्टर तैयार
0 = मास्टर तैयार नहीं।
एड्रेस आईडी लिखें। पहचान tag संकेतों के लेखन पता समूह के लिए। पता लिखें। राइट बर्स्ट ट्रांजैक्शन में पहले ट्रांसफर का पता प्रदान करता है। संबंधित नियंत्रण संकेतों का उपयोग बर्स्ट में शेष स्थानान्तरण के पतों को निर्धारित करने के लिए किया जाता है।
8
डीडीआर एक्सी आर्बिटर
सिग्नल का नाम m_awlen_o
दिशा आउटपुट
चौड़ाई [3:0]
m_awsize_o
उत्पादन
[2:0]m_awburst_o
उत्पादन
[1:0]m_awlock_o
उत्पादन
[1:0]m_awcache_o
उत्पादन
[3:0]m_awprot_o
उत्पादन
[2:0]m_awvalid_o
उत्पादन
विवरण
फटने की लंबाई। एक बर्स्ट में स्थानान्तरण की सटीक संख्या प्रदान करता है। यह जानकारी पते से जुड़े डेटा ट्रांसफर की संख्या निर्धारित करती है।
फटने का आकार। बर्स्ट में प्रत्येक स्थानांतरण का आकार। बाइट लेन स्ट्रोब सटीक रूप से इंगित करते हैं कि किस बाइट लेन को अपडेट करना है।
3'b011 à 8 बाइट्स प्रति डेटा ट्रांसफर या 64-बिट ट्रांसफर के लिए फिक्स्ड
फटने का प्रकार। आकार की जानकारी के साथ, विस्तार से बताया गया है कि बर्स्ट के भीतर प्रत्येक स्थानांतरण के लिए पते की गणना कैसे की जाती है।
2'b01 à इंक्रीमेंटल एड्रेस बर्स्ट को ठीक किया गया
ताला प्रकार। स्थानांतरण की परमाणु विशेषताओं के बारे में अतिरिक्त जानकारी प्रदान करता है।
2'b00 à नॉर्मल एक्सेस पर फिक्स
कैश प्रकार। बफ़र करने योग्य, कैशेबल, राइट-थ्रू, राइट-बैक और लेन-देन की विशेषताओं को आवंटित करता है।
4'b0000 à नॉन-कैशेबल और नॉन-बफरेबल पर फिक्स किया गया
संरक्षण प्रकार। लेन-देन के सामान्य, विशेषाधिकार प्राप्त, या सुरक्षित सुरक्षा स्तर को इंगित करता है और क्या लेन-देन डेटा एक्सेस या निर्देश एक्सेस है।
सामान्य, सुरक्षित डेटा एक्सेस को 3'b000 तक ठीक किया गया
पता मान्य लिखें। इंगित करता है कि वैध लेखन पता और नियंत्रण
जानकारी उपलब्ध हैं:
1 = उपलब्ध पता और नियंत्रण जानकारी
0 = पता और नियंत्रण जानकारी उपलब्ध नहीं है। पता और नियंत्रण जानकारी तब तक स्थिर रहती है जब तक कि पता अभिस्वीकृति संकेत, m_awready, उच्च नहीं हो जाता।
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
9
डीडीआर एक्सी आर्बिटर
सिग्नल का नाम m_awready_i
दिशा इनपुट
चौड़ाई
डेटा चैनल लिखें
m_wid_o
उत्पादन
[3:0]m_wdata_o m_wstrb_o
आउटपुट आउटपुट
[(g_AXI_DWIDTH-1):0]AXI_DWDITH पैरामीटर[7:0]
m_wlast_o m_wvalid_o
आउटपुट आउटपुट
m_ready_i
इनपुट
रिस्पांस चैनल सिग्नल लिखें
m_bid_i
इनपुट
[3:0]m_bresp_i m_bvalid_i
इनपुट
[1:0]इनपुट
m_bread_o
उत्पादन
विवरण लिखें पता तैयार है। इंगित करता है कि दास एक पते और संबंधित नियंत्रण संकेतों को स्वीकार करने के लिए तैयार है:
1 = गुलाम तैयार
0 = गुलाम तैयार नहीं।
आईडी लिखें tag. पहचान tag लिखने के डेटा हस्तांतरण की। M_wid मान लिखने के लेन-देन के m_awid मान से मेल खाना चाहिए। डेटा लिखें
स्ट्रोब लिखें। यह संकेत इंगित करता है कि मेमोरी में कौन सी बाइट लेन अपडेट की जानी है। राइट डेटा बस राइट राइट के प्रत्येक आठ बिट्स के लिए एक राइट स्ट्रोब है। राइट बर्स्ट में अंतिम स्थानांतरण। वैध लिखो। वैध लेखन डेटा और स्ट्रोब उपलब्ध हैं:
1 = उपलब्ध डेटा और स्ट्रोब लिखें
0 = डेटा लिखें और स्ट्रोब उपलब्ध नहीं हैं। तैयार लिखो। स्लेव राइट डेटा को स्वीकार कर सकता है: 1 = स्लेव तैयार
0 = गुलाम तैयार नहीं।
प्रतिक्रिया आईडी। पहचान tag लिखित प्रतिक्रिया का। m_bid मान उस लिखने के लेन-देन के m_awid मान से मेल खाना चाहिए जिसका दास प्रतिसाद दे रहा है। प्रतिक्रिया लिखें। लेखन लेनदेन की स्थिति। स्वीकार्य प्रतिक्रियाएँ OKAY, EXOKAY, SLVERR और DECERR हैं। प्रतिक्रिया मान्य लिखें। मान्य लेखन प्रतिक्रिया उपलब्ध है:
1 = उपलब्ध प्रतिक्रिया लिखें
0 = प्रतिक्रिया लिखें उपलब्ध नहीं है। प्रतिक्रिया तैयार। मास्टर प्रतिक्रिया जानकारी स्वीकार कर सकते हैं।
1 = मास्टर तैयार
0 = मास्टर तैयार नहीं।
निम्नलिखित आंकड़ा DDR AXI मध्यस्थ के आंतरिक ब्लॉक आरेख को दर्शाता है।
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
10
डीडीआर एक्सी आर्बिटर
निम्नलिखित आंकड़ा DDR AXI मध्यस्थ के आंतरिक ब्लॉक आरेख को दर्शाता है। चित्र 4 · DDR AXI आर्बिटर का आंतरिक ब्लॉक आरेख
जब read_req_(x)_i इनपुट पर एक उच्च इनपुट सिग्नल प्राप्त होता है तो प्रत्येक रीड चैनल ट्रिगर हो जाता है। तो यह
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
11
डीडीआर एक्सी आर्बिटर
जब read_req_(x)_i इनपुट पर एक उच्च इनपुट सिग्नल प्राप्त होता है तो प्रत्येक रीड चैनल ट्रिगर हो जाता है। फिर यह एसampप्रारंभिक AXI पता और बाइट इनपुट पढ़ने के लिए जो बाहरी मास्टर से इनपुट हैं। चैनल बाहरी मास्टर को read_ack_(x)_o टॉगल करके स्वीकार करता है। चैनल डीडीआर-एसडीआरएएम से डेटा पढ़ने के लिए इनपुट को संसाधित करता है और आवश्यक एएक्सआई लेनदेन उत्पन्न करता है। 64-बिट AXI प्रारूप में पढ़ा गया डेटा आंतरिक बफर में संग्रहीत होता है। आवश्यक डेटा को पढ़ने और आंतरिक बफर में संग्रहीत करने के बाद, अन-पैकर मॉड्यूल सक्षम होता है। अन-पैकर मॉड्यूल प्रत्येक 64-बिट शब्द को पूर्व के लिए उस विशेष चैनल के लिए आवश्यक आउटपुट डेटा बिट लंबाई में अनपैक करता हैample यदि चैनल को 32-बिट आउटपुट डेटा चौड़ाई के रूप में कॉन्फ़िगर किया गया है, तो प्रत्येक 64-बिट शब्द को दो 32-बिट आउटपुट डेटा शब्दों के रूप में भेजा जाता है। चैनल 1 के लिए जो 24-बिट चैनल है, अन-पैकर प्रत्येक 64-बिट शब्द को 24-बिट आउटपुट डेटा में अनपैक करता है। जैसा कि 64 24 का गुणक नहीं है, रीड चैनल 1 के लिए अन-पैकर आठ 64-बिट डेटा शब्द उत्पन्न करने के लिए तीन 24-बिट शब्दों के समूह को जोड़ता है। यह रीड चैनल 1 पर एक बाधा डालता है कि बाहरी मास्टर द्वारा अनुरोधित डेटा बाइट्स को 8 से विभाज्य होना चाहिए। चैनल 2, 3 और 4 को 8-बिट, 24बिट और 32-बिट डेटा चौड़ाई के रूप में कॉन्फ़िगर किया जा सकता है, जो है g_RD_CHANNEL(X) _VIDEO_DATA_WIDTH वैश्विक कॉन्फ़िगरेशन पैरामीटर द्वारा निर्धारित। यदि उन्हें 24-बिट के रूप में कॉन्फ़िगर किया गया है, तो उपर्युक्त बाधा उनमें से प्रत्येक पर भी लागू होगी। लेकिन अगर उन्हें 8-बिट या 32-बिट के रूप में कॉन्फ़िगर किया गया है, तो ऐसी कोई बाधा नहीं है क्योंकि 64 32 और 8 का गुणक है। इन मामलों में, प्रत्येक 64-बिट शब्द को दो 32-बिट डेटा शब्दों या आठ 8 में अनपैक किया जाता है। -बिट डेटा शब्द।
रीड चैनल 1 डीडीआर-एसडीआरएएम से पढ़े गए 64-बिट डेटा शब्दों को 24 48-बिट शब्दों के बैच में 64-बिट आउटपुट डेटा शब्दों में अनपैक करता है, यानी जब भी 48 64-बिट शब्द रीड चैनल 1 के आंतरिक बफर में उपलब्ध होते हैं, अन-पैकर 24-बिट आउटपुट डेटा देने के लिए उन्हें अनपैक करना शुरू कर देता है। यदि पढ़ने के लिए अनुरोधित डेटा बाइट्स 48 64-बिट शब्दों से कम हैं, तो डीडीआर-एसडीआरएएम से पूरा डेटा पढ़ने के बाद ही अन-पैकर सक्षम होता है। शेष तीन पढ़ने वाले चैनलों में, डीडीआर-एसडीआरएएम से बाइट्स की पूरी अनुरोधित संख्या पढ़ने के बाद ही अन-पैकर रीड डेटा भेजना शुरू कर देता है।
जब एक पठन चैनल 24-बिट आउटपुट चौड़ाई के लिए कॉन्फ़िगर किया जाता है, तो प्रारंभिक पठन पता 24-बाइट सीमा के साथ संरेखित होना चाहिए। यह बाधा को पूरा करने के लिए आवश्यक है कि अन-पैकर आठ 64-बिट आउटपुट शब्दों का उत्पादन करने के लिए तीन 24-बिट शब्दों के समूह को अनपैक करता है।
अनुरोध किए गए बाइट बाहरी मास्टर को भेजे जाने के बाद सभी पढ़े गए चैनल बाहरी मास्टर को पढ़ा गया आउटपुट उत्पन्न करते हैं।
राइट चैनल के मामले में, बाहरी मास्टर को विशेष चैनल के लिए आवश्यक डेटा इनपुट करना होता है। राइट चैनल इनपुट डेटा लेता है और उन्हें 64-बिट शब्दों में पैक करता है और उन्हें आंतरिक स्टोरेज में स्टोर करता है। आवश्यक डेटा संग्रहीत होने के बाद, बाहरी मास्टर को लिखने के लिए शुरुआती पते और बाइट्स के साथ लिखने का अनुरोध करना होगा। एस परampइन इनपुट्स को देखते हुए, राइट चैनल बाहरी मास्टर को स्वीकार करता है। इसके बाद, चैनल संग्रहीत डेटा को DDR-SDRAM में लिखने के लिए AXI लेखन लेन-देन उत्पन्न करता है। एक बार अनुरोधित बाइट डीडीआर-एसडीआरएएम में लिखे जाने के बाद सभी लेखन चैनल बाहरी मास्टर को लिखे गए आउटपुट को उत्पन्न करते हैं। किसी भी राइट चैनल को लिखित अनुरोध दिए जाने के बाद, नए डेटा को राइट चैनल में तब तक नहीं लिखा जाना चाहिए, जब तक कि वर्तमान लेन-देन पूरा होने का संकेत wr_done_(x)_o के अभिकथन द्वारा नहीं दिया जाता है।
राइट चैनल 1 और 2 को 8-बिट, 24-बिट और 32-बिट डेटा चौड़ाई के रूप में कॉन्फ़िगर किया जा सकता है, जो g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH वैश्विक कॉन्फ़िगरेशन पैरामीटर द्वारा निर्धारित किया जाता है। यदि उन्हें 24 बिट के रूप में कॉन्फ़िगर किया गया है, तो लिखे जाने वाले बाइट्स आठ के गुणक होने चाहिए क्योंकि आंतरिक पैकर तीन 24-बिट डेटा शब्द उत्पन्न करने के लिए आठ 64-बिट डेटा शब्द पैक करता है। लेकिन अगर उन्हें 8-बिट या 32-बिट के रूप में कॉन्फ़िगर किया गया है, तो ऐसी कोई बाधा नहीं है।
32-बिट चैनल के लिए, कम से कम दो 32-बिट शब्दों को पढ़ना होगा। 8-बिट चैनल के लिए, न्यूनतम 8-बिट शब्दों को पढ़ने की आवश्यकता है, क्योंकि आर्बिटर मॉड्यूल द्वारा कोई पैडिंग प्रदान नहीं की गई है। सभी पढ़ने और लिखने वाले चैनलों में, आंतरिक बफ़र्स की गहराई प्रदर्शन क्षैतिज चौड़ाई से अधिक होती है। आंतरिक बफर गहराई की गणना निम्नानुसार की जाती है:
g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION* g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH * g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
जहां, एक्स = चैनल संख्या
आंतरिक बफ़र चौड़ाई AXI डेटा बस चौड़ाई, यानी कॉन्फ़िगरेशन पैरामीटर द्वारा निर्धारित की जाती है
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
12
डीडीआर एक्सी आर्बिटर
आंतरिक बफ़र चौड़ाई AXI डेटा बस चौड़ाई द्वारा निर्धारित की जाती है, जो कॉन्फ़िगरेशन पैरामीटर g_AXI_DWIDTH है।
AXI पढ़ने और लिखने का लेनदेन ARM AMBA AXI विनिर्देशों के अनुसार किया जाता है। प्रत्येक डेटा ट्रांसफर के लिए लेन-देन का आकार 64-बिट तय किया गया है। ब्लॉक 16 बीट की निश्चित फट लंबाई का AXI लेनदेन उत्पन्न करता है। ब्लॉक यह भी जांचता है कि क्या कोई सिंगल बर्स्ट 4 KByte की AXI पता सीमा को पार करता है। यदि एक सिंगल बर्स्ट 4 KByte सीमा को पार कर जाता है, तो बर्स्ट 2 KByte सीमा पर 4 बर्स्ट में विभाजित हो जाता है।
3.3
कॉन्फ़िगरेशन पैरामीटर
निम्न तालिका DDR AXI आर्बिटर के हार्डवेयर कार्यान्वयन में उपयोग किए जाने वाले कॉन्फ़िगरेशन पैरामीटर को सूचीबद्ध करती है। ये सामान्य पैरामीटर हैं और आवेदन आवश्यकताओं के आधार पर भिन्न हो सकते हैं।
तालिका 2 · कॉन्फ़िगरेशन पैरामीटर्स
नाम g_AXI_AWIDTH g_AXI_DWIDTH g_RD_CHANNEL1_AXI_BUFF_AWIDTH
g_RD_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL3_AXI_BUFF_AWIDTH
g_RD_CHANNEL4_AXI_BUFF_AWIDTH
g_WR_CHANNEL1_AXI_BUFF_AWIDTH
g_WR_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL1_HORIZONTAL_RESOLUTION g_RD_CHANNEL2_HORIZONTAL_RESOLUTION g_RD_CHANNEL3_HORIZONTAL_RESOLUTION g_RD_CHANNEL4_HORIZONTAL_RESOLUTION g_WR_CHANNEL1_HORIZONTAL_RESOLUTION g_WR_CHANNEL2_HORIZONTAL_ संकल्प g_RD_CHANNEL1_VIDEO_DATA_WIDTH g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_RD_CHANNEL3_VIDEO_DATA_WIDTH g_RD_CHANNEL4_VIDEO_DATA_WIDTH g_WR_CHANNEL1_VIDEO_DATA_WIDTH g_WR_CHANNEL2_VIDEO_DATA_WID वें g_RD_CHANNEL1_BUFFER_LINE_STORAGE
विवरण
AXI पता बस की चौड़ाई
AXI डेटा बस चौड़ाई
रीड चैनल 1 इंटरनल बफर के लिए एड्रेस बस की चौड़ाई, जो AXI रीड डेटा को स्टोर करता है।
रीड चैनल 2 इंटरनल बफर के लिए एड्रेस बस की चौड़ाई, जो AXI रीड डेटा को स्टोर करता है।
रीड चैनल 3 इंटरनल बफर के लिए एड्रेस बस की चौड़ाई, जो AXI रीड डेटा को स्टोर करता है।
रीड चैनल 4 इंटरनल बफर के लिए एड्रेस बस की चौड़ाई, जो AXI रीड डेटा को स्टोर करता है।
राइट चैनल 1 इंटरनल बफर के लिए एड्रेस बस की चौड़ाई, जो AXI राइट डेटा को स्टोर करता है।
राइट चैनल 2 इंटरनल बफर के लिए एड्रेस बस की चौड़ाई, जो AXI राइट डेटा को स्टोर करता है।
चैनल 1 पढ़ने के लिए वीडियो डिस्प्ले क्षैतिज रिज़ॉल्यूशन
चैनल 2 पढ़ने के लिए वीडियो डिस्प्ले क्षैतिज रिज़ॉल्यूशन
चैनल 3 पढ़ने के लिए वीडियो डिस्प्ले क्षैतिज रिज़ॉल्यूशन
चैनल 4 पढ़ने के लिए वीडियो डिस्प्ले क्षैतिज रिज़ॉल्यूशन
राइट चैनल 1 के लिए वीडियो प्रदर्शन क्षैतिज रिज़ॉल्यूशन
राइट चैनल 2 के लिए वीडियो प्रदर्शन क्षैतिज रिज़ॉल्यूशन
चैनल 1 वीडियो आउटपुट बिट चौड़ाई पढ़ें
चैनल 2 वीडियो आउटपुट बिट चौड़ाई पढ़ें
चैनल 3 वीडियो आउटपुट बिट चौड़ाई पढ़ें
चैनल 4 वीडियो आउटपुट बिट चौड़ाई पढ़ें
चैनल 1 वीडियो इनपुट बिट चौड़ाई लिखें।
चैनल 2 वीडियो इनपुट बिट चौड़ाई लिखें।
प्रदर्शन क्षैतिज रेखाओं की संख्या के संदर्भ में पढ़ने वाले चैनल 1 के लिए आंतरिक बफर की गहराई। बफर की गहराई है g_RD_CHANNEL1_HORIZONTAL_RESOLUTION * g_RD_CHANNEL1_VIDEO_DATA_WIDTH * g_RD_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
13
डीडीआर एक्सी आर्बिटर
3.4
नाम g_RD_CHANNEL2_BUFFER_LINE_STORAGE g_RD_CHANNEL3_BUFFER_LINE_STORAGE g_RD_CHANNEL4_BUFFER_LINE_STORAGE g_WR_CHANNEL1_BUFFER_LINE_STORAGE g_WR_CHANNEL2_BUFFER_LINE_STORAGE
विवरण
प्रदर्शन क्षैतिज रेखाओं की संख्या के संदर्भ में पढ़ने वाले चैनल 2 के लिए आंतरिक बफर की गहराई। बफर की गहराई है g_RD_CHANNEL2_HORIZONTAL_RESOLUTION * g_RD_CHANNEL2_VIDEO_DATA_WIDTH * g_RD_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
प्रदर्शन क्षैतिज रेखाओं की संख्या के संदर्भ में पढ़ने वाले चैनल 3 के लिए आंतरिक बफर की गहराई। बफर की गहराई है g_RD_CHANNEL3_HORIZONTAL_RESOLUTION * g_RD_CHANNEL3_VIDEO_DATA_WIDTH * g_RD_CHANNEL3_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
प्रदर्शन क्षैतिज रेखाओं की संख्या के संदर्भ में पढ़ने वाले चैनल 4 के लिए आंतरिक बफर की गहराई। बफर की गहराई है g_RD_CHANNEL4_HORIZONTAL_RESOLUTION * g_RD_CHANNEL4_VIDEO_DATA_WIDTH * g_RD_CHANNEL4_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
प्रदर्शन क्षैतिज रेखाओं की संख्या के संदर्भ में चैनल 1 लिखने के लिए आंतरिक बफर की गहराई। बफर की गहराई है g_WR_CHANNEL1_HORIZONTAL_RESOLUTION * g_WR_CHANNEL1_VIDEO_DATA_WIDTH * g_WR_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
प्रदर्शन क्षैतिज रेखाओं की संख्या के संदर्भ में चैनल 2 लिखने के लिए आंतरिक बफर की गहराई। बफर की गहराई है g_WR_CHANNEL2_HORIZONTAL_RESOLUTION * g_WR_CHANNEL2_VIDEO_DATA_WIDTH * g_WR_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
समय आरेख
निम्नलिखित आंकड़ा रीड एंड राइट रिक्वेस्ट इनपुट, स्टार्टिंग मेमोरी एड्रेस, बाहरी मास्टर से इनपुट पढ़ने या लिखने के लिए बाइट्स, पढ़ने या लिखने की पावती, और आर्बिटर द्वारा दिए गए पूरा होने वाले आउटपुट को पढ़ने या लिखने का कनेक्शन दिखाता है।
चित्र 5 · AXI इंटरफ़ेस के माध्यम से लिखने/पढ़ने में प्रयुक्त संकेतों के लिए समय आरेख
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
14
डीडीआर एक्सी आर्बिटर
निम्नलिखित आंकड़ा दोनों लिखने वाले चैनलों के लिए वैध डेटा इनपुट के साथ बाहरी मास्टर से लिखित डेटा इनपुट के बीच संबंध दिखाता है। चित्र 6 · आंतरिक संग्रहण में लिखने के लिए समय आरेख
निम्नलिखित आंकड़ा सभी पढ़ने वाले चैनलों 2, 3, और 4 के लिए वैध डेटा आउटपुट के साथ बाहरी मास्टर की ओर पढ़ने वाले डेटा आउटपुट के बीच संबंध दिखाता है। , और 7
निम्नलिखित आंकड़ा रीड चैनल 1 के रीड डेटा आउटपुट के बीच कनेक्शन दिखाता है जब g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION 128 से अधिक है (इस मामले में = 256)। चित्र 8 · DDR AXI आर्बिटर रीड चैनल 1 (128 बाइट्स से अधिक) के माध्यम से प्राप्त डेटा के लिए समय आरेख
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
15
डीडीआर एक्सी आर्बिटर
निम्नलिखित आंकड़ा रीड चैनल 1 के लिए रीड डेटा आउटपुट के बीच कनेक्शन दिखाता है जब g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION 128 से कम या इसके बराबर है (इस मामले में = 64)। चित्र 9 · DDR AXI आर्बिटर रीड चैनल 1 के माध्यम से प्राप्त डेटा के लिए समय आरेख (128 बाइट्स से कम या बराबर)
3.5
परीक्षण बेंच
डीडीआर आर्बिटर कोर की कार्यक्षमता की जांच के लिए एक टेस्टबेंच प्रदान किया जाता है। निम्न तालिका उन मापदंडों को सूचीबद्ध करती है जिन्हें एप्लिकेशन के अनुसार कॉन्फ़िगर किया जा सकता है।
तालिका 3 · टेस्टबेंच कॉन्फ़िगरेशन पैरामीटर्स
नाम IMAGE_1_FILE_नाम IMAGE_2_FILE_NAME g_DATA_WIDTH चौड़ाई ऊंचाई
विवरण इनपुट file इमेज का नाम राइट चैनल 1 इनपुट द्वारा लिखा जाना है file राइट चैनल द्वारा लिखी जाने वाली छवि के लिए नाम 2 वीडियो डेटा पढ़ने या लिखने वाले चैनल की चौड़ाई लिखने और पढ़ने वाले चैनलों द्वारा लिखी और पढ़ी जाने वाली छवि का क्षैतिज रिज़ॉल्यूशन राइट और रीड द्वारा लिखी और पढ़ी जाने वाली छवि का वर्टिकल रिज़ॉल्यूशन चैनल
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
16
डीडीआर एक्सी आर्बिटर
निम्नलिखित चरण बताते हैं कि लिबरो SoC के माध्यम से कोर का अनुकरण करने के लिए टेस्टबेंच का उपयोग कैसे किया जाता है। 1. डिज़ाइन फ़्लो विंडो में, स्मार्ट डिज़ाइन बनाएँ पर राइट-क्लिक करें और स्मार्ट डिज़ाइन बनाने के लिए चलाएँ क्लिक करें।
चित्र 10 · स्मार्टडिजाइन बनाएं
2. नया स्मार्टडिजाइन बनाएं संवाद बॉक्स में नए डिजाइन का नाम video_dma के रूप में दर्ज करें और ठीक क्लिक करें। एक स्मार्टडिजाइन बनाया जाता है, और डिज़ाइन फ़्लो पेन के दाईं ओर एक कैनवास प्रदर्शित होता है।
चित्र 11 · स्मार्टडिजाइन का नामकरण
3. कैटलॉग विंडो में, समाधान-वीडियो का विस्तार करें और SmartDesign कैनवास में SF2 DDR मेमोरी आर्बिटर को ड्रैग-एंड-ड्रॉप करें।
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
17
डीडीआर एक्सी आर्बिटर
चित्र 12 · लिबरो एसओसी कैटलॉग में डीडीआर मेमोरी आर्बिटर
डीडीआर मेमोरी आर्बिटर कोर प्रदर्शित होता है, जैसा कि निम्नलिखित आंकड़े में दिखाया गया है। यदि आवश्यक हो तो मध्यस्थ को कॉन्फ़िगर करने के लिए कोर पर डबल-क्लिक करें।
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
18
डीडीआर एक्सी आर्बिटर
चित्र 13 · स्मार्टडिजाइन कैनवस में डीडीआर मेमोरी आर्बिटर कोर
4. कोर के सभी पोर्ट चुनें और राइट-क्लिक करें और फिर Promote to Top Level पर क्लिक करें, जैसा कि में दिखाया गया है
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
19
डीडीआर एक्सी आर्बिटर
4. कोर के सभी बंदरगाहों का चयन करें और राइट-क्लिक करें और फिर शीर्ष स्तर पर प्रचार करें, जैसा कि निम्न चित्र में दिखाया गया है। चित्र 14 · शीर्ष स्तर के विकल्प में प्रचार करें
टूलबार में जनरेट कंपोनेंट आइकन पर क्लिक करने से पहले सभी पोर्ट को शीर्ष स्तर पर बढ़ावा देना सुनिश्चित करें।
5. स्मार्टडिजाइन टूलबार में जनरेट कंपोनेंट आइकन पर क्लिक करें, जैसा कि निम्नलिखित चित्र में दिखाया गया है।
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
20
डीडीआर एक्सी आर्बिटर
5. स्मार्टडिजाइन टूलबार में जनरेट कंपोनेंट आइकन पर क्लिक करें, जैसा कि निम्नलिखित चित्र में दिखाया गया है। स्मार्टडिजाइन घटक उत्पन्न होता है। चित्र 15 · घटक उत्पन्न करें
6. नेविगेट करें View > विंडोज > Fileएस. Files डायलॉग बॉक्स प्रदर्शित होता है। 7. सिमुलेशन फ़ोल्डर पर राइट-क्लिक करें और आयात करें पर क्लिक करें Fileएस, जैसा कि निम्नलिखित आकृति में दिखाया गया है।
चित्र 16 · आयात File
8. छवि प्रोत्साहन आयात करने के लिए file, निम्न में से किसी एक को नेविगेट और आयात करें fileएस और ओपन पर क्लिक करें।
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
21
डीडीआर एक्सी आर्बिटर
8. छवि प्रोत्साहन आयात करने के लिए file, निम्न में से किसी एक को नेविगेट और आयात करें fileएस और ओपन पर क्लिक करें। एक। जैसाampआरजीबी_इन.टीएक्सटी file निम्नलिखित पथ पर टेस्टबेंच प्रदान किया गया है:
..Project_namecomponentMicrosemiSolutionCore ddr_memory_arbiter 2.0.0 प्रोत्साहन
एस आयात करने के लिएampपरीक्षण बेंच इनपुट छवि का परीक्षण करें, एस पर ब्राउज़ करेंample testbench इनपुट छवि file, और Open पर क्लिक करें, जैसा कि निम्नलिखित चित्र में दिखाया गया है। चित्र 17 · इनपुट छवि File चयन
बी। एक अलग छवि आयात करने के लिए, वांछित छवि वाले फ़ोल्डर में ब्राउज़ करें file, और ओपन पर क्लिक करें। आयातित छवि उत्तेजना file सिमुलेशन निर्देशिका के तहत सूचीबद्ध है, जैसा कि निम्नलिखित चित्र में दिखाया गया है। चित्र 18 · इनपुट छवि File सिमुलेशन निर्देशिका में
9. डीडीआर बीएफएम आयात करें fileएस। दो fileएस के बराबर हैं
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
और
22
डीडीआर एक्सी आर्बिटर
9. डीडीआर बीएफएम आयात करें fileएस। दो files जो DDR BFM के समतुल्य हैं — ddr3.v और ddr3_parameters.v निम्नलिखित पथ पर टेस्टबेंच के साथ प्रदान किए गए हैं: ..Project_namecomponentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0Stimulus। प्रोत्साहन फ़ोल्डर पर राइट-क्लिक करें और आयातका चयन करें Files विकल्प चुनें, और फिर उपरोक्त BFM का चयन करें fileएस। आयातित डीडीआर बीएफएम fileएस उत्तेजना के तहत सूचीबद्ध हैं, जैसा कि निम्नलिखित आंकड़े में दिखाया गया है। चित्र 19 · आयातित File
10. नेविगेट करें File > आयात > अन्य। आयात Files डायलॉग बॉक्स प्रदर्शित होता है। चित्र 20 · टेस्टबेंच आयात करें File
11. टेस्टबेंच और एमएसएस घटक आयात करें fileएस (top_tb.cxf, mss_top_sb_MSS.cxf, mss_top.cxf, और एमएसएस
..Project_namecomponentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0 प्रोत्साहन
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
23
11.
डीडीआर एक्सी आर्बिटर
चित्र 21 · टेस्टबेंच और एमएसएस घटक आयात करें Files
चित्र 22 · top_tb बनाया गया
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
24
डीडीआर एक्सी आर्बिटर
3.5.1
MSS स्मार्टडिजाइन का अनुकरण
निम्नलिखित निर्देश वर्णन करते हैं कि एमएसएस स्मार्टडिजाइन का अनुकरण कैसे करें:
1. डिज़ाइन पदानुक्रम टैब पर क्लिक करें और शो ड्रॉप-डाउन सूची से घटक चुनें। आयातित एमएसएस स्मार्टडिजाइन प्रदर्शित होता है।
2. कार्य के अंतर्गत mss_top पर राइट-क्लिक करें और घटक खोलें पर क्लिक करें, जैसा कि निम्नलिखित चित्र में दिखाया गया है। Mss_top_sb_0 घटक प्रदर्शित होता है।
चित्र 23 · खुला घटक
3. mss_top_sb_0 घटक को राइट-क्लिक करें और कॉन्फ़िगर करें पर क्लिक करें, जैसा कि निम्नलिखित चित्र में दिखाया गया है।
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
25
डीडीआर एक्सी आर्बिटर
3. mss_top_sb_0 घटक को राइट-क्लिक करें और कॉन्फ़िगर करें पर क्लिक करें, जैसा कि निम्नलिखित चित्र में दिखाया गया है। चित्र 24 · घटक को कॉन्फ़िगर करें
एमएसएस कॉन्फ़िगरेशन विंडो प्रदर्शित होती है, जैसा कि निम्न आकृति में दिखाया गया है। चित्र 25 · एमएसएस कॉन्फ़िगरेशन विंडो
4. सभी कॉन्फ़िगरेशन टैब में नेक्स्ट पर क्लिक करें, जैसा कि निम्नलिखित छवि में दिखाया गया है।
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
26
डीडीआर एक्सी आर्बिटर
4. सभी कॉन्फ़िगरेशन टैब में नेक्स्ट पर क्लिक करें, जैसा कि निम्नलिखित छवि में दिखाया गया है। चित्र 26 · कॉन्फ़िगरेशन टैब
इंटरप्ट्स टैब को कॉन्फ़िगर करने के बाद एमएसएस को कॉन्फ़िगर किया गया है। निम्नलिखित आंकड़ा एमएसएस कॉन्फ़िगरेशन की प्रगति को दर्शाता है। चित्र 27 · कॉन्फ़िगरेशन के बाद MSS कॉन्फ़िगरेशन विंडो
5. कॉन्फ़िगरेशन पूर्ण होने के बाद अगला क्लिक करें। मेमोरी मैप विंडो प्रदर्शित होती है, जैसा कि निम्नलिखित चित्र में दिखाया गया है।
चित्र 28 · मेमोरी मैप
6. समाप्त पर क्लिक करें.
7. MSS जनरेट करने के लिए SmartDesign टूलबार से कंपोनेंट जनरेट करें पर क्लिक करें, जैसा कि इसमें दिखाया गया है
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
27
डीडीआर एक्सी आर्बिटर
7. एमएसएस उत्पन्न करने के लिए स्मार्टडिजाइन टूलबार से घटक उत्पन्न करें पर क्लिक करें, जैसा कि निम्नलिखित चित्र में दिखाया गया है। चित्र 29 · घटक उत्पन्न करें
8. डिज़ाइन पदानुक्रम विंडो में, कार्य के अंतर्गत mss_top पर राइट-क्लिक करें और रूट के रूप में सेट करें पर क्लिक करें, जैसा कि निम्नलिखित चित्र में दिखाया गया है। चित्र 30 · MSS को रूट के रूप में सेट करें
9. डिज़ाइन फ्लो विंडो में, क्रिएट डिज़ाइन के तहत पूर्व-संश्लेषित डिज़ाइन सत्यापित करें का विस्तार करें, राइट-क्लिक करें
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
28
डीडीआर एक्सी आर्बिटर
9. डिज़ाइन फ़्लो विंडो में, क्रिएट डिज़ाइन के तहत पूर्व-संश्लेषित डिज़ाइन सत्यापित करें का विस्तार करें, सिमुलेट पर राइट-क्लिक करें और इंटरैक्टिव रूप से खोलें पर क्लिक करें। यह एमएसएस अनुकरण करता है। चित्र 31 · पूर्व-संश्लेषित डिज़ाइन का अनुकरण करें
10. एमएसएस के साथ टेस्टबेंच उत्तेजना को जोड़ने के लिए एक चेतावनी संदेश प्रदर्शित होने पर नहीं क्लिक करें। 11. अनुकरण पूरा होने के बाद Modelsim विंडो बंद करें।
चित्र 32 · सिमुलेशन विंडो
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
29
डीडीआर एक्सी आर्बिटर
3.5.2
सिमुलेटिंग टेस्टबेंच
निम्नलिखित निर्देश बताते हैं कि टेस्टबेंच का अनुकरण कैसे करें:
1. शीर्ष_टीबी स्मार्टडिजाइन टेस्टबेंच का चयन करें और टेस्टबेंच उत्पन्न करने के लिए स्मार्टडिजाइन टूलबार से घटक उत्पन्न करें पर क्लिक करें, जैसा कि निम्नलिखित चित्र में दिखाया गया है।
चित्र 33 · एक घटक बनाना
2. स्टिमुलस पदानुक्रम विंडो में, top_tb (top_tb.v) टेस्टबेंच पर राइट-क्लिक करें file और सक्रिय उत्तेजना के रूप में सेट करें पर क्लिक करें। उत्तेजना top_tb टेस्टबेंच के लिए सक्रिय है file.
3. स्टिमुलस पदानुक्रम विंडो में, top_tb पर राइट-क्लिक करें (
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
) परीक्षण बेंच file और ओपन पर क्लिक करें
30
डीडीआर एक्सी आर्बिटर
3. स्टिमुलस पदानुक्रम विंडो में, top_tb (top_tb.v) टेस्टबेंच पर राइट-क्लिक करें file और Simulate Pre-Synth Design से अंतःक्रियात्मक रूप से खोलें पर क्लिक करें। यह एक फ्रेम के लिए कोर का अनुकरण करता है। चित्र 34 · प्री-सिंथेसिस डिज़ाइन की नकल करना
4. यदि डीओ में रनटाइम सीमा के कारण सिमुलेशन बाधित होता है file, अनुकरण को पूरा करने के लिए रन-ऑल कमांड का उपयोग करें। अनुकरण पूर्ण होने के बाद, नेविगेट करें View > Fileएस > अनुकरण view परीक्षण बेंच आउटपुट छवि file सिमुलेशन फ़ोल्डर में।
छवि के एक फ्रेम के समतुल्य पाठ के अनुरूपण का आउटपुट, Read_out_rd_ch(x).txt पाठ में संग्रहीत होता है file उपयोग किए गए रीड चैनल के आधार पर। इसे एक छवि में परिवर्तित किया जा सकता है और मूल छवि के साथ तुलना की जा सकती है।
3.6
संसाधन उपयोग
DDR आर्बिटर ब्लॉक M2S150T SmartFusion®2 सिस्टम-ऑन-चिप (SoC) FPGA पर लागू किया गया है
FC1152 पैकेज) और PolarFire FPGA (MPF300TS_ES - 1FCG1152E पैकेज)।
तालिका 4 · DDR AXI आर्बिटर के लिए संसाधन उपयोग
संसाधन DFFs 4-इनपुट LUTs MACC RAM1Kx18
उपयोग 2992 4493 0 20
(के लिए:
g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION = 1280
g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE = 1
g_WR_CHANNEL(X)_BUFFER_LINE_STORAGE = 1
g_AXI_DWIDTH = 64
g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH = 24
रैम64x18
g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH = 32) 0
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
31
डीडीआर एक्सी आर्बिटर
माइक्रोसेमी कॉर्पोरेट मुख्यालय वन एंटरप्राइज, एलिसो वीजो, सीए 92656 यूएसए यूएसए के भीतर: +1 800-713-4113 संयुक्त राज्य अमेरिका के बाहर: +1 949-380-6100 फैक्स: +1 949-215-4996 ईमेल: sales.support@microsemi.com www.microsemi.com
© 2018 माइक्रोसेमी कॉर्पोरेशन। सर्वाधिकार सुरक्षित। माइक्रोसेमी और माइक्रोसेमी लोगो माइक्रोसेमी कॉर्पोरेशन के ट्रेडमार्क हैं। अन्य सभी ट्रेडमार्क और सेवा चिह्न उनके संबंधित स्वामियों की संपत्ति हैं।
माइक्रोसेमी यहां निहित जानकारी या किसी विशेष उद्देश्य के लिए अपने उत्पादों और सेवाओं की उपयुक्तता के संबंध में कोई वारंटी, प्रतिनिधित्व या गारंटी नहीं देता है, और न ही माइक्रोसेमी किसी भी उत्पाद या सर्किट के आवेदन या उपयोग से उत्पन्न होने वाली किसी भी देयता को ग्रहण करता है। इसके तहत बेचे गए उत्पाद और माइक्रोसेमी द्वारा बेचे जाने वाले अन्य उत्पाद सीमित परीक्षण के अधीन हैं और मिशन-महत्वपूर्ण उपकरण या अनुप्रयोगों के संयोजन के साथ उपयोग नहीं किए जाने चाहिए। किसी भी प्रदर्शन विनिर्देशों को विश्वसनीय माना जाता है, लेकिन सत्यापित नहीं किया जाता है, और खरीदार को उत्पादों के सभी प्रदर्शन और अन्य परीक्षण अकेले और साथ में, या किसी भी अंतिम-उत्पादों में स्थापित करना चाहिए। खरीदार किसी भी डेटा और प्रदर्शन विनिर्देशों या माइक्रोसेमी द्वारा प्रदान किए गए मापदंडों पर भरोसा नहीं करेगा। किसी भी उत्पाद की उपयुक्तता का स्वतंत्र रूप से निर्धारण करना और उसका परीक्षण और सत्यापन करना क्रेता की जिम्मेदारी है। यहां माइक्रोसेमी द्वारा प्रदान की गई जानकारी "जैसा है, जहां है" और सभी दोषों के साथ प्रदान की जाती है, और ऐसी जानकारी से जुड़ा संपूर्ण जोखिम पूरी तरह से खरीदार के पास है। माइक्रोसेमी किसी भी पक्ष को, स्पष्ट रूप से या परोक्ष रूप से, कोई पेटेंट अधिकार, लाइसेंस, या कोई अन्य आईपी अधिकार प्रदान नहीं करता है, चाहे वह स्वयं ऐसी जानकारी के संबंध में हो या ऐसी जानकारी द्वारा वर्णित किसी भी चीज़ के संबंध में। इस दस्तावेज़ में प्रदान की गई जानकारी माइक्रोसेमी के स्वामित्व में है, और माइक्रोसेमी बिना किसी सूचना के किसी भी समय इस दस्तावेज़ या किसी भी उत्पाद और सेवाओं में जानकारी में कोई भी परिवर्तन करने का अधिकार सुरक्षित रखता है।
माइक्रोसेमी कॉरपोरेशन (नैस्डैक: एमएससीसी) एयरोस्पेस और रक्षा, संचार, डेटा सेंटर और औद्योगिक बाजारों के लिए सेमीकंडक्टर और सिस्टम समाधानों का व्यापक पोर्टफोलियो पेश करता है। उत्पादों में उच्च-प्रदर्शन और विकिरण-कठोर एनालॉग मिश्रित-सिग्नल एकीकृत सर्किट, एफपीजीए, एसओसी और एएसआईसी शामिल हैं; बिजली प्रबंधन उत्पाद; समय और तुल्यकालन उपकरण और सटीक समय समाधान, समय के लिए विश्व के मानक निर्धारित करना; आवाज प्रसंस्करण उपकरण; आरएफ समाधान; असतत घटक; उद्यम भंडारण और संचार समाधान; सुरक्षा प्रौद्योगिकियां और स्केलेबल एंटी-टीampएर उत्पाद; ईथरनेट समाधान; पावर-ओवर-ईथरनेट आईसी और मिडस्पैन; साथ ही कस्टम डिजाइन क्षमताओं और सेवाओं। माइक्रोसेमी का मुख्यालय एलिसो वीजो, कैलिफोर्निया में है और वैश्विक स्तर पर इसके लगभग 4,800 कर्मचारी हैं। Www.microsemi.com पर अधिक जानें।
50200644
UG0644 उपयोगकर्ता गाइड संशोधन 5.0
32
दस्तावेज़ / संसाधन
 |
माइक्रोचिप UG0644 DDR AXI आर्बिटर [पीडीएफ] उपयोगकर्ता गाइड UG0644 DDR AXI आर्बिटर, UG0644, DDR AXI आर्बिटर, AXI आर्बिटर |
