સામગ્રી છુપાવો

2.2 અનુકરણ

2.3 સંસાધનનો ઉપયોગ

3 ઉત્પાદન વપરાશ સૂચનાઓ

3.1 પગલું 1: હાર્ડવેર અમલીકરણ

3.2 પગલું 2: સિમ્યુલેશન

3.3 પગલું 3: સંસાધનનો ઉપયોગ

3.3.1 દસ્તાવેજો / સંસાધનો

3.3.1.1 સંદર્ભો

3.3.2 સંબંધિત પોસ્ટ્સ

UG0644 DDR AXI આર્બિટર

ઉત્પાદન માહિતી

DDR AXI આર્બિટર એ હાર્ડવેર ઘટક છે જે પૂરી પાડે છે
DDR-SDRAM ઓન-ચિપ નિયંત્રકો માટે 64-બીટ AXI માસ્ટર ઇન્ટરફેસ.
તે સામાન્ય રીતે બફરિંગ માટે વિડિયો એપ્લિકેશન્સમાં વપરાય છે અને
વિડિયો પિક્સેલ ડેટાની પ્રક્રિયા. ઉત્પાદન વપરાશકર્તા માર્ગદર્શિકા પ્રદાન કરે છે
હાર્ડવેર અમલીકરણ પર વિગતવાર માહિતી અને સૂચનાઓ,
સિમ્યુલેશન અને સંસાધનનો ઉપયોગ.

હાર્ડવેર અમલીકરણ

DDR AXI આર્બિટરને DDR-SDRAM સાથે ઇન્ટરફેસ કરવા માટે ડિઝાઇન કરવામાં આવ્યું છે
ઓન-ચિપ નિયંત્રકો. તે 64-બીટ AXI માસ્ટર ઇન્ટરફેસ પ્રદાન કરે છે
જે વિડિયો પિક્સેલ ડેટાની ઝડપી પ્રક્રિયાને સક્ષમ કરે છે. ઉત્પાદન વપરાશકર્તા
માર્ગદર્શિકા DDR AXI નું વિગતવાર ડિઝાઇન વર્ણન પ્રદાન કરે છે
આર્બિટર અને તેના હાર્ડવેર અમલીકરણ.

અનુકરણ

ઉત્પાદન વપરાશકર્તા માર્ગદર્શિકા અનુકરણ પર સૂચનાઓ પ્રદાન કરે છે
MSS સ્માર્ટડિઝાઇન અને ટેસ્ટબેન્ચ ટૂલ્સનો ઉપયોગ કરીને DDR AXI આર્બિટર. આ
ટૂલ્સ વપરાશકર્તાને ડિઝાઇનની શુદ્ધતાને માન્ય કરવા સક્ષમ બનાવે છે અને
હાર્ડવેર ઘટકની યોગ્ય કામગીરીની ખાતરી કરો.

સંસાધનનો ઉપયોગ

DDR AXI આર્બિટર સિસ્ટમ સંસાધનોનો ઉપયોગ કરે છે જેમ કે તર્ક
કોષો, મેમરી બ્લોક્સ અને રૂટીંગ સંસાધનો. ઉત્પાદન વપરાશકર્તા
માર્ગદર્શિકા વિગતવાર સંસાધન ઉપયોગ અહેવાલ પ્રદાન કરે છે જે
DDR AXI આર્બિટરની સંસાધન જરૂરિયાતોની રૂપરેખા આપે છે. આ
હાર્ડવેર ઘટક કરી શકે છે તેની ખાતરી કરવા માટે માહિતીનો ઉપયોગ કરી શકાય છે
ઉપલબ્ધ સિસ્ટમ સંસાધનોની અંદર અમલમાં મુકવામાં આવશે.

ઉત્પાદન વપરાશ સૂચનાઓ

નીચેની સૂચનાઓ કેવી રીતે વાપરવી તે અંગે માર્ગદર્શન આપે છે
DDR AXI આર્બિટર:

પગલું 1: હાર્ડવેર અમલીકરણ

DDR AXI આર્બિટર હાર્ડવેર ઘટકને ઇન્ટરફેસમાં લાગુ કરો
DDR-SDRAM ઓન-ચિપ નિયંત્રકો સાથે. ડિઝાઇન અનુસરો
યોગ્ય ખાતરી કરવા માટે ઉત્પાદન વપરાશકર્તા માર્ગદર્શિકામાં પ્રદાન કરેલ વર્ણન
હાર્ડવેર ઘટકનું અમલીકરણ.

પગલું 2: સિમ્યુલેશન

MSS SmartDesign અને નો ઉપયોગ કરીને DDR AXI આર્બિટર ડિઝાઇનનું અનુકરણ કરો
ટેસ્ટબેન્ચ સાધનો. ઉત્પાદનમાં આપેલી સૂચનાઓને અનુસરો
ડિઝાઇનની શુદ્ધતાને માન્ય કરવા અને ખાતરી કરવા માટે વપરાશકર્તા માર્ગદર્શિકા
હાર્ડવેર ઘટકની યોગ્ય કામગીરી.

પગલું 3: સંસાધનનો ઉપયોગ

Review ઉત્પાદનમાં પ્રદાન કરેલ સંસાધન ઉપયોગ અહેવાલ
DDR AXI ની સંસાધન જરૂરિયાતો નક્કી કરવા માટે વપરાશકર્તા માર્ગદર્શિકા
આર્બિટર. ખાતરી કરો કે હાર્ડવેર ઘટક અમલમાં મૂકી શકાય છે
ઉપલબ્ધ સિસ્ટમ સંસાધનોની અંદર.

આ સૂચનાઓને અનુસરીને, તમે અસરકારક રીતે DDR નો ઉપયોગ કરી શકો છો
વિડિઓ પિક્સેલ ડેટા બફરિંગ માટે AXI આર્બિટર હાર્ડવેર ઘટક અને
વિડિયો એપ્લિકેશન્સમાં પ્રક્રિયા.

View Fullscreen

UG0644 વપરાશકર્તા માર્ગદર્શિકા
DDR AXI આર્બિટર
ફેબ્રુઆરી 2018

DDR AXI આર્બિટર
સામગ્રી
1 પુનરાવર્તન ઇતિહાસ ……………………………………………………………………………………………………………….. 1
1.1 પુનરાવર્તન 5.0 ………………………………………………………………………………………………………………. 1 1.2 પુનરાવર્તન 4.0 ………………………………………………………………………………………………………………. 1 1.3 પુનરાવર્તન 3.0 ………………………………………………………………………………………………………………. 1 1.4 પુનરાવર્તન 2.0 ………………………………………………………………………………………………………………. 1 1.5 પુનરાવર્તન 1.0 ………………………………………………………………………………………………………………. 1
2 પરિચય ………………………………………………………………………………………………………………….. 2 3 હાર્ડવેર અમલીકરણ ……………………………………………………………………………………………… 3
3.1 ડિઝાઇન વર્ણન ……………………………………………………………………………………………………… 3 3.2 ઇનપુટ્સ અને આઉટપુટ ……………………………………………………………………………………………………………….. 5 3.3 રૂપરેખાંકન પરિમાણો ……… …………………………………………………………………………………………. 13 3.4 સમય આકૃતિઓ ………………………………………………………………………………………………………. 14 3.5 ટેસ્ટબેન્ચ ………………………………………………………………………………………………………………………. 16
3.5.1 MSS સ્માર્ટડિઝાઇનનું અનુકરણ …………………………………………………………………………………………………. 25 3.5.2 ટેસ્ટબેન્ચનું અનુકરણ ………………………………………………………………………………………………………. 30 3.6 સંસાધનનો ઉપયોગ ……………………………………………………………………………………………………………………… 31
UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર

પુનરાવર્તન ઇતિહાસ

પુનરાવર્તન ઇતિહાસ દસ્તાવેજમાં અમલમાં આવેલા ફેરફારોનું વર્ણન કરે છે. ફેરફારોને પુનરાવર્તન દ્વારા સૂચિબદ્ધ કરવામાં આવે છે, જે સૌથી વર્તમાન પ્રકાશનથી શરૂ થાય છે.

1.1

પુનરાવર્તન 5.0

આ દસ્તાવેજના પુનરાવર્તન 5.0 માં, સંસાધન ઉપયોગ વિભાગ અને સંસાધન ઉપયોગ અહેવાલ

અપડેટ કરવામાં આવ્યા હતા. વધુ માહિતી માટે, સંસાધનનો ઉપયોગ જુઓ (જુઓ પૃષ્ઠ 31).

1.2

પુનરાવર્તન 4.0

નીચે આ દસ્તાવેજના પુનરાવર્તન 4.0 માં થયેલા ફેરફારોનો સારાંશ છે.

કોષ્ટકમાં ટેસ્ટબેન્ચ કન્ફિગરેશન પરિમાણો ઉમેર્યા. વધુ માહિતી માટે, રૂપરેખાંકન પરિમાણો જુઓ (જુઓ પૃષ્ઠ 16).. ટેસ્ટબેન્ચનો ઉપયોગ કરીને કોરનું અનુકરણ કરવા માટે માહિતી ઉમેરવામાં આવી છે. વધુ માહિતી માટે, ટેસ્ટબેન્ચ જુઓ (જુઓ પૃષ્ઠ 16). કોષ્ટકમાં DDR AXI આર્બિટર મૂલ્યો માટે સંસાધન ઉપયોગ અપડેટ કર્યો. વધુ માહિતી માટે, સંસાધનનો ઉપયોગ જુઓ (જુઓ પૃષ્ઠ 31).

1.3

પુનરાવર્તન 3.0

નીચે આ દસ્તાવેજના પુનરાવર્તન 3.0 માં થયેલા ફેરફારોનો સારાંશ છે.

ચેનલ 8 અને 1 લખવા માટે 2-બીટ માહિતી ઉમેરવામાં આવી છે. વધુ માહિતી માટે, ડિઝાઇન વર્ણન જુઓ (પૃષ્ઠ 3 જુઓ). અપડેટ કરેલ ટેસ્ટબેન્ચ વિભાગ. વધુ માહિતી માટે, ટેસ્ટબેન્ચ જુઓ (જુઓ પૃષ્ઠ 16).

1.4

પુનરાવર્તન 2.0

આ દસ્તાવેજના પુનરાવર્તન 2.0 માં, ટેસ્ટબેન્ચ વિભાગમાં આંકડાઓ અને કોષ્ટકો અપડેટ કરવામાં આવ્યા હતા.

વધુ માહિતી માટે, ટેસ્ટબેન્ચ જુઓ (જુઓ પૃષ્ઠ 16).

1.5

પુનરાવર્તન 1.0

પુનરાવર્તન 1.0 આ દસ્તાવેજનું પ્રથમ પ્રકાશન હતું

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર

પરિચય

સ્મૃતિઓ એ કોઈપણ લાક્ષણિક વિડિયો અને ગ્રાફિક્સ એપ્લિકેશનનો અભિન્ન ભાગ છે. તેનો ઉપયોગ વિડિયો પિક્સેલ ડેટા બફર કરવા માટે થાય છે. એક સામાન્ય બફરિંગ ભૂતપૂર્વample એ ડિસ્પ્લે ફ્રેમ બફર્સ છે જેમાં ફ્રેમ માટેનો સંપૂર્ણ વિડિયો પિક્સેલ ડેટા મેમરીમાં બફર થાય છે.

ડ્યુઅલ ડેટા રેટ (DDR)-સિંક્રોનસ DRAM (SDRAM) એ બફરિંગ માટે વિડિયો એપ્લિકેશન્સમાં સામાન્ય રીતે વપરાતી યાદોમાંની એક છે. SDRAM નો ઉપયોગ તેની ઝડપને કારણે થાય છે જે વિડિયો સિસ્ટમમાં ઝડપી પ્રક્રિયા માટે જરૂરી છે.

નીચેની આકૃતિ ભૂતપૂર્વ દર્શાવે છેampવિડિયો એપ્લિકેશન સાથે ઇન્ટરફેસ કરતી DDR-SDRAM મેમરીના સિસ્ટમ-લેવલ ડાયાગ્રામનો le.

આકૃતિ 1 · DDR-SDRAM મેમરી ઇન્ટરફેસિંગ

Microsemi SmartFusion®2 સિસ્ટમ-ઓન-ચિપ (SoC) માં, 64-બીટ એડવાન્સ્ડ એક્સ્ટેન્સિબલ ઈન્ટરફેસ (AXI) અને 32-બીટ એડવાન્સ્ડ હાઈ-પર્ફોર્મન્સ બસ (AHB) સ્લેવ ઈન્ટરફેસ સાથે બે ઓન-ચિપ ડીડીઆર કંટ્રોલર છે. ગેટ એરે (FPGA) ફેબ્રિક. ઑન-ચિપ DDR નિયંત્રકો સાથે ઇન્ટરફેસ કરાયેલ DDR-SDRAM મેમરીને વાંચવા અને લખવા માટે AXI અથવા AHB માસ્ટર ઇન્ટરફેસની જરૂર છે.

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર

હાર્ડવેર અમલીકરણ

3.1

ડિઝાઇન વર્ણન

DDR AXI આર્બિટર DDR-SDRAM ઓન-ચિપ નિયંત્રકોને 64-બીટ AXI માસ્ટર ઇન્ટરફેસ પ્રદાન કરે છે.

સ્માર્ટફ્યુઝન2 ઉપકરણો. DDR AXI આર્બિટરમાં ચાર રીડ ચેનલો અને બે રાઈટ ચેનલો છે

વપરાશકર્તા તર્ક. AXI રીડની ઍક્સેસ પ્રદાન કરવા માટે ચાર રીડ ચેનલો વચ્ચે બ્લોક આર્બિટ્રેટ કરે છે

રાઉન્ડ-રોબિન રીતે ચેનલ. જ્યાં સુધી રીડ ચેનલ 1 માસ્ટરની રીડ રિક્વેસ્ટ વધુ હોય ત્યાં સુધી AXI

રીડ ચેનલ તેને ફાળવવામાં આવી છે. રીડ ચેનલ 1 માં 24-બીટની આઉટપુટ ડેટા પહોળાઈ નિશ્ચિત છે. ચેનલો 2, 3 વાંચો,

અને 4 ને 8-બીટ, 24-બીટ અથવા 32-બીટ ડેટા આઉટપુટ પહોળાઈ તરીકે ગોઠવી શકાય છે. આ વૈશ્વિક દ્વારા પસંદ કરવામાં આવે છે

રૂપરેખાંકન પરિમાણ.

AXI રાઈટ ચેનલને રાઉન્ડ-રોબિન રીતે એક્સેસ આપવા માટે બ્લોક બે રાઈટ ચેનલો વચ્ચે આર્બિટ્રેટ પણ કરે છે. બંને લેખન ચેનલો સમાન પ્રાથમિકતા ધરાવે છે. રાઈટ ચેનલ 1 અને 2 ને 8-બીટ, 24-બીટ અથવા 32-બીટ ઇનપુટ ડેટા પહોળાઈ તરીકે ગોઠવી શકાય છે.

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર
નીચેનો આંકડો DDR AXI આર્બિટરના ઉચ્ચ-સ્તરના પિન-આઉટ ડાયાગ્રામ બતાવે છે. આકૃતિ 2 · DDR AXI આર્બિટર બ્લોકનું ટોપ-લેવલ બ્લોક ડાયાગ્રામ

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર
નીચેનો આંકડો SmartFusion2 ઉપકરણમાં પોર્ટેડ DDR AXI આર્બિટર બ્લોક સાથેની સિસ્ટમનો ટોચના સ્તરનો બ્લોક ડાયાગ્રામ દર્શાવે છે. આકૃતિ 3 · SmartFusion2 ઉપકરણ પર DDR AXI આર્બિટરનું સિસ્ટમ-લેવલ બ્લોક ડાયાગ્રામ

3.2

ઇનપુટ્સ અને આઉટપુટ
નીચેનું કોષ્ટક DDR AXI આર્બિટરના ઇનપુટ અને આઉટપુટ પોર્ટની યાદી આપે છે.

કોષ્ટક 1 · DDR AXI આર્બિટરના ઇનપુટ અને આઉટપુટ પોર્ટ્સ

સિગ્નલ નામ RESET_N_I

દિશા ઇનપુટ

પહોળાઈ

SYS_CLOCK_I BUFF_READ_CLOCK_I

ઇનપુટ ઇનપુટ

rd_req_1_i rd_ack_o

ઇનપુટ આઉટપુટ

rd_done_1_o start_read_addr_1_i

આઉટપુટ ઇનપુટ

bytes_to_read_1_i

ઇનપુટ

video_rdata_1_o

આઉટપુટ

[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL1_AXI_BUFF_ AWIDTH + 3) – 1 : 0] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH1):0]

વર્ણન
ડિઝાઇન માટે સક્રિય નીચા અસુમેળ રીસેટ સિગ્નલ
સિસ્ટમ ઘડિયાળ
ચેનલની આંતરિક બફર રીડ ઘડિયાળ લખો, SYS_CLOCK_I આવર્તન બમણી હોવી જોઈએ
માસ્ટર 1 ની વિનંતી વાંચો
માસ્ટર 1 તરફથી વિનંતી વાંચવા માટે આર્બિટર સ્વીકૃતિ
માસ્ટર 1 માટે પૂર્ણતા વાંચો
રીડ ચેનલ 1 માટે ડીડીઆર સરનામું જ્યાંથી રીડ શરૂ કરવું પડશે
રીડ ચેનલ 1માંથી વાંચવા માટેના બાઈટ
રીડ ચેનલ 1 માંથી વિડિઓ ડેટા આઉટપુટ

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર

સિગ્નલ નામ rdata_valid_1_o rd_req_2_i rd_ack_2_o
rd_done_2_o start_read_addr_2_i
bytes_to_read_2_i
video_rdata_2_o
rdata_valid_2_o rd_req_3_i rd_ack_3_o
rd_done_3_o start_read_addr_3_i
bytes_to_read_3_i
video_rdata_3_o
rdata_valid_3_o rd_req_4_i rd_ack_4_o
rd_done_4_o start_read_addr_4_i
bytes_to_read_4_i
video_rdata_4_o
rdata_valid_4_o wr_req_1_i wr_ack_1_o
wr_done_1_o start_write_addr_1_i
bytes_to_write_1_i
video_wdata_1_i
wdata_valid_1_i wr_req_2_i

દિશા આઉટપુટ ઇનપુટ આઉટપુટ
આઉટપુટ ઇનપુટ
ઇનપુટ
આઉટપુટ
આઉટપુટ ઇનપુટ આઉટપુટ
આઉટપુટ ઇનપુટ
ઇનપુટ
આઉટપુટ
આઉટપુટ ઇનપુટ આઉટપુટ
આઉટપુટ ઇનપુટ
ઇનપુટ
આઉટપુટ
આઉટપુટ ઇનપુટ આઉટપુટ
આઉટપુટ ઇનપુટ
ઇનપુટ
ઇનપુટ
ઇનપુટ ઇનપુટ

પહોળાઈ
[(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL2_AXI_BUFF_AWIDTH + 3) – 1 : 0] [(g_RD_CHANNEL2_VIDEO_DATA_WIDTH1):0] [(g_AXI_AWIDTH-1) 0) – 3 : 3] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH0 ):3] [(g_AXI_AWIDTH-1):0] [(g_RD_CHANNEL1_AXI_BUFF_AWIDTH + 0) – 4 : 3] [(g_RD_CHANNEL1_VIDEO_DATA_WIDTH0):4] [(g_AXI_AWIDTH-1) AWIDTH + 0) – 1 : 0 ] [(g_WR_CHANNEL1_VIDEO_DATA_WIDTH3):1]

વર્ણન વાંચો ચૅનલમાંથી માન્ય ડેટા વાંચો 1 માસ્ટર 2 આર્બિટર તરફથી વિનંતી વાંચો માસ્ટર 2 થી માસ્ટર 2 ડીડીઆર સરનામું વાંચવાની વિનંતી વાંચવાની સ્વીકૃતિ જ્યાંથી વાંચવાની ચેનલ 2 બાઇટ્સ વાંચવા માટે ચેનલ 2 વિડિઓ ડેટામાંથી વાંચવા માટે વાંચવાનું શરૂ કરવું પડશે રીડ ચેનલમાંથી આઉટપુટ 2 વાંચો ચેનલમાંથી ડેટા માન્ય વાંચો 2 માસ્ટર 3 આર્બિટર તરફથી વિનંતી વાંચો માસ્ટર 3 થી માસ્ટર 3 ડીડીઆર સરનામું વાંચવાની પૂર્ણતા વાંચો જ્યાંથી રીડ ચેનલ 3 બાઇટ્સ વાંચવા માટે વાંચવાનું શરૂ કરવું પડશે ચેનલ 3 રીડ ચેનલમાંથી વિડિયો ડેટા આઉટપુટ 3 વાંચો ચેનલમાંથી ડેટા માન્ય વાંચો 3 માસ્ટર 4 આર્બિટર તરફથી વિનંતી વાંચો માસ્ટર 4 તરફથી વિનંતી વાંચવાની સ્વીકૃતિ માસ્ટર 4 ડીડીઆર સરનામું વાંચો જ્યાંથી વાંચન ચેનલ 4 બાઇટ્સ વાંચવા માટે શરૂ કરવું પડશે રીડ ચેનલમાંથી વાંચો 4 રીડ ચેનલમાંથી વિડીયો ડેટા આઉટપુટ વાંચો 4 રીડ ચેનલમાંથી માન્ય ડેટા વાંચો 4 માસ્ટર 1 તરફથી વિનંતી લખો આર્બિટર માસ્ટર 1 તરફથી વિનંતી લખવાની સ્વીકૃતિ માસ્ટર 1 ડીડીઆર સરનામાં પર પૂર્ણતા લખો કે જેના પર લેખન ચેનલ 1 માંથી થવાનું છે રાઈટ ચેનલ 1 થી લખવાના બાઈટ્સ વિડીયો ડેટા ચેનલ 1 લખવા માટે ઇનપુટ
ચેનલ 1 લખવા માટે માન્ય ડેટા લખો માસ્ટર 1 તરફથી વિનંતી લખો

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર

સિગ્નલ નામ wr_ack_2_o

દિશા આઉટપુટ

wr_done_2_o start_write_addr_2_i

આઉટપુટ ઇનપુટ

bytes_to_write_2_i

ઇનપુટ

video_wdata_2_i

ઇનપુટ

wdata_valid_2_i AXI I/F સંકેતો વાંચો સરનામું ચેનલ m_arid_o

ઇનપુટ આઉટપુટ

m_araddr_o

આઉટપુટ

m_arlen_o

આઉટપુટ

m_arsize_o m_arburst_o

આઉટપુટ આઉટપુટ

m_arlock_o

આઉટપુટ

m_arcache_o

આઉટપુટ

m_arprot_o

આઉટપુટ

પહોળાઈ
[(g_AXI_AWIDTH-1):0] [(g_WR_CHANNEL2_AXI_BUFF_AWIDTH + 3) – 1 : 0] [(g_WR_CHANNEL2_VIDEO_DATA_WIDTH1):0]

વર્ણન આર્બિટર સ્વીકૃતિ માસ્ટર 2 તરફથી વિનંતી લખવા માટે માસ્ટર 2 ડીડીઆર સરનામાં પર પૂર્ણતા લખો કે જેના પર લખવું તે રાઈટ ચેનલમાંથી થવાનું છે 2 બાઈટ્સ રાઈટ ચેનલ 2 થી લખવા માટે 2 વિડિઓ ડેટા ચેનલ XNUMX લખવા માટે ઇનપુટ
ચેનલ 2 લખવા માટે માન્ય ડેટા લખો

[3:0] [(g_AXI_AWIDTH-1):0] [3:0] [2:0] [1:0] [1:0] [3:0] [2:0]

એડ્રેસ ID વાંચો. ઓળખ tag સિગ્નલોના રીડ એડ્રેસ ગ્રુપ માટે.
સરનામું વાંચો. રીડ બર્સ્ટ ટ્રાન્ઝેક્શનનું પ્રારંભિક સરનામું પ્રદાન કરે છે. માત્ર વિસ્ફોટની શરૂઆતનું સરનામું આપવામાં આવ્યું છે.
વિસ્ફોટ લંબાઈ. વિસ્ફોટમાં સ્થાનાંતરણની ચોક્કસ સંખ્યા પ્રદાન કરે છે. આ માહિતી સરનામા સાથે સંકળાયેલ ડેટા ટ્રાન્સફરની સંખ્યા નક્કી કરે છે
વિસ્ફોટ કદ. વિસ્ફોટમાં દરેક ટ્રાન્સફરનું કદ
વિસ્ફોટ પ્રકાર. કદની માહિતી સાથે જોડાયેલી, વિસ્ફોટની અંદર દરેક સ્થાનાંતરણ માટેના સરનામાની ગણતરી કેવી રીતે કરવામાં આવે છે તેની વિગતો.
2'b01 પર સ્થિર à ઇન્ક્રીમેન્ટલ એડ્રેસ બર્સ્ટ
લોક પ્રકાર. ટ્રાન્સફરની અણુ લાક્ષણિકતાઓ વિશે વધારાની માહિતી પ્રદાન કરે છે.
2'b00 à સામાન્ય ઍક્સેસ પર સ્થિર
કેશ પ્રકાર. ટ્રાન્સફરની કેશેબલ લાક્ષણિકતાઓ વિશે વધારાની માહિતી પ્રદાન કરે છે.
4'b0000 à નોન-કેશેબલ અને નોન-બફરેબલ પર સ્થિર
રક્ષણ પ્રકાર. ટ્રાન્ઝેક્શન માટે સંરક્ષણ એકમ માહિતી પ્રદાન કરે છે.
3'b000 à સામાન્ય, સુરક્ષિત ડેટા એક્સેસ પર સ્થિર

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર
સિગ્નલ નામ m_arvalid_o

દિશા આઉટપુટ

પહોળાઈ

m_arready_i

ઇનપુટ

ડેટા ચેનલ વાંચો

m_rid_i

ઇનપુટ

[3:0]

m_rdata_i m_rresp_i
m_rlast_i m_rvalid_i

ઇનપુટ ઇનપુટ

[(g_AXI_DWIDTH-1):0] [1:0]

ઇનપુટ ઇનપુટ

m_rready_o

આઉટપુટ

સરનામું ચેનલ લખો

m_awid_o

આઉટપુટ

m_awaddr_o

આઉટપુટ

[3:0] [(g_AXI_AWIDTH-1):0]

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

વર્ણન વાંચો સરનામું માન્ય છે.
જ્યારે HIGH હોય, ત્યારે વાંચવાનું સરનામું અને નિયંત્રણ માહિતી માન્ય હોય છે અને જ્યાં સુધી સરનામું સ્વીકાર સિગ્નલ, m_arready, ઊંચું ન થાય ત્યાં સુધી ઉચ્ચ રહે છે.
`1′ = સરનામું અને નિયંત્રણ માહિતી માન્ય
`0′ = સરનામું અને નિયંત્રણ માહિતી માન્ય નથી. વાંચો સરનામું તૈયાર. ગુલામ સરનામું અને સંબંધિત નિયંત્રણ સંકેતો સ્વીકારવા માટે તૈયાર છે:
1 = ગુલામ તૈયાર
0 = ગુલામ તૈયાર નથી.
ID વાંચો tag. ID tag સંકેતોના રીડ ડેટા જૂથમાંથી. m_rid વેલ્યુ સ્લેવ દ્વારા જનરેટ કરવામાં આવે છે અને તે રીડ ટ્રાન્ઝેક્શનના m_arid મૂલ્ય સાથે મેળ ખાતી હોવી જોઈએ કે જેના પર તે પ્રતિસાદ આપી રહ્યો છે. ડેટા વાંચો. પ્રતિભાવ વાંચો.
રીડ ટ્રાન્સફરની સ્થિતિ. માન્ય જવાબો છે OKAY, EXOKAY, SLVERR, અને DECERR. છેલ્લે વાંચો.
રીડ બર્સ્ટમાં છેલ્લું ટ્રાન્સફર. માન્ય વાંચો. જરૂરી રીડ ડેટા ઉપલબ્ધ છે અને રીડ ટ્રાન્સફર પૂર્ણ થઈ શકે છે:
1 = વાંચો ડેટા ઉપલબ્ધ
0 = રીડ ડેટા ઉપલબ્ધ નથી. તૈયાર વાંચો. માસ્ટર વાંચેલા ડેટા અને પ્રતિભાવ માહિતી સ્વીકારી શકે છે:
1 = માસ્ટર તૈયાર
0 = માસ્ટર તૈયાર નથી.
સરનામું ID લખો. ઓળખ tag સંકેતોના લખવાના સરનામા જૂથ માટે. સરનામું લખો. રાઈટ બર્સ્ટ ટ્રાન્ઝેક્શનમાં પ્રથમ ટ્રાન્સફરનું સરનામું પ્રદાન કરે છે. સંકળાયેલ નિયંત્રણ સંકેતોનો ઉપયોગ વિસ્ફોટમાં બાકીના સ્થાનાંતરણના સરનામાંઓ નક્કી કરવા માટે થાય છે.
8

DDR AXI આર્બિટર
સિગ્નલ નામ m_awlen_o

દિશા આઉટપુટ

પહોળાઈ [3:0]

m_awsize_o

આઉટપુટ

[2:0]

m_awburst_o

આઉટપુટ

[1:0]

m_awlock_o

આઉટપુટ

[1:0]

m_awcache_o

આઉટપુટ

[3:0]

m_awprot_o

આઉટપુટ

[2:0]

m_awvalid_o

આઉટપુટ

વર્ણન
વિસ્ફોટ લંબાઈ. વિસ્ફોટમાં સ્થાનાંતરણની ચોક્કસ સંખ્યા પ્રદાન કરે છે. આ માહિતી સરનામા સાથે સંકળાયેલ ડેટા ટ્રાન્સફરની સંખ્યા નક્કી કરે છે.
વિસ્ફોટ કદ. વિસ્ફોટમાં દરેક ટ્રાન્સફરનું કદ. બાઈટ લેન સ્ટ્રોબ્સ બરાબર સૂચવે છે કે કઈ બાઈટ લેન અપડેટ કરવી છે.
ડેટા ટ્રાન્સફર અથવા 3-બીટ ટ્રાન્સફર દીઠ 011'b8 à 64 બાઇટ્સ પર નિશ્ચિત
વિસ્ફોટ પ્રકાર. કદની માહિતી સાથે જોડાયેલી, વિસ્ફોટની અંદર દરેક સ્થાનાંતરણ માટેના સરનામાની ગણતરી કેવી રીતે કરવામાં આવે છે તેની વિગતો.
2'b01 પર સ્થિર à ઇન્ક્રીમેન્ટલ એડ્રેસ બર્સ્ટ
લોક પ્રકાર. ટ્રાન્સફરની અણુ લાક્ષણિકતાઓ વિશે વધારાની માહિતી પ્રદાન કરે છે.
2'b00 à સામાન્ય ઍક્સેસ પર સ્થિર
કેશ પ્રકાર. ટ્રાન્ઝેક્શનના બફરેબલ, કેશેબલ, રાઇટ-થ્રુ, રાઇટ-બેક અને ફાળવણીના લક્ષણો સૂચવે છે.
4'b0000 à નોન-કેશેબલ અને નોન-બફરેબલ પર સ્થિર
રક્ષણ પ્રકાર. વ્યવહારનું સામાન્ય, વિશેષાધિકૃત અથવા સુરક્ષિત સુરક્ષા સ્તર સૂચવે છે અને શું વ્યવહાર ડેટા ઍક્સેસ છે કે સૂચના ઍક્સેસ છે.
3'b000 à સામાન્ય, સુરક્ષિત ડેટા એક્સેસ પર સ્થિર
સરનામું માન્ય લખો. તે માન્ય લખવાનું સરનામું અને નિયંત્રણ સૂચવે છે
માહિતી ઉપલબ્ધ છે:
1 = સરનામું અને નિયંત્રણ માહિતી ઉપલબ્ધ છે
0 = સરનામું અને નિયંત્રણ માહિતી ઉપલબ્ધ નથી. સરનામું અને નિયંત્રણ માહિતી ત્યાં સુધી સ્થિર રહે છે જ્યાં સુધી સરનામું સિગ્નલ સ્વીકારે છે, m_awready, HIGH ન થાય.

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર

સિગ્નલ નામ m_awready_i

દિશા ઇનપુટ

પહોળાઈ

ડેટા ચેનલ લખો

m_wid_o

આઉટપુટ

[3:0]

m_wdata_o m_wstrb_o

આઉટપુટ આઉટપુટ

[(g_AXI_DWIDTH-1):0]AXI_DWDITH પેરામીટર
[7:0]

m_wlast_o m_wvalid_o

આઉટપુટ આઉટપુટ

m_wready_i

ઇનપુટ

પ્રતિસાદ ચેનલ સંકેતો લખો

m_bid_i

ઇનપુટ

[3:0]

m_bresp_i m_bvalid_i

ઇનપુટ

[1:0]

ઇનપુટ

m_bready_o

આઉટપુટ

વર્ણન લખો સરનામું તૈયાર છે. સૂચવે છે કે સ્લેવ સરનામું અને સંકળાયેલ નિયંત્રણ સંકેતો સ્વીકારવા માટે તૈયાર છે:
1 = ગુલામ તૈયાર
0 = ગુલામ તૈયાર નથી.
ID લખો tag. ID tag લેખન ડેટા ટ્રાન્સફર. m_wid મૂલ્ય લેખન વ્યવહારના m_awid મૂલ્ય સાથે મેળ ખાતું હોવું જોઈએ. ડેટા લખો
સ્ટ્રોબ્સ લખો. આ સિગ્નલ સૂચવે છે કે મેમરીમાં કઈ બાઈટ લેન અપડેટ કરવી. રાઈટ ડેટા બસના દરેક આઠ બિટ્સ માટે એક રાઈટ સ્ટ્રોબ છે લાસ્ટ લખો. રાઈટ બર્સ્ટમાં છેલ્લું ટ્રાન્સફર. માન્ય લખો. માન્ય લેખન ડેટા અને સ્ટ્રોબ ઉપલબ્ધ છે:
1 = ડેટા લખો અને સ્ટ્રોબ ઉપલબ્ધ છે
0 = ડેટા લખો અને સ્ટ્રોબ ઉપલબ્ધ નથી. તૈયાર લખો. સ્લેવ લખવાનો ડેટા સ્વીકારી શકે છે: 1 = સ્લેવ તૈયાર
0 = ગુલામ તૈયાર નથી.
પ્રતિભાવ ID. આ ઓળખ tag લેખન પ્રતિભાવ. m_bid મૂલ્ય લેખન વ્યવહારના m_awid મૂલ્ય સાથે મેળ ખાતું હોવું જોઈએ કે જેને સ્લેવ પ્રતિસાદ આપી રહ્યો છે. પ્રતિભાવ લખો. લેખન વ્યવહારની સ્થિતિ. માન્ય જવાબો છે OKAY, EXOKAY, SLVERR, અને DECERR. જવાબ લખો માન્ય. માન્ય લેખન પ્રતિસાદ ઉપલબ્ધ છે:
1 = પ્રતિસાદ લખો ઉપલબ્ધ
0 = લખવાનો પ્રતિભાવ ઉપલબ્ધ નથી. પ્રતિભાવ તૈયાર છે. માસ્ટર પ્રતિભાવ માહિતી સ્વીકારી શકે છે.
1 = માસ્ટર તૈયાર
0 = માસ્ટર તૈયાર નથી.

નીચેનો આંકડો DDR AXI આર્બિટરનો આંતરિક બ્લોક ડાયાગ્રામ દર્શાવે છે.

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર
નીચેનો આંકડો DDR AXI આર્બિટરનો આંતરિક બ્લોક ડાયાગ્રામ દર્શાવે છે. આકૃતિ 4 · DDR AXI આર્બિટરનો આંતરિક બ્લોક ડાયાગ્રામ

દરેક રીડ ચેનલ ટ્રિગર થાય છે જ્યારે તેને read_req_(x)_i ઇનપુટ પર ઉચ્ચ ઇનપુટ સિગ્નલ મળે છે. પછી તે

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર
દરેક રીડ ચેનલ ટ્રિગર થાય છે જ્યારે તેને read_req_(x)_i ઇનપુટ પર ઉચ્ચ ઇનપુટ સિગ્નલ મળે છે. પછી તે એસampલેસ પ્રારંભિક AXI સરનામું અને ઇનપુટ્સ વાંચવા માટેના બાઇટ્સ જે બાહ્ય માસ્ટરમાંથી ઇનપુટ છે. ચેનલ read_ack_(x)_o ને ટૉગલ કરીને બાહ્ય માસ્ટરને સ્વીકારે છે. ચેનલ ઇનપુટ્સ પર પ્રક્રિયા કરે છે અને DDR-SDRAM માંથી ડેટા વાંચવા માટે જરૂરી AXI વ્યવહારો જનરેટ કરે છે. 64-બીટ AXI ફોર્મેટમાં વાંચવામાં આવેલ ડેટા આંતરિક બફરમાં સંગ્રહિત થાય છે. જરૂરી ડેટા વાંચ્યા પછી અને આંતરિક બફરમાં સંગ્રહિત થયા પછી, અન-પેકર મોડ્યુલ સક્ષમ થાય છે. અન-પેકર મોડ્યુલ દરેક 64-બીટ શબ્દને તે ચોક્કસ ચેનલ માટે જરૂરી આઉટપુટ ડેટા બીટ લંબાઈમાં અનપેક કરે છે.ampજો ચેનલ 32-બીટ આઉટપુટ ડેટા પહોળાઈ તરીકે ગોઠવેલ હોય, તો દરેક 64-બીટ શબ્દ બે 32-બીટ આઉટપુટ ડેટા શબ્દો તરીકે મોકલવામાં આવે છે. ચેનલ 1 માટે જે 24-બીટ ચેનલ છે, અન-પેકર દરેક 64-બીટ શબ્દને 24-બીટ આઉટપુટ ડેટામાં અનપેક કરે છે. જેમ કે 64 એ 24 નો ગુણાંક નથી, રીડ ચેનલ 1 માટે અન-પેકર આઠ 64-બીટ ડેટા શબ્દો જનરેટ કરવા માટે ત્રણ 24-બીટ શબ્દોના જૂથને જોડે છે. આ રીડ ચેનલ 1 પર પ્રતિબંધ મૂકે છે કે બાહ્ય માસ્ટર દ્વારા વિનંતી કરાયેલ ડેટા બાઈટ 8 વડે વિભાજ્ય હોવા જોઈએ. રીડ ચેનલ્સ 2, 3 અને 4 ને 8-બીટ, 24 બીટ અને 32-બીટ ડેટા પહોળાઈ તરીકે ગોઠવી શકાય છે, જે છે. g_RD_CHANNEL(X) _VIDEO_DATA_WIDTH વૈશ્વિક રૂપરેખાંકન પરિમાણ દ્વારા નિર્ધારિત. જો તેઓ 24-બીટ તરીકે રૂપરેખાંકિત હોય, તો ઉપર દર્શાવેલ પ્રતિબંધ તે દરેકને પણ લાગુ પડશે. પરંતુ જો તેઓ 8-બીટ અથવા 32-બીટ તરીકે ગોઠવેલ હોય, તો ત્યાં કોઈ અવરોધ નથી કારણ કે 64 એ 32 અને 8 ના બહુવિધ છે. આ કિસ્સાઓમાં, દરેક 64-બીટ શબ્દ બે 32-બીટ ડેટા શબ્દો અથવા આઠ 8 માં અનપેક કરવામાં આવે છે. -બીટ ડેટા શબ્દો.
વાંચો ચેનલ 1 64-બીટ ડેટા શબ્દોને અનપૅક કરે છે DDR-SDRAM થી 24-બીટ આઉટપુટ ડેટા શબ્દોને 48 64-બીટ શબ્દોના બૅચેસમાં વાંચે છે, એટલે કે જ્યારે પણ રીડ ચેનલ 48ના આંતરિક બફરમાં 64 1-બીટ શબ્દો ઉપલબ્ધ હોય છે, અન-પેકર 24-બીટ આઉટપુટ ડેટા આપવા માટે તેમને અનપેક કરવાનું શરૂ કરે છે. જો વાંચવા માટે વિનંતી કરેલ ડેટા બાઈટ 48 64-બીટ શબ્દો કરતા ઓછા હોય, તો ડીડીઆર-એસડીઆરએએમમાંથી સંપૂર્ણ ડેટા વાંચ્યા પછી જ અન-પેકર સક્ષમ થાય છે. બાકીની ત્રણ રીડ ચેનલોમાં, અન-પેકર ડીડીઆર-એસડીઆરએએમમાંથી બાઈટની સંપૂર્ણ વિનંતી કરેલ સંખ્યા વાંચ્યા પછી જ રીડ ડેટા મોકલવાનું શરૂ કરે છે.
જ્યારે રીડ ચેનલ 24-બીટ આઉટપુટ પહોળાઈ માટે રૂપરેખાંકિત કરવામાં આવે છે, ત્યારે પ્રારંભિક વાંચવાનું સરનામું 24-બાઇટ્સ સીમા સાથે સંરેખિત હોવું આવશ્યક છે. અન-પેકર આઠ 64-બીટ આઉટપુટ શબ્દો ઉત્પન્ન કરવા માટે ત્રણ 24-બીટ શબ્દોના જૂથને અનપેક કરે છે તે અવરોધને સંતોષવા માટે આ જરૂરી છે.
વિનંતી કરેલ બાઈટ બાહ્ય માસ્ટરને મોકલ્યા પછી બધી વાંચેલી ચેનલો બાહ્ય માસ્ટરને વાંચેલું આઉટપુટ જનરેટ કરે છે.
ચેનલો લખવાના કિસ્સામાં, બાહ્ય માસ્ટરએ ચોક્કસ ચેનલમાં જરૂરી ડેટા ઇનપુટ કરવાનો હોય છે. રાઇટ ચેનલ ઇનપુટ ડેટા લે છે અને તેને 64-બીટ શબ્દોમાં પેક કરે છે અને તેને આંતરિક સ્ટોરેજમાં સંગ્રહિત કરે છે. જરૂરી ડેટા સંગ્રહિત થયા પછી, બાહ્ય માસ્ટરે લખવા માટેનું પ્રારંભિક સરનામું અને બાઈટ સાથે લખવાની વિનંતી પ્રદાન કરવી પડશે. એસ પરampઆ ઇનપુટ્સને જોડવાથી, લેખન ચેનલ બાહ્ય માસ્ટરને સ્વીકારે છે. આ પછી, સંગ્રહિત ડેટાને DDR-SDRAM માં લખવા માટે ચેનલ AXI રાઈટ ટ્રાન્ઝેક્શન જનરેટ કરે છે. એકવાર વિનંતિ કરેલ બાઈટ DDR-SDRAM માં લખાઈ જાય પછી બધી રાઈટ ચેનલો બહારના માસ્ટરને લખેલું આઉટપુટ જનરેટ કરે છે. કોઈપણ લેખન ચેનલને લખવાની વિનંતી આપવામાં આવે તે પછી, જ્યાં સુધી વર્તમાન ટ્રાન્ઝેક્શન પૂર્ણતા wr_done_(x)_o ના દાવા દ્વારા સૂચવવામાં ન આવે ત્યાં સુધી, રાઈટ ચેનલમાં નવો ડેટા લખવો જોઈએ નહીં.
રાઈટ ચેનલ્સ 1 અને 2 ને 8-બીટ, 24-બીટ અને 32-બીટ ડેટા પહોળાઈ તરીકે ગોઠવી શકાય છે, જે g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH વૈશ્વિક રૂપરેખાંકન પરિમાણ દ્વારા નક્કી કરવામાં આવે છે. જો તેઓ 24-બીટ તરીકે ગોઠવેલ હોય, તો લખવા માટેના બાઈટ આઠના બહુવિધ હોવા જોઈએ કારણ કે આંતરિક પેકર ત્રણ 24-બીટ ડેટા શબ્દો જનરેટ કરવા માટે આઠ 64-બીટ ડેટા શબ્દોને પેક કરે છે. પરંતુ જો તેઓ 8-બીટ અથવા 32-બીટ તરીકે ગોઠવેલ હોય, તો આવી કોઈ અવરોધ નથી.
32-બીટ ચેનલ માટે, ઓછામાં ઓછા બે 32-બીટ શબ્દો વાંચવા જરૂરી છે. 8-બીટ ચેનલ માટે, ઓછામાં ઓછા 8-બીટ શબ્દો વાંચવા જરૂરી છે, કારણ કે આર્બિટર મોડ્યુલ દ્વારા કોઈ પેડિંગ પ્રદાન કરવામાં આવતું નથી. તમામ વાંચન અને લેખન ચેનલોમાં, આંતરિક બફરની ઊંડાઈ ડિસ્પ્લેની આડી પહોળાઈની બહુવિધ છે. આંતરિક બફર ઊંડાઈ નીચે પ્રમાણે ગણવામાં આવે છે:
g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION* g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH * g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH
જ્યાં, X = ચેનલ નંબર

આંતરિક બફર પહોળાઈ AXI ડેટા બસ પહોળાઈ એટલે કે રૂપરેખાંકન પરિમાણ દ્વારા નક્કી કરવામાં આવે છે

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર

આંતરિક બફર પહોળાઈ AXI ડેટા બસ પહોળાઈ એટલે કે રૂપરેખાંકન પરિમાણ g_AXI_DWIDTH દ્વારા નક્કી કરવામાં આવે છે.
AXI વાંચવા અને લખવાના વ્યવહારો ARM AMBA AXI સ્પષ્ટીકરણો અનુસાર કરવામાં આવે છે. દરેક ડેટા ટ્રાન્સફર માટે ટ્રાન્ઝેક્શનનું કદ 64-બીટ પર નિશ્ચિત છે. બ્લોક 16 બીટ્સની નિશ્ચિત બર્સ્ટ લંબાઈના AXI વ્યવહારો જનરેટ કરે છે. બ્લોક એ પણ તપાસે છે કે શું કોઈપણ સિંગલ બર્સ્ટ 4 KByte ની AXI એડ્રેસ બાઉન્ડ્રીને પાર કરે છે. જો સિંગલ બર્સ્ટ 4 KByte બાઉન્ડ્રીને ઓળંગે છે, તો બર્સ્ટ 2 KByte બાઉન્ડ્રી પર 4 બર્સ્ટમાં વિભાજિત થાય છે.

3.3

રૂપરેખાંકન પરિમાણો
નીચેનું કોષ્ટક DDR AXI આર્બિટરના હાર્ડવેર અમલીકરણમાં ઉપયોગમાં લેવાતા રૂપરેખાંકન પરિમાણોની યાદી આપે છે. આ સામાન્ય પરિમાણો છે અને એપ્લિકેશન આવશ્યકતાઓને આધારે બદલાઈ શકે છે.

કોષ્ટક 2 · રૂપરેખાંકન પરિમાણો
નામ g_AXI_AWIDTH g_AXI_DWIDTH g_RD_CHANNEL1_AXI_BUFF_AWIDTH
g_RD_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL3_AXI_BUFF_AWIDTH
g_RD_CHANNEL4_AXI_BUFF_AWIDTH
g_WR_CHANNEL1_AXI_BUFF_AWIDTH
g_WR_CHANNEL2_AXI_BUFF_AWIDTH
g_RD_CHANNEL1_HORIZONTAL_RESOLUTION g_RD_CHANNEL2_HORIZONTAL_RESOLUTION g_RD_CHANNEL3_HORIZONTAL_RESOLUTION g_RD_CHANNEL4_HORIZONTAL_RESOLUTION g_WR_CHNNEL_1 HORIZONTAL_RESOLUTION g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_RD_CHANNEL1_VIDEO_DATA_WIDTH g_RD_CHANNEL2_VIDEO_DATA_WIDTH g_RD_CHANNEL3_VIDEO_DATA_WIDTH_WIDTH_WIDTH_WIDTH_WIDTH_VIDEO NNEL4_VIDEO_DATA_WIDTH g_RD_CHANNEL1_BUFFER_LINE_STORAGE

વર્ણન
AXI એડ્રેસ બસની પહોળાઈ
AXI ડેટા બસની પહોળાઈ
રીડ ચેનલ 1 ઇન્ટરનલ બફર માટે એડ્રેસ બસ પહોળાઈ, જે AXI રીડ ડેટા સ્ટોર કરે છે.
રીડ ચેનલ 2 ઇન્ટરનલ બફર માટે એડ્રેસ બસ પહોળાઈ, જે AXI રીડ ડેટા સ્ટોર કરે છે.
રીડ ચેનલ 3 ઇન્ટરનલ બફર માટે એડ્રેસ બસ પહોળાઈ, જે AXI રીડ ડેટા સ્ટોર કરે છે.
રીડ ચેનલ 4 ઇન્ટરનલ બફર માટે એડ્રેસ બસ પહોળાઈ, જે AXI રીડ ડેટા સ્ટોર કરે છે.
રાઈટ ચેનલ 1 ઈન્ટરનલ બફર માટે એડ્રેસ બસ પહોળાઈ, જે AXI રાઈટ ડેટા સ્ટોર કરે છે.
રાઈટ ચેનલ 2 ઈન્ટરનલ બફર માટે એડ્રેસ બસ પહોળાઈ, જે AXI રાઈટ ડેટા સ્ટોર કરે છે.
ચેનલ 1 વાંચવા માટે વિડિઓ પ્રદર્શન આડું રીઝોલ્યુશન
ચેનલ 2 વાંચવા માટે વિડિઓ પ્રદર્શન આડું રીઝોલ્યુશન
ચેનલ 3 વાંચવા માટે વિડિઓ પ્રદર્શન આડું રીઝોલ્યુશન
ચેનલ 4 વાંચવા માટે વિડિઓ પ્રદર્શન આડું રીઝોલ્યુશન
ચેનલ 1 લખવા માટે વિડિઓ પ્રદર્શન આડું રીઝોલ્યુશન
ચેનલ 2 લખવા માટે વિડિઓ પ્રદર્શન આડું રીઝોલ્યુશન
ચેનલ 1 વિડિઓ આઉટપુટ બીટ પહોળાઈ વાંચો
ચેનલ 2 વિડિઓ આઉટપુટ બીટ પહોળાઈ વાંચો
ચેનલ 3 વિડિઓ આઉટપુટ બીટ પહોળાઈ વાંચો
ચેનલ 4 વિડિઓ આઉટપુટ બીટ પહોળાઈ વાંચો
ચેનલ 1 વિડિયો ઇનપુટ બીટ પહોળાઈ લખો.
ચેનલ 2 વિડિયો ઇનપુટ બીટ પહોળાઈ લખો.
ડિસ્પ્લે આડી રેખાઓની સંખ્યાના સંદર્ભમાં ચેનલ 1 વાંચવા માટે આંતરિક બફરની ઊંડાઈ. બફરની ઊંડાઈ g_RD_CHANNEL1_HORIZONTAL_RESOLUTION * g_RD_CHANNEL1_VIDEO_DATA_WIDTH * g_RD_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH છે

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર

3.4

નામ g_RD_CHANNEL2_BUFFER_LINE_STORAGE g_RD_CHANNEL3_BUFFER_LINE_STORAGE g_RD_CHANNEL4_BUFFER_LINE_STORAGE g_WR_CHANNEL1_BUFFER_LINE_STORAGE g_WR_CHANNEL_BUFFER_LINE_STORAGE g_WR_CHANNEL2_BUFFER_LINE_STORAGE

વર્ણન
ડિસ્પ્લે આડી રેખાઓની સંખ્યાના સંદર્ભમાં ચેનલ 2 વાંચવા માટે આંતરિક બફરની ઊંડાઈ. બફરની ઊંડાઈ g_RD_CHANNEL2_HORIZONTAL_RESOLUTION * g_RD_CHANNEL2_VIDEO_DATA_WIDTH * g_RD_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH છે
ડિસ્પ્લે આડી રેખાઓની સંખ્યાના સંદર્ભમાં ચેનલ 3 વાંચવા માટે આંતરિક બફરની ઊંડાઈ. બફરની ઊંડાઈ g_RD_CHANNEL3_HORIZONTAL_RESOLUTION * g_RD_CHANNEL3_VIDEO_DATA_WIDTH * g_RD_CHANNEL3_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH છે
ડિસ્પ્લે આડી રેખાઓની સંખ્યાના સંદર્ભમાં ચેનલ 4 વાંચવા માટે આંતરિક બફરની ઊંડાઈ. બફરની ઊંડાઈ g_RD_CHANNEL4_HORIZONTAL_RESOLUTION * g_RD_CHANNEL4_VIDEO_DATA_WIDTH * g_RD_CHANNEL4_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH છે
ડિસ્પ્લે આડી રેખાઓની સંખ્યાના સંદર્ભમાં ચેનલ 1 લખવા માટે આંતરિક બફરની ઊંડાઈ. બફરની ઊંડાઈ g_WR_CHANNEL1_HORIZONTAL_RESOLUTION * g_WR_CHANNEL1_VIDEO_DATA_WIDTH * g_WR_CHANNEL1_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH છે
ડિસ્પ્લે આડી રેખાઓની સંખ્યાના સંદર્ભમાં ચેનલ 2 લખવા માટે આંતરિક બફરની ઊંડાઈ. બફરની ઊંડાઈ g_WR_CHANNEL2_HORIZONTAL_RESOLUTION * g_WR_CHANNEL2_VIDEO_DATA_WIDTH * g_WR_CHANNEL2_BUFFER_LINE_STORAGE) / g_AXI_DWIDTH છે

સમય આકૃતિઓ
નીચેની આકૃતિ રીડ એન્ડ રાઈટ રિક્વેસ્ટ ઇનપુટ્સનું કનેક્શન, મેમરી એડ્રેસ શરૂ કરવા, એક્સટર્નલ માસ્ટરના ઇનપુટ્સ વાંચવા કે લખવા માટેના બાઈટ, સ્વીકૃતિ વાંચવા કે લખવા અને આર્બિટર દ્વારા આપવામાં આવેલા કમ્પ્લીશન આઉટપુટને વાંચવા કે લખવા માટેનું કનેક્શન દર્શાવે છે.

આકૃતિ 5 · AXI ઈન્ટરફેસ દ્વારા લખવા/વાંચવામાં ઉપયોગમાં લેવાતા સિગ્નલો માટે સમયની રેખાકૃતિ

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર
નીચેનો આંકડો બંને લેખન ચેનલો માટે માન્ય ડેટા ઇનપુટ સાથે બાહ્ય માસ્ટરમાંથી લખવાના ડેટા ઇનપુટ વચ્ચેનું જોડાણ દર્શાવે છે. આકૃતિ 6 · આંતરિક સંગ્રહમાં લખવા માટે સમય રેખાકૃતિ
નીચેનો આંકડો તમામ રીડ ચેનલો 2, 3 અને 4 માટે માન્ય ડેટા આઉટપુટ સાથે બાહ્ય માસ્ટર તરફ રીડ ડેટા આઉટપુટ વચ્ચેનું જોડાણ દર્શાવે છે. આકૃતિ 7 · રીડ ચેનલો 2, 3 માટે DDR AXI આર્બિટર દ્વારા પ્રાપ્ત થયેલ ડેટા માટે ટાઇમિંગ ડાયાગ્રામ , અને 4
જ્યારે g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION 1 (આ કિસ્સામાં = 128) કરતા વધારે હોય ત્યારે નીચેની આકૃતિ રીડ ચેનલ 256 માટે રીડ ડેટા આઉટપુટ વચ્ચેનું જોડાણ દર્શાવે છે. આકૃતિ 8 · DDR AXI આર્બિટર રીડ ચેનલ 1 (128 બાઇટ્સ કરતાં વધુ) દ્વારા પ્રાપ્ત ડેટા માટે સમય રેખાકૃતિ

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર
જ્યારે g_RD_CHANNEL 1_HORIZONTAL_RESOLUTION 1 (આ કિસ્સામાં = 128) કરતા ઓછું અથવા બરાબર હોય ત્યારે નીચેની આકૃતિ રીડ ચેનલ 64 માટે રીડ ડેટા આઉટપુટ વચ્ચેનું જોડાણ દર્શાવે છે. આકૃતિ 9 · DDR AXI આર્બિટર રીડ ચેનલ 1 (128 બાઇટ્સ કરતા ઓછા અથવા તેના બરાબર) દ્વારા પ્રાપ્ત ડેટા માટે સમય રેખાકૃતિ

3.5

ટેસ્ટ બેન્ચ
DDR આર્બિટર કોરની કાર્યક્ષમતા ચકાસવા માટે ટેસ્ટબેન્ચ આપવામાં આવે છે. નીચેનું કોષ્ટક પરિમાણોને સૂચિબદ્ધ કરે છે જે એપ્લિકેશન અનુસાર ગોઠવી શકાય છે.

કોષ્ટક 3 · ટેસ્ટબેન્ચ રૂપરેખાંકન પરિમાણો

નામ IMAGE_1_FILE_NAME IMAGE_2_FILE_NAME g_DATA_WIDTH WIDTH HEIGHT

વર્ણન ઇનપુટ file ચૅનલ 1 ઇનપુટ લખીને લખવા માટેની છબીનું નામ file લેખન ચેનલ દ્વારા લખવામાં આવનાર ઇમેજ માટેનું નામ 2 વાંચવા અથવા લખવાની ચેનલની વિડિયો ડેટાની પહોળાઈ, લખવા અને વાંચવાની ચેનલો દ્વારા લખવા અને વાંચવા માટેની છબીનું આડું રીઝોલ્યુશન ચેનલો

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર
Libero SoC દ્વારા કોરનું અનુકરણ કરવા માટે ટેસ્ટબેન્ચનો ઉપયોગ કેવી રીતે થાય છે તે નીચેના પગલાંઓ વર્ણવે છે. 1. ડિઝાઇન ફ્લો વિન્ડોમાં, સ્માર્ટડિઝાઇન બનાવો રાઇટ-ક્લિક કરો અને સ્માર્ટડિઝાઇન બનાવવા માટે રન પર ક્લિક કરો.
આકૃતિ 10 · સ્માર્ટ ડિઝાઇન બનાવો

2. નવી સ્માર્ટડિઝાઇન બનાવો ડાયલોગ બોક્સમાં video_dma તરીકે નવી ડિઝાઇનનું નામ દાખલ કરો અને OK પર ક્લિક કરો. સ્માર્ટડિઝાઇન બનાવવામાં આવે છે, અને ડિઝાઇન ફ્લો પેનની જમણી બાજુએ કેનવાસ પ્રદર્શિત થાય છે.
આકૃતિ 11 · સ્માર્ટડિઝાઇનનું નામકરણ

3. કેટલોગ વિન્ડોમાં, સ્માર્ટડિઝાઇન કેનવાસમાં સોલ્યુશન્સ-વિડિયો અને ડ્રેગ-એન્ડ-ડ્રોપ SF2 DDR મેમરી આર્બિટરને વિસ્તૃત કરો.

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર
આકૃતિ 12 · Libero SoC કેટલોગમાં DDR મેમરી આર્બિટર

નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે DDR મેમરી આર્બિટર કોર પ્રદર્શિત થાય છે. જો જરૂરી હોય તો આર્બિટરને ગોઠવવા માટે કોર પર બે વાર ક્લિક કરો.

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર
આકૃતિ 13 · સ્માર્ટડિઝાઇન કેનવાસમાં DDR મેમરી આર્બિટર કોર

4. કોરના તમામ પોર્ટ પસંદ કરો અને જમણું-ક્લિક કરો અને પછી પ્રમોટ ટુ ટોપ લેવલ પર ક્લિક કરો,

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર
4. કોરના તમામ પોર્ટ પસંદ કરો અને જમણું-ક્લિક કરો અને પછી નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે પ્રમોટ ટુ ટોપ લેવલ પર ક્લિક કરો. આકૃતિ 14 · ટોચના સ્તરના વિકલ્પ પર પ્રમોટ કરો

ટૂલબારમાં જનરેટ કમ્પોનન્ટ આઇકોન પર ક્લિક કરતા પહેલા તમામ પોર્ટને ટોચના સ્તરે પ્રમોટ કરવાની ખાતરી કરો.

5. નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે, સ્માર્ટડિઝાઇન ટૂલબારમાં જનરેટ કમ્પોનન્ટ આઇકોન પર ક્લિક કરો.

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર
5. નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે, સ્માર્ટડિઝાઇન ટૂલબારમાં જનરેટ કમ્પોનન્ટ આઇકોન પર ક્લિક કરો. સ્માર્ટડિઝાઇન ઘટક જનરેટ થાય છે. આકૃતિ 15 · ઘટક બનાવો
6. નેવિગેટ કરો View > વિન્ડોઝ > Files આ Files સંવાદ બોક્સ પ્રદર્શિત થાય છે. 7. સિમ્યુલેશન ફોલ્ડર પર જમણું-ક્લિક કરો અને આયાત કરો ક્લિક કરો Files, નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે.
આકૃતિ 16 · આયાત કરો File

8. ઈમેજ સ્ટીમ્યુલસ ઈમ્પોર્ટ કરવા માટે file, નેવિગેટ કરો અને નીચેનામાંથી એક આયાત કરો files અને ઓપન પર ક્લિક કરો.

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર
8. ઈમેજ સ્ટીમ્યુલસ ઈમ્પોર્ટ કરવા માટે file, નેવિગેટ કરો અને નીચેનામાંથી એક આયાત કરો files અને ઓપન પર ક્લિક કરો. a એ એસample RGB_in.txt file નીચેના પાથ પર ટેસ્ટબેન્ચ સાથે પ્રદાન કરવામાં આવે છે:
..Project_namecomponentMicrosemiSolutionCore ddr_memory_arbiter 2.0.0Stimulus
એસ આયાત કરવા માટેample ટેસ્ટ બેન્ચ ઇનપુટ ઇમેજ, s પર બ્રાઉઝ કરોample testbench ઇનપુટ છબી file, અને નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે ઓપન પર ક્લિક કરો. આકૃતિ 17 · ઇનપુટ છબી File પસંદગી
b અલગ છબી આયાત કરવા માટે, ઇચ્છિત છબી ધરાવતા ફોલ્ડર પર બ્રાઉઝ કરો file, અને ઓપન પર ક્લિક કરો. આયાતી છબી ઉત્તેજના file નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે, સિમ્યુલેશન ડિરેક્ટરી હેઠળ સૂચિબદ્ધ છે. આકૃતિ 18 · ઇનપુટ છબી File સિમ્યુલેશન ડિરેક્ટરીમાં

9. ddr BFM આયાત કરો files બે files જે સમકક્ષ છે
UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

અને
22

DDR AXI આર્બિટર
9. ddr BFM આયાત કરો files બે files જે DDR BFM ના સમકક્ષ છે — ddr3.v અને ddr3_parameters.v નીચેના પાથ પર ટેસ્ટબેન્ચ સાથે પ્રદાન કરવામાં આવે છે: ..Project_namecomponentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0Stimulus. ઉત્તેજના ફોલ્ડર પર જમણું-ક્લિક કરો અને આયાત કરો પસંદ કરો Files વિકલ્પ, અને પછી ઉપરોક્ત BFM પસંદ કરો files આયાત કરેલ DDR BFM files ઉત્તેજના હેઠળ સૂચિબદ્ધ છે, નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે. આકૃતિ 19 · આયાત કરેલ File
10. નેવિગેટ કરો File > આયાત > અન્ય. આયાત Files સંવાદ બોક્સ પ્રદર્શિત થાય છે. આકૃતિ 20 · ટેસ્ટબેન્ચ આયાત કરો File

11. ટેસ્ટબેન્ચ અને MSS ઘટક આયાત કરો files (top_tb.cxf, mss_top_sb_MSS.cxf, mss_top.cxf, અને mss
..Project_namecomponentMicrosemiSolutionCoreddr_memory_arbiter 2.0.0Stimulus

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

11.
DDR AXI આર્બિટર
આકૃતિ 21 · ટેસ્ટબેન્ચ અને MSS ઘટક આયાત કરો Files
આકૃતિ 22 · top_tb બનાવ્યું

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર

3.5.1

MSS સ્માર્ટડિઝાઇનનું અનુકરણ કરવું
નીચેની સૂચનાઓ એમએસએસ સ્માર્ટડિઝાઇનનું અનુકરણ કેવી રીતે કરવું તેનું વર્ણન કરે છે:
1. ડિઝાઇન હાયરાર્કી ટેબ પર ક્લિક કરો અને શો ડ્રોપ-ડાઉન સૂચિમાંથી ઘટક પસંદ કરો. આયાતી MSS સ્માર્ટડિઝાઇન પ્રદર્શિત થાય છે.
2. નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે, Work હેઠળ mss_top પર જમણું-ક્લિક કરો અને ઘટક ખોલો પર ક્લિક કરો. mss_top_sb_0 ઘટક પ્રદર્શિત થાય છે.
આકૃતિ 23 · ઘટક ખોલો

3. mss_top_sb_0 ઘટક પર જમણું-ક્લિક કરો અને નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે રૂપરેખાંકિત કરો ક્લિક કરો.

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર
3. mss_top_sb_0 ઘટક પર જમણું-ક્લિક કરો અને નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે રૂપરેખાંકિત કરો ક્લિક કરો. આકૃતિ 24 · ઘટક રૂપરેખાંકિત કરો
નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે MSS રૂપરેખાંકન વિન્ડો પ્રદર્શિત થાય છે. આકૃતિ 25 · MSS રૂપરેખાંકન વિન્ડો

4. નીચેની ઇમેજમાં બતાવ્યા પ્રમાણે, તમામ રૂપરેખાંકન ટેબ દ્વારા આગળ ક્લિક કરો.

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર
4. નીચેની ઇમેજમાં બતાવ્યા પ્રમાણે, તમામ રૂપરેખાંકન ટેબ દ્વારા આગળ ક્લિક કરો. આકૃતિ 26 · રૂપરેખાંકન ટૅબ્સ
ઇન્ટરપ્ટ્સ ટેબ રૂપરેખાંકિત થયા પછી MSS ગોઠવવામાં આવે છે. નીચેનો આંકડો MSS કન્ફિગરેશનની પ્રગતિ દર્શાવે છે. આકૃતિ 27 · રૂપરેખાંકન પછી MSS રૂપરેખાંકન વિન્ડો

5. રૂપરેખાંકન પૂર્ણ થયા પછી આગળ ક્લિક કરો. નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે મેમરી મેપ વિન્ડો પ્રદર્શિત થાય છે.
આકૃતિ 28 · મેમરી મેપ

6. સમાપ્ત ક્લિક કરો.

7. MSS જનરેટ કરવા માટે SmartDesign ટૂલબારમાંથી generate Component પર ક્લિક કરો, જેમ કે

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર
7. નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે MSS જનરેટ કરવા માટે SmartDesign ટૂલબારમાંથી Generate Component પર ક્લિક કરો. આકૃતિ 29 · ઘટક બનાવો
8. ડિઝાઇન હાયરાર્કી વિન્ડોમાં, વર્ક હેઠળ mss_top પર જમણું-ક્લિક કરો અને નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે, રુટ તરીકે સેટ કરો પર ક્લિક કરો. આકૃતિ 30 · રુટ તરીકે MSS સેટ કરો

9. ડિઝાઇન ફ્લો વિન્ડોમાં, ડિઝાઇન બનાવો હેઠળ પૂર્વ-સંશ્લેષિત ડિઝાઇનની ચકાસણીને વિસ્તૃત કરો, જમણું-ક્લિક કરો

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર
9. ડિઝાઇન ફ્લો વિન્ડોમાં, બનાવો ડિઝાઇન હેઠળ પૂર્વ-સંશ્લેષિત ડિઝાઇનની ચકાસણીને વિસ્તૃત કરો, સિમ્યુલેટ પર જમણું-ક્લિક કરો અને ઇન્ટરેક્ટિવલી ખોલો ક્લિક કરો. તે MSS નું અનુકરણ કરે છે. આકૃતિ 31 · પૂર્વ-સંશ્લેષિત ડિઝાઇનનું અનુકરણ કરો
10. જો ટેસ્ટબેન્ચ ઉત્તેજના MSS સાથે સાંકળવા માટે ચેતવણી સંદેશ પ્રદર્શિત થાય તો ના પર ક્લિક કરો. 11. સિમ્યુલેશન પૂર્ણ થયા પછી મોડલસિમ વિન્ડો બંધ કરો.
આકૃતિ 32 · સિમ્યુલેશન વિન્ડો

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર

3.5.2

ટેસ્ટબેન્ચનું અનુકરણ કરવું
નીચેની સૂચનાઓ ટેસ્ટબેન્ચનું અનુકરણ કેવી રીતે કરવું તેનું વર્ણન કરે છે:
1. ટોપ_ટીબી સ્માર્ટડિઝાઇન ટેસ્ટબેન્ચ પસંદ કરો અને નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે ટેસ્ટબેન્ચ જનરેટ કરવા માટે સ્માર્ટડિઝાઇન ટૂલબારમાંથી જનરેટ કમ્પોનન્ટ પર ક્લિક કરો.
આકૃતિ 33 · એક ઘટક બનાવવું

2. સ્ટિમ્યુલસ હાયરાર્કી વિન્ડોમાં, top_tb (top_tb.v) ટેસ્ટબેન્ચ પર જમણું-ક્લિક કરો file અને સક્રિય ઉત્તેજના તરીકે સેટ કરો ક્લિક કરો. ટોપ_ટીબી ટેસ્ટબેન્ચ માટે ઉત્તેજના સક્રિય થાય છે file.

3. સ્ટિમ્યુલસ હાયરાર્કી વિન્ડોમાં, ટોપ_ટીબી પર જમણું-ક્લિક કરો (
UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

) ટેસ્ટ બેન્ચ file અને ઓપન પર ક્લિક કરો
30

DDR AXI આર્બિટર
3. સ્ટિમ્યુલસ હાયરાર્કી વિન્ડોમાં, top_tb (top_tb.v) ટેસ્ટબેન્ચ પર જમણું-ક્લિક કરો file અને સિમ્યુલેટ પ્રી-સિન્થ ડિઝાઇનમાંથી ઇન્ટરેક્ટિવલી ઓપન પર ક્લિક કરો. આ એક ફ્રેમ માટે કોરનું અનુકરણ કરે છે. આકૃતિ 34 · પૂર્વ-સંશ્લેષણ ડિઝાઇનનું અનુકરણ

4. જો DO માં રનટાઇમ મર્યાદાને કારણે સિમ્યુલેશનમાં વિક્ષેપ આવે છે file, સિમ્યુલેશન પૂર્ણ કરવા માટે run -all આદેશનો ઉપયોગ કરો. સિમ્યુલેશન પૂર્ણ થયા પછી, નેવિગેટ કરો View > Files > થી સિમ્યુલેશન view ટેસ્ટ બેન્ચ આઉટપુટ ઇમેજ file સિમ્યુલેશન ફોલ્ડરમાં.
ઇમેજની એક ફ્રેમના સમકક્ષ ટેક્સ્ટનું સિમ્યુલેશનનું આઉટપુટ, Read_out_rd_ch(x).txt ટેક્સ્ટમાં સંગ્રહિત થાય છે. file વપરાયેલ રીડ ચેનલ પર આધાર રાખીને. આને ઇમેજમાં કન્વર્ટ કરી શકાય છે અને તેની મૂળ ઇમેજ સાથે સરખામણી કરી શકાય છે.

3.6

સંસાધનનો ઉપયોગ

DDR આર્બિટર બ્લોક M2S150T SmartFusion®2 સિસ્ટમ-ઓન-ચિપ (SoC) FPGA પર અમલમાં મૂકવામાં આવ્યો છે

FC1152 પેકેજ) અને PolarFire FPGA (MPF300TS_ES – 1FCG1152E પેકેજ).

કોષ્ટક 4 · DDR AXI આર્બિટર માટે સંસાધનનો ઉપયોગ

સંસાધન DFFs 4-ઇનપુટ LUTs MACC RAM1Kx18

ઉપયોગ 2992 4493 0 20

(માટે:

g_RD_CHANNEL(X)_HORIZONTAL_RESOLUTION = 1280

g_RD_CHANNEL(X)_BUFFER_LINE_STORAGE = 1

g_WR_CHANNEL(X)_BUFFER_LINE_STORAGE = 1

g_AXI_DWIDTH = 64

g_RD_CHANNEL(X)_VIDEO_DATA_WIDTH = 24

RAM64x18

g_WR_CHANNEL(X)_VIDEO_DATA_WIDTH = 32) 0

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

DDR AXI આર્બિટર

માઇક્રોસેમી કોર્પોરેટ હેડક્વાર્ટર વન એન્ટરપ્રાઇઝ, એલિસો વિએજો, CA 92656 યુએસએ યુએસએની અંદર: +1 800-713-4113 યુએસએ બહાર: +1 949-380-6100 ફેક્સ: +1 949-215-4996 ઇમેઇલ: sales.support@microsemi.com www.microsemi.com
© 2018 માઇક્રોસેમી કોર્પોરેશન. બધા હકો અમારી પાસે રાખેલા છે. માઇક્રોસેમી અને માઇક્રોસેમી લોગો માઇક્રોસેમી કોર્પોરેશનના ટ્રેડમાર્ક છે. અન્ય તમામ ટ્રેડમાર્ક્સ અને સર્વિસ માર્કસ તેમના સંબંધિત માલિકોની મિલકત છે.

માઇક્રોસેમી અહીં સમાવિષ્ટ માહિતી અથવા તેના ઉત્પાદનો અને સેવાઓની કોઈપણ વિશિષ્ટ હેતુ માટે યોગ્યતા અંગે કોઈ વોરંટી, રજૂઆત અથવા બાંયધરી આપતું નથી, કે માઇક્રોસેમી કોઈપણ ઉત્પાદન અથવા સર્કિટના એપ્લિકેશન અથવા ઉપયોગથી ઉદ્ભવતી કોઈપણ જવાબદારીને ધારે છે. આ હેઠળ વેચવામાં આવેલ ઉત્પાદનો અને માઇક્રોસેમી દ્વારા વેચવામાં આવેલ કોઈપણ અન્ય ઉત્પાદનો મર્યાદિત પરીક્ષણને આધિન છે અને તેનો ઉપયોગ મિશન-ક્રિટીકલ સાધનો અથવા એપ્લિકેશન સાથે જોડાણમાં થવો જોઈએ નહીં. કોઈપણ પ્રદર્શન વિશિષ્ટતાઓ વિશ્વસનીય હોવાનું માનવામાં આવે છે પરંતુ તે ચકાસાયેલ નથી, અને ખરીદનારએ ઉત્પાદનોના તમામ પ્રદર્શન અને અન્ય પરીક્ષણો હાથ ધરવા અને પૂર્ણ કરવા જોઈએ, એકલા અને કોઈપણ અંતિમ-ઉત્પાદનો સાથે, અથવા તેમાં સ્થાપિત. ખરીદનાર માઇક્રોસેમી દ્વારા પ્રદાન કરવામાં આવેલ કોઈપણ ડેટા અને પ્રદર્શન વિશિષ્ટતાઓ અથવા પરિમાણો પર આધાર રાખશે નહીં. કોઈપણ ઉત્પાદનોની યોગ્યતા સ્વતંત્ર રીતે નક્કી કરવાની અને તેનું પરીક્ષણ અને ચકાસણી કરવાની જવાબદારી ખરીદનારની છે. માઇક્રોસેમી દ્વારા અહીં આપેલી માહિતી "જેમ છે, જ્યાં છે" અને તમામ ખામીઓ સાથે પ્રદાન કરવામાં આવી છે, અને આવી માહિતી સાથે સંકળાયેલ સંપૂર્ણ જોખમ સંપૂર્ણપણે ખરીદનાર પર છે. માઈક્રોસેમી કોઈપણ પક્ષને કોઈપણ પેટન્ટ અધિકારો, લાઇસન્સ અથવા અન્ય કોઈપણ આઈપી અધિકારો, સ્પષ્ટ રીતે અથવા ગર્ભિત રીતે આપતું નથી, પછી ભલે તે આવી માહિતી પોતે અથવા આવી માહિતી દ્વારા વર્ણવેલ કંઈપણ સંબંધિત હોય. આ દસ્તાવેજમાં આપેલી માહિતી માઇક્રોસેમીની માલિકીની છે, અને માઇક્રોસેમી આ દસ્તાવેજમાંની માહિતીમાં અથવા કોઈપણ ઉત્પાદનો અને સેવાઓમાં કોઈપણ સમયે સૂચના વિના કોઈપણ ફેરફારો કરવાનો અધિકાર અનામત રાખે છે.
માઇક્રોસેમી કોર્પોરેશન (નાસ્ડેક: MSCC) એરોસ્પેસ અને સંરક્ષણ, સંચાર, ડેટા સેન્ટર અને ઔદ્યોગિક બજારો માટે સેમિકન્ડક્ટર અને સિસ્ટમ સોલ્યુશન્સનો વ્યાપક પોર્ટફોલિયો ઓફર કરે છે. ઉત્પાદનોમાં ઉચ્ચ-પ્રદર્શન અને રેડિયેશન-કઠણ એનાલોગ મિશ્ર-સિગ્નલ સંકલિત સર્કિટ, FPGAs, SoCs અને ASICsનો સમાવેશ થાય છે; પાવર મેનેજમેન્ટ ઉત્પાદનો; સમય અને સિંક્રનાઇઝેશન ઉપકરણો અને ચોક્કસ સમય ઉકેલો, સમય માટે વિશ્વના ધોરણને સેટ કરો; વૉઇસ પ્રોસેસિંગ ઉપકરણો; આરએફ ઉકેલો; સ્વતંત્ર ઘટકો; એન્ટરપ્રાઇઝ સ્ટોરેજ અને કોમ્યુનિકેશન સોલ્યુશન્સ; સુરક્ષા તકનીકો અને સ્કેલેબલ એન્ટિટીamper ઉત્પાદનો; ઇથરનેટ ઉકેલો; પાવર-ઓવર-ઇથરનેટ આઇસી અને મિડસ્પેન્સ; તેમજ કસ્ટમ ડિઝાઇન ક્ષમતાઓ અને સેવાઓ. માઇક્રોસેમીનું મુખ્ય મથક એલિસો વિજો, કેલિફોર્નિયામાં છે અને વૈશ્વિક સ્તરે આશરે 4,800 કર્મચારીઓ છે. www.microsemi.com પર વધુ જાણો.
50200644

UG0644 વપરાશકર્તા માર્ગદર્શિકા પુનરાવર્તન 5.0

દસ્તાવેજો / સંસાધનો

માઇક્રોચિપ UG0644 DDR AXI આર્બિટર [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા
UG0644 DDR AXI આર્બિટર, UG0644, DDR AXI આર્બિટર, AXI આર્બિટર

સંદર્ભો

વપરાશકર્તા માર્ગદર્શિકા

UG0644 DDR AXI આર્બિટર

ઉત્પાદન માહિતી

હાર્ડવેર અમલીકરણ

અનુકરણ

સંસાધનનો ઉપયોગ

ઉત્પાદન વપરાશ સૂચનાઓ

પગલું 1: હાર્ડવેર અમલીકરણ

પગલું 2: સિમ્યુલેશન

પગલું 3: સંસાધનનો ઉપયોગ

દસ્તાવેજો / સંસાધનો

સંદર્ભો

એક ટિપ્પણી મૂકો

જવાબ રદ કરો