F Tile Srathach Lite IV Intel FPGA IP Treoir Úsáideora

Clár ábhair ceilt

F Tile Srathach Lite IV Intel FPGA IP

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora
Nuashonraithe le haghaidh Intel® Quartus® Prime Design Suite: 22.1 Leagan IP: 5.0.0

Leagan Ar Líne Seol Aiseolas

UG-20324

ID: 683074 Leagan: 2022.04.28

Clár ábhair
Clár ábhair
1. Maidir leis an F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora……………………………………….. 4
2. F-Tile Srathach Lite IV Intel FPGA IP Tharview……………………………………………………. 6 2.1. Faisnéis Eisiúna……………………………………………………………………………..7 2.2. Gnéithe Tacaithe…………………………………………………………………………….. 7 2.3. Leibhéal Tacaíochta Leagan IP……………………………………………………………………………..8 2.4. Tacaíocht Grád Luais an Ghléis…………………………………………………………………………………………..8 2.5. Úsáid Acmhainne agus Foighne ……………………………………………………………………………………… 9 2.6. Éifeachtúlacht Bandaleithead………………………………………………………………………………. 9
3. Ag Tosú……………………………………………………………………………………………………………………. 11 3.1. Croíláir Intel FPGA IP a Shuiteáil agus a Cheadúnú…………………………………………………………………………… 11 3.1.1. Mód Measúnaithe IP Intel FPGA……………………………………………………………………………. 11 3.2. Na Paraiméadair agus na Roghanna IP a Shonrú……………………………………………………………………………… 14 3.3. Gineadh File Struchtúr…………………………………………………………………………… 14 3.4. Insamhladh Intel FPGA IP Cores……………………………………………………………………………………… 16 3.4.1. An Dearadh a Insamhladh agus a Fhíorú………………………………………………….. 17 3.5. Cores IP a shintéisiú in Uirlisí EDA Eile ………………………………………………………. 17 3.6. An Dearadh Iomlán a thiomsú…………………………………………………………………………..18
4. Cur síos ar an bhFeidhm……………………………………………………………………………….. 19 4.1. Conair Sonraí TX………………………………………………………………………………………..20 4.1.1. TX MAC Adapter………………………………………………………………………….. 21 4.1.2. Focal Rialaithe (GL) Ionsá ……………………………………………………………………………………… 23 4.1.3. TX CRC……………………………………………………………………………………………………………… 28 4.1.4. Ionchódóir TX MII…………………………………………………………………………….29 4.1.5. TX PCS agus PMA………………………………………………………………………….. 30 4.2. Conair Sonraí RX………………………………………………………………………………………………………………. 30 4.2.1. RX PCS agus PMA………………………………………………………………………….. 31 4.2.2. Díchódóir RX MII………………………………………………………………………… 31 4.2.3. RX CRC……………………………………………………………………………….. 31 4.2.4. RX Deasca ……………………………………………………………………………………….32 4.2.5. RX CW a bhaint……………………………………………………………………………35 4.3. Sraithuimhir F-Tile IV Ailtireacht Clog IP Intel FPGA………………………………………. 36 4.4. Tús a chur le Athshocraigh agus Nasc………………………………………………………………………………………..37 4.4.1. Seicheamh Athshocraigh agus Tionscnaimh TX…………………………………………………. 38 4.4.2. Seicheamh Athshocraigh agus Túsaithe RX…………………………………………………. 39 4.5. Ráta Nasc agus Ríomh Éifeachtúlachta Bandaleithead……………………………………………………………………………….. 40
5. Paraiméadair………………………………………………………………………………………………………………. 42
6. Srathach F-Tíleanna Lite IV Comharthaí Comhéadain IP Intel FPGA…………………………………………………………………………….. 44 6.1. Comharthaí an Chloig……………………………………………………………………………………….44 6.2. Comharthaí Athshocraigh ……………………………………………………………………………………………………………… 44 6.3. Comharthaí MAC……………………………………………………………………………………………………………….. 45 6.4. Comharthaí Athchumraithe Trasghlacadóra……………………………………………………………… 48 6.5. Comharthaí PMA……………………………………………………………………………………….. 49

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 2

Seol Aiseolas

Clár ábhair
7. Dearadh le F-Tile Serial Lite IV Intel FPGA IP………………………………………………………………………… 51 7.1. Treoirlínte Athshocraigh ……………………………………………………………………………………….. 51 7.2. Treoirlínte um Láimhseáil Earráidí…………………………………………………………………………..51
8. F-Tile Srathach Lite IV Cartlanna Treoir Úsáideora Intel FPGA IP………………………………………. 52 9. Stair Athbhreithnithe Doiciméid don Treoir Úsáideora IP Sraitheach F-Tile IV Intel FPGA………53

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 3

683074 | 2022.04.28 Seol Aiseolas

1. Maidir leis an Treoir Úsáideora IP F-Tile Serial Lite IV Intel® FPGA

Déanann an doiciméad seo cur síos ar ghnéithe IP, cur síos ar ailtireacht, céimeanna le giniúint, agus treoirlínte chun an F-Tile Serial Lite IV Intel® FPGA IP a dhearadh ag baint úsáide as na trasghlacadóirí Tíl F i bhfeistí Intel AgilexTM.

Lucht Féachana Beartaithe

Tá an doiciméad seo dírithe ar na húsáideoirí seo a leanas:
· Ailtirí deartha chun roghnú IP a dhéanamh le linn na céime pleanála dearaidh ar leibhéal an chórais
· Dearthóirí crua-earraí agus an IP á chomhtháthú ina ndearadh ar leibhéal an chórais
· Innealtóirí bailíochtaithe le linn na gcéimeanna ionsamhlúcháin agus bailíochtaithe crua-earraí ar leibhéal an chórais

Doiciméid Ghaolmhara

Liostaíonn an tábla seo a leanas doiciméid tagartha eile a bhaineann leis an F-Tile Serial Lite IV Intel FPGA IP.

Tábla 1 .

Doiciméid Ghaolmhara

Tagairt

F-Tile Srathach Lite IV Intel FPGA IP Design Example Treoir Úsáideora

Bileog Sonraí Gléas Intel Agilex

Cur síos
Soláthraíonn an doiciméad seo giniúint, treoirlínte úsáide, agus cur síos feidhmiúil ar dhearadh F-Tile Serial Lite IV Intel FPGA IP exampníos lú i bhfeistí Intel Agilex.
Déanann an doiciméad seo cur síos ar na saintréithe leictreacha, tréithe aistrithe, sonraíochtaí cumraíochta, agus uainiú feistí Intel Agilex.

Tábla 2 .
CW RS-FEC PMA TX RX PAM4 NRZ

Acrainmneacha agus Gluais Liosta Acrainmneacha
Acrainm

Rialú Leathnaithe Earráid Ar Aghaidh Focal Reed-Solomon Ceartú Meán Fisiciúil Ceangaltán Glacadóir Pulse-Amplitude Modhnú 4-Leibhéil Neamhfhill go nialas

ar lean…

Intel Corporation. Gach ceart ar cosaint. Is trádmharcanna de chuid Intel Corporation nó a fhochuideachtaí iad Intel, lógó Intel, agus marcanna Intel eile. Barántaíonn Intel feidhmíocht a tháirgí FPGA agus leathsheoltóra de réir sonraíochtaí reatha de réir bharántas caighdeánach Intel, ach coimeádann sé an ceart chun athruithe a dhéanamh ar aon táirgí agus seirbhísí ag am ar bith gan fógra. Ní ghlacann Intel aon fhreagracht nó dliteanas a eascraíonn as cur i bhfeidhm nó úsáid aon fhaisnéise, táirge nó seirbhíse a thuairiscítear anseo ach amháin mar a aontaítear go sainráite i scríbhinn ag Intel. Moltar do chustaiméirí Intel an leagan is déanaí de shonraíochtaí feiste a fháil sula dtéann siad ag brath ar aon fhaisnéis foilsithe agus sula ndéanann siad orduithe le haghaidh táirgí nó seirbhísí. *Féadtar ainmneacha agus brandaí eile a éileamh mar shealúchas daoine eile.

ISO 9001:2015 Cláraithe

1. Maidir leis an F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 683074 | 2022.04.28. XNUMX

PCS MII XGMII

Acrainm

Códú Fisiciúil Leathnú Comhéadan Neamhspleách Meáin Sublayer 10 Comhéadan Neamhspleách Gigabit Media

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 5

683074 | 2022.04.28 Seol Aiseolas

2. F-Tile Srathach Lite IV Intel FPGA IP Tharview

Fíor 1 .

Tá F-Tile Serial Lite IV Intel FPGA IP oiriúnach do chumarsáid sonraí ard-bandaleithead d'iarratais sliseanna-go-sliseanna, bord-go-bord, agus backplane.

Ionchorpraíonn an F-Tile Serial Lite IV Intel FPGA IP rialú rochtana meáin (MAC), foshraith códaithe fisiceach (PCS), agus bloic ceangaltán meán fisiceach (PMA). Tacaíonn an IP le luasanna aistrithe sonraí de suas le 56 Gbps in aghaidh an lána le huasmhéid de cheithre lána PAM4 nó 28 Gbps in aghaidh an lána le uasmhéid de 16 lána NRZ. Tairgeann an IP seo bandaleithead ard, frámaí lastuas íseal, comhaireamh íseal I/O, agus tacaíonn sé le hinscálaitheacht ard i líon na lánaí agus luas araon. Tá an IP seo in-athchumraithe go héasca freisin le tacaíocht do raon leathan rátaí sonraí le modh Ethernet PCS den transceiver F-tile.

Tacaíonn an IP seo le dhá mhodh tarchurtha:
· Modh bunúsach–Mód sruthaithe íon é seo ina seoltar sonraí gan an paicéad tosaithe, timthriall folamh, agus deireadh paicéad chun bandaleithead a mhéadú. Glacann an IP na chéad sonraí bailí mar thús pléasctha.
· Mód iomlán – Is modh aistrithe paicéad é seo. Sa mhodh seo, seolann an IP timthriall pléasctha agus sioncronaithe ag tús agus ag deireadh paicéad mar theorainneacha.

Léaráid Bloc Ardleibhéil F-Tile Srathach Lite IV

Comhéadan Streaming Avalon TX

F-Tile Srathach Lite IV Intel FPGA IP
MAC TX
TX USRIF_CTRL

Giotán lánaí 64*n (mód NRZ)/ giotán lánaí 2*n (modh PAM4)

TX MAC

IONSÁIGH Cuibheoir

MII ENCODE

PCS Saincheaptha

TX PCS

TX MII

EMIB ENCODE SCRAMBLER FEC

TX PMA

n Giotán Lánaí (mód PAM4)/ n Giotán Lánaí (modh NRZ)
Comhéadan Srathach TX

Comhéadan Streaming Avalon RX
Giotán lánaí 64*n (mód NRZ)/ giotán lánaí 2*n (modh PAM4)

RX PCS

CW RMV

DESCEW

MII

& AILÍNIÚ DÍCHÓD

RX MII

EMIB

Díchódaigh BLOC SINC & DESCRAMBLER FEC

RX PMA

CSR

2n Giotán Lánaí (modh PAM4)/ n Giotán Lánaí (modh NRZ) Comhéadan Sraitheach RX
Cumraíocht Chlár Chomhéadain Mapáilte Cuimhne Avalon

Finscéal

Loighic bog

Loighic crua

ISO 9001:2015 Cláraithe

2. F-Tile Srathach Lite IV Intel FPGA IP Tharview 683074 | 2022.04.28

Is féidir leat a ghiniúint F-Tile Sraithuimhir Lite IV Intel FPGA IP dearadh exampníos mó a fhoghlaim faoi na gnéithe IP. Déan tagairt do F-Tile Serial Lite IV Intel FPGA IP Design Example Treoir Úsáideora.
Eolas Gaolmhar · Cur síos Feidhmiúil ar leathanach 19 · F-Tile Serial Lite IV Intel FPGA IP Design Example Treoir Úsáideora

2.1. Eolas Eisiúint

Meaitseálann leaganacha IP Intel FPGA na leaganacha bogearraí Intel Quartus® Prime Design Suite go dtí v19.1. Ag tosú i leagan bogearraí Intel Quartus Prime Design Suite 19.2, tá scéim leagan nua ag Intel FPGA IP.

Is féidir uimhir leagan IP Intel FPGA (XYZ) a athrú le gach leagan bogearraí Intel Quartus Prime. Athrú ar:

· Léiríonn X athbhreithniú mór ar an IP. Má nuashonraíonn tú bogearraí Intel Quartus Prime, ní mór duit an IP a athghiniúint.
· Léiríonn Y go bhfuil gnéithe nua san áireamh sa IP. Athghin do IP chun na gnéithe nua seo a chur san áireamh.
· Léiríonn Z go bhfuil mionathruithe san áireamh sa IP. Athghin do IP chun na hathruithe seo a chur san áireamh.

Tábla 3 .

F-Tile Srathach Lite IV Eolas Eisiúint IP Intel FPGA

Leagan IP Mír Cód Ordú Dáta Eisiúna Intel Quartus Príomh-Leagan

5.0.0 22.1 2022.04.28 IP-SLITE4F

Cur síos

2.2. Gnéithe Tacaithe
Liostaíonn an tábla seo a leanas na gnéithe atá ar fáil in F-Tile Serial Lite IV Intel FPGA IP:

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 7

2. F-Tile Srathach Lite IV Intel FPGA IP Tharview 683074 | 2022.04.28

Tábla 4 .

Gnéithe F-Tile Srathach Lite IV Intel FPGA IP

Gné

Cur síos

Aistriú Sonraí

· Le haghaidh mód PAM4:
— Ní thacaíonn FHT ach 56.1, 58, agus 116 Gbps in aghaidh an lána le 4 lána ar a mhéad.
— Tacaíonn FGT le suas le 58 Gbps in aghaidh an lána le 12 lána ar a mhéad.
Féach Tábla 18 ar leathanach 42 le haghaidh tuilleadh sonraí ar na rátaí sonraí trasghlacadóir tacaithe le haghaidh mód PAM4.
· Do mhód NRZ:
— Ní thacaíonn FHT ach 28.05 agus 58 Gbps in aghaidh an lána le 4 lána ar a mhéad.
— Tá FGT ag tacú le suas le 28.05 Gbps in aghaidh an lána le 16 lána ar a mhéad.
Féach Tábla 18 ar leathanach 42 le haghaidh tuilleadh sonraí ar na rátaí sonraí trasghlacadóir tacaithe le haghaidh mód NRZ.
· Tacaíonn modhanna sruthú leanúnach (Bunúsach) nó paicéad (Iomlán).
· Tacaíonn paicéid ísealfhráma lastuas.
· Tacaíonn aistriú granularity beart do gach méid pléasctha.
· Tacaíonn ailíniú úsáideoir-tionscanta nó lána uathoibríoch.
· Tacaíonn an tréimhse ailínithe in-ríomhchláraithe.

PCS

· Úsáideann sé loighic IP crua a chomhéadain le trasghlacadóirí tíl-F Intel Agilex chun acmhainní loighic bog a laghdú.
· Tacaíonn sé le modh modhnú PAM4 le haghaidh sonraíochta 100GBASE-KP4. Tá RS-FEC cumasaithe i gcónaí sa mhodh modhnú seo.
· Tacaíonn sé le NRZ le modh modhnú roghnach RS-FEC.
· Tacaíonn sé le díchódú ionchódú 64b/66b.

Earráid a Bhrath agus a Láimhseáil

· Tacaíonn sé le seiceáil earráide CRC ar chosáin sonraí TX agus RX. · Tacaíonn seiceáil earráide nasc RX. · Tacaíonn braite earráide RX PCS.

Comhéadain

· Ní thacaíonn sé ach le haistriú iomlán paicéad déphléacsacha le naisc neamhspleácha.
· Úsáideann sé idirnasc pointe go pointe le ilfheistí FPGA le latency aistrithe íseal.
· Tacaíonn orduithe atá sainithe ag an úsáideoir.

2.3. Leibhéal Tacaíochta Leagan IP

Seo a leanas na bogearraí Intel Quartus Prime agus tacaíocht feiste Intel FPGA don F-Tile Serial Lite IV Intel FPGA IP:

Tábla 5 .

Leagan IP agus Leibhéal Tacaíochta

Intel Quartus Príomh 22.1

Gléas transceivers Intel Agilex F-tíl

Dearadh Crua-earraí Tiomsú Insamhladh Leagan IP

5.0.0

2.4. Tacaíocht Grád Luas Gléas
Tacaíonn an F-Tile Serial Lite IV Intel FPGA IP na gráid luais seo a leanas le haghaidh feistí Intel Agilex F-tile: · Grád luais transceiver: -1, -2, agus -3 · Grád luas croí: -1, -2, agus - 3

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 8

Seol Aiseolas

2. F-Tile Srathach Lite IV Intel FPGA IP Tharview 683074 | 2022.04.28

Eolas Gaolmhar
Bileog Sonraí Gléas Intel Agilex Tuilleadh faisnéise faoin ráta sonraí tacaithe in trasghlacadóirí tíl F Intel Agilex.

2.5. Úsáid Acmhainní agus Foighne

Fuarthas na hacmhainní agus an mhoill don F-Tile Serial Lite IV Intel FPGA IP ó leagan bogearraí Intel Quartus Prime Pro Edition 22.1.

Tábla 6 .

Intel Agilex F-Tile Srathach Lite IV Úsáid Acmhainne IP Intel FPGA
Tá an tomhas latency bunaithe ar an latency turas cruinn ó chroí-ionchur TX go dtí an croí-aschur RX.

Cineál Transceiver

Athrú

Líon na Lánaí Sonraí Mód RS-FEC ALM

Latency (timthriall cloig croí TX)

FGT

28.05 Gbps NRZ 16

Bunúsach faoi Mhíchumas 21,691 65

Iomlán faoi Mhíchumas 22,135 65

Bunúsach Cumasaithe 21,915 189

Iomlán Cumasaithe 22,452 189

58 Gbps PAM4 12

Bunúsach Cumasaithe 28,206 146

Iomlán Cumasaithe 30,360 146

FHT

58 Gbps NRZ

Bunúsach Cumasaithe 15,793 146

Iomlán Cumasaithe 16,624 146

58 Gbps PAM4 4

Bunúsach Cumasaithe 15,771 154

Iomlán Cumasaithe 16,611 154

116 Gbps PAM4 4

Bunúsach Cumasaithe 21,605 128

Iomlán Cumasaithe 23,148 128

2.6. Éifeachtúlacht Bandaleithid

Tábla 7 .

Éifeachtúlacht Bandaleithid

Modh trasghlacadóir Athróga

PAM4

Modh sruthaithe RS-FEC

Iomlán Cumasaithe

Bunúsach Cumasaithe

Ráta giotán comhéadain sraitheach i Gbps (RAW_RATE)
Méid pléasctha aistrithe i líon focal (BURST_SIZE) (1)
Tréimhse ailínithe sa timthriall cloig (SRL4_ALIGN_PERIOD)

56.0 2,048 4,096

56.0 4,194,304 4,096

Socruithe

NRZ

Iomlán

faoi mhíchumas

Cumasaithe

28.0

2,048

4,096

Bunúsach faoi Mhíchumas 28.0

Cumasaithe 28.0

4,194,304

4,096

4,096 ar lean…

(1) Tá an BURST_SIZE le haghaidh Modh Bunúsach ag druidim le héigríoch, mar sin baintear úsáid as líon mór.

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 9

2. F-Tile Srathach Lite IV Intel FPGA IP Tharview 683074 | 2022.04.28

Athróga

Socruithe

64/66b ionchódú

0.96969697 0.96969697 0.96969697 0.96969697 0.96969697 0.96969697

Lastuas de mhéid pléasctha i líon na bhfocal (BURST_SIZE_OVHD)

2 (2)

0 (3)

2 (2)

0 (3)

Tréimhse marcála ailínithe 81,915 sa timthriall cloig (ALIGN_MARKER_PERIOD)

81,915

81,916

Leithead marcála ailínithe i 5

timthriall clog

(ALIGN_MARKER_WIDTH)

Éifeachtúlacht bandaleithead (4)

0.96821788 0.96916433 0.96827698 0.96822967 0.96922348 0.96917616

Ráta éifeachtach (Gbps) (5)

54.2202012 54.27320236 27.11175544 27.11043076 27.13825744 27.13693248

Uasmhinicíocht clog úsáideora (MHz) (6)

423.59532225 424.00939437 423.62117875 423.6004806 424.0352725 424.01457

Eolas Gaolmhar Ráta Nasc agus Ríomh Éifeachtúlacht Bandaleithid ar leathanach 40

(2) Sa mhód Iomlán, cuimsítear sa mhéid BURST_SIZE_OVHD na START/END Focail Rialaithe péireáilte i sruth sonraí.
(3) Maidir le mód Bunúsach, is é BURST_SIZE_OVHD ná 0 toisc nach bhfuil aon START/END le linn an tsruthaithe.
(4) Déan tagairt don Nasc Ráta agus Ríomh Éifeachtúlachta Bandaleithid le haghaidh ríomh éifeachtúlachta bandaleithead.
(5) Déan tagairt don Nasc Ráta agus Ríomh Éifeachtúlachta Bandaleithead chun an ráta a ríomh go héifeachtach.
(6) Déan tagairt do Ráta Nasc agus Ríomh Éifeachtúlachta Bandaleithid le haghaidh ríomh minicíocht uasta clog úsáideora.

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 10

Seol Aiseolas

683074 | 2022.04.28 Seol Aiseolas

3. Ag Tosú

3.1. Suiteáil agus Ceadúnú Intel FPGA IP Cores

Áirítear le suiteáil bogearraí Intel Quartus Prime leabharlann IP Intel FPGA. Soláthraíonn an leabharlann seo go leor croíleacáin IP úsáideacha le haghaidh d'úsáid táirgthe gan gá le ceadúnas breise. Éilíonn roinnt croíleacáin IP Intel FPGA ceadúnas ar leith a cheannach le haghaidh úsáid táirgeachta. Ceadaíonn Mód Measúnaithe IP Intel FPGA duit na croíleacáin IP ceadúnaithe Intel FPGA seo a mheas in insamhalta agus crua-earraí, sula gcinnfidh tú ceadúnas croí IP táirgeachta iomlán a cheannach. Ní gá duit ach ceadúnas táirgeachta iomlán a cheannach le haghaidh croíleacáin ceadúnaithe Intel IP tar éis duit tástáil crua-earraí a chríochnú agus tú réidh chun an IP a úsáid i dtáirgeadh.

Suiteálann bogearraí Intel Quartus Prime croíleacáin IP sna háiteanna seo a leanas de réir réamhshocraithe:

Fíor 2 .

Conair Suiteála Croí IP
intelFPGA(_pro) quartus - Tá ip bogearraí Intel Quartus Prime ann - Tá leabharlann IP Intel FPGA agus cores IP tríú páirtí altera - Tá cód foinse leabharlainne IP Intel FPGA ann – Tá foinse IP Intel FPGA ann files

Tábla 8 .

Suímh Suiteála Core IP

Suíomh

Bogearraí

:intelFPGA_proquartusipaltera

Intel Quartus Príomh Eagrán

:/intelFPGA_pro/quartus/ip/altera Intel Quartus Prime Pro Edition

Ardán Windows* Linux*

Nóta:

Ní thacaíonn bogearraí Intel Quartus Prime le spásanna sa chonair suiteála.

3.1.1. Mód Meastóireachta IP Intel FPGA
Ceadaíonn Mód Measúnaithe IP Intel FPGA saor in aisce duit croíleacáin ceadúnaithe Intel FPGA IP a mheas in insamhalta agus crua-earraí roimh cheannach. Tacaíonn Mód Measúnaithe IP Intel FPGA leis na meastóireachtaí seo a leanas gan ceadúnas breise:
· Insamhail iompraíocht croí ceadúnaithe Intel FPGA IP i do chóras. · Feidhmiúlacht, méid agus luas an chroí IP a fhíorú go tapa agus go héasca. · Gin ríomhchlárú gléas a bhfuil teorainn ama leis files le haghaidh dearaí a chuimsíonn croíleacáin IP. · Déan gléas a ríomh le do chroí IP agus fíoraigh do dhearadh i gcrua-earraí.

ISO 9001:2015 Cláraithe

3. Ag Tosú
683074 | 2022.04.28
Tacaíonn Mód Measúnaithe IP Intel FPGA leis na modhanna oibríochta seo a leanas:
· Tethered–Ceadaíonn sé an dearadh ina bhfuil an IP ceadúnaithe Intel FPGA a rith ar feadh tréimhse éiginnte agus nasc idir do chlár agus an ríomhaire óstach. Éilíonn mód tethered grúpa gníomhaíochta comhthástála sraitheach (JTAG) cábla atá nasctha idir an JTAG port ar do chlár agus an ríomhaire óstach, atá ag rith an Príomh-ríomhchláraitheoir Intel Quartus ar feadh na tréimhse meastóireachta crua-earraí. Ní éilíonn an Ríomhchláraitheoir ach íosmhéid bogearraí Intel Quartus Prime a shuiteáil, agus níl aon cheadúnas Intel Quartus Prime ag teastáil. Rialaíonn an ríomhaire óstach an t-am meastóireachta trí chomhartha tréimhsiúil a sheoladh chuig an bhfeiste tríd an JTAG port. Má thacaíonn na croíleacáin IP ceadúnaithe go léir sa mhód teaghrán dearadh, ritheann an t-am meastóireachta go dtí go dtéann aon mheastóireacht croí IP in éag. Má thacaíonn gach ceann de na croíleacaí IP le ham meastóireachta gan teorainn, ní bheidh an t-am istigh ag an bhfeiste.
· Untethered–Ceadaíonn sé an dearadh ina bhfuil an IP ceadúnaithe a rith ar feadh tréimhse teoranta. Filleann an croí IP go mód neamhcheangailte má dhícheanglaíonn an gléas ón ríomhaire ósta a ritheann bogearraí Intel Quartus Prime. Filleann an croí IP go mód neamhcheangailte freisin mura dtacaíonn aon chroí IP ceadúnaithe eile sa dearadh leis an modh teannta.
Nuair a théann an t-am meastóireachta in éag d'aon Intel FPGA IP ceadúnaithe sa dearadh, stopann an dearadh ag feidhmiú. Tá an t-am istigh ag gach croí IP a úsáideann Mód Measúnaithe IP Intel FPGA nuair a bhíonn aon chroí IP sa dearadh caite. Nuair a théann an t-am meastóireachta in éag, ní mór duit an gléas FPGA a athchlárú roimh leanúint ar aghaidh le fíorú crua-earraí. Chun úsáid an chroí IP le haghaidh táirgeadh a leathnú, ceannaigh ceadúnas táirgeachta iomlán don chroí IP.
Ní mór duit an ceadúnas a cheannach agus eochair cheadúnas léiriúcháin iomlán a ghiniúint sular féidir leat ríomhchlárú feiste gan srian a ghiniúint file. Le linn Mód Measúnaithe IP Intel FPGA, ní ghineann an Tiomsaitheoir ach ríomhchlárú feiste a bhfuil teorainn ama leis file ( _time_limited.sof) a théann in éag ag an teorainn ama.

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 12

Seol Aiseolas

3. Ag Tosú 683074 | 2022.04.28. XNUMX

Fíor 3 .

Sreabhadh Mód Meastóireachta IP Intel FPGA
Suiteáil Bogearraí Intel Quartus Prime le Leabharlann IP Intel FPGA

Parameterize agus Tús a chur le Ceadúnaithe Intel FPGA IP Core

Fíoraigh an IP in Insamhlóir Tacaithe

Déan an Dearadh a thiomsú i mBogearraí Intel Quartus Prime

Gin Clárú Feiste Teorainneacha Ama File

Clár an Ghléas FPGA Intel agus Fíoraigh Oibríocht ar an mBord
Níl IP Réidh le hAghaidh Táirgthe?
Sea Ceannaigh Táirgeadh Iomlán
Ceadúnas IP

Nóta:

Cuir IP Ceadúnaithe san áireamh i dTáirgí Tráchtála
Déan tagairt do threoir úsáideora gach croí IP le haghaidh céimeanna paraiméadarúcháin agus sonraí cur chun feidhme.
Ceadaíonn Intel croíthe IP ar bhonn suíocháin, suthain. Áiríonn an táille ceadúnais cothabháil agus tacaíocht na chéad bhliana. Ní mór duit an conradh cothabhála a athnuachan chun nuashonruithe, réitigh fabhtanna agus tacaíocht theicniúil a fháil i ndiaidh na chéad bhliana. Ní mór duit ceadúnas léiriúcháin iomlán a cheannach le haghaidh cores Intel FPGA IP a dteastaíonn ceadúnas léiriúcháin uathu, sula ngintear ríomhchlárú files gur féidir leat é a úsáid ar feadh tréimhse gan teorainn. Le linn Mód Measúnaithe IP Intel FPGA, ní ghineann an Tiomsaitheoir ach ríomhchlárú feiste a bhfuil teorainn ama leis file ( _time_limited.sof) a théann in éag ag an teorainn ama. Chun d’eochracha ceadúnais táirgthe a fháil, tabhair cuairt ar Ionad Ceadúnaithe Féinseirbhíse Intel FPGA.
Rialaíonn Comhaontuithe Ceadúnais Bogearraí Intel FPGA suiteáil agus úsáid croíleacáin IP ceadúnaithe, bogearraí deartha Intel Quartus Prime, agus gach croí IP neamhcheadúnaithe.

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 13

3. Ag Tosú 683074 | 2022.04.28. XNUMX
Eolas Gaolmhar · Lárionad Tacaíochta Ceadúnaithe Intel FPGA · Réamhrá maidir le Suiteáil agus Ceadúnú Bogearraí Intel FPGA
3.2. Na Paraiméadair agus na Roghanna IP a shonrú
Ceadaíonn an t-eagarthóir paraiméadar IP duit d'athrú IP saincheaptha a chumrú go tapa. Bain úsáid as na céimeanna seo a leanas chun roghanna agus paraiméadair IP a shonrú i mbogearraí Intel Quartus Prime Pro Edition.
1. Mura bhfuil tionscadal Intel Quartus Prime Pro Edition agat cheana féin chun do IP Intel FPGA Srathach F-Tile IV a chomhtháthú, ní mór duit ceann a chruthú. a. Sa Intel Quartus Prime Pro Edition, cliceáil File Draoi Tionscadail Nua chun tionscadal nua Quartus Prime a chruthú, nó File Tionscadal Oscailte chun tionscadal Quartus Prime atá ann cheana féin a oscailt. Spreagann an draoi tú gléas a shonrú. b. Sonraigh an teaghlach gléas Intel Agilex agus roghnaigh feiste F-tile táirgeachta a chomhlíonann na ceanglais grád luais don IP. c. Cliceáil Críochnaigh.
2. Sa Chatalóg IP, aimsigh agus roghnaigh F-Tile Serial Lite IV Intel FPGA IP. Feictear an fhuinneog Nua Athraithe IP.
3. Sonraigh ainm barrleibhéil do d'athrú IP saincheaptha nua. Sábhálann an t-eagarthóir paraiméadar na socruithe éagsúlachta IP i a file ainmnithe .ip.
4. Cliceáil OK. Tá an t-eagarthóir paraiméadar le feiceáil. 5. Sonraigh na paraiméadair do do athrú IP. Déan tagairt don rannán Paraiméadar le haghaidh
faisnéis faoi pharaiméadair IP F-Tile Serial Lite IV Intel FPGA. 6. Roghnach, binse tástála insamhalta nó dearadh tiomsaithe agus crua-earraí a ghiniúint
example, lean na treoracha sa Design Example Treoir Úsáideora. 7. Cliceáil Gin HDL. Tá an bosca dialóige Giniúint le feiceáil. 8. Sonraigh aschur file roghanna giniúna, agus ansin cliceáil Gin. An t-athrú IP
files a ghiniúint de réir do shonraíochtaí. 9. Cliceáil Críochnaigh. Cuireann an t-eagarthóir paraiméadar an .ip barrleibhéil leis file go dtí an sruth
tionscadal go huathoibríoch. Má iarrtar ort an .ip a chur leis de láimh file leis an tionscadal, cliceáil ar an Tionscadal Add/Bain Files i Tionscadal chun an file. 10. Tar éis duit d'athrú IP a ghiniúint agus a chur ar an toirt, déan tascanna cuí bioráin chun calafoirt a nascadh agus aon pharaiméadair RTL de réir an scéil chuí a shocrú.
Faisnéis Ghaolmhara Paraiméadair ar leathanach 42
3.3. Gineadh File Struchtúr
Gineann bogearraí Intel Quartus Prime Pro Edition an t-aschur IP seo a leanas file struchtúr.
Le haghaidh faisnéise faoin file struchtúr an dearadh example, tagairt a dhéanamh don F-Tile Serial Lite IV Intel FPGA IP Design Example Treoir Úsáideora.

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 14

Seol Aiseolas

3. Ag Tosú 683074 | 2022.04.28. XNUMX

Fíor 4. Sraithuimhir F-Tile Lite IV Intel FPGA IP Generated Files
.ip – comhtháthú IP file

Athrú IP files

_ Athrú IP files

example_dearadh

.cmp – dearbhú comhpháirte VHDL file _bb.v – Sintéis EDA bosca dubh Verilog HDL file _inst.v agus .vhd – Sample teimpléid instantiation .xml- tuairisc XML file

Example suíomh do dhearadh croí IP example files. Is é an suíomh réamhshocraithe example_design, ach moltar duit cosán difriúil a shonrú.

.qgsimc – Liostaítear paraiméadair ionsamhlúcháin chun tacú le hathghiniúint incriminteach .qgsynthc – Liostaítear paraiméadair sintéise chun tacú le hathghiniúint incriminteach

.qip – Liostaítear sintéis IP files

_generation.rpt- tuarascáil giniúna IP

.sopcinfo- Comhtháthú slabhra uirlisí bogearraí file .html- Sonraí léarscáile naisc agus cuimhne

.csv – Tasc bioráin file

.spd – Comhcheanglaíonn sé scripteanna ionsamhlúcháin aonair

insamhalta files

sintéis IP synth files

.v Insamhladh barrleibhéil file

.v Sintéis IP ardleibhéil file

Scripteanna insamhlóir

Leabharlanna fo-lárnacha

sintéis
Sintéis subcore files

sim
Insamhladh Subcore files

Tábla 9 .

Srathach F-Tíleanna Lite IV Ginte Intel FPGA IP Files

File Ainm

Cur síos

.ip

An córas Dearthóir Ardáin nó éagsúlacht IP barrleibhéil file. an t-ainm a thugann tú ar do athrú IP.

.cmp

Dearbhú Comhpháirt VHDL (.cmp) file is téacs é file ina bhfuil sainmhínithe cineálacha áitiúla agus calafoirt is féidir leat a úsáid i ndearadh VHDL files.

.html

Tuarascáil ina bhfuil faisnéis naisc, léarscáil chuimhne a thaispeánann seoladh gach sclábhaí maidir le gach máistir lena bhfuil sé ceangailte, agus tascanna paraiméadar.

_giniúint.rpt

Loga giniúna IP nó Dearthóir Ardáin file. Achoimre ar na teachtaireachtaí le linn giniúint IP.

.qgsimc

Liostaíonn sé paraiméadair insamhalta chun tacú le hathghiniúint incriminteach.

.qgsynthc

Liostaíonn sé paraiméadair sintéise chun tacú le hathghiniúint incriminteach.

.qip

Tá an fhaisnéis go léir a theastaíonn faoin gcomhpháirt IP chun an chomhpháirt IP a chomhtháthú agus a thiomsú i mbogearraí Intel Quartus Prime.
ar lean…

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 15

3. Ag Tosú 683074 | 2022.04.28. XNUMX

File Ainm .sopcinfo
.csv .spd _bb.v _inst.v nó _inst.vhd .regmap
.svd
.v nó .vhd meantóir/ achoimrí/vcs/ synopsys/vcsmx/ xcelium/ fomhodúil/ /

Cur síos
Cur síos ar na naisc agus parameterizations comhpháirteanna IP i do chóras Dearthóir Ardán.... Is féidir leat a bhfuil ann a pharsáil chun ceanglais a fháil nuair a fhorbraíonn tú tiománaithe bogearraí le haghaidh comhpháirteanna IP. Úsáideann uirlisí iartheachtacha ar nós slabhra uirlisí Nios® II é seo file. An .sopcinfo file agus an córas.h file a ghintear le haghaidh slabhra uirlisí Nios II áirítear faisnéis léarscáil seoltaí do gach sclábhaí i gcoibhneas le gach máistir a théann isteach sa sclábhaí. D'fhéadfadh go mbeadh léarscáil seoltaí difriúil ag máistrí éagsúla chun rochtain a fháil ar chomhpháirt sclábhaithe ar leith.
Tá faisnéis ann faoi stádas uasghrádaithe na comhpháirte IP.
Ionchur riachtanach file le haghaidh ip-déan-simscript chun scripteanna ionsamhlúcháin a ghiniúint le haghaidh insamhlóirí tacaithe. Tá an .spd file ina bhfuil liosta de files ginte le haghaidh ionsamhlúcháin, chomh maith le faisnéis faoi chuimhní cinn is féidir leat a thúsú.
Is féidir leat an bosca dubh Verilog (_bb.v) a úsáid file mar dhearbhú modúl folamh le húsáid mar bhosca dubh.
HDL seanample teimpléad instantiation. Is féidir leat a bhfuil ann a chóipeáil agus a ghreamú file isteach i do HDL file chun an t-athrú IP a chur ar an toirt.
Má tá faisnéis faoin gclár ag IP, .regmap file gineann. An .regmap file cuireann sé síos ar fhaisnéis léarscáil an chláir de chomhéadain máistir agus sclábhaithe. seo file comhlánaíonn an .sopcinfo file trí fhaisnéis chlár níos mionsonraithe a sholáthar faoin gcóras. Ligeann sé seo clár a thaispeáint views agus staitisticí inoiriúnaithe don úsáideoir sa Chonsól Córais.
Ceadaíonn uirlisí dífhabhtaithe córais crua próiseálaí (HPS) chun view na léarscáileanna cláir de na forimeallaigh atá nasctha le SCS i gcóras Dearthóir Ardán. Le linn na sintéise, beidh an .svd files le haghaidh comhéadain sclábhaithe infheicthe ag Córas Console máistrí a stóráil sa .sof file sa rannán dífhabhtaithe. Léann Consól an Chórais an chuid seo, ar féidir leis an Dearthóir Ardán a iarraidh le haghaidh faisnéis léarscáile an chláir. Maidir le sclábhaithe córais, is féidir le Dearthóir Ardán rochtain a fháil ar na cláir de réir ainm.
HDL files a mheandlaíonn gach fomhodúl nó IP linbh le haghaidh sintéise nó ionsamhlúcháin.
Tá script ModelSim*/QuestaSim* msim_setup.tcl ann chun insamhalta a shocrú agus a rith.
Tá script bhlaosc vcs_setup.sh chun insamhalta VCS* a shocrú agus a rith. Tá script bhlaosc vcsmx_setup.sh agus synopsys_sim.setup file chun insamhalta VCS MX a bhunú agus a rith.
Tá script bhlaosc xcelium_setup.sh agus socrú eile ann files insamhalta Xcelium* a shocrú agus a rith.
Tá HDL ann files do na fo-mhodúil IP.
I gcás gach eolaire IP leanaí ginte, gineann Dearthóir Ardán synth / agus sim / fo-eolaire.

3.4. Insamhladh Intel FPGA IP Cores
Tacaíonn bogearraí Intel Quartus Prime le croí-ionsamhlú RTL IP in insamhlóirí sonracha EDA. Cruthaíonn giniúint IP go roghnach insamhalta files, lena n-áirítear an tsamhail insamhalta feidhme, aon bhinse tástála (nó example dearadh), agus scripteanna socraithe insamhlóirí díoltóir-shonracha do gach croí IP. Is féidir leat an tsamhail insamhalta feidhmiúil agus aon testbench nó example dearadh le haghaidh insamhalta. Féadfaidh scripteanna a áireamh freisin as aschur giniúna IP chun aon bhinse tástála a thiomsú agus a rith. Liostaíonn na scripteanna na samhlacha nó na leabharlanna go léir a theastaíonn uait chun do chroí IP a insamhail.

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 16

Seol Aiseolas

3. Ag Tosú 683074 | 2022.04.28. XNUMX

Soláthraíonn bogearraí Intel Quartus Prime comhtháthú le go leor insamhlóirí agus tacaíonn sé le il-sreabha insamhalta, lena n-áirítear do shreabha insamhalta scripte agus saincheaptha féin. Cibé sreabhadh a roghnaíonn tú, tá na céimeanna seo a leanas i gceist le croí-ionsamhlú IP:
1. Gin IP HDL, testbench (nó example dearadh), agus script thus insamhlóir files.
2. Socraigh suas do thimpeallacht Insamhlóir agus aon scripteanna insamhalta.
3. Leabharlanna samhlacha insamhalta a thiomsú.
4. Rith do Insamhlóir.

3.4.1. An Dearadh a Insamhladh agus a Fhíorú

De réir réamhshocraithe, gineann an t-eagarthóir paraiméadar scripteanna a bhaineann go sonrach le hionsamhlóir ina bhfuil orduithe chun samhlacha IP Intel FPGA agus leabharlann samhlacha insamhalta a thiomsú, a mhionsaothrú agus a insamhail. files. Is féidir leat na horduithe a chóipeáil isteach i do script binse tástála insamhalta, nó iad seo a chur in eagar files orduithe a chur leis chun do dhearadh agus do bhinse tástála a thiomsú, a mhionsaothrú agus a insamhladh.

Tábla 10. Scripteanna Insamhladh Croí IP Intel FPGA

Insamhlóir

File Eolaire

MúnlaSim

_sim/meantóir

QuestaSim

VCS

_sim/achoimre/vcs

VCS MX

_sim/synopsys/vcsmx

Xcelium

_sim/xcelium

Script msim_setup.tcl (7)
vcs_setup.sh vcsmx_setup.sh synopsys_sim.setup xcelium_setup.sh

3.5. Cores IP a shintéisiú in Uirlisí EDA Eile
Go roghnach, bain úsáid as uirlis EDA tacaithe eile chun dearadh a shintéisiú a chuimsíonn croíleacáin IP Intel FPGA. Nuair a ghineann tú an croí-shintéis IP files lena n-úsáid le huirlisí sintéise tríú páirtí EDA, is féidir leat a chruthú líonra meastachán achair agus uainiúcháin. Chun giniúint a chumasú, cas ar Cruthaigh meastacháin uainiúcháin agus acmhainní d'uirlisí sintéise EDA tríú páirtí agus d'athrú IP á shaincheapadh agat.
Déanann an glanliosta meastachán limistéir agus uainiúcháin cur síos ar nascacht agus ailtireacht croí an IP, ach ní chuimsíonn sé sonraí faoin bhfíorfheidhmiúlacht. Cuireann an fhaisnéis seo ar chumas uirlisí sintéise tríú páirtí áirithe meastacháin limistéir agus uainiúcháin a thuairisciú níos fearr. Ina theannta sin, is féidir le huirlisí sintéise an fhaisnéis uainiúcháin a úsáid chun uasmhéadú a dhéanamh ar uainiú agus cáilíocht na dtorthaí a fheabhsú.
Gineann na bogearraí Intel Quartus Prime an _syn.v glanliosta file i bhformáid Verilog HDL, beag beann ar an aschur file formáid a shonróidh tú. Má úsáideann tú an glanliosta seo le haghaidh sintéise, ní mór duit an croífhillteán IP a chur san áireamh file .v nó .vhd i do thionscadal Intel Quartus Prime.

(7) Murar shocraigh tú an rogha uirlise EDA– a chuireann ar do chumas ionsamhlóirí EDA tríú páirtí a thosú ó bhogearraí Intel Quartus Prime–rith an script seo i consól Tcl Insamhlóir ModelSim nó QuestaSim (nach bhfuil i mbogearraí Intel Quartus Prime Tcl console) chun aon earráidí a sheachaint.

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 17

3. Ag Tosú 683074 | 2022.04.28. XNUMX
3.6. An Dearadh Iomlán a thiomsú
Is féidir leat an t-ordú Tosaigh Tiomsú a úsáid ar an roghchlár Próiseála i mbogearraí Intel Quartus Prime Pro Edition chun do dhearadh a thiomsú.

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 18

Seol Aiseolas

683074 | 2022.04.28 Seol Aiseolas

4. Cur Síos Feidhme

Fíor 5 .

Tá F-Tile Serial Lite IV Intel FPGA IP comhdhéanta de MAC agus Ethernet PCS. Déanann an MAC cumarsáid leis an PCS saincheaptha trí chomhéadain MII.

Tacaíonn an IP le dhá mhodh modhnú:
· PAM4 – Soláthraíonn sé idir 1 agus 12 lána le roghnú. Cuireann an IP dhá chainéal PCS ar an toirt do gach lána i mód modhnú PAM4 i gcónaí.
· NRZ – Soláthraíonn sé idir 1 agus 16 lána le roghnú.

Tacaíonn gach modh modhnú le dhá mhodh sonraí:
· Modh bunúsach–Mód sruthaithe íon é seo ina seoltar sonraí gan an paicéad tosaithe, timthriall folamh, agus deireadh paicéad chun bandaleithead a mhéadú. Glacann an IP na chéad sonraí bailí mar thús pléasctha.

Aistriú Sonraí Mód Bunúsach tx_core_clkout tx_avs_ready

tx_avs_valid tx_avs_data rx_core_clkout rx_avs_ready

D0 D1 D2 D3 D4 D5 D6 D7 D8 D9

rx_avs_valid rx_avs_data

D0 D1 D2 D3 D4 D5 D6 D7 D8 D9

ISO 9001:2015 Cláraithe

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX

Fíor 6 .

· Mód iomlán-Is é seo an modh paicéad aistriú sonraí. Sa mhodh seo, seolann an IP timthriall pléasctha agus sioncronaithe ag tús agus ag deireadh paicéad mar theorainneacha.

Aistriú Sonraí Mód Iomlán tx_core_clkout

tx_avs_ready tx_avs_valid tx_avs_startofpacket tx_avs_endofpacket
tx_avs_data rx_core_clkout rx_avs_ready rx_avs_valid rx_avs_startofpacket rx_avs_endofpacket

D0 D1 D2 D3 D4 D5 D6 D7 D8 D9

rx_avs_sonraí

D0 D1 D2 D3 D4 D5 D6 D7 D8 D9

Eolas Gaolmhar · F-Tile Serial Lite IV Intel FPGA IP Overview ar leathanach 6 · F-Tile Serial Lite IV Intel FPGA IP Design Example Treoir Úsáideora

4.1. Cosán Sonraí TX
Tá na comhpháirteanna seo a leanas sa datapath TX: · Adaptóir MAC · Bloc isteach focal rialaithe · CRC · Ionchódóir MII · Bloc PCS · Bloc PMA

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 20

Seol Aiseolas

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX
Fíor 7. TX Datapath

Ó loighic úsáideora

TX MAC

Comhéadan Streaming Avalon

Cuibheoir MAC

Ionsáigh Focal a Rialú

CRC

Ionchódóir MII

Comhéadan MII PCS Saincheaptha
PCS agus PMA

Comhéadan Sraitheach TX le Feiste FPGA Eile

4.1.1. TX MAC Adapter
Rialaíonn an adapter TX MAC an tarchur sonraí chuig an loighic úsáideora ag baint úsáide as comhéadan sruthú Avalon®. Tacaíonn an bloc seo le tarchur faisnéise atá sainithe ag an úsáideoir agus le rialú sreafa.

Aistriú Faisnéise atá sainithe ag Úsáideoir

Sa Mhód Iomlán, soláthraíonn an IP an comhartha tx_is_usr_cmd is féidir leat a úsáid chun timthriall faisnéise atá sainithe ag an úsáideoir a thionscnamh, mar shampla tarchur XOFF/XON chuig loighic an úsáideora. Is féidir leat an timthriall tarchuir faisnéise atá sainithe ag an úsáideoir a thionscnamh tríd an comhartha seo a dhearbhú agus an fhaisnéis a aistriú ag baint úsáide as tx_avs_data in éineacht le dearbhú tx_avs_startofpacket agus comharthaí tx_avs_valid. Ansin cuireann an bloc an tx_avs_ready go deas ar feadh dhá thimthriall.

Nóta:

Níl an ghné faisnéise atá sainithe ag an úsáideoir ar fáil ach i mód Iomlán.

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 21

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX

Fíor 8 .

Rialú Sreafa

Tá coinníollacha ann nuair nach bhfuil an TX MAC réidh chun sonraí a fháil ó loighic an úsáideora, mar shampla le linn próiseas ath-ailínithe naisc nó nuair nach bhfuil aon sonraí ar fáil le tarchur ó loighic an úsáideora. Chun caillteanas sonraí de bharr na gcoinníollacha seo a sheachaint, úsáideann an IP an comhartha tx_avs_ready chun an sreabhadh sonraí a rialú ó loighic an úsáideora. Déanann an IP deassert an comhartha nuair a tharlaíonn na coinníollacha seo a leanas:
· Nuair a dhearbhaítear tx_avs_startofpacket, tá tx_avs_ready deasshonraithe ar feadh timthriall aon chlog.
· Nuair a dhearbhaítear tx_avs_endofpacket, cuirtear tx_avs_ready deas ar feadh timthriall aon chlog.
· Nuair a dhearbhaítear aon CWanna péireáilte tá tx_avs_ready deas ar feadh dhá thimthriall cloig.
· Nuair a chuirtear isteach marcóir ailínithe RS-FEC ag an gcomhéadan saincheaptha PCS, tá tx_avs_ready deasserted ar feadh ceithre thimthriall cloig.
· Gach 17 timthriall croíchlog Ethernet i mód modhnú PAM4 agus gach 33 timthriall croí-chlog Ethernet i mód modhnú NRZ. Tá an tx_avs_ready deasserted ar feadh timthriall aon chlog.
· Nuair a bhíonn loighic úsáideora deassert tx_avs_valid le linn aon tarchur sonraí.

Tá na léaráidí ama seo a leanas exampníos lú de TX MAC adapter ag baint úsáide as tx_avs_ready le haghaidh rialú sreabhadh sonraí.

Rialú Sreafa le tx_avs_valid Deassertion agus START/END Péireáilte CW

tx_core_cliceáil amach

tx_avs_valid tx_avs_data

D1 D2 D3

Deasserts comhartha bailí

D5D6

tx_avs_ready tx_avs_startofpacket

Deasserts comhartha réidh ar feadh dhá thimthriall chun END-STRT CW a chur isteach

tx_avs_endofpacket

usrif_sonraí

D1 D2 D3

CW_sonraí

DN CRÍOCH STRT D0 D1 D2 D3 Folamh D4

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 22

Seol Aiseolas

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX

Fíor 9 .

Rialú Sreafa le hIontráil Marcála Ailínithe
tx_core_clkout tx_avs_valid

tx_avs_data tx_avs_ready

DN-5 DN-4 DN-3 DN-2 DN-1

DN+1

01234

tx_avs_startofpacket tx_avs_endofpacket

usrif_data CW_data CRC_data MII_data

DN-1 DN DN DN DN DN DN DN DN+1 DN-1 DN DN DN DN DN DN DN DN+1 DN-1 DN DN DN DN DN DN DN DN+1 DN-1 DN DN DN DN DN DN DN DN+1

i_sl_tx_mii_bailí

i_sl_tx_mii_d[63:0]

DN- 1

DN+1

i_sl_tx_mii_c[7:0]

0x0

i_sl_tx_mii_am

01234

i_sl_tx_mii_am_pre3

01234

Fíor 10 .

Rialú Sreafa le CWanna Péireáilte START/END Ag an am céanna le hionsá an Mharcóra Ailínithe

tx_core_clkout tx_avs_valid

tx_avs_sonraí

DN-5 DN-4 DN-3 DN-2 DN-1

tx_avs_réidh

012 345 6

tx_avs_startofpacket

tx_avs_endofpacket

usrif_sonraí

DN-1 DN-1 DN-1 DN-1 DN-1 DN-1 CRÍOCH STRT D0

CW_sonraí

DN-1 DN-1 DN-1 DN-1 DN-1 DN-1 CRÍOCH STRT D0

CRC_sonraí

DN-1 DN-1 DN-1 DN-1 DN-1 DN-1 CRÍOCH STRT D0

MII_sonraí

DN-1 DN-1 DN-1 DN-1 DN-1 DN-1 CRÍOCH STRT D0

i_sl_tx_mii_bailí

i_sl_tx_mii_d[63:0]

DN- 1

CRÍOCH STRT D0

i_sl_tx_mii_c[7:0]

0x0

i_sl_tx_mii_am i_sl_tx_mii_am_pre3

01234

4.1.2. Focal Rialaithe (CW) Ionsáigh
Tógann an F-Tile Serial Lite IV Intel FPGA IP CWanna bunaithe ar na comharthaí ionchuir ó loighic an úsáideora. Léiríonn na CWanna teorannóirí paicéid, faisnéis faoi stádas tarchurtha nó sonraí úsáideora chuig an mbloc PCS agus díorthaítear iad ó chóid rialaithe XGMII.
Léiríonn an tábla seo a leanas cur síos ar na CWanna a dtacaítear leo:

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 23

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX

Tábla 11 .
TÚS CRÍOCH AILLÍN

Cur síos ar CWanna Tacaithe

Líon Focal (1 focal

= 64 giotán)

Tá

Folamh_CYC

Tá

IDLE

Níl

SONRAÍ

Tá

I-bhanna

Cur síos
Tús an teorannóra sonraí. Deireadh leis an teorannóir sonraí. Focal rialaithe (CW) le haghaidh ailíniú RX. Timthriall folamh i aistriú sonraí. IDLE (as banna). Ualach pá.

Tábla 12. Cur Síos ar an Réimse CW
Réimse RSVD num_valid_bytes_eob
Folamh eop sop seop ailíniú CRC32 usr

Cur síos
Réimse in áirithe. Is féidir é a úsáid le haghaidh síneadh amach anseo. Ceangailte le 0.
Líon na mbeart bailí san fhocal deiridh (64-giotán). Is luach 3-giotán é seo. · 3'b000: 8 beart · 3'b001: 1 beart · 3'b010: 2 beart · 3'b011: 3 beart · 3'b100: 4 beart · 3'b101: 5 beart · 3'b110: 6 beart · 3'b111: 7 beart
Líon na bhfocal neamhbhailí ag deireadh pléasctha.
Léiríonn sé an comhéadan sruthú RX Avalon chun comhartha deireadh paicéad a dhearbhú.
Léiríonn sé comhéadan sruthú RX Avalon chun comhartha tosaithe an phacéid a dhearbhú.
Léiríonn sé comhéadan sruthaithe RX Avalon chun tús-phaicéad agus deireadh paicéad a dhearbhú sa timthriall céanna.
Seiceáil ailíniú RX.
Luachanna CRC ríofa.
Tugann sé le fios go bhfuil faisnéis atá sainithe ag an úsáideoir san fhocal rialaithe (CW).

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 24

Seol Aiseolas

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX

4.1.2.1. Tús pléasctha CW

Fíor 11. Formáid CW thosaithe pléasctha

TÚS

63:56

RSVD

55:48

RSVD

47:40

RSVD

sonraí

39:32 31:24

RSVD RSVD

23:16

sop usr ailíniú=0 seop

15:8

cainéal

7:0

'hFB(START)

rialú 7:0

Tábla 13 .

Sa mhód Iomlán, is féidir leat an START CW a chur isteach tríd an comhartha tx_avs_startofpacket a dhearbhú. Nuair nach ndearbhaíonn tú ach an comhartha tx_avs_startofpacket, socraítear an giotán sop. Nuair a dhearbhaíonn tú an dá chomhartha tx_avs_startofpacket agus tx_avs_endofpacket, socraítear an giotán seop.

START CW Luachanna Allamuigh
Sop páirce/seop
usr (8)
ailíniú

Luach

Ag brath ar an gcomhartha tx_is_usr_cmd:

1: Nuair a tx_is_usr_cmd = 1

0: Nuair a tx_is_usr_cmd = 0

I mód Bunúsach, seolann an MAC START CW tar éis an athshocrú a bheith deas. Mura bhfuil aon sonraí ar fáil, seolann MAC EMPTY_CYC péireáilte le END agus START CW go leanúnach go dtí go dtosaíonn tú ag seoladh sonraí.

4.1.2.2. Deireadh pléasctha CW

Fíor 12. Formáid CW dheireadh pléasctha

CRÍOCH

63:56

'hFD

55:48

CRC32[31:24]

47:40

CRC32[23:16]

sonraí 39:32 31:24

CRC32[15:8] CRC32[7:0]

23:16 op=1 RSVD RSVD RSVD

RSVD

15:8

RSVD

FOLAMH

7:0

RSVD

líon_valid_bytes_eob

smacht

7:0

(8) Ní thacaítear leis seo ach i mód Iomlán.
Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 25

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX

Tábla 14 .

Cuireann an MAC an END CW isteach nuair a dhearbhaítear an tx_avs_endofpacket. Tá líon na mbeart bailí ag an bhfocal sonraí deiridh agus an fhaisnéis CRC sa END CW.

Is é an luach CRC ná toradh CRC 32-giotán do na sonraí idir an START CW agus an focal sonraí roimh an END CW.

Taispeánann an tábla seo a leanas luachanna na réimsí i CRÍOCH CW.

CRÍOCH CW Luachanna Allamuigh
Réimse eop CRC32 num_valid_bytes_eob

Luach 1
Luach ríofa CRC32. Líon na mbeart bailí ag an bhfocal sonraí deiridh.

4.1.2.3. Ailíniú Péireáilte CW

Fíor 13. Formáid CW Péireáilte Ailínithe

AILÍONN CW Péire le TOSACH/DEIREADH

Comhéadan XGMII 64+8 ngiotán

TÚS

63:56

RSVD

55:48

RSVD

47:40

RSVD

sonraí

39:32 31:24

RSVD RSVD

23:16 op=0 sop=0 usr=0 ailínithe=1 seop=0

15:8

RSVD

7:0

'hFB

rialú 7:0

Comhéadan XGMII 64+8 ngiotán

CRÍOCH

63:56

'hFD

55:48

RSVD

47:40

RSVD

sonraí

39:32 31:24

RSVD RSVD

23:16 op=0 RSVD RSVD RSVD

RSVD

15:8

RSVD

7:0

RSVD

rialú 7:0

Is CW péireáilte é an ALIGN CW le START/END nó END/START CWs. Is féidir leat an CW péireáilte ALIGN a chur isteach tríd an comhartha tx_link_reinit a dhearbhú, cuntar na Tréimhse Ailínithe a shocrú, nó trí athshocrú a thionscnamh. Nuair a chuirtear an CW péireáilte ALIGN isteach, socraítear an réimse ailínithe go 1 chun an bloc ailínithe glacadóra a thionscnamh chun ailíniú sonraí a sheiceáil thar gach lána.

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 26

Seol Aiseolas

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX

Tábla 15 .

ALIGN CW Luachanna Allamuigh
Ailíniú réimse
eop sop usr seop

Luach 1 0 0 0 0

4.1.2.4. CW timthriall folamh

Fíor 14. Formáid CW an timthrialla fholamh

EMPTY_CYC Péireáil le END/START

Comhéadan XGMII 64+8 ngiotán

CRÍOCH

63:56

'hFD

55:48

RSVD

47:40

RSVD

sonraí

39:32 31:24

RSVD RSVD

23:16 op=0 RSVD RSVD RSVD

RSVD

15:8

RSVD

7:0

RSVD

rialú 7:0

Comhéadan XGMII 64+8 ngiotán

TÚS

63:56

RSVD

55:48

RSVD

47:40

RSVD

sonraí

39:32 31:24

RSVD RSVD

23:16

sop=0 usr=0 ailín=0 seop=0

15:8

RSVD

7:0

'hFB

rialú 7:0

Tábla 16 .

Nuair a dhéanann tú deassert tx_avs_valid ar feadh dhá thimthriall cloig le linn pléasctha, cuireann an MAC CW EMPTY_CYC péireáilte le END/START CWs isteach. Is féidir leat an CW seo a úsáid nuair nach bhfuil aon sonraí ar fáil le tarchur ar feadh nóiméad.

Nuair a dhéanann tú deassert tx_avs_valid ar feadh timthriall amháin, déanann an IP deassert tx_avs_valid ar feadh dhá uair an tréimhse tx_avs_valid deascsert chun péire END/START CWs a ghiniúint.

EMPTY_CYC CW Luachanna Allamuigh
Ailíniú réimse
eop

Luach 0 0

ar lean…

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 27

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX

Field sop usr seop

Luach 0 0 0

4.1.2.5. CW díomhaoin

Fíor 15. Formáid CW Díomhaoin

IDLE CW

63:56

'h07

55:48

'h07

47:40

'h07

sonraí

39:32 31:24

'h07' h07

23:16

'h07

15:8

'h07

7:0

'h07

rialú 7:0

Cuireann an MAC isteach an IDLE CW nuair nach bhfuil aon tarchur ann. Le linn na tréimhse seo, tá an comhartha tx_avs_valid íseal.
Is féidir leat an IDLE CW a úsáid nuair a bhíonn an t-aistriú pléasctha críochnaithe nó nuair a bhíonn an tarchur i riocht díomhaoin.

4.1.2.6. Focal Sonraí

Is é an focal sonraí ná pálasta paicéad. Socraítear na giotán rialaithe XGMII go 0 i bhformáid focal sonraí.

Fíor 16. Formáid Focal Sonraí

Comhéadan XGMII 64+8 giotán

WORD SONRAÍ

63:56

sonraí úsáideora 7

55:48

sonraí úsáideora 6

47:40

sonraí úsáideora 5

sonraí

39:32 31:24

sonraí úsáideora 4 sonraí úsáideora 3

23:16

sonraí úsáideora 2

15:8

sonraí úsáideora 1

7:0

sonraí úsáideora 0

rialú 7:0

4.1.3. TX CRC
Is féidir leat an bloc TX CRC a chumasú ag baint úsáide as an paraiméadar Cumasaigh CRC san Eagarthóir Paraiméadar IP. Tacaítear leis an ngné seo i modhanna Bunúsacha agus Iomlána araon.

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 28

Seol Aiseolas

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX

Cuireann an MAC an luach CRC leis an END CW tríd an comhartha tx_avs_endofpacket a dhearbhú. Sa mhodh BASIC, níl réimse CRC bailí ach ag an ALIGN CW atá péireáilte le END CW.
Comhéadann bloc TX CRC leis an Ionchódú Focal Rialaithe TX agus bloc Ionchódú TX MII. Ríomhann bloc TX CRC an luach CRC le haghaidh sonraí luach 64-giotán in aghaidh an timthrialla ag tosú ón START CW suas go dtí an END CW.
Is féidir leat an comhartha crc_error_inject a dhearbhú chun sonraí a éilliú d’aon ghnó i lána ar leith chun earráidí CRC a chruthú.

4.1.4. Ionchódóir TX MII

Láimhseálann an t-ionchódóir TX MII an tarchur paicéad ón MAC go dtí an TX PCS.

Taispeánann an figiúr seo a leanas an patrún sonraí ar an mbus 8-giotán MII i mód modhnú PAM4. Tá an START agus END CW le feiceáil uair amháin i ngach dhá lána MII.

Fíor 17. PAM4 Mód Modhnú Patrún Sonraí MII

Timthriall 1

Timthriall 2

Timthriall 3

Timthriall 4

Timthriall 5

SOP_CW

SONRAÍ_1

DATA_9 DATA_17

IDLE

DATA_DUMMY SOP_CW
DATA_DUMMY

DATA_2 DATA_3 DATA_4

DATA_10 DATA_11 DATA_12

DATA_18 DATA_19 DATA_20

EOP_CW IDLE
EOP_CW

SOP_CW

DATA_5 DATA_13 DATA_21

IDLE

DATA_DUMMY DATA_6 DATA_14 DATA_22 EOP_CW

SOP_CW DATA_DUMMY

DATA_7 DATA_8

DATA_15 DATA_16

DATA_23 DATA_24

IDLE EOP_CW

Taispeánann an figiúr seo a leanas an patrún sonraí ar an mbus 8-giotán MII i mód modhnú NRZ. Tá an START agus END CW le feiceáil i ngach lána MII.

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 29

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX

Fíor 18. NRZ Modh Modhnú Patrún Sonraí MII

Timthriall 1

Timthriall 2

Timthriall 3

SOP_CW

SONRAÍ_1

SONRAÍ_9

SOP_CW

DATA_2 DATA_10

SOP_CW SOP_CW

DATA_3 DATA_4

DATA_11 DATA_12

SOP_CW

DATA_5 DATA_13

SOP_CW

DATA_6 DATA_14

SOP_CW

DATA_7 DATA_15

SOP_CW

DATA_8 DATA_16

CYCLE 4 DATA_17 DATA_18 DATA_19 DATA_20 DATA_21 DATA_22 DATA_23 DATA_24

Timthriall 5 EOP_CW EOP_CW EOP_CW EOP_CW EOP_CW EOP_CW EOP_CW EOP_CW

4.1.5. TX PCS agus PMA
Cumraíonn an F-Tile Serial Lite IV Intel FPGA IP an transceiver F-tile go mód Ethernet PCS.

4.2. RX Datapath
Tá na comhpháirteanna seo a leanas sa chonair sonraí RX: · Bloc PMA · Bloc PCS · Díchódóir MII · CRC · Bloc Deasca · Bloc a bhaint Focal Rialaithe

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 30

Seol Aiseolas

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX
Fíor 19. RX Datapath

Go loighic úsáideora Comhéadan Streaming Avalon
RX MAC
Rialú Deireadh Focal
deasc

CRC

Díchódóir MII

Comhéadan MII PCS Saincheaptha
PCS agus PMA

Comhéadan Sraitheach RX Ó Ghléas FPGA Eile
4.2.1. RX PCS agus PMA
Cumraíonn an F-Tile Serial Lite IV Intel FPGA IP transceiver F-tile go mód Ethernet PCS.
4.2.2. Díchódóir RX MII
Aithníonn an bloc seo an bhfuil marcóirí focal rialaithe agus ailínithe sna sonraí atá ag teacht isteach. Aschuireann an díchódóir RX MII sonraí i bhfoirm 1-giotán bailí, táscaire marcála 1-giotán, táscaire rialaithe 1 giotán, agus sonraí 64-giotán in aghaidh an lána.
4.2.3. RX CRC
Is féidir leat an bloc TX CRC a chumasú ag baint úsáide as an paraiméadar Cumasaigh CRC san Eagarthóir Paraiméadar IP. Tacaítear leis an ngné seo i modhanna Bunúsacha agus Iomlána araon. Comhéadann bloc RX CRC leis na bloic RX Control Removal agus Díchódóra RX MII. Dearbhaíonn an IP comhartha rx_crc_error nuair a tharlaíonn earráid CRC.

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 31

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX
Deassert an IP an rx_crc_error ag gach pléasctha nua. Is aschur é don loighic úsáideora le haghaidh láimhseáil earráidí loighic úsáideora.
4.2.4. RX Deasca
Aimsíonn bloc deasc RX na marcóirí ailínithe do gach lána agus athailíniú na sonraí sula gcuirtear chuig an mbloc bainte RX CW iad.
Is féidir leat a roghnú ligean don chroí IP na sonraí do gach lána a ailíniú go huathoibríoch nuair a tharlaíonn earráid ailínithe trí pharaiméadar Cumasaigh Auto Ailínithe a shocrú san Eagarthóir paraiméadar IP. Má dhíchumasaíonn tú an ghné ailíniú uathoibríoch, dearbhaíonn an croí IP an comhartha rx_error chun earráid ailínithe a chur in iúl. Ní mór duit an rx_link_reinit a dhearbhú chun an próiseas ailínithe lána a thionscnamh nuair a tharlaíonn earráid ailínithe.
Aimsíonn an deasc RX na marcóirí ailínithe bunaithe ar mheaisín stáit. Taispeánann an léaráid seo a leanas na stáit sa bhloc deasc RX.

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 32

Seol Aiseolas

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX

Fíor 20 .

Meaisín Stáit Ailínithe Lána Deskew RX le Cairt Shreabhadh Cumasaithe Ailínithe Uathoibríoch
Tosaigh

IDLE

Athshocraigh = 1 tá ní hea

Gach PCS

níl

lánaí réidh?

tá

FAN

Gach marcóirí sioncronaithe uimh
braite?
tá
AILÍNIÚ

níl
tá Teorainn Ama?

tá
Caillte ailíniú?
gan Deireadh

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 33

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX

Fíor 21 .

Meaisín Stáit Ailínithe Lána Deskew RX le Cairt Shreabhadh Díchumasaithe Ailínithe Uathoibríoch
Tosaigh

IDLE

Athshocraigh = 1 tá ní hea

Gach PCS

níl

lánaí réidh?

tá

tá
rx_link_reinit =1
gan EARRÁID

ní hea Teorainn Ama?

FAN
Níl Gach marcóirí sioncronaithe
braite?
tá AILÍNIÚ

tá
Caillte ailíniú?
níl
Deireadh
1. Tosaíonn an próiseas ailínithe leis an stát IDLE. Bogann an bloc go dtí staid FÁS nuair a bhíonn gach lána PCS réidh agus rx_link_reinit deasserted.
2. I staid FANACH, seiceálann an bloc go ndeimhnítear na marcóirí braite go léir laistigh den timthriall céanna. Má tá an coinníoll seo fíor, bogann an bloc go dtí an stát AILÍNITHE.
3. Nuair a bhíonn an bloc sa stát ALIGNED, léiríonn sé go bhfuil na lánaí ailínithe. Sa staid seo, leanann an bloc le monatóireacht a dhéanamh ar ailíniú lána agus seiceáil an bhfuil na marcóirí go léir i láthair laistigh den timthriall céanna. Mura bhfuil marcóir amháin ar a laghad i láthair sa timthriall céanna agus go bhfuil an paraiméadar Cumasaigh Auto Ailínithe socraithe, téann an bloc chuig an

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 34

Seol Aiseolas

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX

IDLE stáit chun an próiseas ailínithe a thosú arís. Mura bhfuil Cumasaigh Auto Ailíniú socraithe agus nach bhfuil marcóir amháin ar a laghad i láthair sa timthriall céanna, téann an bloc chuig staid EARRÁID agus fanann sé ar loighic an úsáideora comhartha rx_link_reinit a dhearbhú chun próiseas ailínithe lána a thionscnamh.

Fíor 22. Athailíniú Lána le hAilíniú Uathoibríoch Cumasaithe rx_core_clk

rx_nasc_suas

rx_link_reinit

agus_gach_marcóir

Stát Deisce

ALGNAITHE

IDLE

FAN

ALGNAITHE

AUTO_ALIGN = 1

Fíor 23. Athailíniú Lána le Cumasaigh Ailíniú Uathoibríoch Díchumasaithe rx_core_clk

rx_nasc_suas

rx_link_reinit

agus_gach_marcóir

Stát Deisce

ALGNAITHE

EARRÁID

IDLE

FAN

ALGNAITHE

AUTO_ALIGN = 0
4.2.5. RX CW a bhaint
Díchódaíonn an bloc seo na CWanna agus cuireann sé sonraí chuig an loighic úsáideora ag baint úsáide as comhéadan sruthú Avalon tar éis deireadh a chur leis na CWanna.
Nuair nach bhfuil aon sonraí bailí ar fáil, cuireann bloc a bhaint RX CW an comhartha rx_avs_valid i gceart.
I mód IOMLÁN, má tá an giotán úsáideora socraithe, dearbhaíonn an bloc seo an comhartha rx_is_usr_cmd agus úsáidtear na sonraí sa chéad timthriall clog mar fhaisnéis nó ordú atá sainithe ag an úsáideoir.
Nuair a dhearbhaíonn rx_avs_ready deassert agus rx_avs_valid, gineann bloc a bhaint RX CW coinníoll earráide don loighic úsáideora.
Seo a leanas na comharthaí sruthaithe Avalon a bhaineann leis an mbloc seo: · rx_avs_startofpacket · rx_avs_endofpacket · rx_avs_channel · rx_avs_empty · rx_avs_data

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 35

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX
· rx_avs_valid
· rx_num_valid_bytes_eob
· rx_is_usr_cmd (ar fáil sa mhód Iomlán amháin)
4.3. F-Tile Srathach Lite IV Ailtireacht Clog IP Intel FPGA
Tá ceithre ionchur clog ag an F-Tile Serial Lite IV Intel FPGA IP a ghineann cloig go bloic éagsúla: · Clog tagartha trasghlacadóra (xcvr_ref_clk) – Clog ionchuir ón gclog seachtrach
sliseanna nó oscillators a ghineann cloig do TX MAC, RX MAC, agus TX agus RX bloic PCS saincheaptha. Déan tagairt do Paraiméadair le haghaidh raon minicíochta tacaithe. · Croíchlog TX (tx_core_clk) – Díorthaítear an clog seo ó transceiver PLL a úsáidtear le haghaidh TX MAC. Is clog aschuir é an clog seo freisin ón transceiver F-tile chun nascadh le loighic úsáideora TX. · Croíchlog RX (rx_core_clk) – Díorthaítear an clog seo ón transceiver PLL a úsáidtear le haghaidh deasc RX FIFO agus RX MAC. Is clog aschuir é an clog seo freisin ón transceiver F-tile chun nascadh le loighic úsáideora RX. · Clog le haghaidh comhéadan athchumraithe trasghlacadóir (reconfig_clk) – clog ionchuir ó chiorcaid chlog sheachtracha nó ascaltóirí a ghineann cloig do chomhéadan athchumraithe trasghlacadóra F-tile i cosáin TX agus RX araon. Is é an minicíocht clog 100 go 162 MHz.
Taispeánann an léaráid bloc seo a leanas fearainn clog F-Tile Serial Lite IV Intel FPGA IP agus na naisc laistigh den IP.

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 36

Seol Aiseolas

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX

Fíor 24 .

F-Tile Srathach Lite IV Ailtireacht Clog IP Intel FPGA

Oscillator

FPGA1
F-Tile Srathach Lite IV Clog Comhéadain Athchumraithe Transceiver Intel FPGA IP
(reconfig_clk)

tx_core_clkout (ceannaigh le loighic an úsáideora)

tx_core_clk= clk_pll_div64[lár_ch]

FPGA2

F-Tile Srathach Lite IV Intel FPGA IP

Clog Comhéadain Athchumraithe Transceiver

(reconfig_clk)

Oscillator

rx_core_clk= clk_pll_div64[lár_ch]

rx_core_clkout (ceangail le loighic an úsáideora)

clk_pll_div64[mid_ch] clk_pll_div64[n-1:0]

Sonraí Comhéadan Streaming Avalon TX
TX MAC

sraith_nasc[n-1:0]

deasc

FIFO

Comhéadan Streaming Avalon RX Data RX MAC

Sonraí Comhéadan Streaming Avalon RX
RX MAC

Deascabhála FIFO

rx_core_clkout (ceangail le loighic an úsáideora)

rx_core_clk= clk_pll_div64[lár_ch]

PCS Saincheaptha

sraith_nasc[n-1:0]

TX MAC

Sonraí Comhéadan Streaming Avalon TX

tx_core_clk= clk_pll_div64[lár_ch]

tx_core_clkout (ceannaigh le loighic an úsáideora)

Clog Thag an trasghlacadóra (xcvr_ref_clk)
Clog Thag an trasghlacadóra (xcvr_ref_clk)

Oscillator*

Finscéal

Gléas FPGA
Fearann croíchlog TX
Fearann croílár RX
Fearann clog tagartha trasghlacadóra Feiste sheachtrach Comharthaí sonraí

4.4. Athshocraigh agus Tosaigh Nasc
Tá comharthaí athshocraithe éagsúla ag an MAC, F-tile Hard IP, agus bloic athchumraithe: · Úsáideann bloic TX agus RX MAC comharthaí athshocraithe tx_core_rst_n agus rx_core_rst_n. · tx_pcs_fec_phy_reset_n agus rx_pcs_fec_phy_reset_n tiomáint comharthaí a athshocrú
an rialtóir athshocraithe bog chun an IP crua F-tile a athshocrú. · Úsáideann bloc athchumraíochta an comhartha athshocraithe reconfig_reset.

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 37

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX

Fíor 25. Ailtireacht Athshocraigh
Sonraí Comhéadan Streaming Avalon TX
MAC
Sonraí Comhéadan RX Avalon Streaming SYNC

Srathach Lite FPGA F-tile IV Intel FPGA IP

tx_mii rx_mii
phy_ehip_ready phy_rx_pcs_ready

IP crua Tíleanna

Sonraí Sraithuimhir TX Sonraí Sraithuimhir RX

tx_core_rstn rx_core_rstn tx_pcs_fec_phy_reset_n rx_pcs_fec_phy_reset_n reconfig_reset

Loighic Athshocraigh
Eolas Gaolmhar · Treoirlínte Athshocraigh ar leathanach 51 · F-Tile Serial Lite IV Intel FPGA IP Design Example Treoir Úsáideora
4.4.1. Seicheamh Athshocraigh agus Tionscnaimh TX
Seo a leanas an t-ord athshocraithe TX le haghaidh F-Tile Serial Lite IV Intel FPGA IP: 1. Dearbhaigh tx_pcs_fec_phy_reset_n, tx_core_rst_n, agus reconfig_reset
ag an am céanna chun an IP crua F-tíl, MAC, agus bloic athchumraithe a athshocrú. Scaoil tx_pcs_fec_phy_reset_n agus athshocrú athchumraithe tar éis fanacht le tx_reset_ack chun a chinntiú go ndéantar na bloic a athshocrú i gceart. 2. Dearbhaíonn an IP ansin na comharthaí phy_tx_lanes_stable, tx_pll_locked, agus phy_ehip_ready tar éis athshocrú tx_pcs_fec_phy_reset_n a scaoileadh, chun a chur in iúl go bhfuil an TX PHY réidh le tarchur. 3. Deasserts an comhartha tx_core_rst_n tar éis an comhartha phy_ehip_ready dul ard. 4. Tosaíonn an IP carachtair IDLE a tharchur ar an gcomhéadan MII nuair a bhíonn an MAC as athshocrú. Níl aon cheanglas ar ailíniú lána TX agus sceabhach mar go n-úsáideann gach lána an clog céanna. 5. Agus carachtair IDLE á dtarchur, dearbhaíonn an MAC an comhartha tx_link_up. 6. Tosaíonn an MAC ansin ag tarchur ALIGN péireáilte le START/END nó END/START CW ag eatramh seasta chun tús a chur le próiseas ailínithe lána an ghlacadóra nasctha.

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 38

Seol Aiseolas

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX

Fíor 26 .

Léaráid Uainithe Athshocraigh agus Túsaithe TX
reconfig_sl_clk

reconfig_clk

tx_core_rst_n

tx_pcs_fec_phy_reset_n 1

athchumrú_athshocrú

reconfig_sl_reset

tx_athshocrú_ack

tx_pll _glasáilte

phy_tx_lánaí_stábla

phy_ehip_réidh

tx_li nk_up

7
5 6 8

4.4.2. Seicheamh Athshocraigh agus Túsaithe RX
Seo a leanas an t-ord athshocraithe RX do F-Tile Serial Lite IV Intel FPGA IP:
1. Dearbhaigh rx_pcs_fec_phy_reset_n, rx_core_rst_n, agus reconfig_reset ag an am céanna chun na bloic F-tíl crua IP, MAC, agus athchumrú a athshocrú. Scaoil rx_pcs_fec_phy_reset_n agus athshocrú athchumraithe tar éis fanacht le rx_reset_ack chun a chinntiú go ndéantar na bloic a athshocrú i gceart.
2. Dearbhaíonn an IP ansin an comhartha phy_rx_pcs_ready tar éis an athshocrú PCS saincheaptha a scaoileadh, chun a chur in iúl go bhfuil RX PHY réidh le tarchur.
3. Deasserts an comhartha rx_core_rst_n tar éis an comhartha phy_rx_pcs_ready dul ard.
4. Cuireann an IP tús leis an bpróiseas ailínithe lána tar éis don RX MAC athshocrú a bheith scaoilte agus tar éis dó ALIGN a fháil péireáilte le START/END nó END/START CW.
5. Dearbhaíonn an bloc deasc RX an comhartha rx_link_up nuair a bhíonn ailíniú na lána go léir críochnaithe.
6. Dearbhaíonn an IP ansin an comhartha rx_link_up chuig an loighic úsáideora a chur in iúl go bhfuil an nasc RX réidh chun tús a chur le fáiltiú sonraí.

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 39

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX

Fíor 27. Léaráid Uainithe Athshocraigh agus Túsaithe RX
reconfig_sl_clk

reconfig_clk

rx_core_rst_n

rx_pcs_fec_phy_reset_n 1

athchumrú_athshocrú

reconfig_sl_reset

rx_reset_ack

rx_cdr_glas

rx_block_glas

rx_pcs_réidh

rx_nasc_suas

3 3 3 2

4 5 5

6 7

4.5. Ráta Nasc agus Ríomh Éifeachtúlachta Bandaleithid

Tá ríomh éifeachtacht bandaleithead F-Tile Serial Lite IV Intel FPGA IP mar atá thíos:

Éifeachtúlacht bandaleithead = raw_rate * 64/66 * (burst_size – burst_size_ovhd)/burst_size * [align_marker_period / (align_marker_period + align_marker_width)] * [(srl4_align_period – 2) / srl4_align_period

Tábla 17. Cur Síos ar Athróga Éifeachtúlachta Bandaleithead

Athróg

Cur síos

raw_rate burst_size

Is é seo an ráta giotán atá bainte amach ag an gcomhéadan sraitheach. raw_rate = leithead SERDES * minicíocht clog transceiver Example: raw_rate = 64 * 402.812500 Gbps = 25.78 Gbps
Luach méid pléasctha. Chun meán-éifeachtúlacht bandaleithead a ríomh, bain úsáid as luach méid pléasctha coitianta. Le haghaidh uasráta, bain úsáid as uasluach méid pléasctha.

pléasctha_size_ovhd

An luach forchostais méid pléasctha.
Sa mhód Iomlán, tá an luach burst_size_ovhd ag tagairt do na CWanna péireáilte START agus END.
Sa mhód Bunúsach, níl aon burst_size_ovhd ann toisc nach bhfuil aon CWanna péireáilte START agus END.

ailíniú_marcóir_tréimhse

Luach na tréimhse ina gcuirtear marcóir ailínithe isteach. Is é an luach timthriall clog 81920 le haghaidh tiomsú agus 1280 le haghaidh insamhalta tapa. Faightear an luach seo ó loighic chrua an PCS.

align_marker_width srl4_align_period

Líon na dtimthriallta cloig ina bhfuil comhartha marcála ailínithe bailí ard.
Líon na dtimthriallta clog idir dhá mharcáil ailínithe. Is féidir leat an luach seo a shocrú ag baint úsáide as paraiméadar na Tréimhse Ailínithe san Eagarthóir Paraiméadar IP.

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 40

Seol Aiseolas

4. Tuairisc Fheidhmeach 683074 | 2022.04.28. XNUMX
Seo thíos ríomh an ráta naisc: Ráta éifeachtach = éifeachtúlacht bandaleithead * raw_rate Is féidir leat an uasmhinicíocht clog úsáideora a fháil leis an gcothromóid seo a leanas. Glacann an ríomh minicíocht clog uasta úsáideora leis an sruth leanúnach sonraí agus ní tharlaíonn aon timthriall IDLE ag loighic an úsáideora. Tá an ráta seo tábhachtach agus an loighic úsáideora FIFO á dhearadh chun ró-shreabhadh FIFO a sheachaint. Uasmhinicíocht clog úsáideora = ráta éifeachtach / 64

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 41

683074 | 2022.04.28 Seol Aiseolas

5. Paraiméadair

Tábla 18. F-Tile Srathach Lite IV Cur Síos Paraiméadar IP Intel FPGA

Paraiméadar

Luach

Réamhshocrú

Cur síos

Roghanna Ginearálta Dearaidh

Cineál modhnú PMA

· PAM4 · NRZ

PAM4

Roghnaigh modh modhnú PCS.

Cineál PMA

· FHT · FGT

FGT

Roghnaíonn sé an cineál transceiver.

Ráta sonraí PMA

· Le haghaidh mód PAM4:
— Cineál trasghlacadóir FGT: 20 Gbps 58 Gbps
- Cineál transceiver FHT: 56.1 Gbps, 58 Gbps, 116 Gbps
· Do mhód NRZ:
— Cineál trasghlacadóir FGT: 10 Gbps 28.05 Gbps
— Cineál trasghlacadóir FHT: 28.05 Gbps, 58 Gbps

56.1 (FGT/FHT PAM4)
28.05 Gbps (FGT/FHT NRZ)

Sonraítear an ráta éifeachtach sonraí ag aschur an trasghlacadóra lena n-ionchorpraítear tarchur agus forchostais eile. Ríomhtar an luach ag an IP trí shlánú suas go dtí 1 ionad deachúlach in aonad Gbps.

Mod PMA

· Duplex · Tx · Rx

Déphléacsacha

Maidir le cineál transceiver FHT, is déphléacsach amháin an treo tacaithe. Maidir le cineál transceiver FGT, is é an treo tacaithe ná Duplex, Tx, agus Rx.

Líon PMA

· Le haghaidh mód PAM4:

lánaí

— 1 go 12

· Do mhód NRZ:

— 1 go 16

Roghnaigh líon na lánaí. Maidir le dearadh simplex, is é 1 líon na lánaí tacaithe.

PLL minicíocht clog tagartha

· I gcás cineál transceiver FHT: 156.25 MHz
· I gcás cineál transceiver FGT: 27.5 MHz 379.84375 MHz, ag brath ar an ráta roghnaithe sonraí transceiver.

· I gcás cineál transceiver FHT: 156.25 MHz
· I gcás cineál transceiver FGT: 165 MHz

Sonraíonn sé minicíocht clog tagartha an trasghlacadóra.

Córas PLL

—

clog tagartha

minicíocht

170 MHz

Ar fáil do chineál trasghlacadóir FHT amháin. Sonraíonn sé clog tagartha an Chórais PLL agus úsáidfear é mar ionchur Tagartha F-Tile agus Cloig System PLL Intel FPGA IP chun clog an Chórais PLL a ghiniúint.

Minicíocht córas PLL
Tréimhse Ailínithe

— 128 65536

Cumasaigh RS-FEC

Cumasaigh

876.5625 MHz 128 Cumasaigh

Sonraítear minicíocht clog an Chórais PLL.
Sonraíonn an tréimhse marcála ailínithe. Caithfidh x2 a bheith sa luach. Cas air chun an ghné RS-FEC a chumasú.
ar lean…

ISO 9001:2015 Cláraithe

5. Paraiméadair 683074 | 2022.04.28. XNUMX

Paraiméadar

Luach

Réamhshocrú

Cur síos

Díchumasaigh

Maidir le modh modhnú PAM4 PCS, tá RS-FEC cumasaithe i gcónaí.

Comhéadan Úsáideora

Mód sruthú

· IOMLÁN · BASIC

Iomlán

Roghnaigh an sruthú sonraí don IP.

Iomlán: Seolann an mód seo timthriall tosaithe agus deireadh paicéad laistigh de fhráma.

Bunúsach: Is modh sruthaithe íon é seo ina seoltar sonraí gan tús-phaicéad, folamh, agus deireadh paicéad chun bandaleithead a mhéadú.

Cumasaigh CRC

Chumasú dhíchumasú

Díchumasaigh

Cas air chun earráidí CRC a bhrath agus a cheartú.

Cumasaigh ailíniú uathoibríoch

Chumasú dhíchumasú

Díchumasaigh

Cas air chun gné ailíniú lána uathoibríoch a chumasú.

Cumasaigh críochphointe dífhabhtaithe

Chumasú dhíchumasú

Díchumasaigh

Nuair a bheidh ONRA, cuimsíonn an F-Tile Serial Lite IV Intel FPGA IP Críochphointe Dífhabhtaithe leabaithe a nascann go hinmheánach le comhéadan léarscáilithe cuimhne Avalon. Is féidir leis an IP tástálacha agus feidhmeanna dífhabhtaithe áirithe a dhéanamh trí JTAG ag baint úsáide as Consól an Chórais. Tá an luach réamhshocraithe múchta.

Cumasc Simplex (Níl an socrú paraiméadar seo ar fáil ach amháin nuair a roghnaíonn tú dearadh FGT dé-shimplí.)

Cumasaíodh RSFEC ar an IP Simplex Sraitheach Lite IV eile atá curtha ag an gcainéal FGT céanna

Chumasú dhíchumasú

Díchumasaigh

Cuir an rogha seo ar siúl má theastaíonn meascán cumraíochta uait le RS-FEC cumasaithe agus díchumasaithe don F-Tile Serial Lite IV Intel FPGA IP i ndearadh dé-simplí le haghaidh mód transceiver NRZ, áit a gcuirtear TX agus RX araon ar an FGT céanna cainéal(s).

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 43

683074 | 2022.04.28 Seol Aiseolas

6. F-Tile Srathach Lite IV Comharthaí Comhéadain IP Intel FPGA

6.1. Comharthaí Clog

Tábla 19. Comharthaí Clog

Ainm

Treo Leithead

Cur síos

tx_core_cliceáil amach

Aschur TX croí-chlog le haghaidh an TX saincheaptha PCS comhéadan, TX MAC agus loighic úsáideora i

cosán sonraí TX.

Gintear an clog seo ón mbloc PCS saincheaptha.

rx_core_cliceáil amach

Aschur croíchlog RX don chomhéadan RX PCS saincheaptha, RX deasc FIFO, RX MAC

agus loighic úsáideora sa datapath RX.

Gintear an clog seo ón mbloc PCS saincheaptha.

xcvr_ref_clk
reconfig_clk reconfig_sl_clk

Clog tagartha ionchur Transceiver.

Nuair a bheidh an cineál transceiver socraithe go FGT, ceangail an clog seo leis an comhartha aschuir (out_refclk_fgt_0) den Tagairt Tile F agus Cloig Córas PLL Intel FPGA IP. Nuair a bheidh an cineál transceiver socraithe go FHT, ceangail

an clog seo go dtí an comhartha aschuir (out_fht_cmmpll_clk_0) den Tagairt Tile F agus Cloig Córas PLL Intel FPGA IP.

Déan tagairt do Paraiméadair le haghaidh raon minicíochta tacaithe.

Ionchur Clog ionchuir le haghaidh comhéadan athchumraithe trasghlacadóra.

Is é an minicíocht clog 100 go 162 MHz.

Ceangail an comhartha clog ionchuir seo le ciorcaid sheachtracha clog nó ascaltóirí.

Ionchur Clog ionchuir le haghaidh comhéadan athchumraithe trasghlacadóra.

Is é an minicíocht clog 100 go 162 MHz.

Ceangail an comhartha clog ionchuir seo le ciorcaid sheachtracha clog nó ascaltóirí.

amach_systempll_clk_ 1

Ionchur

Córas clog PLL.
Ceangail an clog seo leis an comhartha aschuir (out_systempll_clk_0) den Tagairt Tile F agus Cloig Córas PLL Intel FPGA IP.

Faisnéis Ghaolmhara Paraiméadair ar leathanach 42

6.2. Comhartha Athshocraigh

Tábla 20. Comharthaí Athshocraigh

Ainm

Treo Leithead

tx_core_rst_n

Ionchur

Fearann Clog Asincrónach

rx_core_rst_n

Ionchur

Asincrónach

tx_pcs_fec_phy_reset_n 1

Ionchur

Asincrónach

Cur síos

Comhartha athshocraithe gníomhach-íseal. Athshocraigh an F-Tile Serial Lite IV TX MAC.

Comhartha athshocraithe gníomhach-íseal. Athshocraigh an F-Tile Serial Lite IV RX MAC.

Comhartha athshocraithe gníomhach-íseal.

ar lean…

ISO 9001:2015 Cláraithe

6. F-Tile Srathach Lite IV Comharthaí Comhéadain IP Intel FPGA 683074 | 2022.04.28. XNUMX

Ainm

Leithead Fearann Clog Treo

Cur síos

Athshocraigh an F-Tile Serial Lite IV TX PCS saincheaptha.

rx_pcs_fec_phy_reset_n 1

Ionchur

Asincrónach

Comhartha athshocraithe gníomhach-íseal. Athshocraigh an F-Tile Serial Lite IV RX PCS saincheaptha.

athchumrú_athshocrú

Ionchur

reconfig_clk Comhartha athshocraithe gníomhach-ard.

Athshocraigh bloc athchumraithe comhéadan cuimhne-mhapáilte Avalon.

reconfig_sl_reset

Ionchur reconfig_sl_clk Comhartha athshocraithe gníomhach-ard.

Athshocraigh bloc athchumraithe comhéadan cuimhne-mhapáilte Avalon.

6.3. Comhartha MAC

Tábla 21 .

Comharthaí TX MAC
Sa tábla seo, léiríonn N líon na lánaí atá socraithe san eagarthóir paraiméadar IP.

Ainm

Leithead

Fearann Clog Treo

Cur síos

tx_avs_réidh

Aschur tx_core_clkout Comhartha sruthú Avalon.

Nuair a dhearbhaítear é, léiríonn sé go bhfuil an TX MAC réidh le sonraí a ghlacadh.

tx_avs_sonraí

· (64*N)*2 (modh PAM4)
· 64*N (mód NRZ)

Ionchur

tx_core_clkout Comhartha sruthú Avalon. Sonraí TX.

tx_avs_cainéal

Ionchur tx_core_clkout Comhartha sruthú Avalon.

Uimhir an chainéil le haghaidh sonraí atá á n-aistriú ar an timthriall reatha.

Níl an comhartha seo ar fáil sa mhód Bunúsach.

tx_avs_bailí

Ionchur tx_core_clkout Comhartha sruthú Avalon.

Nuair a dhearbhaítear é, léiríonn sé go bhfuil an comhartha sonraí TX bailí.

tx_avs_startofpacket

Ionchur tx_core_clkout Comhartha sruthú Avalon.

Nuair a dhearbhaítear é, léiríonn sé tús paicéad sonraí TX.

Dearbhaigh do thimthriall cloig amháin do gach paicéad.

Níl an comhartha seo ar fáil sa mhód Bunúsach.

tx_avs_endofpacket

Ionchur tx_core_clkout Comhartha sruthú Avalon.

Nuair a dhearbhaítear é, léiríonn sé deireadh paicéad sonraí TX.

Dearbhaigh do thimthriall cloig amháin do gach paicéad.

Níl an comhartha seo ar fáil sa mhód Bunúsach.

tx_avs_folamh

Ionchur tx_core_clkout Comhartha sruthú Avalon.

Léiríonn sé líon na bhfocal neamhbhailí sa phléasc deiridh de na sonraí TX.

Níl an comhartha seo ar fáil sa mhód Bunúsach.

tx_num_valid_bytes_eob

Ionchur

tx_core_cliceáil amach

Léiríonn sé líon na mbeart bailí i bhfocal deiridh an pléasctha deiridh. Níl an comhartha seo ar fáil sa mhód Bunúsach.
ar lean…

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 45

6. F-Tile Srathach Lite IV Comharthaí Comhéadain IP Intel FPGA 683074 | 2022.04.28. XNUMX

Ainmnigh tx_is_usr_cmd
tx_link_up tx_link_reinit
crc_error_inject tx_error

Leithead 1
1 1
N 5

Fearann Clog Treo

Cur síos

Ionchur

tx_core_cliceáil amach

Nuair a dhearbhaítear é, cuireann an comhartha seo tús le timthriall faisnéise atá sainithe ag an úsáideoir.
Dearbhaigh an comhartha seo ag an timthriall clog céanna leis an dearbhú tx_startofpacket.
Níl an comhartha seo ar fáil sa mhód Bunúsach.

Aschur tx_core_clkout Nuair a dhearbhaítear é, léiríonn sé go bhfuil nasc sonraí TX réidh le haghaidh tarchur sonraí.

Aschur

tx_core_cliceáil amach

Nuair a dhearbhaítear é, cuireann an comhartha seo tús le hathailíniú lánaí.
Dearbhaigh an comhartha seo do thimthriall clog amháin chun an MAC a spreagadh chun ALIGN CW a sheoladh.

Ionchur

tx_core_clkout Nuair a dhearbhaítear é, cuireann an MAC earráid CRC32 isteach i lánaí roghnaithe.

Aschur tx_core_clkout Ní úsáidtear.

Taispeánann an léaráid ama seo a leanas example de TX tarchuir sonraí 10 bhfocal ó loighic úsáideora thar 10 lána srathach TX.

Fíor 28 .

Léaráid Uainithe Tarchuir Sonraí TX
tx_core_cliceáil amach

tx_avs_bailí

tx_avs_réidh

tx_avs_startofpackets

tx_avs_endofpackets

tx_avs_sonraí

0,1..,19 10,11…19 …… N-10. .

0,1,2, ..., 9

… N-10..

Lána 0

…………

STRT 0 10

N-10 CRÍOCH STRT 0

Lána 1

…………

STRT 1 11

N-9 CRÍOCH STRT 1

N-10 DEIREADH DÍOINE DÍOBHÁIL N-9 DEIREADH DÍOBHÁLACHA

Lána 9

…………

STRT 9 19

N-1 CRÍOCH STRT 9

N-1 DEIREADH IDLE IDLE

Tábla 22 .

Comharthaí RX MAC
Sa tábla seo, léiríonn N líon na lánaí atá socraithe san eagarthóir paraiméadar IP.

Ainm

Leithead

Fearann Clog Treo

Cur síos

rx_avs_réidh

Ionchur rx_core_clkout comhartha sruthú Avalon.

Nuair a dhearbhaítear, léiríonn sé go bhfuil an loighic úsáideora réidh chun glacadh le sonraí.

rx_avs_sonraí

(64*N)*2 (mód PAM4)
64*N (mód NRZ)

Aschur

rx_core_clkout Comhartha sruthú Avalon. Sonraí RX.

rx_avs_cainéal

Aschur rx_core_clkout Comhartha sruthú Avalon.

Is é uimhir an chainéil le haghaidh sonraí

faighte ar an timthriall reatha.

Níl an comhartha seo ar fáil sa mhód Bunúsach.

rx_avs_bailí

Aschur rx_core_clkout Comhartha sruthú Avalon.

ar lean…

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 46

Seol Aiseolas

6. F-Tile Srathach Lite IV Comharthaí Comhéadain IP Intel FPGA 683074 | 2022.04.28. XNUMX

Ainm

Leithead

Fearann Clog Treo

Cur síos

Nuair a dhearbhaítear é, léiríonn sé go bhfuil an comhartha sonraí RX bailí.

rx_avs_startofpacket

Aschur rx_core_clkout Comhartha sruthú Avalon.

Nuair a dhearbhaítear é, léiríonn sé tús paicéad sonraí RX.

Dearbhaigh do thimthriall cloig amháin do gach paicéad.

Níl an comhartha seo ar fáil sa mhód Bunúsach.

rx_avs_endofpacket

Aschur rx_core_clkout Comhartha sruthú Avalon.

Nuair a dhearbhaítear é, léiríonn sé deireadh paicéad sonraí RX.

Dearbhaigh do thimthriall cloig amháin do gach paicéad.

Níl an comhartha seo ar fáil sa mhód Bunúsach.

rx_avs_folamh

Aschur rx_core_clkout Comhartha sruthú Avalon.

Léiríonn sé líon na bhfocal neamhbhailí sa pléasctha deiridh de na sonraí RX.

Níl an comhartha seo ar fáil sa mhód Bunúsach.

rx_num_valid_bytes_eob

Aschur

rx_core_clkout Léiríonn sé seo líon na mbeart bailí san fhocal deiridh den phléasc deiridh.
Níl an comhartha seo ar fáil sa mhód Bunúsach.

rx_is_usr_cmd

Aschur rx_core_clkout Nuair a dhearbhaítear é, cuireann an comhartha seo tús le húsáideoir-

timthriall faisnéise sainithe.

Dearbhaigh an comhartha seo ag an timthriall clog céanna leis an dearbhú tx_startofpacket.

Níl an comhartha seo ar fáil sa mhód Bunúsach.

rx_nasc_suas

Aschur rx_core_clkout Nuair a dhearbhaítear é, léiríonn an nasc sonraí RX

réidh le haghaidh glactha sonraí.

rx_link_reinit

Ionchur rx_core_clkout Nuair a dhearbhaítear é, cuireann an comhartha seo tús le lánaí

athailíniú.

Má dhíchumasaíonn tú Cumasaigh Ailíniú Uathoibríoch, dearbhaigh an comhartha seo ar feadh timthriall cloig amháin chun an MAC a spreagadh chun na lánaí a athailíniú. Má tá an Cumasaigh Auto Ailíniú socraithe, déanann an MAC na lánaí a ailíniú go huathoibríoch.

Ná dearbhaigh an comhartha seo nuair atá Cumasaigh Ailíniú Uathoibríoch socraithe.

rx_earráid

(N*2*2)+3 (mód PAM4)
(N*2)*3 (mód NRZ)

Aschur

rx_core_cliceáil amach

Nuair a dhearbhaítear é, léiríonn sé go dtarlaíonn coinníollacha earráide sa datapath RX.
· [(N*2+2):N+3] = Léiríonn earráid PCS do lána ar leith.
· [N+2] = Léiríonn earráid ailínithe. Ailíniú lána a athbhunú má dhearbhaítear an giotán seo.
· [N+1]= Léiríonn sé go gcuirtear sonraí ar aghaidh chuig loighic an úsáideora nuair nach bhfuil loighic an úsáideora réidh.
· [N] = Léiríonn sé cailliúint ailínithe.
· [(N-1):0] = Léiríonn sé go bhfuil earráid CRC sna sonraí.

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 47

6. F-Tile Srathach Lite IV Comharthaí Comhéadain IP Intel FPGA 683074 | 2022.04.28. XNUMX

6.4. Comharthaí Athchumraithe Transceiver

Tábla 23 .

Comharthaí Athchumraithe PCS
Sa tábla seo, léiríonn N líon na lánaí atá socraithe san eagarthóir paraiméadar IP.

Ainm

Leithead

Fearann Clog Treo

Cur síos

reconfig_sl_léamh

Ionchur reconfig_sl_ athchumrú PCS ordú léite

clk

comharthaí.

reconfig_sl_write

Ionchur reconfig_sl_ athchumrú PCS scríobh

clk

comharthaí ordú.

reconfig_sl_seoladh

14 giotán + clogb2N

Ionchur

reconfig_sl_ clk

Sonraítear athchumrú PCS seoladh comhéadan cuimhne-mhapáilte Avalon i lána roghnaithe.
Tá 14 giotán ag gach lána agus tagraíonn na giotáin uachtaracha don fhritháireamh lána.
Example, le haghaidh dearadh NRZ/PAM4 4-lána, le reconfig_sl_address[13:0] ag tagairt don luach seolta:
· reconfig_sl_address[15:1 4] socraithe go 00 = seoladh do lána 0.
· reconfig_sl_address[15:1 4] socraithe go 01 = seoladh do lána 1.
· reconfig_sl_address[15:1 4] socraithe go 10 = seoladh do lána 2.
· reconfig_sl_address[15:1 4] socraithe go 11 = seoladh do lána 3.

reconfig_sl_readdata

Sonraíonn aschur reconfig_sl_ sonraí athchumraithe PCS

clk

le léamh ag timthriall réidh i a

lána roghnaithe.

reconfig_sl_waitrequest

Aschur reconfig_sl_ Is ionann seo agus athchumrú PCS

clk

Comhéadan léarscáilithe cuimhne Avalon

comhartha stadála i lána roghnaithe.

reconfig_sl_writedata

Ionchur reconfig_sl_ Sonraítear sonraí athchumraithe PCS

clk

a scríobh ar thimthriall scríofa in a

lána roghnaithe.

reconfig_sl_readdata_vali

Aschur

reconfig_sl_ Sonraítear athchumrú PCS

clk

tá na sonraí a fuarthas bailí i rogha roghnaithe

lána.

Tábla 24 .

Comharthaí Athchumraithe IP crua F-Tíleanna
Sa tábla seo, léiríonn N líon na lánaí atá socraithe san eagarthóir paraiméadar IP.

Ainm

Leithead

Fearann Clog Treo

Cur síos

athchumrú_léamh

Ionchur reconfig_clk Athchumrú PMA léite

comharthaí ordú.

athchumrú_scríobh

Ionchur reconfig_clk Scríobh athchumrú PMA

comharthaí ordú.

reconfig_seoladh

18 giotán + clog2bN

Ionchur

reconfig_clk

Sonraítear seoladh comhéadan PMA Avalon memorymapped i lána roghnaithe.
ar lean…

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 48

Seol Aiseolas

6. F-Tile Srathach Lite IV Comharthaí Comhéadain IP Intel FPGA 683074 | 2022.04.28. XNUMX

Ainm
reconfig_readdata reconfig_waitrequest reconfig_writedata reconfig_readdatavalid

Leithead
32 1 32 1

Fearann Clog Treo

Cur síos

Sa dá mhodh PAM4 ad NRZ, tá 18 giotán ag gach lána agus tagraíonn na giotán uachtaracha atá fágtha don fhritháireamh lána.
Example, le haghaidh dearadh 4-lána:
· reconfig_address[19:18] socraithe go 00 = seoladh do lána 0.
· reconfig_address[19:18] socraithe go 01 = seoladh do lána 1.
· reconfig_address[19:18] socraithe go 10 = seoladh do lána 2.
· reconfig_address[19:18] socraithe go 11 = seoladh do lána 3.

Aschur

reconfig_clk Sonraítear sonraí PMA atá le léamh faoi thimthriall réidh i lána roghnaithe.

Aschur

reconfig_clk Léiríonn sé seo comhéadan cuimhnemapped PMA Avalon comhartha stalla i lána roghnaithe.

Ionchur

reconfig_clk Sonraítear sonraí PMA atá le scríobh ar thimthriall scríofa i lána roghnaithe.

Aschur

reconfig_clk Sonraítear go bhfuil sonraí athchumraithe PMA faighte bailí i lána roghnaithe.

6.5. Comharthaí PMA

Tábla 25 .

Comharthaí PMA
Sa tábla seo, léiríonn N líon na lánaí atá socraithe san eagarthóir paraiméadar IP.

Ainm

Leithead

Fearann Clog Treo

Cur síos

phy_tx_lánaí_stábla

N*2 (mód PAM4)
N (mód NRZ)

Aschur

Asincrónach Nuair a dhearbhaítear é, léiríonn sé go bhfuil datapath TX réidh chun sonraí a sheoladh.

tx_pll_glasáilte

N*2 (mód PAM4)
N (mód NRZ)

Aschur

Asincrónach Nuair a dhearbhaítear é, léiríonn sé go bhfuil stádas glais bainte amach ag an TX PLL.

phy_ehip_réidh

N*2 (mód PAM4)
N (mód NRZ)

Aschur

Asincrónach

Nuair a dhearbhaítear é, léiríonn sé go bhfuil túsú inmheánach críochnaithe ag an PCS saincheaptha agus go bhfuil sé réidh le tarchur.
Dearbhaíonn an comhartha seo tar éis tx_pcs_fec_phy_reset_n agus tx_pcs_fec_phy_reset_nare deasserted.

tx_sraith_sonraí

Aschur TX clog sraitheach TX bioráin sraitheach.

rx_srathach_sonraí

Ionchur clog srathach RX bioráin sraitheach RX.

phy_rx_block_glas

N*2 (mód PAM4)
N (mód NRZ)

Aschur

Asincrónach Nuair a dhearbhaítear é, léiríonn sé go bhfuil an t-ailíniú bloc 66b críochnaithe do na lánaí.

rx_cdr_glas

N*2 (mód PAM4)

Aschur

Asincrónach

Nuair a dhearbhaítear, léiríonn sé go bhfuil na cloig aisghafa faoi ghlas le sonraí.
ar lean…

Seol Aiseolas

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 49

6. F-Tile Srathach Lite IV Comharthaí Comhéadain IP Intel FPGA 683074 | 2022.04.28. XNUMX

Ainmnigh phy_rx_pcs_ready phy_rx_hi_ber

Leithead

Fearann Clog Treo

Cur síos

N (mód NRZ)

N*2 (mód PAM4)
N (mód NRZ)

Aschur

Asincrónach

Nuair a dhearbhaítear é, léiríonn sé go bhfuil na lánaí RX den chainéal Ethernet comhfhreagrach ailínithe go hiomlán agus réidh chun sonraí a fháil.

N*2 (mód PAM4)
N (mód NRZ)

Aschur

Asincrónach

Nuair a dhearbhaítear é, léiríonn sé go bhfuil an RX PCS den chainéal Ethernet comhfhreagrach i stát HI BER.

F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora 50

Seol Aiseolas

683074 | 2022.04.28 Seol Aiseolas

7. Dearadh le F-Tile Srathach Lite IV Intel FPGA IP

7.1. Treoirlínte Athshocraigh
Lean na treoirlínte athshocraithe seo chun do athshocrú ar leibhéal an chórais a chur i bhfeidhm.
· Ceangail tx_pcs_fec_phy_reset_n agus rx_pcs_fec_phy_reset_n comharthaí le chéile ar leibhéal an chórais chun an TX agus RX PCS a athshocrú go comhuaineach.
· Dearbhaigh tx_pcs_fec_phy_reset_n, rx_pcs_fec_phy_reset_n, tx_core_rst_n, rx_core_rst_n, agus comharthaí reconfig_reset ag an am céanna. Déan tagairt do Túsú Athshocraigh agus Nasc chun tuilleadh eolais a fháil faoi na seichimh athshocrú IP agus tosaigh.
· Coinnigh tx_pcs_fec_phy_reset_n, agus comharthaí rx_pcs_fec_phy_reset_n íseal, agus reconfig_reset comhartha ard agus fanacht ar tx_reset_ack agus rx_reset_ack chun an IP crua F-tile agus na bloic athchumraithe a athshocrú i gceart.
· Chun nasc tapa a bhaint amach idir feistí FPGA, athshocraigh IPanna Intel FPGA Sraithuimhir F-Tile IV ceangailte ag an am céanna. Déan tagairt do F-Tile Serial Lite IV Intel FPGA IP Design Example Treoir Úsáideora chun faisnéis a fháil faoi mhonatóireacht a dhéanamh ar an nasc IP TX agus RX ag baint úsáide as an bhfoireann uirlisí.
Eolas Gaolmhar
· Túsú Athshocraigh agus Nasc ar leathanach 37
· F-Tile Srathach Lite IV Intel FPGA IP Design Example Treoir Úsáideora

7.2. Treoirlínte maidir le Láimhseáil Earráidí

Liostaítear sa tábla seo a leanas na treoirlínte láimhseála earráide maidir le coinníollacha earráide a d’fhéadfadh tarlú le dearadh IP Intel FPGA Intel Srathach F-Tile IV.

Tábla 26. Treoirlínte maidir le Coinníoll Earráidí agus Láimhseáil

Coinníoll Earráide
Ní féidir le lána amháin nó níos mó cumarsáid a bhunú tar éis fráma ama ar leith.

Treoirlínte
Cuir córas am-amuigh i bhfeidhm chun an nasc a athshocrú ag leibhéal an fheidhmchláir.

Cailleann lána cumarsáid tar éis cumarsáid a bhunú.
Cailleann lána cumarsáid le linn an phróisis deasca.

Féadfaidh sé seo tarlú tar éis nó le linn na gcéimeanna aistrithe sonraí. Cuir braite caillteanas nasc i bhfeidhm ar leibhéal an iarratais agus athshocraigh an nasc.
Próiseas aththionscnaimh naisc a chur i bhfeidhm don lána earráideach. Ní mór duit a chinntiú nach sáraíonn ródú an chláir 320 UI.

Ailíniú lána caillte tar éis gach lána a ailíniú.

Féadfaidh sé seo tarlú tar éis nó le linn na gcéimeanna aistrithe sonraí. Brath caillteanas ailínithe lána a chur i bhfeidhm ag leibhéal an iarratais chun an próiseas ailínithe lána a atosú.

ISO 9001:2015 Cláraithe

683074 | 2022.04.28 Seol Aiseolas

8. F-Tile Srathach Lite IV Cartlanna Treoir Úsáideora Intel FPGA IP

Tá na leaganacha IP mar an gcéanna le leaganacha bogearraí Intel Quartus Prime Design Suite suas go dtí v19.1. Ó leagan bogearraí Intel Quartus Prime Design Suite 19.2 nó níos déanaí, tá scéim leagan IP nua ag cores IP.

Mura bhfuil croíleagan IP liostaithe, beidh feidhm ag an treoir úsáideora don chroíleagan IP roimhe seo.

Intel Quartus Príomh-leagan
21.3

IP Core Leagan 3.0.0

Treoir Úsáideora F-Tile Serial Lite IV Intel® FPGA IP Treoir Úsáideora

ISO 9001:2015 Cláraithe

683074 | 2022.04.28 Seol Aiseolas

9. Stair Athbhreithnithe Doiciméid le haghaidh Treoir Úsáideora IP Intel FPGA IP Sraitheach F-Tile IV

Leagan Doiciméid 2022.04.28
2021.11.16 2021.10.22 2021.08.18

Intel Quartus Príomh-leagan
22.1
21.3 21.3 21.2

Leagan IP 5.0.0
3.0.0 3.0.0 2.0.0

Athruithe
· Tábla Nuashonraithe: F-Tile Serial Lite IV Gnéithe IP Intel FPGA - Cur síos nuashonraithe ar Aistriú Sonraí le tacaíocht ráta trasghlacadóir FHT breise: 58G NRZ, 58G PAM4, agus 116G PAM4
· Tábla Nuashonraithe: Srathach F-Tile Lite IV Cur Síos Paraiméadar IP Intel FPGA - Cuireadh paraiméadar nua leis · Minicíocht clog tagartha an Chórais PLL · Cumasaigh críochphointe dífhabhtaithe - Nuashonraíodh na Luachanna do ráta sonraí PMA - Ainmniú paraiméadar nuashonraithe chun an GUI a mheaitseáil
· Nuashonraíodh an cur síos ar aistriú sonraí i dTábla: Gnéithe F-Tile Serial Lite IV Intel FPGA IP.
· Ainm tábla athainmnithe IP go F-Tile Serial Lite IV Cur Síos Paraiméadar IP Intel FPGA sa rannóg Paraiméadair ar mhaithe le soiléireacht.
· Tábla Nuashonraithe: Paraiméadair IP: — Cuireadh paraiméadar nua leis – cumasaithe RSFEC ar an IP Simplex Sraitheach Lite IV eile atá curtha ag an gcainéal FGT céanna. — Nuashonraíodh na luachanna réamhshocraithe le haghaidh minicíocht clog tagartha Transceiver.
Eisiúint tosaigh.

ISO 9001:2015 Cláraithe

Doiciméid / Acmhainní

	intel F Tile Srathach Lite IV Intel FPGA IP [pdfTreoir Úsáideora F Tile Srathach Lite IV Intel FPGA IP, F Tile Srathach Lite IV, Intel FPGA IP
	intel F-Tile Srathach Lite IV Intel FPGA IP [pdfTreoir Úsáideora F-Tile Srathach Lite IV Intel FPGA IP, Srathach Lite IV Intel FPGA IP, Lite IV Intel FPGA IP, IV Intel FPGA IP, FPGA IP, IP