SIEMENS Agordebla BISR-Ĉeno por Rapida Ripara Datuma Ŝarĝo

Instigo

• La hodiaŭaj dezajnoj povas havi dekojn da miloj da memoroj kun ripara redundo
• Necesas longa tempo por ŝargi la riparajn datumojn serie dum la sistemo-ŝaltado
• Ĉu ni povas anticipitage de la fakto, ke tre malmultaj el la memoroj efektive bezonas riparon por signife akceli la procezon?

Skizo

• La ĝenerala memora riparsistemo
• Antaŭa laboro
• Agordebla BISR-ĉena riparsistemo
• Eksperimentaj rezultoj
• Konkludoj

La ĝenerala memora riparsistemo

• Dediĉita riparregistro por ĉiu memoro
• Ripara ebligo indikas ke memoro bezonas ripari
• La plej multaj riparregistroj enhavas nur enhavas 0ojn kaj permesas kunpremadon de riparinformoj en fuzeoskatolo

Antaŭa laboro (ripara kunhavigo)

• Uzu saman riparan solvon por pluraj memoroj
• Bonaj rezultoj akiritaj por memoroj uzantaj vicriparon kaj memorojn malantaŭ komuna buso
• Limigita aplikaĵo por distribuitaj memoroj per kolono-riparo
• Ebla rendimenta perdo

Antaŭa laboro (memoro pretervojo)

• Ĉiu ripara registro povas esti preterpasita
• Agordoĉeno ŝarĝita unue por elekti riparregistrojn por inkludi en ĉeno
• Dukto fiasko necesa por eviti longajn nesinkronajn vojojn
• Akcelo limigita al proksimume 5X

Agordebla BISR-ĉena riparsistemo

• Etendi la ideon de Devanathan por preteriri plurajn riparregistrojn samtempe
• Preterpasi pli longajn segmentojn reduktas la supraĵon asociitan al la agorda ĉeno

Segmenta elekta cirkvito (SSC)

• Strukturo simila al Segment Insertion Bit (SIB) de IEEE 1687
  • Elektas/preterpasas rilatan ĉensegmenton
• SSC havas kroman cirkuladon por identigi segmentojn kiuj bezonas riparon
  • 1-detekta logiko

Aktiva skana vojo kun preteririta segmento

• Maldekstra segmento inkluzivita en skanvojo ĉar almenaŭ unu memoro bezonas riparo
• Dekstra segmento preterpasita ĉar neniu el la memoroj bezonas ripari
  • Segmenta enigo devigita al 0

Aktiva skana vojo (agorda ĉeno elektita)

• Aktiva skana vojo (agorda ĉeno elektita)

Ripari datuman programan sekvencon

Potenca sekvenco

Dispartiga algoritmo konsideroj

• Nombro da segmentoj dependas de kelkaj faktoroj
• La plej grava estas la difektodenseco
  • Alta difektodenseco postulas pli mallongajn segmentojn redukti probablecon de devi inkludi segmenton
• Segmentoj de antaŭekzistantaj IP-blokoj devas esti inkluzivitaj kiel estas
  • Ne ĉiam eblas efektivigi optimuman segmentgrandecon

Kalkulo de optimuma segmenta grandeco

• La BISR Ĉena Ŝanĝtempo T = Nrepair XL/Nseg + 2 X Nseg
  • L: la tuta longo de la riparregistroj
  • Nseg: nombro da segmentoj
  • Nrepair : nombro da segmentoj postulantaj riparo
• Por minimumigi T
  • ( Nrepair XL / Nseg + 2 X Nseg )′ = 0
• : = /2
• = /g

Ripari akceligan faktoron de ŝargado de datumoj (ununura riparo)

Ripari la faktoron de rapidigo de ŝarĝo de datumoj (du riparoj)

Ripari datumajn ŝarĝajn ciklojn

(supozita kontraŭ reala nombro da riparoj)

Konkludoj

• Agordebla BISR-ĉena riparsistemo estas proponita por akceli ripardatumŝarĝadon dum pecetfunkciigo
• Eksperimentaj rezultoj montras, ke nombro da horloĝcikloj povas esti reduktita je unu al du grandordoj kompare kun antaŭaj metodoj.

Dokumentoj/Rimedoj

SIEMENS Agordebla BISR-Ĉeno por Rapida Ripara Datuma Ŝarĝo [pdf] Uzantogvidilo Agordebla BISR-Ĉeno por Rapida Ripara Datuma Ŝarĝo, Agordebla BISR-Ĉeno, BISR-Ĉeno por Rapida Ripara Datuma Ŝargado, BISR-Ĉeno, Ĉeno

Referencoj

• Uzanto Manlibro