Polar Fire FPGA Splash Kit JESD204B Standalone Interface
Nota sa Aplikasyon
AN5978

Pasiuna

(Pangutana)

Kini nga dokumento naghulagway kung unsaon pagpadagan ang JESD204B standalone demo design sa Polar Fire ® Splash Board gamit ang JESD204B Standalone Demo GUI application. Ang GUI nga aplikasyon giputos uban sa disenyo files. Ang demo nga disenyo kay usa ka reference design nga gihimo gamit ang Polar Fire high-speed transceiver blocks ug ang CoreJESD204BTX ug CoreJESD204BRX IP cores. Naglihok kini sa Loopback mode pinaagi sa pagpadala sa datos sa CoreJESD204BTX ngadto sa CoreJESD204BRX IP core pinaagi sa mga transceiver lane, nga gi-loop balik sa board. Kini nga loopback setup nagpadali sa usa ka standalone JESD interface demo nga wala magkinahanglan Analog-to-Digital Converter (ADC) o Digital-to-Analog Converters (DAC).
Ang Microchip Polar Fire nga mga himan adunay naka-embed, high-speed transceiver blocks nga makadumala sa mga rate sa datos gikan sa 250 Mbps ngadto sa 12.5 Gbps. Ang module sa transceiver (PF_XCVR) naghiusa sa daghang mga bloke nga magamit aron suportahan ang daghang mga high-speed nga serial protocol sa sulod sa FPGA. Ang JESD204B usa ka high-speed serial interface standard alang sa mga data converter nga gimugna sa JEDEC committee. Ang JESD204B nga sumbanan nagpamenos sa gidaghanon sa data inputs ug outputs tali sa high-speed data converters ug receiver.
Ang Microchip naghatag sa CoreJESD204BTX ug CoreJESD204BRX IP cores nga nagpatuman sa transmitter ug receiver interface sa JESD204B standard. Kini nga mga IP cores sayon ​​nga i-integrate sa JESD204B-based data converters aron makahimo og high-bandwidth nga mga aplikasyon sama sa wireless infrastructure transceiver, software-defined radios, medical imaging system, ug radar ug luwas nga komunikasyon. Kini nga mga IP cores nagsuporta sa link widths gikan sa x1 ngadto sa x4, ug link rates gikan sa 250 Mbps ngadto sa 12.5 Gbps kada lane gamit ang subclass 0, 1 ug 2.
Para sa dugang nga impormasyon bahin sa JESD204B interface design implementasyon, ug ang tanang gikinahanglan nga block ug IP cores nga gi-instantiate sa Libero® SoC, tan-awa ang Demo Design.

Ang JESD204B standalone nga disenyo sa interface mahimong maprograma gamit ang bisan unsa sa mosunod nga mga opsyon:

• Gamit ang .job file: Sa pagprograma sa device gamit ang .job file gihatag uban sa disenyo files, tan-awa ang Programming sa Device Gamit ang Flash Pro Express.
• Paggamit sa Libero SoC: Aron maprograma ang aparato gamit ang Libero SoC, tan-awa ang Pagpadagan sa Demo Design. Gamita kini nga opsyon kung giusab ang disenyo sa demo

Mga Kinahanglanon sa Disenyo

(Pangutana)

Ang mosunod nga talaan naglista sa mga kahinguhaan nga gikinahanglan sa pagpadagan sa demo.
Talaan 1-1. Mga Kinahanglanon sa Disenyo

Kinahanglanon	Bersyon
Operating System	Windows® 10 ug 11
Hardware
Polar Fire® Splash Kit nga adunay aparato nga MPF300T-1FCG484E	Rev 2 o sa ulahi
Software	Alang sa tanang bersyon sa software nga gikinahanglan sa paghimo niini nga reference nga disenyo, tan-awa ang readme.txt file gihatag sa disenyo files.
Flash Pro Express
GUI executable (gihatagan sa disenyo files)
Libero® SoC

Mga kinahanglanon

(Pangutana)

Sa dili ka pa magsugod, buhata ang mosunod nga mga lakang:

• I-download ug i-install ang Libero® SoC (ingon sa gipakita sa website alang niini nga disenyo) sa host PC gikan sa Libero SoC Documentation.
• I-download ang disenyo sa demo files gikan sa www.microchip.com/en-us/application-notes/an5978.
• I-install ang GUI application pinaagi sa pagpadagan sa setup.exe file anaa sa disenyo files folder: <$Design_Files_Directory>/mpf_an5978_df/GUI
  Sa katapusan sa pag-instalar, mahimo kang maaghat sa pag-download ug pag-install sa FPGA_GUI_Pack, kung wala pa kini magamit sa imong sistema.
• Sa laing paagi, mahimo nimo nga mano-mano ang pag-download ug pag-install sa Microchip FPGA_GUI_Pack.

Importante: A Ang lisensya sa Libero® Gold gikinahanglan aron masusi ang imong mga disenyo gamit ang Polar Fire® Splash Kit.

Disenyo sa Demo

(Pangutana)

Ang Polar Fire® JESD204B nga disenyo sa demo gihimo aron ma-interface ang JESD204B-compliant nga data converter sa mga Polar Fire device. Ang disenyo naglihok sama sa mosunod:

1. Ang DATA_HANDLE_0 block interface sa GUI. Ang GUI makahimo sa pagpili sa PRBS o waveform input.
2. Ang DATA_HANDLE_0 block nagpasa sa input selection ngadto sa DATA_GENERATOR_0 block, nga nagmugna ug nagpadala sa katugbang nga input data ngadto sa CoreJESD204BTX IP core.
3. Ang CoreJESD204BTX IP core naghimo sa JESD204B transmitter function base sa configuration ug nagpadala sa data ngadto sa PF_XCVR (transceiver) IP core.
4. Ang na-encode nga datos nadawat sa CoreJESD204BRX IP core tungod kay ang TX ug RX lane sa PF_XCVR block gibalikbalik.
5. Ang CoreJESD204BRX IP core naghimo sa JESD204B receiver function base sa configuration ug nagpadala sa data ngadto sa GUI para sa viewsa pinili nga input.

Importante: Kanus-a usa ka sayup sa datos o sayup nga link ang gipili sa GUI, ang bloke sa generator sa sayup nagpatungha kana nga sayup ug gipakita kini sa GUI.
Ang mosunod nga numero nagpakita sa hardware nga pagpatuman sa JESD204B interface demo.

Hulagway 3-1. Pagpatuman sa Hardware Block Diagram

3.1. Pagpatuman sa Disenyo (Pangutana)
Ang mosunod nga numero nagpakita sa Libero® nga pagpatuman sa disenyo sa JESD204B interface demo.

Hulagway 3-2. JESD204B Interface Design

Ang mosunod nga talaan naglista sa importante nga input ug output signal sa disenyo.
Talaan 3-1. Mga Signal sa Input ug Output

Signal	Deskripsyon
Mga Senyales sa Pag-input
LANE0_RXD_P ug LANE0_RXD_N	Transceiver receiver differential inputs
ARST_N	External reset nakuha gikan sa push button switch sa board
RX	Tigdawat sa interface sa UART
REF_CLK_PAD_P_0 ug REF_CLK_PAD_N_0	Differential reference clock nga nakuha gikan sa on-board 125 MHz oscillator
SEL_IN[3:0]	Ang signal gimapa sa DIPs 1, 2, 3 ug 4 sa SW8 dip slide switch nga gigamit sa pag-debug sa kahimtang ug mga sayop
Mga signal sa output
LANE0_TXD_P ug LANE0_TXD_N	Transceiver transmitter differential outputs
LED_OUT[7:0]	Signal nga nagpaila kung ang link pataas o paubos
TX	Transmitter sa interface sa UART

3.2. IP Configuration (Pangutana)
Ang disenyo sa hardware alang sa interface sa JESD204B naglakip sa mosunod nga mga bloke.
3.2.1. Pagdumala sa Data (Pangutana)
Ang data handle (DATA_HANDLE_0) block makadawat sa input data selection ug link o data error generation information gikan sa GUI. Kini nga block nagpadala usab sa data output nga nadawat gikan sa CoreJESD204BRX core ug ang data o link status error ngadto sa GUI alang sa viewing.
3.2.2. Data Generator (Pangutana)
Ang data generator adunay PRBS generator ug waveform generator. Ang PRBS generator nagmugna PRBS7, PRBS15, PRBS23 ug PRBS31 patterns. Usa ka error insertion mode nga gipatuman sa PRBS generator nagsal-ot og sayop sa PRBS sequence. Ang waveform generator nagmugna sa sine, sawtooth, triangle ug square waveforms. Ang data generator nagpakaon sa usa ka 64-bit test pattern sa JESD204BTX core, nga sa ulahi nagpadala sa data ngadto sa transceiver.
3.2.3. PF_TPSRAM (Pangutana)
Adunay duha ka higayon sa PF_TPSRAM blocks, ang PF_TPSRAM_C0 block nagtipig sa JESD204B link status sa wala pa ipadala kini sa GUI. Ang PF_TPSRAM_C1 block nagtipig sa datos nga nadawat gikan sa CoreJESD204BRX sa wala pa ipadala ang datos sa GUI.
3.2.4. Error Generator (Pangutana)
Ang error generator block (ERR_GEN_0) makamugna og link error pinaagi sa pagpadala ug random data tali sa CoreJESD204BTX ug PF_XCVR kung ang link error generation gipili sa GUI.
3.2.5. PRBS_checker (Pangutana)
Ang data checker makadawat og 64-bit data gikan sa CoreJESD204BRX IP core ug susihon kung husto ba ang nadawat nga datos. Naghimo kini usa ka ihap sa sayup ug usa ka signal sa kahimtang, nga gipasa sa GUI alang sa indikasyon sa kahimtang. Ang data checker eksklusibo nga nagsusi sa mga han-ay sa PRBS nga namugna sa data generator.
3.2.6. LED Debug (Pangutana)
Ang LED debug block (LED_DEBUG_BLK_0) nag-debug sa JESD204B link status ug uban pang mga sayop. Kung ang link naa na, ang mga LED 1, 2, 3, 4, 5 ug 6 modan-ag, samtang ang mga LED 7 ug 8 dili mosiga (uban ang DIP 1, 2, 3 ug 4 nga gibutang sa ubos sa SW8 dip slide switch).
3.2.7. Init_monitor (Pangutana)
Kung ang DEVICE_INIT_DONE nga signal gikan sa Init_monitor block motaas, ang transceiver hingpit nga na-configure. Kini nga signal kay ug ed sa ARST_N signal aron makakuha og saktong reset signal alang sa disenyo.
3.2.8. CORERESET_PF (Pangutana)
Ang CoreReset_PF nag-synchronize sa mga pag-reset sa domain sa orasan nga piho sa user. Kini nagsiguro nga samtang ang assertion kay asynchronous, ang negation dungan sa orasan.
3.2.9. CoreJESD204BTX (Pangutana)
Ang CoreJESD204BTX mao ang transmitter interface sa JEDEC JESD204B standard. Alang niining demo nga disenyo, kini nga IP core gi-configure sa Libero®, ingon sa gipakita sa mosunod nga numero.

Hulagway 3-3. CoreJESD204BTX Configurator

Alang sa dugang nga impormasyon bahin sa CoreJESD204BTX, tan-awa CoreJESD204BTX Handbook.
3.2.10. CoreJESD204BRX (Pangutana)
Ang CoreJESD204BRX mao ang receiver interface sa JEDEC JESD204B standard. Alang niining demo nga disenyo, kini nga IP core gi-configure sa Libero®, ingon sa gipakita sa mosunod nga numero.
Note: Sa view ang kompleto nga configuration, ablihi ang configurator sa IP gikan sa sulod sa disenyo.

Hulagway 3-4. Ang CoreJESD204BRX Configurator

Alang sa dugang nga impormasyon bahin sa CoreJESD204BRX, tan-awa CoreJESD204BRX Handbook.
3.2.11. Interface sa Transceiver (Pangutana)
Ang Polar Fire ® high-speed transceiver (PF_XCVR) usa ka gahi nga IP block nga gidesinyo sa pagsuporta sa high-speed nga mga rate sa datos gikan sa 250 Mbps ngadto sa 12.5 Gbps. Niini nga demo, ang transceiver block (PF_XCVR) gi-configure sa 8b10b mode nga adunay Clock Data Recovery (CDR) reference clock nga 125 MHz aron suportahan ang 5.0 Gbps data rate.
Ang Polar Fire nga nagpadala sa PLL (PF_TX_PLL) naghatag sa reference nga orasan nga feed sa transceiver. Ang gipahinungod nga reperensya nga orasan (PF_XCVR_REF_CLK) nagmaneho sa PF_TX_PLL aron makamugna ang gusto nga orasan sa output alang sa 5.0 Gbps nga rate sa datos.
Ang mosunod nga numero nagpakita sa transceiver interface configuration.
Note: Sa view ang kompleto nga configuration, ablihi ang configurator sa IP gikan sa sulod sa disenyo.

Hulagway 3-5. Transceiver Interface Configurator

Istruktura sa Pag-orasan

(Pangutana)

Sa reference nga disenyo, adunay tulo ka mga domain sa orasan:

• RX_CLK (125 MHz)
• TX_CLK (125 MHz)
• FAB_REF_CLK (125 MHz)

Ang on-board nga 125-MHz crystal oscillator nagmaneho sa XCVR reference clock, nga naghatag ug orasan sa DATA_GENERATOR, CoreJESD204BTX, ERR_GEN, CoreJESD204BRX, LED_DEBUG, PRBS_CHECKER, TPSRAM C0 & C1 ug DATA_HANDLE.
Importante: Kon adunay kausaban sa data rate o reference clock sa transceiver, kinahanglan nimo nga i-reconfigure ang COREUART.
Ang mosunod nga numero nagpakita sa clocking structure.
Hulagway 4-1. Istruktura sa Pag-orasan

I-reset ang Istruktura

(Pangutana)

Ang DEVICE_INIT_DONE ug ang external reset signal ARST_N gimapa sa pin N4 sa Splash Kit.
Kini nga mga signal nagsugod sa pag-reset sa sistema (FABRIC_RESET_N) pinaagi sa res_syn_0 block.
Ang FABRIC_RESET_N signal gikan sa res_syn_0 block naghatag og direktang pag-reset sa mosunod nga mga module:

• CoreJESD204BRX
• CoreJESD204BTX
• PF_XCVR (LANE0_PMA_ARST_N)

Dugang pa, ang FABRIC_RESET_N konektado sa reset synchronizer block, nga nag-apod-apod sa mga synchronized reset signal sa mosunod nga functional blocks:

• pbs_checker
• DATA_HANDLE
• DATA_GENERATOR
• ERR_GEN
• LED_DEBUG_BLK
  Ang RX_RESET_N nga output gikan sa CoreJESD204BRX nga module nagsuplay sa mga signal sa pag-reset sa:
• LANE0_PCS_ARST_N input sa PF_XCVR_0 module
• LED_DEBUG block (EPCS_0_RX_RESET_N)

Ang mosunud nga numero nagpakita sa istruktura sa pag-reset.
Hulagway 5-1. I-reset ang Istruktura

Pagsundog sa Polar Fire® JESD204B nga Disenyo

(Pangutana)
Aron ma-simulate ang disenyo, buhata ang mosunod nga mga lakang:

1. Sugdi ang Libero®, ug pilia ang Project > Tool Profiles….
2. Sa Tool Profiles window, pilia ang Synthesis and Simulation sa Tools panes ug pilia ang pinakabag-o nga active installation directory paths alang niining duha ka himan.

Para sa Simulation, tan-awa ang disenyo files folder, paghimo sa Libero Project gamit ang gihatag nga TCL scripts, ug i-klik ang Simulate ingon nga gipasiugda sa Figure 6-2. Para sa dugang nga impormasyon, tan-awa ang Apendise B: Pagpadagan sa TCL Script.
Gihatag ang usa ka testbench aron masundog ang pattern sa JESD204B PRBS ug pagpili sa waveform. Ang mosunod nga numero nagpakita sa interaksyon tali sa testbench ug sa disenyo.
Hulagway 6-1. Testbench ug JESD204B Demo Design Interaction

Ang testbench nagmugna sa pagpili sa pagsulay alang sa PRBS input (PRBS7, PRBS15, PRBS23 ug PRBS31) ug waveform input (sine wave, sawtooth wave, triangle wave ug square wave). Gimonitor usab niini ang mga signal sa status sa output sa JESD204B (SYNC_N, ALIGNED ug CGS_ERR) para sa pag-verify sa mga hugna sa JESD204B, ug mga signal sa status sa output sa PRBS checker O_BAD ug O_ERROR[4:0].
Aron ma-simulate ang disenyo, sa tab nga Design Flow, i-double click ang Simulate ubos sa Verify Pre Synthesized Design. Ang opsyon sa Simulate gipasiugda sa mosunod nga numero.

Hulagway 6-2. Pagsundog sa Disenyo

Kung gisugdan ang simulation, ang himan sa simulation nagtipon sa tanan nga gigikanan sa disenyo files, nagpadagan sa simulation, ug nag-configure sa waveform viewer aron ipakita ang mga signal sa simulation.
Mubo nga sulat: Sa pipila ka mga kaso, ang usa ka prompt mahimong magpakita nga naghangyo sa pagpili sa usa ka aktibo nga stimulus sa dili pa magsugod sa simulation. Aron masulbad kini, pag-navigate sa Stimulus Hierarchy, pag-right-click sa PF_JESD204B_SA_TOP_TB_8b (top.v) ug pilia ang Set as Active Stimulus, sama sa gipakita sa mosunod nga numero.
Hulagway 6-3. Ibutang Ingon Aktibo nga Stimulus

6.1. Simulation Flow (Pagpangutana)
Ang mosunod nga mga lakang naghulagway sa JESD204B testbench simulation flow:

1. Sa pagsugod, ang signal sa NSYSRESET nag-reset sa tanan nga mga sangkap.
2. Human masugdan ang block sa transceiver, ang signal sa TB_RX_READY gipahayag nga taas.
3. Ang JESD204BRX nag-isyu sa usa ka hangyo sa pag-synchronize pinaagi sa pagpaubos sa TB_SYNC_N pin.
4. Ang JESD204BRX block nagsusi sa k28.5 nga mga karakter nga gipasa sa JESD204BTX block.
5. Ang CGS ug ILA nga hugna magsugod human ang TB_SYNC_N signal gipahayag nga taas.
6. Gisusi sa testbench kung ang signal sa CGS_ERR nagpahayag nga ubos o dili, ug gikompleto ang hugna sa pag-synchronize sa grupo sa code.
7. Ang JESD204BRX link nagpahayag sa TB_SYNC_N signal sa taas.
8. Human sa malampuson nga pagkompleto sa CGS nga hugna, ang JESD204BTX block magsugod sa Initial Lane
   Alignment (ILA) nga han-ay pinaagi sa pagpasa sa upat ka multi-frame sa mosunod nga han-ay:
   – Unang frame sa TB_TX_SOMF = 0x8
   – Ikaduha nga frame sa TB_TX_SOMF = 0x2
   – Ikatulo nga frame sa TB_TX_SOMF = 0x8
   – Ikaupat nga frame sa TB_TX_SOMF = 0x2
9. Ang link sa JESD204BRX nagsugod sa pagdawat sa upat ka multi-frame sa mosunod nga han-ay:
   – Unang frame sa TB_TX_SOMF = 0x8
   – Ikaduha nga frame sa TB_TX_SOMF = 0x2
   – Ikatulo nga frame sa TB_TX_SOMF = 0x8
   – Ikaupat nga frame sa TB_TX_SOMF = 0x2
10. Ang ILA phase test mopasar kung ang tanan nga JESD204BRX DATA_OUT hustong nadawat nga adunay frame alignment.
11. Human sa malampuson nga pagkompleto sa ILA phase, ang JESD204BTX block mosulod sa data phase.
12. Sa yugto sa datos, ang mosunod nga datos gipakaon sa JESD204BTX block: PRBS7, PRBS15, PRBS23 ug PRBS31 gamit ang PRBS generator.
13. Ang Sine, Square, Saw ug triangular nga mga balud namugna gikan sa waveform generator.
14. Ang PRBS checker nagsusi sa nadawat nga PRBS pattern batok sa gipaabot nga PRBS pattern.
15. Ang waveform output mahimong viewed sa simulation window sa katugbang nga wave selection sama sa gipakita sa Figure 6-5.
16. Kung ang data checker wala makamatikod sa bisan unsa nga sayup, ang testbench mag-isyu sa usa ka TESTBENCH PASSED nga mensahe nga nagpahayag nga ang simulation malampuson. Kung adunay makit-an nga sayup, ang testbench mag-isyu sa usa ka TESTBENCH FAILED nga mensahe aron ipakita nga ang testbench napakyas.
    Samtang nagdagan ang simulation, imong makita ang kahimtang sa mga kaso sa pagsulay sa Transcript window sa Model Sim, ingon sa gipakita sa mosunod nga numero.

Hulagway 6-4. Transcript Window

Human sa simulation, ang Waveform window nagpakita sa simulation waveforms sama sa gipakita sa mosunod nga numero.
Note: Ikaw mahimong makamatikod sa pipila ka mga pasidaan sa log. Kini makita tungod kay ang UART wala gigamit sa simulation. Ang simulation gipunting lamang sa JESD, samtang ang UART ug RAM gilakip alang sa mga katuyoan sa GUI.
Hulagway 6-5. Simulation Waveform Window

Pag-set up sa Demo

(Pangutana)

Human sa paghimo sa bitstream, ang Polar Fire® device kinahanglang maprograma. Aron maprograma ang Polar Fire device, buhata ang mosunod nga mga lakang:

1. Siguroha nga ang mga setting sa jumper sa pisara parehas sa gilista sa mosunod nga lamesa.
   Talaan 7-1. Mga Setting sa Jumper

   Jumper	Deskripsyon	Default
   J11	Isira ang pin 1 ug 2 alang sa pagprograma pinaagi sa FTDI chip. Ablihi ang pin 1 ug 2 alang sa pagprograma pinaagi sa eksternal nga FlashPro4 o FlashPro5 device.	Bukas
   J3	Jumper aron mapili ang core voltage. Isira ang pin 1 ug 2 para sa 1.05 V. Ablihi ang pin 1 ug 2 alang sa 1.0 V.	Sirado
   J10	Isira ang pin 1 ug 2 para sa programming pinaagi sa external SPI flash. Kung bukas ang J10, gitugotan niini ang SPI slave programming gamit ang FTDI chip.	Bukas

2. Ikonektar ang power supply cable sa J2 connector sa board.
3. Ikonektar ang USB cable gikan sa host PC ngadto sa J1 (FTDI port) sa board.
4. Gahum Sa pisara gamit ang SW1 slide switch.
   Kung ang board gipaandar, ang power supply LEDs 1 hangtod 4 mosiga. Para sa dugang nga impormasyon bahin sa mga LED sa Polar Fire Splash Board, tan-awa ang UG0786: Polar Fire FPGA Splash Kit User Guide.
5. Sa tab nga Libero Design Flow, pag-double click sa Run PROGRAM Action.

Sa view ang katugbang nga log file, navigate ngadto sa Reports tab, right-click Run Program Action ug pilia View Ireport.
Kung ang aparato malampuson nga naprograma, ang usa ka berde nga marka sa marka makita sama sa gipakita sa mosunod nga numero. Para sa impormasyon kon unsaon pagpadagan ang JESD204B standalone demo, tan-awa ang Running the Demo.

Hulagway 7-1. Nakompleto ang Programming sa Device

Pagprograma sa Device Gamit ang Flash Pro Express

(Pangutana)
Kini nga seksyon naghulagway kung giunsa ang pagprograma sa Polar Fire® nga aparato gamit ang trabaho sa pagprograma file gamit ang Flash Pro Express. Ang .trabaho file anaa sa mosunod nga disenyo filelokasyon sa folder: mpf_an5978_df/Programming_Files/ibabaw. trabaho.

Aron maprograma ang device, buhata ang mosunod nga mga lakang:

1. Sa host PC, ilunsad ang Flash Pro Express software.
2. Aron makahimo og bag-ong proyekto, i-klik ang Bag-o o Bag-ong Proyekto sa Trabaho gikan sa Flash Pro Express Job gikan sa Project menu.
3. Pagsulod sa mosunod sa New Job Project gikan sa Flash Pro Express Job dialog box:
   - Trabaho sa programming file: I-klik ang Browse ug navigate sa lokasyon diin ang trabaho file nahimutang ug pilia ang file. Ang default nga lokasyon mao ang: mpf_an5978_df/Programming_Files/ibabaw. trabaho.
   – Ang lokasyon sa proyekto sa trabaho sa Flash Pro Express: I-klik ang Pag-browse ug pag-navigate sa lokasyon sa proyekto sa Flash Pro Express.
   Hulagway 8-1. Bag-ong Proyekto sa Trabaho gikan sa Flash Pro Express Job
4. I-klik ang OK. Ang gikinahanglan nga programming file gipili ug andam nga maprograma sa aparato.
5. Ang Flash Pro Express nga bintana makita, ingon sa gipakita sa mosunod nga numero. Kumpirma nga ang numero sa programmer makita sa natad sa Programmer. Kung dili, kumpirmahi ang mga koneksyon sa board ug i-klik ang Refresh/Rescan Programmers.
   Hulagway 8-2. Pagprograma sa Device
6. I-klik ang RUN. Kung malampuson nga naprograma ang aparato, usa ka kahimtang sa RUN PASSED ang gipakita sama sa gipakita sa mosunod nga numero.
   Hulagway 8-3. FlashPro Express—MADAGAN NA
7. Isira ang Flash Pro Express o i-klik ang Exit sa Project tab.

Pagpadagan sa Demo

(Pangutana)

Kini nga seksyon naghulagway kung unsaon paggamit ang JESD204B GUI sa pagpadagan sa JESD204B demo sa Polar Fire® Splash Board.
9.1. Pag-instalar sa GUI (Pangutana)
Aron mapadagan ang demo, i-install ang JESD204B GUI. Gitugotan sa GUI ang pagpili sa lain-laing PRBS test patterns isip input, ug gipakita ang JESD204B status signal ug ang PRBS status nga nadawat gikan sa board.
Ang Waveform nga tab sa GUI nagpakita sa mga output waveform nga nadawat gikan sa board alang sa matag waveform nga gipili isip input.

Aron ma-install ang GUI, buhata ang mosunod nga mga lakang:

1. I-install ang JESD204B_GUI nga aplikasyon (setup.exe) gikan sa mosunod nga disenyo files folder: mpf_an5978_df/GUI.
2. Aron masugdan ang aplikasyon sa GUI, i-double click ang aplikasyon sa JESD204B_GUI gikan sa direktoryo sa pag-install.

9.2. Pagpadagan sa Demo Design (Pangutana)
Aron ipadagan ang JESD204B demo, buhata ang mosunod nga mga lakang:

1. Ikonektar ang mga jumper ug i-set up ang Polar Fire® Splash Board sama sa gihulagway sa mga lakang 1 hangtod 4 sa Pag-set Up sa Demo.
2. Sa Device Manager sa host PC, timan-i ang COM port nga nalangkit sa USB serial converter
   C. Aron matino ang COM port, susiha ang Location field sa mga kabtangan sa matag COM port.
3. Sa Start menu sa host PC, i-klik ang JESD204B_GUI.
4. Gikan sa lista sa mga COM port, pilia ang COM port nga giila sa lakang 2, ug i-klik ang Connect, ingon sa gipakita sa mosunod nga numero.
   Hulagway 9-1. Pagpili sa COM Port Importante: Port ang mga numero mahimong magkalainlain. Niining example, COM port 32 mao ang husto nga pantalan sa pagpili.
   Human sa malampuson nga koneksyon, ang Host Connection indicator mahimong berde, sama sa gipakita sa mosunod nga numero.
   Hulagway 9-2. Malampuson nga Host ConnectionAng mosunod nga talaan naglista sa status signal nga gipakita sa JESD204B GUI.
   Talaan 9-1. Mga Signal sa Status sa JESD204B GUI

   Signal	Deskripsyon
   Koneksyon sa Host	Nagpakita sa kahimtang sa komunikasyon sa UART.
   Status sa Link	Nagpakita sa status sa link sa komunikasyon tali sa TX ug RX.
   SYNC_N	Nagpakita sa kahimtang sa JESD204B.
   GI-ALIGNED	Nagpakita nga ang tanan nga mga agianan sa transceiver na-align.
   RX VALID	Nagpakita nga ang datos sa RX balido. Sa 8b10b mode, nagpakita nga ang comma alignment nahitabo ug ang CDR na-lock.
   Status sa PRBS	Nagpakita sa sayup sa PRBS.
   Ihap sa Sayop	Naghatag sa gidaghanon sa mga sayup nga nahitabo sa panahon sa pagsusi sa PRBS
   CGS_ERR	Nagpakita sa usa ka code group synchronization error.
   NIT_ERR	Nagpakita sa usa ka "wala sa lamesa" nga sayup.
   DISP ERR	Nagpakita og disparity error.
   LINK_CD_ERR	Nagpakita sa usa ka link configuration data mismatch.
   UCC_ERR	Nagpakita sa usa ka "wala damha nga kontrol nga karakter" nga sayup.

5. Gikan sa Input Selection list, pilia ang pattern nga ipasa, ug i-klik ang START, sama sa gipakita sa mosunod nga numero.
   Hulagway 9-3. Pagpili sa PatternAng pinili nga sumbanan gipadala sa serial transmit link ug nadawat sa CoreJESD204BRX, nga nagsusi sa mga sayop. Bisan unsang orasa, ang status sa JESD204B mahimong ma-monitor gamit ang mga signal sa status sa GUI, sama sa gipakita sa mosunod nga numero.
   Hulagway 9-4. Status sa Link ug Status sa JESD204B
6. Aron makamugna og sayop sa PRBS data, i-klik Generate Data Error.
   Ang PRBS Status indicator mahimong pula, ug ang Error Count field nagpakita sa gidaghanon sa mga sayop, sama sa gipakita sa mosunod nga numero.
   Hulagway 9-5. Sayop sa Data
7. I-klik ang Clear Error aron malimpyohan ang mga sayop sa PRBS data ug i-reset ang PRBS status.
   Ang PRBS Status indicator nahimong berde, ug ang Error Count mausab ngadto sa 0, sama sa gipakita sa mosunod nga numero.
   Hulagway 9-6. Gitangtang ang Sayop sa Data
8. Aron makamugna og link error tali sa CoreJESD204BTX ug sa transceiver lane, click Generate Link Error.
   Ang Link Status, SYNC_N, ALIGNED, RX VALID, DISP_ERR ug CGS_ERROR nga mga timailhan mahimong pula, sama sa gipakita sa mosunod nga numero.
   Hulagway 9-7. Sayop sa Link
9. Aron malimpyohan ang sayup sa link, i-klik ang Clear Error.
   Ang mga indikasyon sa status mahimong berde, ingon sa gipakita sa mosunod nga numero.
   Hulagway 9-8. Klaro nga Link Error
10. Para usbon ang pattern, pilia ang Triangle gikan sa Input Selection list.
    Ang pinili nga sumbanan gipadala sa serial transmit link ug nadawat sa CoreJESD204BRX. Bisan unsang orasa, ang status sa JESD204B mahimong ma-monitor gamit ang mga signal sa status sa GUI.
11. Sa view ang waveform nga nadawat gikan sa CoreJESD204BRX, i-klik ang Waveform tab, ingon sa gipakita sa mosunod nga numero.
    Hulagway 9-9. Triangle Waveform
12. Aron tapuson ang demo, i-klik ang Hunong ug isira ang GUI.

Apendise A: Mga Reperensya

(Pangutana)

Kini nga seksyon naglista sa mga dokumento nga naghatag ug dugang nga impormasyon bahin sa JESD204B standard ug IP cores nga gigamit sa demo design.

• Para sa impormasyon bahin sa JESD204B interface standard, bisitaha ang JEDEC website.
• Para sa impormasyon bahin sa Polar Fire transceiver blocks, PF_TX_PLL ug PF_XCVR_REF_CLK, tan-awa Giya sa Gumagamit sa Polar Fire Family Transceiver.
• Alang sa dugang nga impormasyon bahin sa PF_TPSRAM (PF Micro SRAM), tan-awa Giya sa Gumagamit sa Polar Fire Family Fabric.
• Alang sa dugang nga impormasyon bahin sa CoreJESD204BTX, tan-awa CoreJESD204BTX Handbook.
• Alang sa dugang nga impormasyon bahin sa CoreJESD204BRX, tan-awa CoreJESD204BRX Handbook.
• Alang sa dugang nga impormasyon bahin sa Libero, Model Sim ug Simplify, tan-awa ang Microchip Libero SoC webpanid.

Apendise B: Pagpadagan sa TCL Script

(Pangutana)

Ang mga script sa TCL gihatag sa disenyo files folder ubos sa direktoryo nga HW. Kung gikinahanglan, ang dagan sa disenyo mahimong kopyahon gikan sa Pagpatuman sa Disenyo hangtod sa paghimo sa trabaho file. Sa pagpadagan sa TCL, buhata ang mosunod nga mga lakang:

1. Ilunsad ang Libero® software.
2. Pilia ang Project> Ipatuman ang Script….
3. I-klik ang Browse ug pilia ang script.tcl gikan sa na-download nga HW directory.
4. I-klik ang Run.

Human sa malampuson nga pagpatuman sa TCL script, ang Libero nga proyekto gihimo sulod sa HW directory. Para sa dugang nga impormasyon bahin sa TCL scripts, tan-awa ang mpf_an5978_df/HW/TCL_Script_readme.txt.
Para sa dugang nga mga detalye sa TCL commands, tan-awa ang TCL Commands Reference Guide. Alang sa bisan unsang mga pangutana nga masugatan sa pagpadagan sa TCL script, kontaka ang Technical Support.

Kasaysayan sa Pagbag-o

(Pangutana)

Ang kasaysayan sa rebisyon naghulagway sa mga kausaban nga gipatuman sa dokumento. Ang mga pagbag-o gilista pinaagi sa rebisyon, sugod sa kasamtangan nga publikasyon.

Rebisyon	Petsa	Deskripsyon
A	08/2025	Ang mosunod mao ang listahan sa mga kausaban nga gihimo sa rebisyon A sa dokumento: • Ang dokumento gibalhin ngadto sa Microchip template. • Ang numero sa dokumento gi-update gikan sa 50200796 ngadto sa DS00005978. • Ang dokumento ID gi-update gikan sa DG0796 ngadto sa AN5978.
3.0	—	Kini nga dokumento gi-update bahin sa pagpagawas sa Libero® SoC Polar Fire v2.2.
2.0	—	Kini nga dokumento gi-update bahin sa pagpagawas sa Libero SoC Polar Fire v2.1.
1.0	—	Ang unang publikasyon niini nga dokumento.

Suporta sa Microchip FPGA

Ang grupo sa mga produkto sa Microchip FPGA nagpaluyo sa mga produkto niini nga adunay nagkalain-laing serbisyo sa suporta, lakip ang Customer Service, Customer Technical Support Center, a website, ug mga opisina sa pagbaligya sa tibuok kalibutan.
Gisugyot ang mga kustomer nga bisitahan ang Microchip online nga mga kapanguhaan sa wala pa makontak ang suporta tungod kay lagmit nga ang ilang mga pangutana natubag na.
Kontaka ang Technical Support Center pinaagi sa website sa www.microchip.com/support. Hisguti ang FPGA Device Part number, pilia ang angay nga kategorya sa kaso, ug i-upload ang disenyo files samtang nagmugna og teknikal nga suporta nga kaso.
Kontaka ang Customer Service alang sa dili teknikal nga suporta sa produkto, sama sa pagpresyo sa produkto, pag-upgrade sa produkto, impormasyon sa pag-update, status sa order, ug pagtugot.

• Gikan sa North America, tawag sa 800.262.1060
• Gikan sa ubang bahin sa kalibutan, tawag sa 650.318.4460
• Fax, gikan sa bisan asa sa kalibutan, 650.318.8044

Impormasyon sa Microchip

Mga marka sa pamatigayon
Ang "Microchip" nga ngalan ug logo, ang "M" nga logo, ug uban pang mga ngalan, logo, ug mga tatak mga rehistrado ug dili rehistrado nga mga marka sa pamatigayon sa Microchip Technology Incorporated o sa iyang mga kaubanan ug/o mga subsidiary sa Estados Unidos ug/o ubang mga nasud (“Microchip Mga marka sa pamatigayon”). Ang impormasyon bahin sa Microchip Trademarks makita sa https://www.microchip.com/en-us/about/legalinformation/microchip-trademarks.
ISBN: 979-8-3371-1709-6

Legal nga Pahibalo
Kini nga publikasyon ug ang impormasyon dinhi mahimong gamiton lamang sa mga produkto sa Microchip, lakip ang pagdesinyo, pagsulay, ug paghiusa sa mga produkto sa Microchip sa imong aplikasyon. Ang paggamit niini nga impormasyon sa bisan unsang laing paagi naglapas niini nga mga termino. Ang impormasyon bahin sa mga aplikasyon sa device gihatag lamang para sa imong kasayon ​​ug mahimong mapulihan sa mga update. Imong responsibilidad ang pagsiguro nga ang imong aplikasyon nagtagbo sa imong mga detalye. Kontaka ang imong lokal nga opisina sa pagbaligya sa Microchip alang sa dugang nga suporta o, pagkuha og dugang nga suporta sa www.microchip.com/en-us/support/design-help/client-support-services.

KINI NGA IMPORMASYON GIHATAG SA MICROCHIP "AS IS". ANG MICROCHIP WALAY MGA REPRESENTASYON O WARRANTY SA BISAN UNSANG KLASE MAPASABOT O GIPAHIBALO, GISULAT O ORAL, STATUTORY O UBAN PA, MAY KALAMBOAN SA IMPORMASYON LAKIP APAN DILI LIMITADO SA BISAN UNSANG GIPASABOT NGA WARRANTY SA DILI, PAGBASA KATUYOAN, O MGA WARRANTY NGA MAY MALABATI SA IYANG KONDISYON, KALIDAD, O PERFORMANCE.
BISAN WALA MAN ANG MICROCHIP MAHIMONG TUBAG ALANG SA BISAN UNSANG INDIRECT, ESPESYAL, PUNITIVE, INCIDENTAL, O KONSEQUENTIAL NGA PAGKAWAL, KADOT, GASTO, O GASTO SA BISAN UNSANG KLASE NGA MAY MALAIT SA IMPORMASYON O PAGGAMIT KINI, BISAN UNSAY HINUNGDANON, BISAN KON NAHIMO ANG POSIBILIDAD O ANG MGA KADOT MAHITABO. HANGTOD SA KATAPUSAN NGA GITUGOT SA BALAOD, ANG TOTAL LIABILIDAD SA MICROCHIP SA TANANG MGA PANGANGINLAN SA UNSANG PAAGI NGA MAY KALAMBOAN SA IMPORMASYON O ANG PAGGAMIT NIINI DILI MOLABAW SA KANTIDAD SA BAYARAN, KUNG NAA MAN, NGA IMONG GIBAYAD DIREKTA SA MICROCHIP ALANG SA IMPORMASYON.
Ang paggamit sa mga gamit sa Microchip sa suporta sa kinabuhi ug/o mga aplikasyon sa kaluwasan hingpit nga naa sa peligro sa pumapalit, ug ang pumapalit miuyon nga depensahan, bayran ug huptan nga dili makadaot ang Microchip gikan sa bisan unsa ug tanan nga mga kadaot, pag-angkon, mga demanda, o mga gasto nga resulta sa ingon nga paggamit. Wala’y mga lisensya nga gihatag, sa tinuud o kung dili, sa ilawom sa bisan unsang mga katungod sa intelektwal nga kabtangan sa Microchip gawas kung gipahayag.

Feature sa Pagpanalipod sa Code sa Microchip Device
Matikdi ang mosunod nga mga detalye sa feature sa pagpanalipod sa code sa mga produkto sa Microchip:

• Ang mga produkto sa Microchip nakab-ot ang mga detalye nga anaa sa ilang partikular nga Microchip Data Sheet.
• Nagtuo ang Microchip nga ang pamilya sa mga produkto niini luwas kung gigamit sa gituyo nga paagi, sulod sa mga detalye sa pag-operate, ug sa ilawom sa normal nga mga kondisyon.
• Ang mga mithi sa Microchip ug agresibo nga nanalipod sa mga katungod sa intelektwal nga kabtangan niini. Ang mga pagsulay sa paglapas sa mga bahin sa pagpanalipod sa code sa mga produkto sa Microchip hugot nga gidili ug mahimong makalapas sa Digital Millennium Copyright Act.
• Bisan ang Microchip o bisan unsang ubang tiggama sa semiconductor dili makagarantiya sa seguridad sa code niini. Ang pagpanalipod sa code wala magpasabut nga gigarantiyahan namon ang produkto nga "dili mabuak".
  Ang pagpanalipod sa code kanunay nga nag-uswag. Gipasalig sa Microchip ang padayon nga pagpaayo sa mga bahin sa pagpanalipod sa code sa among mga produkto.

 Nota sa Aplikasyon
© 2025 Microchip Technology Inc. ug mga subsidiary niini
DS00005978A –

Mga Dokumento / Mga Kapanguhaan

MICROCHIP AN5978 Polar Fire FPGA Splash Kit [pdf] Giya sa Gumagamit AN5978 Polar Fire FPGA Splash Kit, AN5978, Polar Fire FPGA Splash Kit, Fire FPGA Splash Kit, FPGA Splash Kit, Splash Kit

Mga pakisayran

• Manwal sa Gumagamit