ALTERA AN748 Nios II Classic Embedded Processor
Kini nga dokumento naggiya sa mga tiggamit sa proseso sa pagbalhin sa usa ka kasamtangan nga naka-embed nga sistema nga naggamit sa Altera® Nios® II Classic nga naka-embed nga processor ngadto sa Nios II Gen2 nga processor. Kini nga dokumento naghisgot sa tanang gikinahanglan nga mga kausaban sa hardware ug software aron magamit ang Nios II Gen2 nga processor, ingon man ang opsyonal nga mga kausaban nga mahimo aron mapalambo pa ang performance ug functionality sa sistema. Ang Nios II nga naka-embed nga processor nga pamilya ug mga development kits gisagop sa daghang mga team sa engineering sa tibuok kalibutan tungod sa ilang kasayon sa paggamit sa duha sa pagpalambo ug pagpatuman sa system-on-a-programmable-chip (SOPC) nga mga disenyo. Ang Nios II processor nagrepresentar sa sunod nga rebolusyonaryong lakang sa embedded design. Ang Nios II Gen2 processor cores kay binary compatible update sa Nios II Classic processor architecture. Kini nga mga bag-ong mga cores nagtanyag daghang mga bag-ong bahin sa mga naglungtad nga mga core nga adunay gamay nga paningkamot sa pag-port gikan sa usa ka proyekto sa Nios II Classic. Ang pag-upgrade sa usa ka sistema gikan sa Nios II Classic nga processor nanginahanglan gamay nga pagbag-o sa sistema nga nasakup sa kini nga dokumento. Kini nga mga lakang naglakip sa pag-ilis sa Nios II Classic nga processor sa usa ka Nios II Gen2 nga processor sa Qsys nga mano-mano o pinaagi sa paggamit sa usa ka script.
Mga kinahanglanon
Kinahanglan nimong sigurohon nga ang mosunod nga mga himan na-install:
- Quartus® II 14.0 o mas taas pa
- Nios II Embedded Design Suite 14.0 o mas taas pa
Para sa dugang nga impormasyon, tan-awa ang “Pag-instantiate sa Nios II Gen2 Processor” nga kapitulo sa Nios II Gen2 Processor Reference Guide ug ang Nios II Hardware Development Tutorial.
May Kalabutan nga Impormasyon
- Nios II Gen2 Processor Reference Guide
- Nios II Gen2 Hardware Development Tutorial
Mga Pagpauswag sa Feature sa Nios II Gen2 Processor
Ang pamilya sa processor sa Nios II Gen2 naglangkob sa /e ug /f cores. Nagtanyag kini og mga kalamboan sa Nios II Classic nga mga cores sa processor:
- Opsyonal nga bug-os nga 32-bit nga address space
- Opsyonal nga user-defined Peripheral address nga rehiyon alang sa data cache bypass
- Gipauswag nga interface sa Qsys
Ang Nios II Gen2 /e core hingpit nga paatras nga nahiuyon sa Nios II Classic / s core. Ang Nios II Classic / s core walay direkta nga katumbas sa Nios II Gen 2 nga pamilya, bisan pa ang Nios II Gen2 / f processor (tungod kay kini adunay mas flexible nga kapabilidad sa pag-configure) mahimong ma-configure aron adunay parehas nga feature set sama sa Nios II Classic / s kinauyokan. Intel Corporation. Tanang katungod gigahin. Ang Intel, ang Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus ug Stratix nga mga pulong ug logo kay mga marka sa pamatigayon sa Intel Corporation o sa mga subsidiary niini sa US ug/o ubang mga nasud. Gigarantiya sa Intel ang paghimo sa iyang mga produkto nga FPGA ug semiconductor sa kasamtangang mga espesipikasyon subay sa standard warranty sa Intel, apan adunay katungod sa paghimog mga pagbag-o sa bisan unsang produkto ug serbisyo bisan unsang orasa nga wala’y pahibalo. Ang Intel walay responsibilidad o tulubagon nga naggikan sa aplikasyon o paggamit sa bisan unsang impormasyon, produkto, o serbisyo nga gihulagway dinhi gawas sa dayag nga giuyonan sa pagsulat sa Intel. Gitambagan ang mga kustomer sa Intel nga makakuha sa pinakabag-o nga bersyon sa mga detalye sa aparato sa dili pa mosalig sa bisan unsang gipatik nga impormasyon ug sa dili pa magbutang og mga order alang sa mga produkto o serbisyo.
- Ang ubang mga ngalan ug mga tatak mahimong maangkon ingon nga kabtangan sa uban.
Hardware Migration gikan sa Nios II Classic ngadto sa Nios II Gen2 Processors
Ang Nios II Gen2/f core nagtanyag sa mosunod nga feature enhancements sa Nios II Classic/f core:
- Opsyonal nga bug-os nga suporta sa ECC, lakip ang data cache ug TCMs (Tightly-coupled Memories)
- Opsyonal nga static nga panagna sa sanga
- Mas taas nga performance multiplier
- Mas maayo ug mas deterministikong divider
- Gisuportahan ang 64-bit multiply sa tanan nga mga aparato
- Gipauswag ang pagpatuman sa mubu nga gasto sa shifter hangtod sa 4 bits/cycle
- Ang cache sa panudlo karon opsyonal bisan kung si JTAG anaa ang debug
- Bag-ong interface sa sistema alang sa pagsubay sa sistema
Para sa mas detalyado nga impormasyon sa bisan hain niini nga mga feature, tan-awa ang Nios II Gen2 Processor Reference Guide.
May Kalabutan nga Impormasyon
Nios II Gen2 Processor Reference Guide
Hardware Migration gikan sa Nios II Classic ngadto sa Nios II Gen2 Processors
Ang Qsys IP ug system interface alang sa Nios II Classic ug Nios II Gen2 nga mga processor parehas. Makahimo kini kanimo nga direktang ilisan ang Nios II Classic nga processor sa imong kasamtangan nga proyekto sa bag-ong Nios II Gen2 IP nga adunay gamay nga paningkamot. Qsys re-generation ug proyekto re-compilation gikinahanglan human sa pag-ilis sa kasamtangan nga Nios II Classic IP.
Sugod sa Altera Complete Design Suite (ACDS) 14.1, ang paglalin sa Nios II Classic ngadto sa Nios II Gen2 awtomatiko. Adunay ka kapilian sa pag-upgrade sa imong sistema sa Nios II kung ang usa ka proyekto sa Nios II Classic giablihan sa Quartus 14.1 ug pataas.
Manwal nga Pag-update gamit ang Migration Tcl script
Sa ACDS 14.0, usa ka migration script ang gihimo nga nagbalhin sa mga disenyo sa hardware gikan sa Nios II Classic ngadto sa Nios II Gen2. Aron ibalhin ang imong kasamtangan nga disenyo sa Qsys ngadto sa Nios II Gen2 nga processor, sunda ang mga lakang sa ubos:
- I-download ang nios2_gen2_migration.tcl ug ibutang ang script sa imong direktoryo sa proyekto
- Pagdalagan ang Nios II Command Shell sa Windows system o console sa Linux system.
- Pag-browse sa imong direktoryo sa proyekto ug pangitaa ang imong sistema nga proyekto sa Qsys file:
.qsys - Sa higayon nga sa direktoryo padagana ang mosunod nga sugo:
qsys-script–script=nios2_gen2_migration.tcl–system-file= .qsys - I-regenerate ang Qsys ug i-recompile ang imong proyekto human ma-apply ang Tcl script sa ibabaw sa Quartus II.
- Ablihi ang Nios II SBT ug padagana ang “generate bsp-editor” sa Nios II EDS aron ma-update ang BSP.
May Kalabutan nga Impormasyon
nios2_gen2_migration.tcl
Mga setting sa Qys para sa pag-migrate sa Nios II Classic /s core ngadto sa Nios II Gen2 /f core nga walay paggamit sa Tcl script
Dili sama sa Nios II Classic, ang Nios II Gen2 nga pamilya walay standard /s core. Ang mga lakang sa ubos naghulagway kung giunsa ang pag-configure sa usa ka Nios II Gen2 / f core aron adunay usa ka katumbas nga bahin nga gitakda sa Nios II Classic / s core.
Nios II Gen2 Qsys Interface
Sa Qsys paghimo og usa ka Nios II Gen2 nga processor ug ablihi ang bintana sa configuration sa processor. Pilia ang mosunod nga mga setting sa mga tab:
Panguna nga tab:
- Nios II Core: Pilia ang Nios II /f
Tab sa Caches ug Memory Interface:
- Cache sa panudlo: Pilia ang gidak-on nga gikinahanglan
- Data Cache: gidak-on = Wala
Tab nga Advanced Features:
- Pagtagna sa sanga = Static
Software Migration sa Nios II Gen2 Processors
Girekomenda ni Altera nga ang tanang BSP packages sa Nios II Software Build Tools nga mga proyekto matukod pag-usab human sa hardware migration (gamit ang bag-ong .sopcinfo file) aron masiguro ang husto nga paghatag sa impormasyon gikan sa hardware.
Mubo nga sulat: Kung magdugang ka bag-ong Nios II Gen2 nga mga bahin (mga rehiyon sa memorya sa peripheral o 32-bit nga pag-address), siguroha nga ang software giusab aron mahunahuna kini.
Mga Limitasyon sa Software – Mga Rehiyon sa Memorya nga Wala Na-cache
Kung ang usa ka processor nga adunay data cache mag-isyu sa usa ka pagbasa ug ang data wala sa cache, ang cache magkarga ug gamay nga block o 'linya' sa datos gikan sa memorya ngadto sa cache. Kung ang processor mag-isyu sa usa ka pagsulat, ang bag-ong kantidad gitipigan sa data cache. Uban sa usa ka write back data cache sama sa Nios II processor, ang mga bag-ong data values isulat lamang balik sa tinuod nga pisikal nga lokasyon kung ang cache ma-flush o ang data gipapahawa gikan sa cache. Kini nga matang sa operasyon dili madawat alang sa mga rehiyon sa panumduman diin ang datos kinahanglan isulat
Panapos
diha-diha dayon sa hardware aron makaapekto sa function/operasyon nga gitinguha sama sa shared memory o pagsulat sa peripheral/hardware control registers. Kinahanglan nimo nga i-flush dayon ang cache, o mogamit usa ka operasyon sa memorya nga mo-bypass sa cache ug diretso nga moadto sa gusto sa hardware. Usahay adunay uban nga mga hinungdan ngano nga dili nimo gusto nga ang data ma-cache (pananglitan kung ang datos dili na basahon balik ug/o dili gusto nga papahawaon ang ubang datos gikan sa cache alang sa performance o uban pang rason). Uban sa Nios II Classic processor cache bypass mahimong makab-ot pinaagi sa paggamit sa espesyal nga I/O read/write instructions (eg ldwio/stwio), pinaagi sa pag-set bit-31 sa data read/write address, o pinaagi sa pagpatuman sa MMU/MPU ug setting kini sa hustong paagi.
Mubo nga sulat: Ang mga kapilian sa MMU ug bit-31 managsama nga eksklusibo. Ang Nios II Gen2 nga mga cores mahimong magtanyag sa tanan nga parehas nga mga mekanismo alang sa cache bypass, apan ang pagpatuman sa caching gamay ra nga lahi ug mahimo’g hinungdan sa usa ka isyu sa paglalin sa software sa Nios II Classic hangtod sa Nios II Gen2.
Kung ang Nios II Classic nga processor naghimo sa usa ka wala gi-cache nga pagsulat ug ang lokasyon sa panumduman (ug busa ang kauban nga linya sa cache) naa sa cache sa data, ang bag-ong kantidad sa datos gisulat usab sa cache bisan pa nga kini usa ka wala gi-cache nga pagsulat. Kini nagpasabot nga ang data sa cache mao ang kanunay nga up to date, ug kon ang software design hinungdan sa data gikan sa mga lokasyon nga gipailalom sa uncached panumduman nagsulat nga loaded gikan sa cache, walay pagkawala sa data coherency. Busa ang Nios II Classic nga processor makasuporta sa wala-cached nga mga rehiyon sa memorya sa bisan unsa nga gidak-on ug bisan unsa nga pag-align sa address tungod kay kini nagtugot sa pagsagol sa mga cache ug wala'y cache nga mga rehiyon sa memorya sa samang linya sa cache. Dili kini tinuod alang sa Nios II Gen2 cores. Sa Nios II Gen2 processor core, ang mga uncached nga mga transaksyon tinuod nga nag-bypass sa data cache ug ang mga sulod sa cache wala ma-update (standard practice alang sa kadaghanan sa mga processor). Kung ang usa ka wala gi-cache nga rehiyon sa panumduman nag-ambit sa usa ka linya sa cache nga adunay usa ka naka-cache nga rehiyon, ang wala gi-cache nga rehiyon ma-mapa sa cache ug ang memorya mahimong ma-update sa wala’y kapuslanan nga datos kung ang cache ma-flush.
Kinahanglan nimo nga sigurohon nga ang wala'y cache ug cached nga mga rehiyon sa panumduman klaro nga gibulag ug dili parehas nga linya sa cache kung ma-map sa data cache. Kini makab-ot pinaagi sa pagsiguro nga ang wala ma-cache nga mga rehiyon sa panumduman nahisubay sa gidak-on sa linya sa cache sa datos (32 bytes) ug ang gidak-on sa usa o daghan pa nga mga linya sa cache sa datos (multiples sa 32 bytes). Gipugngan niini ang pagsagol sa mga cacheable ug non-cacheable nga data sa parehas nga linya sa cache ug busa isulat pagbalik ang stale/invalid data. Girekomenda ni Altera nga ang base nga mga adres sa peripheral register sets ipahiangay sa data cache line boundaries ug nga ang mga drayber mogamit sa cache bypass I/O read write instructions. Mao nga dili tingali nga kinahanglan ang mga pagbag-o sa mga drayber. Ang ubang software nga naggamit sa cache bypass/uncached memory regions kinahanglang susihon pag-ayo aron masiguro nga ang cache lines dili mapa sa mga rehiyon nga adunay duha ka cache ug uncached data. Kinahanglan nimong tagdon ang mga potensyal nga epekto sa paggamit sa bag-ong 32-bit address range ug mga opsyon sa peripheral memory region kung ang configuration sa hardware mausab aron magamit kini. Ang software kinahanglan nga usbon aron suportahan kini nga mga bahin o makit-an kini ug mag-isyu sa mga mensahe sa sayup.
Mubo nga sulat: Ang software nga naggamit sa bit-31 cache bypass feature dili na mugana kung ang Gen2 32-bit address Kung ang Nios II Classic nga processor mohimo ug uncached nga pagsulat ug ang lokasyon sa memorya (ug busa may kalabutan nga cache line) anaa sa data cache, ang Ang bag-ong kantidad sa datos gisulat usab sa cache bisan pa nga kini usa ka wala gi-cache nga pagsulat. Kini nagpasabot nga ang data sa cache mao ang kanunay nga up to date, ug kon ang software design hinungdan sa data gikan sa mga lokasyon nga gipailalom sa uncached panumduman nagsulat nga loaded gikan sa cache, walay pagkawala sa data coherency. Busa ang Nios II Classic nga processor makasuporta sa wala-cached nga mga rehiyon sa memorya sa bisan unsa nga gidak-on ug bisan unsa nga pag-align sa address tungod kay kini nagtugot sa pagsagol sa mga cache ug wala'y cache nga mga rehiyon sa memorya sa samang linya sa cache. Dili kini tinuod alang sa Nios II Gen2 cores.
Sa Nios II Gen2 processor core, ang mga uncached nga mga transaksyon tinuod nga nag-bypass sa data cache ug ang mga sulod sa cache wala ma-update (standard practice alang sa kadaghanan sa mga processor). Kung ang usa ka wala gi-cache nga rehiyon sa panumduman nag-ambit sa usa ka linya sa cache nga adunay usa ka naka-cache nga rehiyon, ang wala gi-cache nga rehiyon ma-mapa sa cache ug ang memorya mahimong ma-update sa wala’y kapuslanan nga datos kung ang cache ma-flush. Kinahanglan nimo nga sigurohon nga ang wala'y cache ug cached nga mga rehiyon sa panumduman klaro nga gibulag ug dili parehas nga linya sa cache kung ma-map sa data cache. Kini makab-ot pinaagi sa pagsiguro nga ang wala ma-cache nga mga rehiyon sa panumduman nahiuyon sa gidak-on sa linya sa cache sa datos (32 bytes) ug ang gidak-on sa usa o daghan pa nga mga linya sa cache sa datos (multiples sa 32 bytes). Gipugngan niini ang pagsagol sa mga cacheable ug non-cacheable nga data sa parehas nga linya sa cache ug busa isulat pagbalik ang stale/invalid data. Girekomenda ni Altera nga ang base nga mga adres sa peripheral register sets ipahiangay sa data cache line boundaries ug nga ang mga drayber mogamit sa cache bypass I/O read write instructions.
Mao nga dili tingali nga kinahanglan ang mga pagbag-o sa mga drayber. Ang ubang software nga naggamit sa cache bypass/uncached memory regions kinahanglang susihon pag-ayo aron masiguro nga ang cache lines dili mapa sa mga rehiyon nga adunay duha ka cache ug uncached data. Kinahanglan nimong tagdon ang mga potensyal nga epekto sa paggamit sa bag-ong 32-bit address range ug mga opsyon sa peripheral memory region kung ang configuration sa hardware mausab aron magamit kini. Ang software kinahanglan nga usbon aron suportahan kini nga mga bahin o makit-an kini ug mag-isyu sa mga mensahe sa sayup.
Mubo nga sulat: Ang software nga naggamit sa bit-31 cache bypass feature dili na mugana kung ang Gen2 32-bit address range nga opsyon mapili, ang cache bypass I/O nga mga instruksyon o ang peripheral memory region ang gamiton hinuon.
Ang HAL ug Linux driver code kay na-update na basta basta naay bag-ong BSP nga namugna ug naipon walay isyu sa Nios II software libraries.
Panapos
Gamit kini nga dokumento, mahimo nimong ibalhin ang usa ka disenyo sa Nios II Classic nga naka-embed nga sistema sa bag-ong processor sa Nios II Gen 2 nga adunay gamay nga paningkamot.
Mga Dokumento / Mga Kapanguhaan
 |
ALTERA AN748 Nios II Classic Embedded Processor [pdf] Giya sa Gumagamit AN748 Nios II Classic nga Naka-embed nga Proseso, AN748, Nios II nga Klasiko nga Naka-embed nga Proseso, Klasiko nga Naka-embed nga Proseso, Naka-embed nga Proseso, Nagproseso |
