intel F-Tile Interlaken FPGA IPDesign Example පරිශීලක මාර්ගෝපදේශය

 

Intel® Quartus® Prime Design Suite සඳහා යාවත්කාලීන කරන ලදී: 21.4
IP අනුවාදය: 3.1.0

1. ඉක්මන් ආරම්භක මාර්ගෝපදේශය

F-Tile Interlaken Intel® FPGA IP හරය සමාකරණ පරීක්ෂණ බංකුවක් සහ දෘඪාංග නිර්මාණයක් සපයයි.ampසම්පාදනය සහ දෘඪාංග පරීක්ෂණ සඳහා සහය වන le. ඔබ නිර්මාණය උත්පාදනය කරන විට example, පරාමිති සංස්කාරකය ස්වයංක්‍රීයව නිර්මාණය කරයි fileනිර්මාණය අනුකරණය කිරීමට, සම්පාදනය කිරීමට සහ පරීක්ෂා කිරීමට අවශ්‍ය වේ.

ටෙස්ට් බංකුව සහ සැලසුම් example F-ටයිල් උපාංග සඳහා NRZ සහ PAM4 මාදිලියට සහය දක්වයි.
F-Tile Interlaken Intel FPGA IP හරය නිර්මාණ ex උත්පාදනය කරයිampමංතීරු සංඛ්‍යාව සහ දත්ත අනුපාතවල පහත සහාය දක්වන සංයෝජන සඳහා les.

වගුව 1. මංතීරු සංඛ්‍යාව සහ දත්ත අනුපාතවල IP සහාය දක්වන සංයෝජන
Intel Quartus® Prime Pro සංස්කරණය මෘදුකාංග අනුවාදය 21.4 හි පහත සංයෝජන සඳහා සහය දක්වයි. සියල්ල
අනෙකුත් සංයෝජන Intel Quartus Prime Pro සංස්කරණයේ අනාගත අනුවාදයක සහය දක්වයි.

 

රූපය 1. සැලසුම් සඳහා සංවර්ධන පියවර Example

(1) මෙම ප්‍රභේදය Interlaken Look-aside Mode සඳහා සහය දක්වයි.
(2) මංතීරු 10 වින්‍යාස කිරීමේ සැලසුමක් සඳහා, නාලිකා ඇලවීම අවම කිරීම සඳහා බන්ධිත සම්ප්‍රේෂක ඔරලෝසුව සක්‍රීය කිරීමට F-ටයිල්ට TX PMA මංතීරු 12ක් අවශ්‍ය වේ.

*වෙනත් නම් සහ වෙළඳ නාම අන් අයගේ දේපළ ලෙස හිමිකම් පෑමට හැකිය.

F-Tile Interlaken Intel FPGA IP core design example පහත විශේෂාංග සඳහා සහය දක්වයි:

• අභ්‍යන්තර TX සිට RX දක්වා අනුක්‍රමික ලූප්බැක් මාදිලිය
• ස්ථාවර ප්‍රමාණයේ පැකට් ස්වයංක්‍රීයව ජනනය කරයි
• මූලික පැකට් පරීක්ෂා කිරීමේ හැකියාවන්
• නැවත පරීක්ෂා කිරීමේ අරමුණ සඳහා සැලසුම නැවත සැකසීමට පද්ධති කොන්සෝලය භාවිතා කිරීමේ හැකියාව

රූපය 2. ඉහළ මට්ටමේ බ්ලොක් රූප සටහන

අදාළ තොරතුරු

• F-Tile Interlaken Intel FPGA IP පරිශීලක මාර්ගෝපදේශය
• F-Tile Interlaken Intel FPGA IP නිකුතු සටහන්

1.1 දෘඪාංග සහ මෘදුකාංග අවශ්‍යතා
හිටපු අයව පරීක්ෂා කිරීමටample නිර්මාණය, පහත දෘඪාංග සහ මෘදුකාංග භාවිතා කරන්න:

• Intel Quartus Prime Pro සංස්කරණය මෘදුකාංග අනුවාදය 21.4
• Intel Quartus Prime Pro සංස්කරණ මෘදුකාංගය සමඟින් පද්ධති කොන්සෝලය ලබා ගත හැක
• සහාය දක්වන සිමියුලේටරයක්:
  — සාරාංශය* VCS*
  - සාරාංශ VCS MX
  — Siemens* EDA ModelSim* SE හෝ Questa*
  - Cadence* Xcelium*
• Intel Agilex™ I-Series Transceiver-SoC සංවර්ධන කට්ටලය

1.2 නිර්මාණය උත්පාදනය කිරීම
රූපය 3. ක්රියා පටිපාටිය

නිර්මාණය ex උත්පාදනය කිරීමට මෙම පියවර අනුගමනය කරන්නample සහ testbench:

1. Intel Quartus Prime Pro Edition මෘදුකාංගයේ, ක්ලික් කරන්න File ➤ නව Intel Quartus Prime ව්‍යාපෘතියක් නිර්මාණය කිරීමට නව ව්‍යාපෘති විශාරද, හෝ ක්ලික් කරන්න File ➤ දැනට පවතින Intel Quartus Prime ව්‍යාපෘතියක් විවෘත කිරීමට ව්‍යාපෘතිය විවෘත කරන්න. විශාරද උපාංගයක් සඳහන් කිරීමට ඔබෙන් විමසයි.
2. උපාංග පවුල Agilex සඳහන් කරන්න සහ ඔබේ සැලසුම සඳහා F-ටයිල් සහිත උපාංගය තෝරන්න.
3. IP නාමාවලියෙහි, F-Tile Interlaken Intel FPGA IP සොයාගෙන ද්වි-ක්ලික් කරන්න. නව IP ප්‍රභේද කවුළුව දිස්වේ.
4. ඉහළ මට්ටමේ නමක් සඳහන් කරන්න ඔබගේ අභිරුචි IP විචලනය සඳහා. පරාමිති සංස්කාරකය IP විචල්‍ය සැකසුම් a හි සුරකියි file නම් කර ඇත .ip.
5. හරි ක්ලික් කරන්න. පරාමිති සංස්කාරකය දිස්වේ.

රූපය 4. උදාample නිර්මාණ පටිත්ත

6. IP පටිත්තෙහි, ඔබගේ IP මූලික විචලනය සඳහා පරාමිතීන් සඳහන් කරන්න.
7. Example Design tab එක, testbench ජනනය කිරීමට Simulation විකල්පය තෝරන්න. දෘඪාංග නිර්මාණය උත්පාදනය කිරීමට Synthesis විකල්පය තෝරන්නample. නිර්මාණ ex උත්පාදනය කිරීමට ඔබ අවම වශයෙන් සමාකරණ සහ සංශ්ලේෂණ විකල්පයන්ගෙන් එකක්වත් තෝරාගත යුතුයample.
8. ජනනය කරන ලද HDL ආකෘතිය සඳහා, Verilog සහ VHDL යන විකල්ප දෙකම තිබේ.
9. ඉලක්ක සංවර්ධන කට්ටලය සඳහා, Agilex I-Series Transceiver-SOC සංවර්ධන කට්ටලය තෝරන්න.

සටහන: ඔබ සංවර්ධන කට්ටල විකල්පය තේරූ විට, Intel Agilex I-Series Transceiver-SoC සංවර්ධන කට්ටල උපාංග කොටස් අංකය (AGIB027R31B1E2VR0) අනුව පින් පැවරුම් සකසා ඇති අතර ඔබේ තෝරාගත් උපාංගයට වඩා වෙනස් විය හැක. ඔබ වෙනත් PCB එකක දෘඪාංග මත නිර්මාණය පරීක්ෂා කිරීමට අදහස් කරන්නේ නම්, සංවර්ධන කට්ටලයක් නැත විකල්පය තෝරා .qsf හි සුදුසු පින් පැවරුම් කරන්න. file
10. උත්පාදනය Ex ක්ලික් කරන්නample නිර්මාණය. Select Example Design Directory කවුළුව දිස්වේ.
11. ඔබට නිර්මාණය වෙනස් කිරීමට අවශ්‍ය නම් හිටපුample බහලුම මාර්ගය හෝ ප්‍රදර්ශනය වන පෙරනිමියෙන් නම (ilk_f_0_example_design), නව මාර්ගය වෙත බ්‍රවුස් කර නව මෝස්තරය ටයිප් කරන්නampලේ නාමාවලියේ නම.
12. හරි ක්ලික් කරන්න.

සටහන: F-Tile Interlaken Intel FPGA IP නිර්මාණයේ example, SystemPLL ස්වයංක්‍රීයව ක්‍රියාත්මක වන අතර F-Tile Interlaken Intel FPGA IP හරයට සම්බන්ධ වේ. නිර්මාණයේ SystemPLL ධුරාවලියේ මාර්ගය example යනු:

example_design.test_env_inst.test_dut.dut.pll

නිර්මාණයේ SystemPLL example 156.26 MHz සමුද්දේශ ඔරලෝසුව සම්ප්‍රේෂකය ලෙස බෙදා ගනී.

1.3 නාමාවලි ව්යුහය
F-Tile Interlaken Intel FPGA IP හරය පහත දෑ ජනනය කරයි fileනිර්මාණය සඳහා s
exampලෙ:
රූපය 5. නාමාවලි ව්යුහය

වගුව 2. දෘඪාංග සැලසුම් Example File විස්තර
මේවා files හි ඇතample_installation_dir>/ilk_f_0_example_design නාමාවලිය.

වගුව 3. ටෙස්ට් බංකු File විස්තරය
මේ file තුළ වේample_installation_dir>/ilk_f_0_example_design/example_design/rtl නාමාවලිය.

වගුව 4. Testbench Scripts
මේවා files හි ඇතample_installation_dir>/ilk_f_0_example_design/example_design/testbench නාමාවලිය.

1.4 නිර්මාණය අනුකරණය කිරීම Example Testbench
රූපය 6. ක්රියා පටිපාටිය

පරීක්ෂණ බංකුව අනුකරණය කිරීමට මෙම පියවර අනුගමනය කරන්න:

1. විධාන විමසුමේදී, testbench simulation බහලුම වෙත වෙනස් කරන්න. නාමාවලිය මාර්ගය වේample_installation_dir>/උදාample_design/testbench.
2. ඔබ කැමති සහය දක්වන සිමියුලේටරය සඳහා සමාකරණ ස්ක්‍රිප්ට් ධාවනය කරන්න. ස්ක්‍රිප්ට් එක සිමියුලේටරය තුළ පරීක්ෂණ බංකුව සම්පාදනය කර ධාවනය කරයි. අනුකරණය සම්පූර්ණ වූ පසු SOP සහ EOP ගණන් ගැළපෙන බව ඔබේ ස්ක්‍රිප්ට් පරීක්‍ෂා කළ යුතුය.

වගුව 5. සිමියුලේෂන් ධාවනය කිරීමට පියවර

3. ප්රතිඵල විශ්ලේෂණය කරන්න. සාර්ථක සමාකරණයක් පැකට් යැවීම සහ ලබා ගැනීම සහ "පරීක්ෂණය සමත්" පෙන්වයි.
නිර්මාණය සඳහා ටෙස්ට් බංකුව හිටපුample පහත කාර්යයන් සම්පූර්ණ කරයි:

• F-Tile Interlaken Intel FPGA IP හරය ක්ෂණික කරයි.
• PHY තත්ත්වය මුද්‍රණය කරයි.
• metaframe synchronization (SYNC_LOCK) සහ වචන (බ්ලොක්) මායිම් පරීක්ෂා කරයි
  (WORD_LOCK).
• තනි මංතීරු අගුළු දමා පෙළගැස්වීම සඳහා රැඳී සිටියි.
• පැකට් සම්ප්රේෂණය කිරීම ආරම්භ කරයි.
• පැකට් සංඛ්‍යාලේඛන පරීක්ෂා කරයි:
  - CRC24 දෝෂ
  - SOPs
  - EOPs

පහත එස්ample ප්‍රතිදානය සාර්ථක සමාකරණ පරීක්ෂණ ධාවනයක් පෙන්නුම් කරයි:

සටහන: The Interlaken design example simulation testbench පැකට් 100 ක් යවන අතර පැකට් 100 ක් ලැබේ.

පහත එස්ample ප්‍රතිදානය මගින් Interlaken Look-side mode සඳහා සාර්ථක සමාකරණ පරීක්ෂණ ධාවනයක් නිදර්ශනය කරයි:

1.5 දෘඪාංග නිර්මාණය සම්පාදනය කිරීම සහ වින්‍යාස කිරීම Example

1. හිටපු සහතික කරන්නample නිර්මාණ උත්පාදනය සම්පූර්ණයි.
2. Intel Quartus Prime Pro සංස්කරණ මෘදුකාංගයේ, Intel Quartus Prime ව්‍යාපෘතිය විවෘත කරන්නample_installation_dir>/උදාample_design.qpf>.
3. මත සැකසීම මෙනුව, ක්ලික් කරන්න සම්පාදනය ආරම්භ කරන්න.
4. සාර්ථක සම්පාදනය කිරීමෙන් පසුව, a .sof file ඔබගේ නිශ්චිත නාමාවලියෙහි ඇත.
   දෘඪාංග හිටපු වැඩසටහන් කිරීමට මෙම පියවර අනුගමනය කරන්නampF-ටයිල් සමඟ Intel Agilex උපාංගයේ le නිර්මාණය:
   a. සංවර්ධන කට්ටලය සත්කාරක පරිගණකයට සම්බන්ධ කරන්න.
   ආ. සංවර්ධන කට්ටලයේ කොටසක් වන ඔරලෝසු පාලන යෙදුම දියත් කරන්න. හිටපු නිර්මාණය සඳහා නව සංඛ්‍යාත සකසන්නampපහත පරිදි le:
   • NRZ මාදිලිය සඳහා:
   — Si5391 (U18), OUT0: ඔබේ සැලසුම් අවශ්‍යතාවය අනුව pll_ref_clk(3) අගයට සකසන්න.
   • PAM මාදිලිය සඳහා:
   — Si5391 (U45), OUT1: ඔබේ සැලසුම් අවශ්‍යතාවය අනුව pll_ref_clk(3) අගයට සකසන්න.
   — Si5391 (U19), OUT1: ඔබේ සැලසුම් අවශ්‍යතාවය අනුව mac_pll_ref_clk(3) අගයට සකසන්න. c. ක්ලික් කරන්න මෙවලම් ➤ Programmer ➤ Hardware Setup.
   ඈ ක්‍රමලේඛන උපාංගයක් තෝරන්න. Intel Agilex I-Series Transceiver-SoC සංවර්ධන කට්ටලය එක් කරන්න.
   ඊ. එය සහතික කරන්න මාදිලිය ලෙස සකසා ඇත JTAG.
   f. Intel Agilex I-Series උපාංගය තෝරා ක්ලික් කරන්න උපාංගය එක් කරන්න. ක්‍රමලේඛකයා ඔබගේ පුවරුවේ ඇති උපාංග අතර සම්බන්ධතා රූප සටහනක් පෙන්වයි.
   g. සඳහා කොටුව සලකුණු කරන්න.sof.
   h. හි ඇති කොටුව සලකුණු කරන්න වැඩසටහන / වින්‍යාස කරන්න තීරුව.
   මම. ක්ලික් කරන්න ආරම්භ කරන්න.

1.6 දෘඪාංග නිර්මාණය පරීක්ෂා කිරීම Example
ඔබ F-tile Interlaken Intel FPGA IP නිර්මාණය සම්පාදනය කිරීමෙන් පසු example සහ ඔබගේ උපාංගය වින්‍යාස කරන්න, ඔබට IP හරය සහ එහි රෙජිස්ටර් වැඩසටහන් කිරීමට පද්ධති කොන්සෝලය භාවිතා කළ හැක.

පද්ධති කොන්සෝලය ගෙන ඒමට සහ දෘඪාංග නිර්මාණය පරීක්ෂා කිරීමට මෙම පියවර අනුගමනය කරන්නampලෙ:

• CRC32, CRC24, සහ පරීක්ෂක සඳහා දෝෂ නොමැත.
• සම්ප්‍රේෂණය කරන ලද SOPs සහ EOPs ලැබුණු SOPs සහ EOPs සමඟ ගැළපිය යුතුය.

පහත එස්ample ප්‍රතිදානය Interlaken මාදිලියේ සාර්ථක පරීක්ෂණ ධාවනයක් පෙන්නුම් කරයි:

පහත එස්ample ප්‍රතිදානය Interlaken Lookaside මාදිලියේ සාර්ථක පරීක්ෂණ ධාවනයක් පෙන්නුම් කරයි:

 

2 නිර්මාණ Example විස්තරය

නිර්මාණය හිටපුample මගින් Interlaken IP core හි ක්‍රියාකාරීත්වය පෙන්නුම් කරයි.

2.1 නිර්මාණ Example සංරචක
හිටපුample නිර්මාණය පද්ධතිය සහ PLL යොමු ඔරලෝසු සහ අවශ්‍ය සැලසුම් සංරචක සම්බන්ධ කරයි. හිටපුample design විසින් IP හරය අභ්‍යන්තර loopback මාදිලියේ වින්‍යාස කරන අතර IP core TX පරිශීලක දත්ත හුවමාරු අතුරුමුහුණත මත පැකට් ජනනය කරයි. IP හරය මෙම පැකට් සම්ප්‍රේෂකය හරහා අභ්‍යන්තර ලූප්බැක් මාර්ගයට යවයි.

IP core ලබන්නාට loopback මාර්ගයෙන් පැකට් ලැබුණු පසු, එය Interlaken පැකට් සකසන අතර RX පරිශීලක දත්ත හුවමාරු අතුරුමුහුණත මත ඒවා සම්ප්‍රේෂණය කරයි. හිටපුample design විසින් ලැබුණු සහ සම්ප්‍රේෂණය කරන ලද පැකට් ගැළපේදැයි පරීක්ෂා කරයි.

F-Tile Interlaken Intel FPGA IP නිර්මාණය example පහත සඳහන් සංරචක ඇතුළත් වේ:

1. F-Tile Interlaken Intel FPGA IP හරය
2. පැකට් උත්පාදක සහ පැකට් පරීක්ෂක
3. F-Tile Reference සහ System PLL Clocks Intel FPGA IP core

2.2 නිර්මාණ Example ප්රවාහය
F-Tile Interlaken Intel FPGA IP දෘඪාංග නිර්මාණය example පහත පියවර සම්පූර්ණ කරයි:

1. F-tile Interlaken Intel FPGA IP සහ F-Tile නැවත සකසන්න.
2. Interlaken IP (පද්ධති යළි පිහිටුවීම) සහ F-tile TX (tile_tx_rst_n) මත යළි පිහිටුවීම මුදා හරින්න.
3. F-tile Interlaken Intel FPGA IP අභ්‍යන්තර ලූප්බැක් මාදිලියේ වින්‍යාස කරයි.
4. F-tile RX (tile_rx_rst_n) යළි පිහිටුවීම මුදා හරින්න.
5. IP හරයේ TX පරිශීලක දත්ත හුවමාරු අතුරුමුහුණත වෙත ගෙවීමේ ඇති පූර්ව නිශ්චිත දත්ත සහිත Interlaken පැකට් ප්‍රවාහයක් යවයි.
6. ලැබුණු පැකට් පරීක්ෂා කර තත්ත්වය වාර්තා කරයි. පැකට් පරීක්ෂකය දෘඪාංග නිර්මාණයේ ඇතුළත් හිටපුample පහත මූලික පැකට් පරීක්ෂා කිරීමේ හැකියාවන් සපයයි:
   • සම්ප්රේෂණය කරන ලද පැකට් අනුපිළිවෙල නිවැරදි දැයි පරීක්ෂා කරන්න.
   • දත්ත සම්ප්‍රේෂණය වන විට සහ ලැබෙන අතරතුර පැකට්ටුවේ ආරම්භය (SOP) සහ පැකට්ටුවේ අවසානය (EOP) ගණන් යන දෙකම පෙළගැස්වීම සහතික කිරීමෙන් ලැබුණු දත්ත අපේක්ෂිත අගයන් සමඟ ගැළපේදැයි පරීක්ෂා කරයි.

*වෙනත් නම් සහ වෙළඳ නාම අන් අයගේ දේපළ ලෙස හිමිකම් පෑමට හැකිය.

2.3 අතුරුමුහුණත් සංඥා
වගුව 6. නිර්මාණ Example අතුරුමුහුණත් සංඥා

2.4 සිතියම ලියාපදිංචි කරන්න

සටහන:

• නිර්මාණ Example රෙජිස්ටර් ලිපිනය 0x20** වලින් ආරම්භ වන අතර Interlaken IP core රෙජිස්ටර් ලිපිනය 0x10** වලින් ආරම්භ වේ.
• F-tile PHY රෙජිස්ටර් ලිපිනය 0x30** වලින් ආරම්භ වන අතර F-tile FEC ලියාපදිංචි ලිපිනය 0x40** වලින් ආරම්භ වේ. FEC ලේඛනය PAM4 මාදිලියේ පමණක් පවතී.
• ප්‍රවේශ කේතය: RO—කියවීමට පමණි, සහ RW—කියවීම/ලිවීම.
• පද්ධති කොන්සෝලය හිටපු සැලසුම කියවයිample විසින් තිරය මත පරීක්ෂණ තත්ත්වය ලියාපදිංචි කර වාර්තා කරයි.

වගුව 7. නිර්මාණ Example රෙජිස්ටර් සිතියම

වගුව 8. නිර්මාණ Example Register Map for Interlaken Look-side Design Example
ඔබ හිටපු නිර්මාණය උත්පාදනය කරන විට මෙම ලියාපදිංචි සිතියම භාවිතා කරන්නample සමඟින් Enable Interlaken Look-side Mode පරාමිතිය සක්‍රීය කර ඇත.

2.5. යළි පිහිටුවන්න
F-Tile Interlaken Intel FPGA IP හරය තුළ, ඔබ යළි පිහිටුවීම ආරම්භ කර (reset_n=0) සහ IP හරය යළි පිහිටුවීමේ පිළිගැනීමක් ලබා දෙන තෙක් අල්ලාගෙන සිටින්න (reset_ack_n=0). යළි පිහිටුවීම ඉවත් කිරීමෙන් පසුව (reset_n=1), යළි පිහිටුවීමේ පිළිගැනීම එහි ආරම්භක තත්ත්වයට නැවත පැමිණේ (reset_ack_n=1). නිර්මාණයේ හිටපුample, rst_ack_sticky ලේඛනයක් යළි පිහිටුවීමේ පිළිගැනීමේ ප්‍රකාශය රඳවා තබා ගෙන යළි පිහිටුවීම ඉවත් කිරීම ප්‍රේරණය කරයි (reset_n=1). ඔබේ නිර්මාණ අවශ්යතාවන්ට ගැලපෙන විකල්ප ක්රම භාවිතා කළ හැකිය.

වැදගත්: අභ්‍යන්තර අනුක්‍රමික ලූප්බැක් අවශ්‍ය ඕනෑම අවස්ථාවක, ඔබ F-ටයිලයේ TX සහ RX නිශ්චිත අනුපිළිවෙලකට වෙන වෙනම මුදා හැරිය යුතුය. වැඩි විස්තර සඳහා පද්ධති කොන්සෝල ස්ක්‍රිප්ට් වෙත යොමු වන්න.

රූපය 7. NRZ මාදිලියේ අනුපිළිවෙල නැවත සකසන්න

රූපය 8. PAM4 මාදිලියේ අනුපිළිවෙල නැවත සකසන්න

 

3. F-Tile Interlaken Intel FPGA IP Design Example පරිශීලක මාර්ගෝපදේශ ලේඛනාගාරය

IP මූලික අනුවාදයක් ලැයිස්තුගත කර නොමැති නම්, පෙර IP core අනුවාදය සඳහා පරිශීලක මාර්ගෝපදේශය අදාළ වේ.

 

4. F-Tile Interlaken Intel FPGA IP නිර්මාණය සඳහා ලේඛන සංශෝධන ඉතිහාසය Example පරිශීලක මාර්ගෝපදේශය

 

ඉන්ටෙල් සංස්ථාව. සියලු හිමිකම් ඇවිරිණි. Intel, Intel ලාංඡනය සහ අනෙකුත් Intel සලකුණු Intel Corporation හෝ එහි අනුබද්ධිත සමාගම්වල වෙළඳ ලකුණු වේ. ඉන්ටෙල් එහි FPGA සහ අර්ධ සන්නායක නිෂ්පාදනවල ක්‍රියාකාරීත්වය ධාරාවට සහතික කරයි
Intel හි සම්මත වගකීම් සහතිකයට අනුකූලව පිරිවිතර, නමුත් දැනුම්දීමකින් තොරව ඕනෑම වේලාවක ඕනෑම නිෂ්පාදනයක් සහ සේවාවක් වෙනස් කිරීමට අයිතිය රඳවා තබා ගනී. Intel විසින් ලිඛිතව ලිඛිතව එකඟ වී ඇති පරිදි හැර මෙහි විස්තර කර ඇති ඕනෑම තොරතුරක්, නිෂ්පාදනයක් හෝ සේවාවක් යෙදුමෙන් හෝ භාවිතා කිරීමෙන් පැන නගින කිසිදු වගකීමක් හෝ වගකීමක් Intel භාර නොගනී. Intel පාරිභෝගිකයින්ට ඕනෑම ප්‍රකාශිත තොරතුරු මත විශ්වාසය තැබීමට පෙර සහ නිෂ්පාදන හෝ සේවා සඳහා ඇණවුම් කිරීමට පෙර උපාංග පිරිවිතරවල නවතම අනුවාදය ලබා ගැනීමට උපදෙස් දෙනු ලැබේ.

 

මෙම අත්පොත ගැන වැඩිදුර කියවන්න සහ PDF බාගන්න:

ලේඛන / සම්පත්

intel F-Tile Interlaken FPGA IPDesign Example [pdf] පරිශීලක මාර්ගෝපදේශය F-Tile Interlaken FPGA IPDesign Example

යොමු කිරීම්

• පරිශීලක අත්පොත