FMC 4通道高速 AD 模块 FL9627 用户手册

1.1 FL9627 模块的参数说明

• AD 转换芯片: 2片 AD9627
• AD 转换通道: 4路
• AD 采样速率: 125MSPS
• AD 采样数据位数: 12位
• 数字接口电平标准: +1.8V 的 LVDS 电平
• AD 模拟信号输入范围: -5V ~ +5V
• 模拟信号输入接口: SMA 接口
• 配置接口: SPI 接口
• 工作温度: -40°C ~ 85°C

1.2 FL9627 模块的结构图

FL9627 高速 AD 模块尺寸结构图描述: 该图展示了模块的物理尺寸和布局。模块的尺寸约为 76 mm (长) x 63 mm (宽)。图中清晰标示了 FMC 连接器、SMA 连接器以及板上主要芯片的相对位置。

2.1 FL9627 模块原理框图

FL9627 模块原理设计框图描述: 框图展示了模块内部信号流。FMC LPC 连接器接收时钟和 SPI 信号。125M 时钟通过 IBUFDS 转换为差分信号。AD9627 芯片（双通道 AD 芯片）接收差分时钟和 LVDS 数据。AD9627 芯片的输出数据通过 AD8138 差分转换器转换为差分信号，再经过 AD8055 运放处理后，通过 SMA 接口输出。框图显示了 AD1 和 AD2 输入通道的信号路径，包括单端转差分、运放、AD 芯片、LVDS 输出等环节。

关于 AD9627 的电路具体参考设计，请参考 AD9267 的芯片手册。

2.2 运放电路

板上通过 300MHz 带宽的 AD8055 芯片和分压电阻将 -5V~+5V 的输入电压缩小成 -1V~+1V。如果用户需要输入更宽范围的电压，只需修改前端的分压电阻的阻值。

运放电路示意图描述: 该图展示了一个输入电压范围为 -5V~+5V 的电路，通过一个分压电阻网络（包括 R32, R34）和一个运放（AD8055）将输入电压 V_IN 转换为输出电压 V_OUT，输出范围为 -1V~+1V。转换公式为 V_OUT = (1/5.02) * V_IN。

下表为模拟输入信号和 AD8055 运放输出后的电压对照表:

2.3 单端转差分及 AD 转换

-1V~+1V 的输入电压通过 AD8138 芯片转换成差分信号 (VIN+ – VIN−)。差分信号的共模电平由 AD 的 CML 管脚决定。

AD8138 差分输出电路示意图描述: 该图展示了 AD8138 芯片如何将单端输入信号转换为差分输出信号。输入信号范围为 -1V~+1V，通过 AD8138 芯片输出差分信号 VIN+ 和 VIN-。图中还包含了相关的电阻和电容元件。

下表为模拟输入信号到 AD8138 差分输出后的电压对照表:

如果 AD 配置成 Offset Binary Output Mode，AD 转换的值如下图所示:

输出数据格式表描述: 表格展示了输入电压与数字输出之间的关系，特别是 Offset Binary Output Mode 下的输出格式。当输入电压为 -5V 时，AD9627 转换的数字值最大；当输入电压为 +5V 时，AD9627 转换的数字值最小。

在模块电路设计中，AD9627 的 VREF 的值为 1V，这样最终的模拟信号输入和 AD 转换的数据如下:

从表中可以可以看出，-5V 输入的时候，AD9627 转换的数字值最大，+5V 输入的时候，AD9627 转换的数字值反而最小。

2.4 FL9627 数字输出时序

AD9627 双通道 AD 的数字输出配置成了 +1.8V 的 LVDS 输出模式。2路通道 (A 和 B) 共用一对差分时钟信号和 12 对差分数据信号。数据输出的顺序为交替输出，一路 AD 在时钟的上升沿输出，另外一路 AD 数据在时钟的下降沿输出。

LVDS 数据和时钟输出时序图描述: 该图展示了 LVDS 模式下的数据和快速检测输出时序。图示了 CLK+ / CLK- 时钟信号与 CH A/CH B DATA 信号之间的关系，以及 DCO+ / DCO- 信号。它说明了数据如何在时钟的上升沿和下降沿被输出。

2.5 FL9627 LVDS 标准

从 AD9627 的芯片手册里可以看到，AD9627 输出的 +1.8V LVDS 的电平标准如下:

而 FPGA 芯片的 +2.5V LVDS 输入的电平标准如下:

说明 AD9627 输出的差分信号完全满足 FPGA 的 +2.5V 的 LVDS 输入电平标准。

2.6 模块 FMC LPC 的引脚分配

下面列出了电源和 AD 芯片接口的信号，GND 的信号未列出，具体用户可以参考原理图。

1. lut_config.v

AD9627 寄存器配置表。这里只配置了2个寄存器的值：寄存器 0x14 和寄存器 0xFF。

寄存器 0x14 配置描述: 该寄存器用于配置输出模式，将其设置为 LVDS 输出格式，输出为 offset binary 模式。具体配置包括输出类型、驱动强度、输出使能等。

寄存器 0xFF 配置描述: 对寄存器 0x14 配置后，需要对 0xFF 寄存器的最低位写 1 才能生效。

具体的寄存器含义，请参考 AD9627 芯片手册。

2. spi_config.v

此模块通过调用 SPI 通信模块 (adc_spi.v) 对 AD9627 芯片进行寄存器配置。配置的寄存器地址和值定义在 lut_config.v 文件里。

3. top.v

top 模块除了实例化上面的子模块外，还实现以下几个功能:

• 调用 PLL IP 产生 AD9627 芯片所需的 125MHz 参考时钟。
• 调用 IBUFDS 原语实现 LVDS 差分时钟信号和数据信号转换成单端时钟和单端数据。
• 调用 IDDR 原语实现双沿的 A, B 通道的数据转换成单沿的 A 通道数据和 B 通道数据。

4. xdc 约束文件

xdc 约束文件里定义了两个 AD 的通信的管脚以及 ILA 调试接口。用户可以自行修改 ILA 的接口信号来观察自己想观察的信号。