សៀវភៅណែនាំអ្នកប្រើប្រាស់ សំណួរ និងចម្លើយចម្លើយ
ថ្ងៃទី 24 ខែកុម្ភៈ ឆ្នាំ 2025 - ម៉ោង 07:51 ព្រឹក
ដើម្បីបង្កើតការរចនា ឧample and testbench for the F-Tile Interlaken Intel FPGA ស្នូល IPអនុវត្តតាមជំហានទាំងនេះ៖
1. Open the Intel Quartus Prime Pro Edition software and create a new project or open an existing project.
2. Select the device family Agilex and choose a device with F-Tile for your design.
3. In the IP Catalog, locate and double-click F-Tile Interlaken Intel FPGA IP to open the New IP Variant window.
4. Specify a top-level name for your custom IP variation and click OK. The parameter editor will appear.
5. នៅក្នុងកម្មវិធីនិពន្ធប៉ារ៉ាម៉ែត្រ បញ្ជាក់ប៉ារ៉ាម៉ែត្រសម្រាប់បំរែបំរួលស្នូល IP របស់អ្នកនៅលើផ្ទាំង IP ។
6. នៅលើ Exampផ្ទាំង រចនា ជ្រើសរើសជម្រើស ក្លែងធ្វើ ដើម្បីបង្កើត testbench ។
7. Choose the desired HDL format (Verilog or VHDL) for the generated exampការរចនាឡេ។
8. ចុចបង្កើត Example Design and select the directory where you want to save the design exampលេ
9. Modify the design example directory path or name if desired and click OK.
10. The design example និង testbench files will be generated in the specified directory.
Note: Hardware compilation and testing will be available in the Intel Quartus Prime Pro Edition software version 21.4.
For more detailed instructions and information on hardware and software requirements, please refer to the "F-Tile Interlaken Intel FPGA IP Design Example User Guide" provided with the product.
បន្ថែមមតិយោបល់ថ្មី។