E aʻo e pili ana i ka ASMI Parallel II Intel FPGA IP, kahi IP kiʻekiʻe e hiki ai ke komo i ka uila a me ka papa inoa hoʻomalu no nā hana ʻē aʻe. Hoʻopili kēia manual mea hoʻohana i nā ʻohana mea hana Intel FPGA āpau a kākoʻo ʻia i ka polokalamu polokalamu Quartus Prime 17.0 a ma luna. E ʻike hou aʻe e pili ana i kēia hāmeʻa ikaika no ka hoʻonui ʻana i ka ʻōnaehana mamao a me ka waiho ʻana o SEU Sensitivity Map Header Files.
E aʻo pehea e hoʻohālikelike a hoʻopilikino i ka Intel Cyclone 10 GX Native Floating-Point DSP FPGA IP core me ke kōkua o ka manual user. Hāʻawi kēia alakaʻi i nā ʻōlelo kuhikuhi i kēlā me kēia ʻanuʻu a me kahi papa inoa o nā ʻāpana e koho ai, me Multiply Add, Vector Mode 1, a me nā mea hou aʻe. Ke kuhi nei i ka polokalamu Intel Cyclone 10 GX, aia i loko o ke alakaʻi kahi mea hoʻoponopono IP parameter e hana i kahi kumu IP maʻamau kūpono no kēlā me kēia hoʻolālā. E hoʻomaka i kēia lā me kēia manual hoʻohana piha.
Hāʻawi kēia alakaʻi mea hoʻohana i ka ʻike kikoʻī e pili ana i ka Fronthaul Compression FPGA IP, mana 1.0.1, i hoʻolālā ʻia no Intel® Quartus® Prime Design Suite 21.4. Hāʻawi ka IP i ka hoʻopiʻi a me ka decompression no ka ʻikepili U-plane IQ, me ke kākoʻo no ka µ-law a i ʻole block floating-point compression. Loaʻa pū kekahi i nā koho hoʻonohonoho static a dynamic no ka format IQ a me ke poʻo poʻomanaʻo. He kumu waiwai kēia alakaʻi no ka poʻe e hoʻohana ana i kēia FPGA IP no ka hoʻolālā ʻōnaehana a me nā haʻawina hoʻohana waiwai, simulation, a me nā mea hou aku.
