intel F-Tile Interlaken FPGA IPDesign Example વપરાશકર્તા માર્ગદર્શિકા

 

Intel® Quartus® Prime Design Suite માટે અપડેટ કરેલ: 21.4
IP સંસ્કરણ: 3.1.0

1. ઝડપી શરૂઆત માર્ગદર્શિકા

F-Tile Interlaken Intel® FPGA IP કોર સિમ્યુલેશન ટેસ્ટબેન્ચ અને હાર્ડવેર ડિઝાઇન એક્સ પૂરા પાડે છે.ample જે સંકલન અને હાર્ડવેર પરીક્ષણને સપોર્ટ કરે છે. જ્યારે તમે ડિઝાઇન ભૂતપૂર્વample, પરિમાણ સંપાદક આપમેળે બનાવે છે fileડિઝાઇનનું અનુકરણ, કમ્પાઇલ અને પરીક્ષણ કરવા માટે જરૂરી છે.

ટેસ્ટબેન્ચ અને ડિઝાઇન ભૂતપૂર્વample F-ટાઈલ ઉપકરણો માટે NRZ અને PAM4 મોડને સપોર્ટ કરે છે.
F-Tile Interlaken Intel FPGA IP કોર ડિઝાઇન એક્સ જનરેટ કરે છેampલેન અને ડેટા દરોની સંખ્યાના નીચેના સપોર્ટેડ સંયોજનો માટે લેસ.

કોષ્ટક 1. લેન અને ડેટા દરોની સંખ્યાના IP સપોર્ટેડ સંયોજનો
નીચેના સંયોજનો Intel Quartus® Prime Pro Edition સોફ્ટવેર વર્ઝન 21.4 માં સપોર્ટેડ છે. બધા
ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ પ્રો એડિશનના ભાવિ સંસ્કરણમાં અન્ય સંયોજનોને સપોર્ટ કરવામાં આવશે.

 

આકૃતિ 1. ડિઝાઇન માટે વિકાસનાં પગલાં ઉદાample

(1) આ વેરિઅન્ટ ઇન્ટરલેકન લુક-સાઇડ મોડને સપોર્ટ કરે છે.
(2) 10-લેન રૂપરેખાંકન ડિઝાઇન માટે, એફ-ટાઇલને ચેનલ સ્ક્યુને ન્યૂનતમ કરવા માટે બોન્ડેડ ટ્રાન્સસીવર ક્લોકિંગને સક્ષમ કરવા TX PMA ની 12 લેનની જરૂર છે.

*અન્ય નામો અને બ્રાન્ડનો દાવો અન્યની મિલકત તરીકે થઈ શકે છે.

F-Tile Interlaken Intel FPGA IP કોર ડિઝાઇન ભૂતપૂર્વample નીચેની સુવિધાઓને સપોર્ટ કરે છે:

• આંતરિક TX થી RX સીરીયલ લૂપબેક મોડ
• આપમેળે નિશ્ચિત કદના પેકેટો જનરેટ કરે છે
• મૂળભૂત પેકેટ ચકાસણી ક્ષમતાઓ
• પુનઃ-પરીક્ષણ હેતુ માટે ડિઝાઇનને રીસેટ કરવા માટે સિસ્ટમ કન્સોલનો ઉપયોગ કરવાની ક્ષમતા

આકૃતિ 2. ઉચ્ચ-સ્તરની બ્લોક ડાયાગ્રામ

સંબંધિત માહિતી

• F-Tile Interlaken Intel FPGA IP વપરાશકર્તા માર્ગદર્શિકા
• F-Tile Interlaken Intel FPGA IP પ્રકાશન નોંધો

1.1. હાર્ડવેર અને સોફ્ટવેર જરૂરીયાતો
ભૂતપૂર્વ ચકાસવા માટેampલે ડિઝાઇન, નીચેના હાર્ડવેર અને સોફ્ટવેરનો ઉપયોગ કરો:

• ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ પ્રો એડિશન સોફ્ટવેર વર્ઝન 21.4
• Intel Quartus Prime Pro Edition સોફ્ટવેર સાથે સિસ્ટમ કન્સોલ ઉપલબ્ધ છે
• સપોર્ટેડ સિમ્યુલેટર:
  - સિનોપ્સી* VCS*
  - સિનોપ્સિસ વીસીએસ એમએક્સ
  - સિમેન્સ* EDA મોડલસિમ* SE અથવા Questa*
  - કેડેન્સ* એક્સેલિયમ*
• Intel Agilex™ I-Series Transceiver-SoC ડેવલપમેન્ટ કિટ

1.2. ડિઝાઇન જનરેટ કરી રહ્યા છીએ
આકૃતિ 3. પ્રક્રિયા

ડિઝાઇન એક્સ જનરેટ કરવા માટે આ પગલાં અનુસરોample અને testbench:

1. Intel Quartus Prime Pro Edition સોફ્ટવેરમાં, ક્લિક કરો File ➤ નવો ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ પ્રોજેક્ટ બનાવવા માટે નવો પ્રોજેક્ટ વિઝાર્ડ, અથવા ક્લિક કરો File ➤ હાલના ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ પ્રોજેક્ટને ખોલવા માટે પ્રોજેક્ટ ખોલો. વિઝાર્ડ તમને ઉપકરણનો ઉલ્લેખ કરવા માટે સંકેત આપે છે.
2. ઉપકરણ કુટુંબ Agilex નો ઉલ્લેખ કરો અને તમારી ડિઝાઇન માટે F-Tile સાથે ઉપકરણ પસંદ કરો.
3. IP કેટલોગમાં, F-Tile Interlaken Intel FPGA IP શોધો અને ડબલ-ક્લિક કરો. નવી IP વેરિઅન્ટ વિન્ડો દેખાય છે.
4. ઉચ્ચ-સ્તરના નામનો ઉલ્લેખ કરો તમારી કસ્ટમ IP વિવિધતા માટે. પેરામીટર એડિટર IP વિવિધતા સેટિંગ્સને a માં સાચવે છે file નામ આપવામાં આવ્યું છે .ip.
5. OK પર ક્લિક કરો. પરિમાણ સંપાદક દેખાય છે.

આકૃતિ 4. ઉદાampલે ડિઝાઇન ટેબ

6. IP ટેબ પર, તમારા IP કોર વિવિધતા માટેના પરિમાણોનો ઉલ્લેખ કરો.
7. ભૂતપૂર્વ પરampલે ડિઝાઇન ટેબમાં, ટેસ્ટબેન્ચ જનરેટ કરવા માટે સિમ્યુલેશન વિકલ્પ પસંદ કરો. હાર્ડવેર ડિઝાઇન એક્સ જનરેટ કરવા માટે સિન્થેસિસ વિકલ્પ પસંદ કરોample ડિઝાઇન એક્સ જનરેટ કરવા માટે તમારે સિમ્યુલેશન અને સિન્થેસિસ વિકલ્પોમાંથી ઓછામાં ઓછો એક પસંદ કરવો આવશ્યક છેample
8. જનરેટેડ એચડીએલ ફોર્મેટ માટે, વેરીલોગ અને વીએચડીએલ બંને વિકલ્પ ઉપલબ્ધ છે.
9. ટાર્ગેટ ડેવલપમેન્ટ કિટ માટે, Agilex I-Series Transceiver-SOC ડેવલપમેન્ટ કિટ પસંદ કરો.

નોંધ: જ્યારે તમે ડેવલપમેન્ટ કિટ વિકલ્પ પસંદ કરો છો, ત્યારે પિન સોંપણીઓ Intel Agilex I-Series Transceiver-SoC ડેવલપમેન્ટ કિટ ઉપકરણ ભાગ નંબર (AGIB027R31B1E2VR0) અનુસાર સેટ કરવામાં આવે છે અને તે તમારા પસંદ કરેલા ઉપકરણથી અલગ હોઈ શકે છે. જો તમે અલગ PCB પર હાર્ડવેર પર ડિઝાઇનનું પરીક્ષણ કરવાનો ઇરાદો ધરાવો છો, તો નો ડેવલપમેન્ટ કિટ વિકલ્પ પસંદ કરો અને .qsf માં યોગ્ય પિન સોંપણીઓ કરો. file
10. જનરેટ એક્સ પર ક્લિક કરોampલે ડિઝાઇન. આ સિલેક્ટ એક્સampડિઝાઇન ડિરેક્ટરી વિન્ડો દેખાય છે.
11. જો તમે ડિઝાઇનમાં ફેરફાર કરવા માંગતા હોવ તો exampલી ડિરેક્ટરી પાથ અથવા ડિફોલ્ટ્સમાંથી નામ પ્રદર્શિત થાય છે (ilk_f_0_example_design), નવા પાથ પર બ્રાઉઝ કરો અને નવી ડિઝાઇન ex ટાઈપ કરોample ડિરેક્ટરી નામ.
12. ઠીક ક્લિક કરો.

નોંધ: F-Tile Interlaken Intel FPGA IP ડિઝાઇનમાં ભૂતપૂર્વample, એક SystemPLL આપમેળે ત્વરિત થાય છે, અને F-Tile Interlaken Intel FPGA IP કોર સાથે જોડાયેલ છે. ડિઝાઇનમાં SystemPLL હાયરાર્કી પાથ example છે:

example_design.test_env_inst.test_dut.dut.pll

ડિઝાઇનમાં સિસ્ટમપીએલએલ ભૂતપૂર્વample ટ્રાન્સસીવર જેવી જ 156.26 MHz સંદર્ભ ઘડિયાળ શેર કરે છે.

1.3. ડિરેક્ટરી માળખું
F-Tile Interlaken Intel FPGA IP કોર નીચે આપેલ જનરેટ કરે છે fileડિઝાઇન માટે s
exampલે:
આકૃતિ 5. ડિરેક્ટરી માળખું

કોષ્ટક 2. હાર્ડવેર ડિઝાઇન Example File વર્ણનો
આ files માં છેample_installation_dir>/ilk_f_0_example_design ડિરેક્ટરી.

કોષ્ટક 3. ટેસ્ટબેન્ચ File વર્ણન
આ file માં છેample_installation_dir>/ilk_f_0_example_design/example_design/rtl ડિરેક્ટરી.

કોષ્ટક 4. ટેસ્ટબેન્ચ સ્ક્રિપ્ટ્સ
આ files માં છેample_installation_dir>/ilk_f_0_example_design/example_design/testbench ડિરેક્ટરી.

1.4. ડિઝાઇનનું અનુકરણ કરવું Exampલે ટેસ્ટબેન્ચ
આકૃતિ 6. પ્રક્રિયા

ટેસ્ટબેન્ચનું અનુકરણ કરવા માટે આ પગલાં અનુસરો:

1. આદેશ પ્રોમ્પ્ટ પર, ટેસ્ટબેન્ચ સિમ્યુલેશન ડિરેક્ટરીમાં બદલો. ડિરેક્ટરી પાથ છેample_installation_dir>/example_design/testbench.
2. તમારી પસંદગીના સપોર્ટેડ સિમ્યુલેટર માટે સિમ્યુલેશન સ્ક્રિપ્ટ ચલાવો. સ્ક્રિપ્ટ સિમ્યુલેટરમાં ટેસ્ટબેન્ચનું સંકલન કરે છે અને ચલાવે છે. તમારી સ્ક્રિપ્ટે તપાસ કરવી જોઈએ કે સિમ્યુલેશન પૂર્ણ થયા પછી SOP અને EOP ગણતરીઓ મેળ ખાય છે.

કોષ્ટક 5. સિમ્યુલેશન ચલાવવાનાં પગલાં

3. પરિણામોનું વિશ્લેષણ કરો. સફળ સિમ્યુલેશન પેકેટો મોકલે છે અને મેળવે છે, અને "ટેસ્ટ પાસ કરેલ" દર્શાવે છે.
ડિઝાઇન માટે ટેસ્ટબેન્ચ ભૂતપૂર્વample નીચેના કાર્યો પૂર્ણ કરે છે:

• F-Tile Interlaken Intel FPGA IP કોરને ત્વરિત કરે છે.
• PHY સ્થિતિ છાપે છે.
• મેટાફ્રેમ સિંક્રોનાઇઝેશન (SYNC_LOCK) અને શબ્દ (બ્લોક) સીમાઓ તપાસે છે
  (WORD_LOCK).
• વ્યક્તિગત લેન લૉક અને સંરેખિત થવાની રાહ જુએ છે.
• પેકેટો પ્રસારિત કરવાનું શરૂ કરે છે.
• પેકેટના આંકડા તપાસે છે:
  - CRC24 ભૂલો
  - રાહતો
  - EOPs

નીચેના એસample આઉટપુટ સફળ સિમ્યુલેશન ટેસ્ટ રન દર્શાવે છે:

નોંધ: ઇન્ટરલેકન ડિઝાઇન ભૂતપૂર્વample simulation testbench 100 પેકેટ મોકલે છે અને 100 પેકેટ મેળવે છે.

નીચેના એસample આઉટપુટ ઇન્ટરલેકન લુક-સાઇડ મોડ માટે સફળ સિમ્યુલેશન ટેસ્ટ રન દર્શાવે છે:

1.5. હાર્ડવેર ડિઝાઇનનું સંકલન અને રૂપરેખાંકન Example

1. ભૂતપૂર્વ ખાતરી કરોampલે ડિઝાઇન જનરેશન પૂર્ણ થયું.
2. Intel Quartus Prime Pro Edition સોફ્ટવેરમાં, Intel Quartus Prime પ્રોજેક્ટ ખોલોample_installation_dir>/example_design.qpf>.
3. પર પ્રોસેસિંગ મેનુ, ક્લિક કરો સંકલન શરૂ કરો.
4. સફળ સંકલન પછી, a .sof file તમારી નિર્દિષ્ટ ડિરેક્ટરીમાં ઉપલબ્ધ છે.
   હાર્ડવેર એક્સ પ્રોગ્રામ કરવા માટે આ પગલાં અનુસરોampએફ-ટાઇલ સાથે ઇન્ટેલ એજિલેક્સ ઉપકરણ પર લે ડિઝાઇન:
   a ડેવલપમેન્ટ કીટને હોસ્ટ કમ્પ્યુટર સાથે કનેક્ટ કરો.
   b ઘડિયાળ નિયંત્રણ એપ્લિકેશન લોંચ કરો, જે વિકાસ કીટનો ભાગ છે. ડિઝાઇન ભૂતપૂર્વ માટે નવી ફ્રીક્વન્સીઝ સેટ કરોampનીચે પ્રમાણે:
   • NRZ મોડ માટે:
   — Si5391 (U18), OUT0: તમારી ડિઝાઇન જરૂરિયાત મુજબ pll_ref_clk(3) ની કિંમત પર સેટ કરો.
   • PAM મોડ માટે:
   — Si5391 (U45), OUT1: તમારી ડિઝાઇન જરૂરિયાત મુજબ pll_ref_clk(3) ની કિંમત પર સેટ કરો.
   — Si5391 (U19), OUT1: તમારી ડિઝાઇન જરૂરિયાત મુજબ mac_pll_ref_clk(3) ની કિંમત પર સેટ કરો. c ક્લિક કરો ટૂલ્સ ➤ પ્રોગ્રામર ➤ હાર્ડવેર સેટઅપ.
   ડી. પ્રોગ્રામિંગ ઉપકરણ પસંદ કરો. Intel Agilex I-Series Transceiver-SoC ડેવલપમેન્ટ કિટ ઉમેરો.
   ઇ. તેની ખાતરી કરો મોડ માટે સુયોજિત છે JTAG.
   f Intel Agilex I-Series ઉપકરણ પસંદ કરો અને ક્લિક કરો ઉપકરણ ઉમેરો. પ્રોગ્રામર તમારા બોર્ડ પરના ઉપકરણો વચ્ચેના જોડાણોની રેખાકૃતિ દર્શાવે છે.
   g માટે બોક્સ ચેક કરો.સોફ.
   h માં બોક્સને ચેક કરો પ્રોગ્રામ/કોન્ફિગર કરો કૉલમ
   i ક્લિક કરો શરૂ કરો.

1.6. હાર્ડવેર ડિઝાઇનનું પરીક્ષણ કરી રહ્યું છેample
તમે એફ-ટાઇલ ઇન્ટરલેકન ઇન્ટેલ એફપીજીએ આઇપી ડિઝાઇનનું કમ્પાઇલ કર્યા પછીample અને તમારા ઉપકરણને ગોઠવો, તમે IP કોર અને તેના રજિસ્ટરને પ્રોગ્રામ કરવા માટે સિસ્ટમ કન્સોલનો ઉપયોગ કરી શકો છો.

સિસ્ટમ કન્સોલ લાવવા અને હાર્ડવેર ડિઝાઇન એક્સનું પરીક્ષણ કરવા માટે આ પગલાં અનુસરોampલે:

• CRC32, CRC24 અને ચેકર માટે કોઈ ભૂલો નથી.
• પ્રસારિત SOPs અને EOPs પ્રાપ્ત SOPs અને EOPs સાથે મેળ ખાતા હોવા જોઈએ.

નીચેના એસample આઉટપુટ ઇન્ટરલેકન મોડમાં સફળ પરીક્ષણનું વર્ણન કરે છે:

નીચેના એસample આઉટપુટ ઇન્ટરલેકન લુકસાઇડ મોડમાં સફળ પરીક્ષણનું વર્ણન કરે છે:

 

2. ડિઝાઇન એક્સampલે વર્ણન

ડિઝાઇન ભૂતપૂર્વample ઇન્ટરલેકન IP કોરની કાર્યક્ષમતા દર્શાવે છે.

2.1. ડિઝાઇન એક્સampલે ઘટકો
માજીample ડિઝાઇન સિસ્ટમ અને PLL સંદર્ભ ઘડિયાળો અને જરૂરી ડિઝાઇન ઘટકોને જોડે છે. માજીample ડિઝાઇન આંતરિક લૂપબેક મોડમાં IP કોરને ગોઠવે છે અને IP કોર TX વપરાશકર્તા ડેટા ટ્રાન્સફર ઇન્ટરફેસ પર પેકેટો જનરેટ કરે છે. IP કોર આ પેકેટોને ટ્રાન્સસીવર દ્વારા આંતરિક લૂપબેક પાથ પર મોકલે છે.

IP કોર રીસીવર લૂપબેક પાથ પર પેકેટો મેળવે તે પછી, તે ઇન્ટરલેકન પેકેટો પર પ્રક્રિયા કરે છે અને તેમને RX વપરાશકર્તા ડેટા ટ્રાન્સફર ઇન્ટરફેસ પર ટ્રાન્સમિટ કરે છે. માજીampલે ડિઝાઈન તપાસે છે કે પેકેટો મેળવે છે અને પ્રસારિત કરે છે.

F-Tile Interlaken Intel FPGA IP ડિઝાઇન ભૂતપૂર્વample નીચેના ઘટકો સમાવે છે:

1. F-Tile Interlaken Intel FPGA IP કોર
2. પેકેટ જનરેટર અને પેકેટ તપાસનાર
3. F-ટાઇલ સંદર્ભ અને સિસ્ટમ PLL ઘડિયાળો ઇન્ટેલ FPGA IP કોર

2.2. ડિઝાઇન એક્સampલે ફ્લો
F-Tile Interlaken Intel FPGA IP હાર્ડવેર ડિઝાઇન ભૂતપૂર્વample નીચેના પગલાંઓ પૂર્ણ કરે છે:

1. એફ-ટાઇલ ઇન્ટરલેકન ઇન્ટેલ એફપીજીએ આઇપી અને એફ-ટાઇલને ફરીથી સેટ કરો.
2. ઇન્ટરલેકન આઇપી (સિસ્ટમ રીસેટ) અને F-ટાઇલ TX (tile_tx_rst_n) પર રીસેટ રિલીઝ કરો.
3. આંતરિક લૂપબેક મોડમાં F-tile Interlaken Intel FPGA IP ને ગોઠવે છે.
4. F-tile RX (tile_rx_rst_n) ના રીસેટને રિલીઝ કરો.
5. આઇપી કોરના TX વપરાશકર્તા ડેટા ટ્રાન્સફર ઇન્ટરફેસને પેલોડમાં પૂર્વવ્યાખ્યાયિત ડેટા સાથે ઇન્ટરલેકન પેકેટોનો પ્રવાહ મોકલે છે.
6. પ્રાપ્ત પેકેટો તપાસે છે અને સ્થિતિની જાણ કરે છે. હાર્ડવેર ડિઝાઇનમાં સામેલ પેકેટ ચેકર એક્સample નીચેની મૂળભૂત પેકેટ ચકાસણી ક્ષમતાઓ પૂરી પાડે છે:
   • તપાસો કે ટ્રાન્સમિટેડ પેકેટનો ક્રમ સાચો છે.
   • જ્યારે ડેટા ટ્રાન્સમિટ અને પ્રાપ્ત થઈ રહ્યો હોય ત્યારે પેકેટની શરૂઆત (SOP) અને પેકેટની સમાપ્તિ (EOP) ગણતરીઓ સંરેખિત થાય છે તેની ખાતરી કરીને પ્રાપ્ત ડેટા અપેક્ષિત મૂલ્યો સાથે મેળ ખાય છે કે કેમ તે તપાસે છે.

*અન્ય નામો અને બ્રાન્ડનો દાવો અન્યની મિલકત તરીકે થઈ શકે છે.

2.3. ઈન્ટરફેસ સિગ્નલો
કોષ્ટક 6. ડિઝાઇન Exampલે ઈન્ટરફેસ સિગ્નલો

2.4. નકશો નોંધણી કરો

નોંધ:

• ડિઝાઇન Example રજિસ્ટર સરનામું 0x20** થી શરૂ થાય છે જ્યારે ઇન્ટરલેકન IP કોર રજિસ્ટર સરનામું 0x10** થી શરૂ થાય છે.
• એફ-ટાઈલ PHY રજિસ્ટર સરનામું 0x30** થી શરૂ થાય છે જ્યારે F-ટાઈલ FEC રજિસ્ટર સરનામું 0x40** થી શરૂ થાય છે. FEC રજિસ્ટર ફક્ત PAM4 મોડમાં ઉપલબ્ધ છે.
• એક્સેસ કોડ: RO—ફક્ત વાંચો, અને RW—વાંચો/લખો.
• સિસ્ટમ કન્સોલ ડિઝાઇન એક્સ વાંચે છેample રજીસ્ટર કરે છે અને સ્ક્રીન પર પરીક્ષણ સ્થિતિનો અહેવાલ આપે છે.

કોષ્ટક 7. ડિઝાઇન Example નોંધણી નકશો

કોષ્ટક 8. ડિઝાઇન Exampઇન્ટરલેકન લુક-સાઇડ ડિઝાઇન એક્સ માટે નોંધણી નકશોample
જ્યારે તમે ડિઝાઇન એક્સ જનરેટ કરો ત્યારે આ રજિસ્ટર મેપનો ઉપયોગ કરોampઇન્ટરલેકન લુક-સાઇડ મોડ પેરામીટર ચાલુ સાથે સક્ષમ કરો.

2.5. રીસેટ કરો
F-Tile Interlaken Intel FPGA IP કોરમાં, તમે રીસેટ શરૂ કરો (reset_n=0) અને જ્યાં સુધી IP કોર રીસેટ સ્વીકાર (reset_ack_n=0) ન આપે ત્યાં સુધી પકડી રાખો. રીસેટ દૂર કર્યા પછી (રીસેટ_એન=1), રીસેટ સ્વીકૃતિ તેની પ્રારંભિક સ્થિતિ પર પાછી આવે છે (રીસેટ_એક_એન=1). ડિઝાઇનમાં ભૂતપૂર્વample, એક rst_ack_sticky રજિસ્ટર રીસેટ સ્વીકૃતિ નિવેદન ધરાવે છે અને પછી રીસેટ (reset_n=1) ના નિરાકરણને ટ્રિગર કરે છે. તમે વૈકલ્પિક પદ્ધતિઓનો ઉપયોગ કરી શકો છો જે તમારી ડિઝાઇનની જરૂરિયાતોને અનુરૂપ હોય.

મહત્વપૂર્ણ: કોઈપણ સંજોગોમાં જ્યાં આંતરિક સીરીયલ લૂપબેક જરૂરી હોય, તમારે ચોક્કસ ક્રમમાં F-ટાઈલના TX અને RX અલગથી છોડવા જોઈએ. વધુ માહિતી માટે સિસ્ટમ કન્સોલ સ્ક્રિપ્ટનો સંદર્ભ લો.

આકૃતિ 7. NRZ મોડમાં ક્રમ રીસેટ કરો

આકૃતિ 8. PAM4 મોડમાં ક્રમ રીસેટ કરો

 

3. F-Tile Interlaken Intel FPGA IP ડિઝાઇન Example વપરાશકર્તા માર્ગદર્શિકા આર્કાઇવ્સ

જો IP કોર સંસ્કરણ સૂચિબદ્ધ નથી, તો અગાઉના IP કોર સંસ્કરણ માટે વપરાશકર્તા માર્ગદર્શિકા લાગુ થાય છે.

 

4. F-Tile Interlaken Intel FPGA IP ડિઝાઇન એક્સ માટે દસ્તાવેજ પુનરાવર્તન ઇતિહાસample વપરાશકર્તા માર્ગદર્શિકા

 

ઇન્ટેલ કોર્પોરેશન. બધા હકો અમારી પાસે રાખેલા છે. ઇન્ટેલ, ઇન્ટેલ લોગો અને અન્ય ઇન્ટેલ ચિહ્નો ઇન્ટેલ કોર્પોરેશન અથવા તેની પેટાકંપનીઓના ટ્રેડમાર્ક છે. ઇન્ટેલ તેના એફપીજીએ અને સેમિકન્ડક્ટર ઉત્પાદનોના પ્રદર્શનને વર્તમાનમાં વોરંટ આપે છે
Intel ની માનક વોરંટી અનુસાર સ્પષ્ટીકરણો, પરંતુ સૂચના વિના કોઈપણ સમયે કોઈપણ ઉત્પાદનો અને સેવાઓમાં ફેરફાર કરવાનો અધિકાર અનામત રાખે છે. Intel દ્વારા લેખિતમાં સ્પષ્ટપણે સંમત થયા સિવાય અહીં વર્ણવેલ કોઈપણ માહિતી, ઉત્પાદન અથવા સેવાના એપ્લિકેશન અથવા ઉપયોગથી ઉદ્ભવતી કોઈ જવાબદારી અથવા જવાબદારી સ્વીકારતી નથી. ઇન્ટેલ ગ્રાહકોને સલાહ આપવામાં આવે છે કે તેઓ કોઈપણ પ્રકાશિત માહિતી પર આધાર રાખતા પહેલા અને ઉત્પાદનો અથવા સેવાઓ માટે ઓર્ડર આપતા પહેલા ઉપકરણ વિશિષ્ટતાઓનું નવીનતમ સંસ્કરણ પ્રાપ્ત કરે.

 

આ માર્ગદર્શિકા વિશે વધુ વાંચો અને PDF ડાઉનલોડ કરો:

દસ્તાવેજો / સંસાધનો

intel F-Tile Interlaken FPGA IPDesign Example [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા F-Tile Interlaken FPGA IPDesign Example

સંદર્ભો

• વપરાશકર્તા માર્ગદર્શિકા